CN118092567A - 基于fpga实现可编程内阻方法及调节系统 - Google Patents

Abstract

本发明属于精密电源技术领域，具体涉及一种基于FPGA实现可编程内阻方法及调节系统，通过根据相应的模式获取电阻的定点数；根据电阻的定点数获取相应模式的电压值或电流值；实现了在不改变电路的情况下，根据外部的电阻大小，改变电源的输出，满足更多的使用需求和使用场景。

Description

基于FPGA实现可编程内阻方法及调节系统

技术领域

本发明属于精密电源技术领域，具体涉及一种基于FPGA实现可编程内阻方法及调节系统。

背景技术

为了研究在同一电路中，对同一电阻（元器件）施加不同压降的情况下，电阻（元器件）的自身变化以及其变化对于该电路的影响，需要设计一种相关的电路，以满足研究需求。

因此，基于上述技术问题需要设计一种新的基于FPGA实现可编程内阻方法及调节系统。

发明内容

本发明的目的是提供一种基于FPGA实现可编程内阻方法及调节系统。

为了解决上述技术问题，本发明提供了一种基于FPGA实现可编程内阻方法，包括：

根据相应的模式获取电阻的定点数；

根据电阻的定点数获取相应模式的电压值或电流值。

进一步，所述模式包括：电压源模式和电流源模式。

进一步，在调节过程中电压和电流为24位的有符号数，电阻和电导为24位的无符号数。

进一步，所述根据相应的模式获取电阻的定点数包括：

在电压源模式下，在24位电阻乘以24位电流得到的电压为48或者49位。

进一步，将可编程内阻设置为统一位数23位，该可编程内阻的电阻实际值由CPU计算出的定点数位数为8位，将其左移15位后得到的数发送给FPGA，经由FPGA的乘法器将其与所测电流值相乘得到一个48位的乘积，将乘积右移15位以后截取其低24位，得到一个24位的电压值，最后与负载压降相加得到最后的DAC的控制字。

进一步，所述根据相应的模式获取电阻的定点数包括：

在电流源模式下，将24位的电阻值转换为电导，然后将其与电压值相乘后得到48位的电流值，将得到的电流值进行移位后截取其的低24位，得到一个24位的电流值，最后与负载压降相加得到最后的DAC的控制字。

进一步，所述根据电阻的定点数获取相应模式的电压值或电流值包括：

根据电阻的定点数位数与所测电流值相乘后获取电压值；

根据电阻值转换的电导与电压值相乘后获取电流值。

另一方面，本发明还提供一种采用上述的基于FPGA实现可编程内阻方法的调节系统，包括：

获取模块，根据相应的模式获取电阻的定点数；

调整模块，根据电阻的定点数获取相应模式的电压值或电流值。

本发明的有益效果是，本发明通过根据相应的模式获取电阻的定点数；根据电阻的定点数获取相应模式的电压值或电流值；实现了在不改变电路的情况下，根据外部的电阻大小，改变电源的输出，满足更多的使用需求和使用场景。

本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书以及附图中所特别指出的结构来实现和获得。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明的基于FPGA实现可编程内阻方法的流程图；

图2是本发明的电压源模式下的可编程内阻原理图；

图3是本发明的电流源模式下的可编程内阻原理图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1至图3所示，在至少一个实施例中提供了一种基于FPGA实现可编程内阻方法，包括：根据相应的模式获取电阻的定点数；根据电阻的定点数获取相应模式的电压值或电流值；实现了在不改变电路的情况下，根据外部的电阻大小，改变电源的输出，满足更多的使用需求和使用场景。基于cpu+fpga的架构中，cpu根据当前的电压量程以及电流量程计算出该电阻的定点数（定点位数）发送给fpga，在这些参数中，电压电流为24位的有符号数，电阻电导为24位的无符号数。

所述模式包括：电压源模式和电流源模式。在调节过程中电压和电流为24位的有符号数，电阻和电导为24位的无符号数。

所述根据相应的模式获取电阻的定点数包括：在电压源模式下，在24位电阻乘以24位电流得到的电压为48位。

为了防止乘积溢出，将可编程内阻设置为统一位数23位（以电压源为例，相乘得到的电压为48位，这个数还要加上一个24位的电压测量值，两者显然不相统一无法相加，需要统一为24位，而电阻的位数是0-24位，导致乘积得到的电压每次的有效位数也不固定，故将可编程内阻设置为统一位数23位，便于截位），该可编程内阻的电阻实际值由CPU计算出的定点数位数为8位，将其左移15位后得到的数发送给FPGA，经由FPGA的乘法器将其与所测电流值相乘后得到一个48位的乘积，将乘积右移15位以后截取其低24位，得到一个24位的电压值，将24位的电压值与负载压降相加得到最后的DAC的控制字，将24位的电流值与负载压降相加得到最后的DAC的控制字。

所述根据相应的模式获取电阻的定点数包括：在电流源模式下，将24位的电阻值转换为电导，然后将其与电压值相乘后得到48位的电流值，将得到的电流值进行移位后截取其的低24位，得到一个24位的电流值。

所述根据电阻的定点数获取相应模式的电压值或电流值包括：根据电阻的定点数位数与所测电流值相乘后获取电压值；根据电阻值转换的电导与电压值相乘后获取电流值。

实现伪代码如下：

Input signed [23:0] Vset, //输入电压设置值

Input signed [23:0] Iset, //输入电流设置值

Input signed [23:0] Vmeas, //输入电压测量值

Input signed [23:0] Imeas, //输入电流测量值

Input [23:0] Rset, //输入电压源模式下的可编程内阻值

Input [23:0] Gset, //输入电流源模式下的可编程内阻的电导

Input [5:0] shift, //输入移位位数

Output reg [23:0] Vdac_out, //输出DAC的电压控制字

Output reg [23:0] Idac_out, //输出DAC的电流控制字

Reg signed [47:0] V_mul, //电流*可编程内阻的乘法器的输出

Reg signed [47:0] I_mul, //电压*可编程内阻(电导)的乘法器的输出

Reg signed [47:0] V_mul_shift, // V_mul进行移位后的值

Reg signed [47:0] I_mul_shift, // I_mul进行移位后的值

V_mul <= Imeas * Rset; //乘法器

V_mul_shift <= (V_mul >> shift); //乘积右移

Vdac_out <= Vmeas + V_mul_shift[23:0];

//测量值与乘积右移后的低24位相加

I_mul <= Vmeas * Gset; //乘法器

I_mul_shift <= (I_mul >> shift); //乘积右移

Idac_out <= Imeas + I_mul_shift[23:0];

//测量值与乘积右移后的低24位相加。

设置可编程内阻为10欧，外阻也为10欧，电压设置值为200mv，此时测得在外阻上的电压为100mv，电流为10ma，此时cpu传入fpga的电阻值为4CD594，shift移位为20，FPGA测得的电流Imeas为F5C6ED，Vmeas电压为CA1665，此时输出：

dout = Vmeas +

{[4CD594 * F5C6ED]=FCED2D3D2F10} >>> 20

//电阻 * 电流以后截位

= CA1665 + CED2D3

= 98E938；

得到最后的输出值。

在其他实施例中还提供一种基于FPGA实现可编程内阻方法的调节系统，包括：获取模块，根据相应的模式获取电阻的定点数；调整模块，根据电阻的定点数获取相应模式的电压值或电流值。

综上所述，本发明通过根据相应的模式获取电阻的定点数；根据电阻的定点数获取相应模式的电压值或电流值；实现了在不改变电路的情况下，根据外部的电阻大小，改变电源的输出，满足更多的使用需求和使用场景。

本申请中选用的各个器件（未说明具体结构的部件）均为通用标准件或本领域技术人员知晓的部件，其结构和原理都为本技术人员均可通过技术手册得知或通过常规实验方法获知。

在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (10)

1.一种基于FPGA实现可编程内阻方法，其特征在于，包括：

根据相应的模式获取电阻的定点数；

根据电阻的定点数获取相应模式的电压值或电流值。

2.如权利要求1所述的基于FPGA实现可编程内阻方法，其特征在于：

所述模式包括：电压源模式和电流源模式。

3.如权利要求1所述的基于FPGA实现可编程内阻方法，其特征在于：

在调节过程中电压和电流为24位的有符号数，电阻和电导为24位的无符号数。

4.如权利要求1所述的基于FPGA实现可编程内阻方法，其特征在于：

所述根据相应的模式获取电阻的定点数包括：

在电压源模式下，在24位电阻乘以24位电流得到的电压为48位。

5.如权利要求4所述的基于FPGA实现可编程内阻方法，其特征在于：

将可编程内阻设置为统一位数23位，该可编程内阻的电阻实际值由CPU计算出的定点数位数为8位，将其左移15位后得到的数发送给FPGA，经由FPGA的乘法器将其与所测电流值相乘得到一个48位的乘积，将乘积右移15位以后截取其低24位，得到一个24位的电压值。

6.如权利要求5所述的基于FPGA实现可编程内阻方法，其特征在于：

将24位的电压值与负载压降相加得到最后的DAC的控制字。

7.如权利要求1所述的基于FPGA实现可编程内阻方法，其特征在于：

所述根据相应的模式获取电阻的定点数包括：

在电流源模式下，将24位的电阻值转换为电导，然后将其与电压值相乘后得到48位的电流值，将得到的电流值进行移位后截取其的低24位，得到一个24位的电流值。

8.如权利要求7所述的基于FPGA实现可编程内阻方法，其特征在于：

将24位的电流值与负载压降相加得到最后的DAC的控制字。

9.如权利要求1所述的基于FPGA实现可编程内阻方法，其特征在于：

所述根据电阻的定点数获取相应模式的电压值或电流值包括：

根据电阻的定点数位数与所测电流值相乘后获取电压值；

根据电阻值转换的电导与电压值相乘后获取电流值。

10.一种采用如权利要求1-9任一项所述的基于FPGA实现可编程内阻方法的调节系统，其特征在于，包括：

获取模块，根据相应的模式获取电阻的定点数；

调整模块，根据电阻的定点数获取相应模式的电压值或电流值。