DK149292B - Fremgangsmaade og indretning til regulering af fasen paa et styret signal i forhold til et referencesignal i et telekommunikationsanlaeg - Google Patents

Description

149292 i o

Opfindelsen vedrører en fremgangsmåde til i et telekommunikationsanlæg at regulere fasen på et styret signal i forhold til et referencesignal, hvilken fremgangsmåde er af den i krav l's indledning angivne art, samt en 5 indretning til udførelse af fremgangsmåden, således som nærmere angivet i krav 2's indledning.

I tidligere teknik udmåles for eksempel ved fasedetektering i faselåste sløjfer faseforskellen mellem to signaler normalt ved, at en tællng af impulser med kendt 10 frekvens startes ved referencesignalets positive kant og afbrydes ved det styrede signals positive kant, hvorved faseforskellen mellem de to signaler kan bestemmes ud fra antallet af impulser. Ulempen ved denne løsning er, at for at opnå tilstrækkelig stor målenøjagtighed må impulserne 15 komme med en så høj frekvens, at en sådan indretning er vanskelig at realisere i TTL-teknik. Dette medfører videre, at der kræves mere komplicerede komponenter og dermed forøgede omkostninger.

Det er opfindelsens formål at anvise en fremgangs-20 måde og en indretning til ved et lille opbud af enkle komponenter at tilvejebringe en meget nøjagtigere styring af faseforskellen mellem to signaler end det har været muligt med den kendte teknik. Det angivne formål opnås med en fremgangsmåde af den indledningsvis omhandlede art, som 25 ifølge opfindelsen er ejendommelig ved de i krav l's kendetegnende del angivne foranstaltninger samt med en indretning til udøvelse af fremgangsmåden, hvilken indretning ifølge opfindelsen udmærker sig ved den i krav 2's kendetegnende del angivne udformning. En indretning iføl-30 ge opfindelsen kan for eksempel udnyttes til styring af de forskellige taktgivere, der indgår i en indretning til majoritetsvalg af et taktsignal, således at taktgivernes faser kommer til at ligge så tæt ved hinanden som muligt.

Opfindelsen beskrives nærmere ved hjælp af et 35 udførelseseksempel under henvisning til tegningen, på hvilken U9292

O

2 fig.l viser et blokdiagram for en indretning ifølge opfindelsen, og fig. 2-5 er tidsdiagrammer, som forklarer indretningens funktion yed forskellige faseforskelle mellem sig-5 nalerne.

Som det fremgår af figur 1, indeholder et apparat ifølge opfindelsen to D-flip-flopper FF1, FF2 af den type, som afhængigt af faseforskellen mellem to signaler, der bliver tilført to af deres indgange, frembringer et ud-10 gangssignal med et højt henholdsvis lavt niveau. Flip-flop-perne kan for eksempel være sådanne som dem, der sælges af TEXAS INSTRUMENT under betegnelsen 74S74.

Til begge disse flip-flopper føres såvel et referencesignal C2 som et styret signal Cl, hvis fase skal 15 reguleres i forhold til fasen på referencesignalet C2.

Flip-floppen FF1 modtager på sin første indgang det af en forsinkelseskreds DL1 forsinkede referencesignal Dl.

På en anden indgang modtager flip-floppen FFl det styrede signal Cl direkte fra en taktoscillator CL1.

20 Flip-floppen FF2 modtager på en første indgang det af en anden forsinkelseskreds DL2 forsinkede styrede signal D2 og modtager på den anden indgang referencesignalet C2 direkte. Forsinkelseskredsene DL1 og DL2 er ens og kan for eksempel udgøres af Schottky-buffertrin. I kredsene DL1 og 25 DL2 kan flere buffertrin være forbundet i serie og størrelsen af forsinkelsen i kredsene bestemmes af antallet af buffer-trin, og dette antal kan vælges ved niveaufiksering. En forsinkelseskreds kan endog udgøres af en forsinkelseslinie, hvorved størrelsen af forsinkelsen bestemmes af forsinkelses-30 liniens længde.

Når faseforskellen mellem referencesignalet C2 og det styrede signal Cl ifølge eksemplet overstiger +5 nanosekunder, skal der udføres en korrektion af fasen på signalet Cl, så den ligger indenfor nævnte toleranceområde.

35 Toleranceområdets størrelse kan naturligvis ændres ved at indbygge forskellige antal buffertrin i forsinkelseskredsene 3

O

U9292 DL1,DL2. Udgangssignalerne Q1 og Q2 fra flip-flopperne henholdsvis FFl og FF2 fastlægges på deres logiske niveau gennem de nævnte faseforskelle mellem signalerne C2 og Cl, og føres til indgangene på en logisk udgangsvurderingskreds 5 LC eller en mikroprocessor af kendt type for eksempel en mikroprocessor som MOTOROLA M6900.

I udgangsvurderingskredsen LC frembringes på grundlag af den på indgangen modtagne signalkombination et binært udgangssignal, der efter omsætning i en digital/-10 analog-omsætter DA styrer frekvensen på oscillatoren CLl, således at denne afgiver et signal Cl fasekorrigeret i forhold til referencesignalet C2.

Af figurerne 2-5 fremgår, hvilket logisk niveau signalerne Q1 og Q2 opnår ved forskellige faseforskelle 15 mellem signalerne C2 og Cl. De i figurerne punkterede linier angiver signalerne Ql's og Q2's nulniveaulinier.

Figur 2 viser tilfældet, hvor det styrede signal Cl ankommer til indretningen senere end det forsinkede referencesignal Dl. Flip-floppen FFl afgiver et udgangssignal 20 Q1 med et højt niveau, eftersom flip-floppens første indgang.: ved sammenligningstidspunktet er påtrykt et signal med højt niveau. Flip-floppen FF2 kommer derimod i dette tilfælde til at afgive et udgangssignal Q2 med lavt niveau, eftersom signalet til flip-floppens anden indgang i dette tilfælde 25 kommer før signalet til flip-floppens første indgang.

Figur 3 viser det tilfælde, hvor referencesignalet C2 ankommer til indretningen senere i tid end det forsinkede signal D2. Flip-floppen FFl bringes til at afgive et udgangssignal Ql med lavt niveau, mens flip-floppen FF2 afgiver et 30 udgangssignal Q2 med et højt niveau.

Figur 4 viser tilfældet, hvor faseforskellen mellem signalerne C2 og Cl er mindre end forsinkelsen mellem signalerne C2 og Dl. I dette tilfælde har begge signalerne

Ql og Q2 et lavt niveau.

35 4 149292

O

Figur.5 viser endelig tilfældet, hvor faseforskellen mellem den positive kant af signalet C2 og den negative kant af signalet Cl er mindre end forsinkelsen mellem signalet C2 og signalet Dl. I dette tilfælde har begge signa-5 lerne Q1 og Q2 et højt niveau.

Af de 4 mulige signalkombinationer får man :således forskellige styresignaler. I det første tilfælde øger det fra kredsen LC modtagne styresignal taktfrekvensen for takt-oscillatoren CL1, i det andet tilfælde formindsker styresigna- let taktoscillatorens frekvens og i det tredje og i det fjerde tilfælde sker der ingen ændring af oscillatorfrekven-sen.

Som det fremgår af beskrivelsen, er det muligt ved hjælp af indretningen ifølge opfindelsen at detektere 15 faseforskelle i nærheden af 0° og i nærheden af 180° meget nøjagtigt.

Claims (5)

149292 O PATENTKRAV.

1. Fremgangsmåde til regulering af fasen af et styret signal (Cl) i forhold til et referencesignal (C2) i et telekommunikationsanlæg, hvilken fremgangsmåde omfatter 5 sammenligning af det styrede signals (Cl) fase med referencesignalets (C2) fase og ændring af det styrede signals (Cl) frekvens i afhængighed af faseforskellen mellem det styrede signal (Cl) og referencesignalet (C2), kendetegnet ved, at referencesignalet (C2) forsinkes, 10 det forsinkede referencesignal (Dl) sammenlignes med det styrede signal (Cl) for at danne et første sammenligningssignal (Ql), der er på et højt hhv. et lavt niveau afhængigt af faseforskellen mellem det forsinkede referencesignal (Dl) og det styrede signal (Cl), det styrede sig-15 nal (Cl) forsinkes, det forsinkede styrede signal (D2) sammenlignes med referencesignalet (C2) for at danne et andet sammenligningssignal (Q2), der er på et højt hhv. lavt niveau afhængigt af faseforskellen mellem det forsinkede styrede signal (D2) og referencesignalet (C2), 20 og ved hjælp af logiske kredsløbsorganer (LC) dannes et yderligere signal i overensstemmelse med de logiske niveauer af det første og andet sammenligningssignal (Ql og Q2), idet det yderligere signal anvendes som styresignal til at korrigere fasen på det styrede signal (Cl) i forhold 25 til fasen af referencesignalet (C2).

2. Indretning til regulering af fasen af et styret signal (Cl) i forhold til et referencesignal (C2) i et telekommunikationsanlæg, hvilken indretning omfatter en første (FF1) og anden (FF2) sammenligningskreds, hver 30 med en første og anden indgang, til sammenligning af faseforskellen mellem de på den første (FF1) hhv. anden (FF2) sammenligningskreds1 to indgange påtrykte signaler, samt en med den første (FF1) og anden (FF2) sammenligningskreds' udgange forbundet logisk kreds (LC) og digital-analogom-35 sætter (DA), som i afhængighed af de af den første (FF1) og anden (FF2) sammenligningskreds afgivne signaler sty- O Ί49292 rer frekvensen af en oscillator (CL1), som afgiver det styrede signal (Cl), kendetegnet ved, at en første forsinkelseskreds (DL1) er indrettet til at modtage referencesignalet (C2), at den første (FF1) sammenlig-' 5 ningskreds frembringer et udgangssignal ved et højt hhv. lavt niveau i afhængighed af faseforskellen mellem to signaler, der tilføres dens første hhv. anden indgang, idet den første (FF1) sammenligningskreds' første indgang er forbundet med den første forsinkelseskreds (DL1) og io dens anden indgang direkte modtager det styrede signal (Cl), at en anden forsinkelseskreds (DL2) er indrettet til at modtage det styrede signal (Cl), at den anden (FF2) sammenligningskreds er af samme type som den første sammenligningskreds , idet den anden (FF2) sammenlignings-15 kreds' første indgang er forbundet med den anden forsinkelseskreds (DL2) og dens anden indgang direkte modtager referencesignalet (C2), og idet den med den første (FF1) og anden (FF2) sammenligningskreds' udgange forbundne logiske kreds (LC) frembringer et styresignal, der afhæn-20 ger af det logiske niveau af udgangssignalerne fra nævnte . sammenligningskredse.

3. Indretning ifølge krav 2, kendetegne t ved, at når det uforsinkede styrede signal (Cl) .ankommer senere end det forsinkede 'referencesignal (Dl), frem- 25 bringer den første sammenligningskreds (FF1> et udgangssignal· (Ql) på et højt niveau, og-deri anden sammenligningskreds (FF2) et udgangssignal (Q2) på et lavt niveau (fig. 2).

4. Indretning ifølge krav 2,kendete g-n e t ved, at når referencesignalet (C2) ankommer senere 30 end det forsinkede styrede signal (D2), frembringer den første sammenligningskreds · (FF1). et udgangssignal (Ql) på et lavt niveau, og den anden sammenligningskreds' (FF2) et udgangssignal (Q2) på et højt niveau (fig. 3).

5. Indretning ifølge krav 2, kendete g-35 net ved, at når faseforskellen mellem de to uforsinkede signaler (C2) og (Cl) er mindre end forsinkelsen af refe-