[go: up one dir, main page]

DE868226C - Vorrichtung zum elektronischen Ausfuehren von Berechnungen im binaeren System - Google Patents

Vorrichtung zum elektronischen Ausfuehren von Berechnungen im binaeren System

Info

Publication number
DE868226C
DE868226C DEC4378A DEC0004378A DE868226C DE 868226 C DE868226 C DE 868226C DE C4378 A DEC4378 A DE C4378A DE C0004378 A DEC0004378 A DE C0004378A DE 868226 C DE868226 C DE 868226C
Authority
DE
Germany
Prior art keywords
rocker
pulse
pulses
expressions
registration part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DEC4378A
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Compagnie des Machines Bull SA
Original Assignee
Compagnie des Machines Bull SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Compagnie des Machines Bull SA filed Critical Compagnie des Machines Bull SA
Application granted granted Critical
Publication of DE868226C publication Critical patent/DE868226C/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50Adding; Subtracting
    • G06F7/504Adding; Subtracting in bit-serial fashion, i.e. having a single digit-handling circuit treating all denominations after each other
    • G06F7/5045Adding; Subtracting in bit-serial fashion, i.e. having a single digit-handling circuit treating all denominations after each other for multiple operands

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)

Description

Die Erfindung bezieht sich auf eine Vorrichtung für im binären System arbeitende Rechenmaschinen, in welcher die behandelten Ziffern in der Form
ao
an2"
erscheinen, wobei die Koeffizienten a0, av a2 . . . an der aufeinanderfolgenden binären Stellen nur die Werte ι bis ο annehmen können und entweder durch einen zeitlich geregelten Impuls mit einer ίο Zeitdifferenz gegenüber einem geeigneten, der Stufe der betrachteten binären Stelle entsprechenden Ausgangspunkt oder durch das Fehlen eines solchen Impulses ausgedrückt werden. (Der Einfachheit wegen werden im folgenden die die Zahlen kennzeichnenden Impulse geschlüsselt genannt.) Dies bedeutet also, daß der zeitliche Ausgangspunkt in der Praxis durch Aussenden eines Steuersignals oder in einer zweiten Art durch eine Folge dieser Signale festgelegt wird, die mit den aufeinanderfolgenden binären Stellen zusammenfallen und auf diese Weise aufeinanderfolgend durch eine sogenannte binäre Periode getrennt sind. In der Praxis wird man wohl die zweite Art benutzen, weil man mit ihr von der einen zur anderen übergehen kann.
Die Erfindung bezieht sich genauer gesagt auf eine Ausführungsvorrichtung (der Einfachheit wegen Ausführer genannt), d. h. auf eine Vorrich-
tung, die den Arbeitsvorgang der Rechenmaschine ausführt; dieser Ausführer erhält die Ausdrücke der Operation an. getrennten, Eingängen jeweils in der Form von geschlüsselten Impulsen und liefert ebenfalls in Form von geschlüsselten Impulsen das Resultat an einen Ausgang.
Die Erfindung betrifft also eine Vorrichtung, die nach Maßgabe der eingeführten, jedem Ausdruck (Glied) der Operation entsprechenden Impulse mit ίο den verschiedenen binären Stellen nacheinander rechnet, indem sie gegebenenfalls Überträge, in der Folge auch Speicherwerte genannt, herstellt, die zu der höheren binären Stelle addiert werden. Im nachfolgenden werden Rechenvorrichtungen (für Addition oder Subtraktion) zur Behandlung von zwei Ausdrücken ins Auge gefaßt, obwohl der Ausführer (für die Addition) -auf mehr als zwei Ausdrücke oder auf andere arithmetische Operationen verallgemeinert werden kann. '
Gegenstand der Erfindung ist ein Ausführer, der aus einem Registrierorgan, das mit Hilfe von zweckentsprechenden Verzögerungselementen die gegebenenfalls auftretenden Impulse der Ausdrücke der Operation und die gegebenenfalls vorhandenen, s5 von ihm selbst vorher erzeugten Überträge innerhalb einer binären Periode nacheinander registriert, aus einem Organ für den Durchgang oder die Blockierung eines Impulses am Ende der betrachteten binären Periode, welches von dem Registrierorgan gemäß dem registrierten Resultat gesteuert wird, und aus einem Organ besteht, welches das Registrierorgan am Ende der binären Periode auf Null zurückstellt, wobei das Ende der aufeinanderfolgenden binäiren Perioden durch zeitlich regelmäßige, an die Organe gegebene Signale bezeichnet werden.
Gegenstand der Erfindung ist auch ein Ausführer für die Addition oder Subtraktion von zwei Ausdrücken, der aus einer ersten Wippe, in welcher die beiden den zwei Ausdrücken der Operation entsprechenden Impulse der gleichen binären Stelle und der Übertragungsimpuls, "in der Folger auch Speicherimpuls genannt, der niedrigeren binären Stelle über passend gewählte Verzögerungselemente nacheinander ankommen, und aus einer zweiten, den Steuerimpuls steuernden Wippe besteht. Die Vorrichtung gemäß der 'Erfindung hat natürlich auch Einrichtungen, um das Resultat in Erscheinung treten zu lassen.
Gegenstand der Erfindung ist ferner ein Ausführer der erwähnten Art für Addition oder Subtraktion, bei welchem die drei Differenzen zwischen den eingeführten Verzögerungen (nämlich bei der Übertragung von Impulsen des ersten Ausdrucks der Operation, von Impulsen des zweiten Ausdrucks und von Speicherimpulsen auf die erste Wippe) größer sind als die Umschaltzeit der ersten Wippe. Es entsprechen die beiden ersten Verzögerungen den beiden Ausdrücken der Operation und die dritte Verzögerung dem Speicherwert, und sie sind kleiner als eine binäre Periode. Gemäß der Erfindung kommen, obwohl dies nicht unbedingt notwendig ist, Ausführer der erwähnten Art in Betracht, bei ' denen die eingeführten Verzögerungen wenigstens angenähert ganze Vielfache eines gemeinsamen Wertes und Teile der binären Periode sind.
Zur Erläuterung der Erfindung wird auf die Zeichnung Bezug genommen.
Es zeigt
Abb. ι die geschlüsselten Impulsreihen der Ausdrücke einer Addition,
Abb. 2 einen Additionsausführer für zwei Ausdrücke, ,
Abb. 3 einen Subtraktionsausführer, Abb. 4 einen vereinfachten Additionsausführer für zwei Ausdrücke,
Abb. 5 einen Additionsausführer für drei Ausdrücke und
Abb. 6 einen gegenüber der Abb. 3 abgewandelten Subtraktionsausführer.
In Abb. ι sind die Ausdrücke A und B einer Addition durch vertikale Striche (und durch das Fehlen solcher Striche) in "Übereinstimmung mit den Steuerimpulsen in T veranschaulicht, wobei die Abszissen o, 1, 2 . . .13 auf den horizontalen Achsen die Zeit darstellen und der Zwischenraum zwischen zwei benachbarten Abszissen gleich einer binären Periode^» ist. In A + B ist zeitlich geschlüsselt die Summe der beiden Ausdrücke nach folgenden Richtlinien dargestellt:
Kein Impuls bei A + kein Impuls bei B = kein Impuls bei A + B ein - - A + kein - -B = ein - - A + B kein - -A+ ein - -B = ein - . - A + B ein - - A + ein - - 5 = kein - - A + B -\- ein Speicherimpuls.
Ein Impuls bei A + ein Impuls bei B + ein Speicherimpuls = ein Impuls bei A + B + ein Speicherimpuls.
Der gebildete Speicherimpuls wird der nächsthöheren binären Stelle hinzugefügt, z. B. der im Punkt 3 gebildete Impuls zum Punkt 4. " Der Additionsausführer der Abb. 2 arbeitet nach diesen Gesichtspunkten. Er hat zwei durch Rechtecke schematisch dargestellte Wippen 20 und 21 in »flip-fl.op«-Schaltung mit zwei Zuständen stabilen Gleichgewichts nach Eccles-Jordan. Essindauch zwei Tore 22 und 23 vorhanden, die nur dann Impulse in Pfeilrichtung hindurchgehen lassen, wenn eine entsprechende Steuerspannung an einem besonderen Eingang liegt; Vorrichtungen dieser Art sind ebenfalls bekannt und werden im allgemeinen durch Elektronenröhren gebildet. Abb. 2 zeigt auch drei Schaltungsteile 24, 25, 26 mit verschiedenen Verzögerungen, die beispielsweise mit t, 2 t, 3* bezeichnet sind, wobei ί den vierten Teil der binären Periode darstellt, die zwei aufeinanderfolgende Steuerimpulse trennt.
Der Ausführer hat drei Eingänge EA, EB, ET und einen Ausgang S (A + B)1, Die Pfeile geben
den Richtungssinn des Impulsverlaufes an. Bei EA und EB treten die geschlüsselten Impulse, welche die Ausdrücke der Addition darstellen, und bei ET die Steuerimpulse ein, während bei S (A + B) die Ausgangsimpulse des Resultats gesammelt werden.
Die Schraffur, wie sie in den-Wippen angebracht
ist, zeigt die Ruhestellung der Wippen an. Das über einen Ausgang der Wippe 20 und die Leitung 32 gesteuerte Tor 22 ist ebenfalls im Ruhezustand, d. h.
es ist der Durchgang der Impulse nach S (A + B) gesperrt. Das gleiche ist der Fall bei dem über einen Ausgang der Wippe 21 und die Leitung 34 gesteuerten Tor 23. An den symmetrischen Eingang der Wippe 20 kommen über die Leitungen 29, 30, 31 Impulse an (oder kommen nicht an), die mit Hilfe der eingeführten Verzögerungen (z. B. t, 21, 3 i) innerhalb einer binären Periode genügend getrennt sind, damit sie sich nicht stören, d. h. damit zwischen der Ankunft von zwei aufeinanderfolgengen Impulsen die Wippe 20 Zeit hat, von einem Gleichgewichtszustand in, den anderen überzugehen. Die Leitung 28 führt die Steuerimpulse zu den unsymmetrischen Eingängen der Wippen 20 und 21, die in den Zustand ο (Ruhezustand) zurückgeführt werden, wenn sie sich im Zustand 1 (Arbeitszustand) befanden. Die Wippe 21 wird über die Leitung 33 von der Wippe 20 gesteuert; wenn die Wippe 20 vom Arbeitszustand in den Ruhezustand übergeht, wird ein Impuls an die Wippe 21 gegeben, die dann kippt.
Bei Betrachtung der verschiedenen Fälle der Abb. ι kann man feststellen, daß der Ausführer der Abb. 2 die Addition richtig vornimmt.
Wenn kein Impuls ankommt, bleiben die Wippen 20 und 21 im Ruhezustand, die beiden Stromtore 22 und 23 sind gesperrt, und es erscheint kein Impuls am Ausgang S (A + B). Kommt ein Impuls am symmetrischen Eingang der Wippe 20 (also über die Leitungen 29, 30 oder 31) an, so kippt diese Wippe, was ein bestimmtes Potential am Tor 22 zur Folge hat und den Steuerimpuls den Ausgang S (A + B) erreichen läßt. Das Kippen der Wippe 20 erfolgt innerhalb einer bestimmten binären Periode, und sein genauer Augenblick, gerechnet vom Beginn dieser durch das Steuersignal bezeichneten Periode, ist t, wenn der Impuls von EB herrührt, 21, wenn er von EA stammt, und 31, wenn er von einem Speicherwert, dem inneren Speicherwert, . kommt, der auf eine noch zu beschreibende Weise gebildet wird.
Am Ende der binären Periode geht der Steuerimpuls durch das Tor 22. Andere Steuerimpulse gehen nicht durch, außer wenn neue Impulse an den symmetrischen Eingang der Wippe 20 gegeben werden, weil die Wippe 20 in diesem Augenblick über die Leitung 28 auf ο zurückgestellt wird. Falls notwendig, kann eine sehr kleine Verzögerung bei 55 eingeschaltet werden, die praktisch schon in den Wippen 20 und 21 auf Grund ihrer Eigenträgheit vorhanden ist. Vorsichtsmaßnahmen, z. B. eine genügende Größe des Steuersignals oder Einführung von Verzögerungen in bestimmte Leitungen, werden getroffen, um zu vermeiden, daß die Rückstellung der Wippe 20 auf o, die zur Erzeugung eines negativen Impulses über die Leitung 33 führt, am Ende der binären Periode ein Kippen der Wippe 21 hervorruft.
Nimmt man nun an, daß in der gleichen binären Periode zwei Impulse ankommen, was infolge der eingeführten Verzögerungen, wie bereits erwähnt, nicht gleichzeitig geschehen kann, so läßt der erste Impuls die Wippe 20 kippen, und der zweite Impuls bringt die Wippe 20 in den Ruhezustand, wodurch die Wippe 21 gekippt wird. Im Augenblick der Ankunft des Steuerimpulses am Ende der Periode wird das Tor 22 gesperrt und das Tor 23 geöffnet. Es gelangt in diesem Augenblick kein Impuls nach S (A + B), aber es wird ein Speicherwert gebildet. Dieser Speicherwert erscheint um 3 t später am symmetrischen Eingang der Wrippe 20. Der Steuerimpuls am Ende der binäiren Periode stellt die Wippe 21 auf ο zurück.
Kommen nun drei Impulse in der gleichen binären Periode am symmetrischen Eingang der Wippe 20 an, so bringen die beiden ersten Impulse schließlich die Wippe 20 in den Zustand ο und die Wippe 21 in den Zustand 1. Der dritte Impuls (Speicherimpuls) bringt die Wippe 20 in den Zustand i. Die beiden Tore 23 und 22 werden also geöffnet. Es wird ein Impuls am Ende der binären Periode nach 5" (A + B) gesendet und wie vorher ein Speicherimpuls gebildet. Das Steuersignal stellt hierbei über die Leitung 28 die beiden Wippen 20 und 21 auf ο zurück.
Die vom Ausführer während der Übertragung der von ihm aufgenommenen Impulse eingeführte Verzögerung ist eine binäre Periode. Der Ausführer nach der Erfindung hat einen einfachen Aufbau und verwendet lediglich bekannte Elemente. Er läßt, wie praktisch erwiesen, wesentliche Abweichungen 10c der Eingangsspannung zu, ohne daß seine Arbeitsweise sich ändert. Schließlich geben auch die das Resultat der Addition darstellenden Impulse die Steuerimpulse genau wieder, weil sie nicht durch ein Verzögerungselement gehen, und können daher eine ihrer Verwendung richtig angepaßte Stärke haben.
Abb. 3 zeigt einen Subtraktionsausführer gemäß der Erfindung, der die Subtraktion direkt vornimmt und nicht die Addition eines Komplements zur Basis, wie dies in der Praxis häufig der Fall ist. Es sei angenommen, daß der Ausführer die Subtraktion AB bewirkt, wobei die binäre Zahl A größer ist als die binäre Zahl B.
Dieser Subtraktionsausführer hat die gleichen Elemente, aus denen der Additionsausführer besteht, aber die Verbindungen (Leitungen und Verzögerungselemente) sind verschieden. Die Leitung 33 ist hierbei mit einem unsymmetrischen Eingang der Wippe 21 verbunden, während der andere unsymmetrische Eingang über die Leitung 35 und das Verzögerungselement 26 durch Impulse von EB betätigt wird. Ein solcher unsymmetrischer Eingang kennzeichnet sich dadurch, daß ein gegebener Impuls nur dann Wirkung hat, wenn die Wippe sich in einem der beiden Zustände, die sie einnehmen
kann, befindet. Über die Leitung 37 werden die Speicherwerte mit einer vom Element 36 hervorgerufenen geringen Verzögerung wieder in die Wippe 21 eingeführt. Die vom Ausführer eingebrachte Gesamtverzögerung zwischen den. Eingangsimpulsen in. EA und Ei? und den bei .S1 (A + B) ausgehenden Impulsen liegen noch innerhalb einer binären Periode.
Zum Verständnis der Arbeitsweise dieses Ausführers sei auf die acht möglichen Kombinationen verwiesen, die in der nachfolgenden Tabelle mit den Spalten I bis VIII erscheinen. Jede der Spalten zeigt aufeinanderfolgend von oben nach unten: in a und b die Ziffern (o oder 1 im binären System) der
1S Ausdrücke A und B der Operation für eine betrachtete binäre Periode (die Operation wird über aufeinanderfolgende binäre Perioden ausgeführt, von denen jede einer anderen binären Stelle entspricht) , in rr den in einer binären Periode erhal-
ao tenen, aus einer früheren Periode stammenden Übertrag, in d die Ziffer der betrachteten binären Stelle für die -Differenz a-h und in re den an die höhere Stelle gesendeten Speicherwert (den man auch als inneren Speicherwert des Ausführers bezeichnen kann).
I Il III IV V VI VII VIII
a 0 0 I I 0 0 I I
b 0 I O I 0 I 0 I
30 rr I I I I 0 0 0 O
d I O O I 0 I I O
re χ χ οίο ι ο ο
35. Gemäß dieser Tabelle muß in einer gegebenen binären Stelle ein Übertrag ausgesendet werden, wenn α kleiner als b + rr ist. (Dieser Übertrag ist in Wirklichkeit ein Borgen von der nächsthöheren binären Stelle.) Die Schaltung genügt dieser Bedingung, wie man aus dem folgenden 'Beispiel ersehen kann.
Es sei zunächst angenommen, daß in einer binären Periode gleichzeitig Impulse bei EA und EB ankommen. Der Impuls von EB kommt, weil die Verzögerung 26 kleiner ist als die Verzögerung 25, als erster im Augenblick t bei der Wippe 20 an, die in die Stellung 1 übergeht. Dann folgt der Impuls von EA im Augenblick 41 und bringt die Wippe 20 in die Stellung o. Hieraus ergibt sich, daß das Tor 22 gesperrt wird, und es erfolgt keine Sendung zum Ausgang S(A-—· B). Die Wippe 21, die im Augenblick t zunächst durch den über die Leitung 35 kommenden Impuls gekippt worden ist, wird nun im Augenblick 4t durch den Impuls, der bei der Rückstellung der Wippe 20 in den Zustand ο erzeugt wird und über die Leitung 33 ankommt, in den Ruhezustand zurückgestellt; hierdurch wird das Tor 23 gesperrt, und es erfolgt keine Sendung des Speicherwertes am Ende der Periode.
Man hat nun 1 -— 1 = 0 ausgeführt (Fall der Spalte VIII der Tabelle). Hier ist rf = ο und re — o.
Nun sei angenommen, daß a = ο, b — 1, rr = 1
ist. Zur Zeit t in der Periode kippt der von EB kommende Impuls einerseits die Wippe 21 und andererseits die Wippe 20. In der Zeit 2 ί kippt der Speicherimpuls die Wippe 20 und der aus der Rückstellung der Wippe 20 auf ο herrührende, über die Leitung 33 kommende Impuls stellt die Wippe 21 in den Zustand ο zurück. In der Zeit 31 kippt der gleiche über die Leitung 37 kommende Speicherimpuls die Wippe 2i, die nun in den Zustand 1 gelangt. Infolgedessen wird das Tor 22 geschlossen, . und es geht kein Ausgangsimpuls nach S (AB); das Tor 23 ist offen, und es wird ein Speicherwert für die folgende binäre Periode gebildet. Man hat also erhalten d = ο und re = 1, wie es entsprechend der Spalte II der Tabelle sein soll.
Angenommen nun, daß die Impulse in der gleichen binären Periode über EA, über EB und über die Leitung 31 des Speicherwertes ankommen (Fall der Spalte IV der Tabelle mit α = ι, b = 1, rr = 1), so erhält die Wippe 20 drei aufeinanderfolgende Impulse zu den Zeiten t, 2t und 4t in dieser Periode. Sie wird also in den Zustand 1 gestellt, so daß das Tor 22 sich öffnet. Die Wippe 21 erhält zur Zeit t einen Impuls über die Leitung 35, der sie in den Zustand 1 kippt. Ferner zur Zeit 2 t über die Leitung 33 einen bei der Rückstellung der Wippe 20 auf ο erzeugten Impuls, der sie in den Zustand ο zurückführt, und zur Zeit 31 über die Leitung 37 einen Impuls, der sie in den Zustand 1 bringt; nun wird das Tor23 geöffnet. Am Ende der Periode wird ein Übertrag gebildet, der über die Leitung 37 mit einer Verzögerung-von 3* in der folgenden binären Periode von neuem am Eingang der Wippe 21 erscheint. Es sind so die Resultate der vierten Spalte von links der Tabelle hergestellt, nämlich d = 1 und re = 1.
An Hand der vorhandenen Beispiele ist es nicht schwierig, andere Beispiele zu bilden und so die Arbeitsweise des Ausführers für alle Fälle der Tabelle zu überprüfen.
Der Subtraktionsausführer mit der Schaltung der Abb. 3 hat die gleichen Vorteile bei seiner Arbeitsweise wie der Additionsausführer der Abb. 2, mit dem Unterschied jedoch, daß t = p/4., wobei p die binäre Periode darstellt, für den Additionsausführer und t = ρίζ für den Subtraktionsausführer ist (i ist in allen untersuchten Fällen größer als die Zeit des Kippens einer Wippe).
Gemäß einem gegenüber dem Additionsausführer der Abb. 2 abgewandelten Äusführungsbeispiel der Erfindung ist es möglich, die Schaltung dadurch zu vereinfachen, daß die beiden Tore 22, 23 durch einen einzigen Koinzidenzdetektor ersetzt werden. 1:l5 Diese in Abb. 4 veranschaulichte Vereinfachung hat jedoch eine weniger gute Qualität der Ausgangsimpulse zur Folge. In diesem Fall werden die Aüsgangsimpulse und die Speicherimpulse durch das Auslöschen der Wippen 20 und 21 gebildet, das bei ihrer Rückstellung auf ο durch das über die Leitung 28 gehende Steuersignal eintritt. Auf dem Wege über die Leitung 27 wird eine sehr kurze Verzögerung 47 eingeführt, um das vollständige Zusammenfallen der Impulse zu gewährleisten, von denen einer um die Zeit der Dauer des Kippens der
Wippe 20 verschoben wird. Dieses Organ ist jedoch nicht unbedingt erforderlich. Der Koinzidenzdetektor φ ist, wie an sich bekannt, eine einfache Diode und hat die Aufgabe, den Durchgang der beim Auslöschen der Wippe 20 innerhalb einer binären Periode entstehenden Impulse zum Ausgang vS (A + B) hin zu verhindern. 46 kann auch ein Tor beliebiger Art sein, das den Durchgang von Steuerimpulsen gestattet, wie dies bei dem Tor 22 der Abb. 2 der Fall war. Gegenüber der Abb. 2 hat man hier das Tor 23 gespart.
Die Verzögerungswerte der Elemente 24, 25, 26 (Abb.4), nämlich 1 t, 2 t, 31, bilden ein anderes Beispiel für die Verteilung der verschiedenen Verzögerungen, die man ins Auge fassen kann (t stellt hier den vierten Teil der binären Periode/» dar). Nach den gleichen Richtlinien kann ein Additionsausführer für die gleichzeitige Addition mehrerer Ausdrücke hergestellt werden. Abb. 5 zeigt ein Schaltungsbeispiel einer solchen Ausführung für drei zu addierende Ausdrücke. Hier sind wiederum die Einzelteile der Abb. 1 verwendet, wobei allerdings die Werte der eingeführten Verzögerungen abweichend sind, und außerdem eine zusätzliehe Wippe 40, die über die Leitung 39 gesteuert wird und selbst ein entsprechendes Tor 42 steuert, das über ein Verzögerungselement 43 und die Leitung 44 die Wippe 20 betätigt. Ein zusätzlicher Eingang EC, der über ein Verzögerungselement 38 und die Leitung 45 mit dem symmetrischen Eingang der Wippe 20 verbunden ist, vervollständigt den Ausführer für die Mehrfachaddition. Die Arbeitsweise gleicht derjenigen des Ausführers für zwei Ausdrücke. In diesem Fall stellt t den siebenten Teil der binären Periode dar.
Die über die Leitung 44 gehenden Impulse sind um eine binäre Periode + it, die über die Leitung 31 gehenden Impulse um 2f und die über EA1 EB und EC gehenden Impulse um 31t, 4t bzw. 5* verzögert. Auf diese Weise sind die Stellen für die mögliche Ankunft der Impulse am symmetrischen Eingang der Wippe 20 gleichmäßig über die Periode verteilt, und trotzdem überschreitet die größte Abweichung nicht (7 = 2) t = 51, also 5/6 der binären Periode.
Gemäß eines gegenüber dem Subtraktionsausführer der Abb. 3 abgewandelten Ausführungsbeispiels der Erfindung kann der Ablauf der Operation durch Änderung der Schaltung, durch Verringerung der Anzahl der Verzögerungsleitungen und der Verzögerungswerte und durch Einführung eines zusätzlichen Tores beschleunigt werden.
Abb. 6 zeigt ein solches Beispiel, bei welchem die Verzögerungen der Elemente 24, 25, 26 die Werte t, 3 ί bzw. 2 t (mit t = p/4) annehmen, wobei das Verzögerungselement 36 wegfällt. Ein zusätzliches Tor 48, eine Diode, wird über die Leitung 33 durch die Wippe 20 gesteuert und steuert selbst die an der Wippe 21 über die Leitung 49 ankommenden Impulse von EA. Die neuen Werte der Verzögerungselemente gestatten die regelmäßige Verteilung der Impulse auf die verschiedenen Einzelteile des Ausführers in der binären Periode.
Da der Additionsausführer der Abb. 2 und der Subtraktionsausführer der Abb. 3 nur mit einer geringen Verschiedenheit in ihren Verbindungen und Verzögerungselementen arbeiten, ist es augenscheinlich, daß auf bequeme Art kombinierte Vorrichtungen geschaffen werden können, die wahlweise als Additions- oder Subtraktionsausführer arbeiten, aber ebenfalls in den Rahmen der Erfindung fallen.

Claims (13)

  1. PATENTANSPRÜCHE:
    i. Vorrichtung zum Ausführen einer arithmetischen Operation, wie Addition oder Subtraktion, mit Zahlen, die im binären System ausgedrückt und durch elektrische Impulse dargestellt werden, gekennzeichnet durch einen Registrierteil für die den Ausdrücken der Operation entsprechenden Impulse, durch einen Impulsgeber für die Impulse, die gegebenenfalls vorhandene Überträge im binären System darstellen, wobei die Impulse für jeden Ausdruck und für die Überträge auf verschiedenen Wegen über Verzögerungselemente verschiedener Größe an den Registrierteil gegeben werden, und durch ein von dem Registrierteil entsprechend der registrierten Zahl gesteuertes, abhängiges Organ, das einen das Resultat darstellenden Impuls in einen Ausgangsstromkreis der Vorrichtung sendet, wenn es einen Steuerimpuls erhält, der auf einem besonderen Wege ebenfalls an den Registrierteil gegeben wird, um ihn auf Null zurückzustellen.
  2. 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerimpulse über regelmäßige Abstände verteilt sind und daß die verschiedenen zwischen den Verzögerungen der Verzögerungselemente möglichen Unterschiede größer sind als die Zeit für das Registrieren eines Impulses in dem Registrierteil und daß ferner diese Differenzen, um sie abzuschätzen, auf kleinere Werte als eine Steuerperiode gebracht sind, gegebenenfalls unter Subtraktion des größtmöglichen Vielfachen dieser in jeder Verzögerung enthaltenen Periode.
  3. 3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerungen vielfache Ganze eines gemeinsamen Wertes sind, der in no der Steuerperiode aufgeht.
  4. 4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Registrierteil aus einer Kette von elektronischen Wippen besteht, von denen jede zwei Zustände stabilen Gleichgewichts hat.
  5. 5. Vorrichtung nach Anspruch 4 für eine Operation mit zwei Ausdrücken, dadurch gekennzeichnet, daß die Kette zwei Wippen enthält. .
  6. 6. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Wippe des Registrierteiles das abhängige Organ steuert, das von der Art eines elektronischen Tores ist.
  7. 7. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Wippe ein elektro-
    nisches Tor steuert, das die Erzeugung eines Impulses für einen Übertrag veranlaßt, der ausgehend vom Steuerimpuls gebildet wird.
  8. 8. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die den Ausdrücken der Operation und den Überträgen entsprechenden Impulse nacheinander über die Verzögerungselemente an den Eingang der ersten Wippe gegeben Aver den, die bei jedem ankommenden Impuls kippt.
  9. 9. Vorrichtung nach Anspruch 5 für Additionen von zwei Ausdrücken, dadurch gekennzeichnet, daß die Verzögerung des Übertrages und die beiden verschiedenen Verzögerungen der Verzögerungseletnente, über welche die den beiden Ausdrücken entsprechenden Impulse gehen, kleiner als eine Steuerperiode sind und daß die zwischen den drei Verzögerungen möglichen Differenzen größer sind als die Zeit für das Kippen der ersten Wippe.
  10. .10. Vorrichtung nach Anspruch 5 für Subtraktionen, dadurch gekennzeichnet, daß die Impulse des' abzuziehenden Ausdruckes getrennt an die zweite Wippe und zur gleichen Zeit wie an die erste Wippe auf einem solchen Wege gegeben werden, daß die zweite Wippe nur kippt, wenn sie vorher in einem bestimmten Zustand war. "
  11. 11. Vorrichtung nach Anspruch 4 für Additionen von mehr als zwei Ausdrücken, dadurch gekennzeichnet, daß mit Ausnahme der ersten Wippe jede Wippe der Kette ein elektronisches Tor steuert, das die Erzeugung eines Impulses für einen Übertrag veranlaßt.
  12. 12. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Impuls des Übertrages an den Klemmen der zweiten Wippe des Registrierteiles bei ihrer Rückstellung auf Null entnommen wird.
  13. 13. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der das Resultat darstellende Impuls über einen Detektor, der ihn mit dem Steuerimpuls zur Deckung bringt, an den Klemmen der ersten Wippe des Registrierteiles bei ihrer Rückstellung auf Null entnommen wird.
    Hierzu 1 Blatt Zeichnungen
    © 5725 2.53
DEC4378A 1951-01-04 1951-06-28 Vorrichtung zum elektronischen Ausfuehren von Berechnungen im binaeren System Expired DE868226C (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1030471T 1951-01-04

Publications (1)

Publication Number Publication Date
DE868226C true DE868226C (de) 1953-02-23

Family

ID=9346069

Family Applications (1)

Application Number Title Priority Date Filing Date
DEC4378A Expired DE868226C (de) 1951-01-04 1951-06-28 Vorrichtung zum elektronischen Ausfuehren von Berechnungen im binaeren System

Country Status (6)

Country Link
US (1) US2812903A (de)
BE (1) BE504436A (de)
DE (1) DE868226C (de)
FR (1) FR1030471A (de)
GB (1) GB732902A (de)
NL (1) NL158533C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2982472A (en) * 1955-05-02 1961-05-02 Harry D Huskey Binary digital computer with magnetic drum storage

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1042827A (fr) * 1951-03-29 1953-11-04 Electronique & Automatisme Sa Dispositifs pour l'addition et la soustraction de deux grandeurs
NL168462C (nl) * 1951-09-25 Tevopharm Schiedam Bv Las- en snijwals.
US2888202A (en) * 1953-11-25 1959-05-26 Hughes Aircraft Co Multiple input binary adder-subtracters
NL128933C (de) * 1954-05-14
US2936957A (en) * 1956-01-30 1960-05-17 Smith Corona Marchant Inc Calculating machines
US2881979A (en) * 1956-06-07 1959-04-14 Burroughs Corp Binary adder
GB857949A (en) * 1958-06-05 1961-01-04 Roe A V & Co Ltd Improvements relating to digital computing engines

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2590950A (en) * 1950-11-16 1952-04-01 Eckert Mauchly Comp Corp Signal responsive circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2982472A (en) * 1955-05-02 1961-05-02 Harry D Huskey Binary digital computer with magnetic drum storage

Also Published As

Publication number Publication date
BE504436A (de)
NL158533C (de)
US2812903A (en) 1957-11-12
FR1030471A (fr) 1953-06-15
GB732902A (en) 1955-06-29

Similar Documents

Publication Publication Date Title
DE879618C (de) Vorrichtung zur Ausfuehrung von Additionen und Subtraktionen auf im binaeren System arbeitenden Rechenmaschinen
DE868226C (de) Vorrichtung zum elektronischen Ausfuehren von Berechnungen im binaeren System
DE1120781B (de) Vorrichtung zur numerischen Ausfuehrung der Differential-Analyse
DE1130851B (de) Bistabile Kryotronschaltung
DE870194C (de) Ausfuehrungsvorrichtung fuer im binaeren System arbeitende elektronische Rechenmaschinen
DE2232987A1 (de) Auswahlschaltung fuer fernmeldevermittlungsanlagen
DE1474045C3 (de) Vorrichtung zum Absuchen von Wörtern nach Suchbegriffen
DE865003C (de) Schaltungsanordnung fuer die UEbertragung verschluesselter oder zu verschluesselnder elektrischer Zeichen
DE972378C (de) Schaltungsanordnung fuer nach einem Zwischenleitungssystem angeordnete Fernmelde-, insbesondere Fernsprechanlagen
DE831922C (de) Zaehl- und Rechenmaschine mit durch Elektronenroehren gesteuerter Summierungseinrichtung
DE1142192B (de) Schaltungsanordnung zum Einspeichern und wiederholbaren Ausspeichern von Wahlinformationen
DE2237579C3 (de) Taktgesteuerte Master-Slave-Kippschaltung
DE2807817A1 (de) Halbleiter-matrixoperationseinrichtung
DE1193098B (de) Kontrollvorrichtung fuer einen elektronischen Zaehler mit zwei Registern
DE885009C (de) Elektronen-Zeichen-Auswertmaschine
DE854672C (de) Schaltungsanordnung fuer selbsttaetige Fernmeldeanlagen mit mehreren Wahlstufen
DE1932069C3 (de) Schaltungsanordnung für ein gleichmäßiges Koppelfeld in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen
DE1001324B (de) Schaltungsanordnung zum Erzeugen mindestens eines Impulses zu einer durch einen Ausgangsimpuls festgelegten Zeit
DE2148932C2 (de) Informationsspeicher- und Auslese-Einrichtung
DE1298317B (de) Binaeres Addierwerk
DE1185234B (de) Binaerer Informationsspeicher
DE849772C (de) Lochkartenmaschine
DE574141C (de) Aufbau eines Vielfachfeldes in Fernsprechanlagen
DE917859C (de) Mehrstrecken-Gasentladungsroehre
AT215710B (de) Binärer Informationsspeicher