-
Die vorliegende Erfindung bezieht sich auf ein Verfahren
zur Steuerung des Schaltens von Leistungstransistoren sowie
eine Vorrichtung zur Durchführung eines solchen Verfahrens.
-
Im Einzelnen bezieht sich die Erfindung auf ein Verfahren
und eine Vorrichtung zur Steuerung des Schaltens von
Isolierschicht-Leistungstransistoren.
-
Isolierschicht-Leistungstransistoren haben den Vorteil,
hohe Ströme bis zu mehreren zehn Ampere anhand eines
Steuersignals mit verhältnismäßig geringer Spannung zu liefern,
insoweit als seine Rolle darin besteht, den Lade- oder
Entladestrom der Streueingangskapazität der Transistoren bei jeder
Zustandsänderung zu schalten.
-
Im Stand der Technik ist das Steuersignal durch eine
Rechteckspannung gebildet, welche sich zwischen einem tiefen
Niveau, im Wesentlichen gleich 0, und einem hohen Niveau in
der Größenordnung von 15-20 V bewegt.
-
Bei einer Schalt-Elementarzelle, die gemäß dieser Technik
gesteuert wird, ist eine ständige Sorge die Begrenzung des
Stromgradienten beim Leitendmachen des Transistors, um das
Auftreten einer Überstromstärke zu vermeiden, die auf das
inverse Einlaufen der Diode zurückgeht, die in die Zelle
integriert ist, bei der das Schließen des Transistors die Sperrung
zur Folge hat.
-
Ferner erscheinen beim Schalten des Transistors Strom- und
Spannungsschwingungen, welche dazu neigen, unheilvolle
elektromagnetische Störungen zur erzeugen.
-
Ein bekanntes Verfahren zur Begrenzung des Stromgradienten
beim Leitendmachen besteht darin, für den zwischen dem
Rechteckgenerator und der Steuerelektrode des Transistors
zwischengeschalteten Widerstand einen höheren Widerstandswert
vorzusehen, was es ermöglicht, die Aufladung der Eingangskapazität
des Transistors und die Geschwindigkeit, mit der sich der
Strom,
der in den Aufbau des Transistors eintritt, im
Halbleitermaterial aufbaut, zu verlangsamen.
-
Dieser Widerstand bewirkt aber auch eine Verlangsamung der
Entladung, was zu einer schädlichen Verlängerung der Zeitdauer
der Rückkehrphase in den Sperrzustand der Komponente führt.
Dieser Nachteil lässt sich verringern, indem parallel zum
Widerstand eine Diode angeschlossen wird, die ein rasches
Entladen der Kapazität zulässt.
-
In einem Wechselrichterzweig sind zwei Transistoren unter
der gleichen Spannung in Reihe geschaltet. Es ist deshalb im
Allgemeinen erforderlich, Totzeiten zwischen den
Steuersignalen einzuführen, die auf sie aufgegeben werden, um das Risiko
eines Kurzschlusses der Spannungsquelle zu vermeiden, was eine
fatale Überspannung für die gleichzeitig geschlossenen
Schalter zur Folge hätte.
-
Diese Totzeiten können aber am Anfang des plötzlichen
Öffnens des Stromquellenkreises und damit eines höheren
Stromgradienten und einer durch die Streuinduktivitäten der Zelle
erzeugten Überspannung sein.
-
Sie vermindern auch die Maximalfrequenz der
Stromunterbrechung und die Minimalbreite der Impulse im CGS einer Steuerung
in Pulsbreitenmodulation (PBM).
-
Allgemein können die Schaltverluste in
Leistungstransistoren vermindert werden, indem Schalt-Hilfsschaltkreise (SHS)
verwendet werden, die die Schalter in solche Zustände setzen,
dass während des Schließens eine Reiheninduktivität das
Ansteigen des Stroms verlangsamt und während des Öffnens ein
parallel angeschlossener Kondensator das Ansteigen der
Spannung verlangsamt, nachdem der Strom in der Komponente
abgefallen ist.
-
Die beim Schließen in der Reiheninduktivität gespeicherte
Energie muss aber beim Öffnen abgeführt werden, was am Anfang
einer Überspannung an den Klemmen des Transistors sein kann.
Ebenso muss die beim Öffnen im Kondensator gespeicherte
Ener
gie beim Schließen abgeführt werden, was am Anfang eines
Überstroms im Transistor sein kann.
-
Aufgabe der Erfindung ist es, die Nachteile des Standes
der Technik zu beheben.
-
Sie hat daher zum Gegenstand ein Verfahren zur Steuerung
des Schaltens von Leistungstransistoren durch Aufgeben eines
Steuersignals auf das Gate des oder jedes Transistors, wobei
das Steuersignal wenigstens eine Spannungsstufe mit einem
Zwischenwert zwischen einem ersten Spannungsniveau, das zum
Setzen des Transistors in einen ersten Schaltzustand eingerichtet
ist, und einem zweiten Spannungsniveau, das zum Setzen des
Letzteren in einen zweiten Schaltzustand eingerichtet ist,
auf weist, dadurch gekennzeichnet, dass der
Spannungszwischenwert des Steuersignals im Wesentlichen gleich der
Schwellenspannung des Transistors ist und ein Mittel zur Regulierung
des Lade- oder Entladestroms einer Eingangskapazität des
Transistors bildet, und dass zur Steuerung des Sperrens des
Transistors die Spannung des Steuersignals auf einen Wert gesetzt
wird, der im Wesentlichen null oder negativ ist, dann die
Spannung des Letzteren auf den genannten Zwischenwert
angehoben wird und die Spannung des Steuersignals bis auf einen
Wert, der im Wesentlichen null oder negativ ist, abgesenkt
wird.
-
Das erfindungsgemäße Verfahren kann ferner eines oder
mehrere der folgenden Merkmale einzeln oder in allen technisch
möglichen Kombinationen aufweisen:
-
- zur Steuerung des Leitendmachens des Transistors wird
die Spannung des Steuersignals bis auf den Zwischenwert
angehoben, dann die Spannung des Letzteren bis auf das zweite
Spannungsniveau angehoben; und
-
- die Dauer des oder jeder Stufe bildet ein zweites
Mittel zur Regulierung des Lade- oder Entladestroms der
Eingangskapazität des Transistors.
-
Gegenstand der Erfindung ist auch eine Vorrichtung zur
Steuerung des Schaltens von Leistungstransistoren, zur
Durchführung eines wie oben definierten Verfahrens, dadurch
gekennzeichnet, dass sie wenigstens eine Gleichspannungsquelle
verbunden mit einer Schaltung zur Formung des von der
Spannungsquelle gelieferten Signals so, dass wenigstens eine
Spannungsstufe mit einem Zwischenwert zwischen einem von der Quelle
gelieferten ersten Spannungsniveau zum Setzen des Transistors in
einen ersten Schaltzustand und einem von der Quelle
gelieferten zweiten Spannungsniveau zum Setzen des Transistors in
einen zweiten Schaltzustand erzeugt wird, aufweist, wobei die
oder jede Formungsschaltung zwischen dem Gate und der
Bezugselektrode des Transistors im Hinblick auf die Polarisation das
Gate angeschlossen ist, und wobei der Spannungswert der oder
jeder Stufe im Wesentlichen gleich dem Wert der
Schwellenspannung des Transistors ist.
-
Weitere Merkmale und Vorteile werden sich aus der
folgenden Beschreibung ergeben, die allein als Beispiel gegeben wird
und sich auf die beigefügten Zeichnungen bezieht, auf welchen
-
Fig. 1 ein Schaltschema ist, welches eine erfindungsgemäße
Steuervorrichtung für das Umschalten einer
Schalt-Elementarzelle veranschaulicht;
-
Fig. 2 die Form des Steuersignals veranschaulicht, das auf
die Zelle der Fig. 1 für ein Leitendmachen des Transistors
gegeben wird;
-
Fig. 3 die Form des Steuersignals zeigt, das auf die Zelle
der Fig. 1 zum Sperren des Transistors gegeben wird;
-
Fig. 4 Kurven zeigt, welche die Änderung des Stroms und
der Spannungen an den Klemmen des Transistors der Fig. 1 bei
seinem Leitendmachen veranschaulichen;
-
Fig. 5 Kurven zeigt, welche die Änderung des Stroms und
der Spannungen an den Klemmen des Transistors der Fig. 1
veranschaulichen, der mittels herkömmlicher Steuerung in
Rechteckform gelenkt wird; und
-
Fig. 6 Kurven zeigt, welche die Änderung des Stroms und
der Spannungen an den Klemmen des Transistors der Fig. 1 beim
Sperren des Letzteren veranschaulichen, wobei ein
Umschaltsteuersignal in Übereinstimmung mit der Erfindung und ein
herkömmliches Steuersignal verwendet werden.
-
In Fig. 1 ist eine Vorrichtung 10 zur Steuerung des
Schaltens einer mit dem allgemeinen Bezugszeichen 12 bezeichneten
Schalt-Elementarzelle dargestellt.
-
Die Zelle 12 ist eine Zelle vom herkömmlichen Typ. Sie
wird daher im Folgenden nicht im Einzelnen beschrieben.
-
Es ist aber anzumerken, dass sie einen Leistungstransistor
14 mit isoliertem Gate aufweist, der durch einen
MOS-Transistor gebildet ist.
-
Man versteht aber, dass die Erfindung nicht auf die
Steuerung des Schaltens eines solchen Transistors beschränkt und
auch auf die Steuerung des Schaltens anderer Arten von
Transistoren, beispielsweise von bipolaren Transistoren mit
isoliertem Gate (IGBT), anwendbar ist.
-
Die Steuervorrichtung 10 weist zwei Gleichspannungsquellen
16 bzw. 18 auf, die in der Lage sind, beispielsweise eine
Gleichspannung von 15 V zu liefern, und jeweils einer
Signalformungsschaltung zur Formung des von der entsprechenden
Spannungsquelle gelieferten Signals, bezeichnet mit den
Bezugsziffern 20 und 22, zugeordnet sind.
-
Die eine dieser Signalformungsschaltungen, beispielsweise
20, ist über einen Widerstand 24 mit dem Gate des Transistors
14 verbunden, wobei die andere Signalformungsschaltung 22 über
einen Widerstand 26 mit der Bezugselektrode des Transistors
14, das heißt mit seiner Source, verbunden ist.
-
Die Signalformungsschaltungen 20 und 22 sind durch
elektronische Schaltungen, die für die vorgesehene Verwendung
geeignet sind, beispielsweise durch Hardware oder Software,
gebildet, das heißt, in der Lage, eine Polarisation des Gate des
Transistors 14 zu bewirken, wie im Folgenden noch beschrieben
wird.
-
Im Einzelnen und gemäß der Erfindung liefern die
Signalformungsschaltungen 20 und 22 zum Leitendsteuern des
Transistors 14 ein mehrere Spannungsniveaus auf weisendes
Steuersignal VGS, gemäß der Art des Schaltens, an das Gate G und die
Source S des Transistors 14.
-
Zum Leitendsteuern des Transistors 14, und wie in Fig. 2
dargestellt, heben die Schaltungen 20 und 22 das
Spannungsniveau des Steuersignals VGS, das anfänglich null oder negativ
ist, auf eine Spannungsstufe an, die einen Wert zwischen einem
ersten Spannungsniveau, das dem Sperren dem Transistors 14,
das heißt einer verschwindenden oder negativen
Potentialdifferenz zwischen dem Gate G und der Source S des Letzteren,
entspricht, und einem zweiten Spannungsniveau, das dem
Leitendmachen des Transistors 14, das heißt einer Potentialdifferenz
zwischen Gate und Source des Letzteren, die gleich der von den
Generatoren 16 und 18 gelieferten Maximal Spannung entspricht,
hat.
-
Das Leitendwerden des Transistors 14 erfolgt also, unter
Bezug auf Fig. 2, gemäß einer ersten Phase I mit einer
einstellbaren Zeitdauer ΔT, in deren Verlauf die Steuerspannung
VGS auf ein Spannungsniveau Vth gesetzt wird, das der
Schwellenspannung entspricht, von der an Kanäle in den
Inversionsschichten des Materials erscheinen, die in den Aufbau des
Transistors 14 eintreten, und einer zweiten Phase II, in deren
Verlauf die Steuerspannung VGS auf den Maximalwert festgelegt
ist, der von den Spannungsquellen 16 und 18 geliefert wird,
beispielsweise gleich 15 V, wobei diese zweite Phase II
beginnt, sobald der gewünschte Ladestrom für die
Eingangskapazität CGS des Transistors erhalten ist.
-
Es ist darauf hinzuweisen, dass, wie in Fig. 2 zu sehen
und gestrichelt dargestellt, das Stufenniveau um den
Schwellenspannungswert Vth mit einer Variation von ±ΔVth um diesen
Schwellenspannungswert herum eingestellt werden kann, um so
das Steuersignal auf einen Wert zu legen, der deutlich unter
der Spannung liegt, bei der der Miller-Effekt beginnt, das
heißt, vor dem Auftreten einer Änderung der Ladung der
Eingangskapazität CGS, die eine Änderung des Ladestroms zur Folge
haben könnte.
-
Für die Steuerung des Sperrens des Transistors 14, und wie
in Fig. 3 dargestellt, beginnt ferner ausgehend von einer
Steuerspannung VGS von beispielsweise 15 V die Sperrung mit
einer ersten Phase III, in deren Verlauf die Spannung VGS auf den
Wert null oder einen negativen Wert gesetzt wird, gefolgt von
einer Phase IV, in deren Verlauf die Spannung des
Steuersignals auf ein Niveau gesetzt wird, das im Wesentlichen gleich
der Spannung V mit einer Variation von ±ΔVth um diese
Schwellenspannung Vth herum ist, wie dies vorstehend beschrieben
worden ist.
-
Nach dieser Spannungsstufe wird das Steuersignal auf einen
Wert gesetzt, der im Wesentlichen gleich null ist, um die
Komponente endgültig zu sperren.
-
Es ist darauf hinzuweisen, dass, wie für das
Leitendsteuern des Transistors, es möglich ist, das Umschalten auf das
Sperren des Transistors zu kontrollieren, indem auf die
Zeitdauer ΔT&sub0; der Phase III, in deren Verlauf die Spannung des
Steuersignals VGS auf null oder einen negativen Wert
zurückgeführt wird, und die Dauer ΔT&sub1; der Stufe IV sowie die auf die
Amplitude dieser Stufe eingewirkt wird.
-
In den Fig. 4 und 5 ist die Schwankung des Stromes und der
Spannung an den Klemmen des Transistors gezeigt, wenn er unter
Aufgeben eines mehrere Spannungsniveaus auf weisenden
Steuersignals in Übereinstimmung mit dem in Fig. 3 dargestellten
Signal und einem Rechtecksteuersignal herkömmlichen Typs, das
heißt, eines Signals mit einem einzigen Niveau von 15 V,
leitend gemacht wird.
-
Unter Bezug zunächst auf Fig. 4 sieht man, dass die
Spannung VDS, die zwischen der Drain D und der Source S des
Transistors 14 vorhanden ist, im Wesentlichen frei von Oszillationen
ist und allgemein die Form eines Rechtecks hat, und dass der
Drain-Strom Id einen einzigen Peak auf weist, dessen Wert sich
bei maximal 12 A einrichtet.
-
Im Gegensatz dazu und wie in Fig. 5 dargestellt, sieht
man, dass die Spannung VDS eine gestörte Übergangszone aufweist
und dass der Drain-Strom Id starke Oszillationen aufweist, die
es erforderlich machen würden, den Schaltkreis, mit einem
zwischen der Spannungsquelle und dem Transistor
zwischengeschalteten Widerstand mit einem sehr hohen Wert der Größenordnung
von 330 Ohm auszustatten, um einen Strompeak zu gewinnen, der
im Wesentlichen mit demjenigen identisch ist, der mit Hilfe
eines Steuersignals gemäß der Erfindung gewonnen wird.
-
Es ist außerdem darauf hinzuweisen, dass das
treppenförmige Steuersignal gemäß der Erfindung es wegen der erheblichen
Reduktion der Oszillationen ermöglicht, die vom Transistor
erzeugten elektromagnetischen Störungen deutlich zu vermindern.
-
In Fig. 6 sind die Änderung des Stroms Id1 und der
Spannung Vds1 an den Klemmen des Transistors 14 im Verlauf seines
Sperrens unter der Wirkung eines Steuersignals gemäß der
Erfindung, wie es in Fig. 3 dargestellt ist, und die Änderung
des Stroms 12 und der Spannung Vds2 an den Klemmen dieses
Transistors im Verlauf seines Sperrens unter der Wirkung eines
Steuersignals herkömmlicher Form, gebildet durch eine
Rechteck-Spannung, dargestellt.
-
Man sieht in dieser Figur, dass die Steuerung des Sperrens
des Transistors 14 durch eine Treppe mit einer erheblichen
Verminderung der Oszillationen im Vergleich zu einer Steuerung
herkömmlichen Typs einhergeht.
-
Wenn man ferner die Neigungen des Stroms und der Spannung
in der Sperrphase vergleicht, so gestattet das Steuersignal
gemäß der Erfindung eine erhebliche Reduzierung des
Spannungsgradienten und des Stromgradienten in Bezug auf eine Steuerung
herkömmlichen Typs.
-
Die gerade beschriebene Erfindung wurde unter Bezug auf
die Steuerung des Umschaltens einer. Schalt-Elementarzelle
be
schrieben, die in herkömmlicher Weise durch die Verbindung
eines Transistors und einer Diode gebildet ist.
-
Die Erfindung ist natürlich auch auf die Steuerung des
Umschaltens eines Wechselrichterzweigs anwendbar, der durch die
Reihenschaltung von zwei Schaltern gebildet ist, die jeweils
einen Transistor und eine Diode antiparallel verschaltet
aufweisen.
-
Es ist einsichtig, dass die Steuerung der Umschaltung
eines jeden dieser Transistoren es gestattet, die beiden
Schalter in komplementärer Weise zu steuern, was mit einer
herkömmlichen Steuerung nicht möglich ist, ohne einen Kurzschluss der
Spannungsquelle zu bewirken, wie dies weiter oben erwähnt
worden ist.
-
Man versteht schließlich, dass die gerade beschriebene
Erfindung auch die Steuerung des Umschaltens von
Matrixwandlerschaltern, auch bekannt unter der Bezeichnung Direktumsetzer,
welcher IBTC-Schalter (Interrupteur Bidirectionnel Totalement
Commandable; vollsteuerbarer bidirektionaler Schalter)
verwendet, gestattet.