[go: up one dir, main page]

DE69632768T2 - Anwendung von dünnen kristallinen Si3N4-Strukturen in Flachgräbenisolationsstrukturen - Google Patents

Anwendung von dünnen kristallinen Si3N4-Strukturen in Flachgräbenisolationsstrukturen Download PDF

Info

Publication number
DE69632768T2
DE69632768T2 DE69632768T DE69632768T DE69632768T2 DE 69632768 T2 DE69632768 T2 DE 69632768T2 DE 69632768 T DE69632768 T DE 69632768T DE 69632768 T DE69632768 T DE 69632768T DE 69632768 T2 DE69632768 T2 DE 69632768T2
Authority
DE
Germany
Prior art keywords
structures
film
shallow trench
sti
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69632768T
Other languages
English (en)
Other versions
DE69632768D1 (de
Inventor
Herbert Ho
Erwin Hammerl
David M. Dobuzinsky
J. Herbert Palm
Stephen Fugardi
Atul Ajmera
James E. Moseman
Samuel C. Ramac
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
International Business Machines Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Publication of DE69632768D1 publication Critical patent/DE69632768D1/de
Application granted granted Critical
Publication of DE69632768T2 publication Critical patent/DE69632768T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Gebiet der Erfindung
  • Die Erfindung betrifft allgemein die Herstellung integrierter Submikron-Schaltkreise und insbesondere das Aufbringen dünner Filme aus Siliziumnitrid (Si3N4) in STI-Strukturen (shallow trench), wie beispielsweise O2-Sperrschichten.
  • Beschreibung des technischen Hintergrunds
  • Einer der wichtigsten Parameter, welche die Funktionsfähigkeit und Ausbeute integrierter Schaltkreise aus Silizium beeinflussen, ist das Ausmaß an Spannung, die sich bei der Verarbeitung der Vorrichtung im Siliziumsubstrat entwickelt. Spannungen, welche die mechanische Umformfestigkeit von Silizium (Si) übersteigen, führen zu Si-Kristalldefekten (z. B. Verschiebungen und Stapelfehler), welche die Leistung und Ausbeute der Vorrichtungen beeinträchtigen. Eine vorherrschende Quelle für Spannung tritt während des Verfahrens zur Isolation elektrischer Vorrichtungen auf. Shallow trench isolation (STI) wird für bei 0,5 μm oder darunter gestaltete Features verwendet. Dieses Verfahren umfasst:
    • – Ätzen eines "flachen" Grabens (d. h. 0,5 μm oder kleiner),
    • – Aufwachsen eines dünnen Oxids unmittelbar nach dem Ätzen,
    • – Füllen des Grabens mit einem Dielektrikum (d. h. abgeschiedenem Oxid)
    • – "Verdichten" des Dielektrikums durch Oxidation des Dielektrikums oder unter Verwendung von Hochtemperaturtempern in inerter Umgebung und
    • – Ebnen des Dielektrikums.
  • Weil die Abmessungsgrößen der Vorrichtungen weiter schrumpfen und Spannung sich umgekehrt proportional zur Fläche verhält, ist es sehr wichtig, dass die Spannung während des Isolationsverfahrens so weit wie möglich verringert wird.
  • Ein Dynamic-Random-Access-Memory-Chip (DRAM) mit 256 Megabyte (MB) verwendet ein Array von "tiefen" Gräben (als Kondensatoren) und STI zur Isolation der verschiedenen Transistoren im Kondensator-Array. Man hat festgestellt, dass zur Beseitigung von Si-Kristallfehlern im Graben-Kondensator-Array die im Substrat aufwachsende Menge Oxid beschränkt werden muss. Das zurzeit zum "Blocken" von Sauerstoff (O2) im Si-Substrat eingesetzte Verfahren besteht aus der Verwendung eines dünnen Films (< 5 nm) aus Siliziumnitrid (Si3N4), der mittels chemischer Niederdruck-Dampfabscheidung (LPCVD) unmittelbar nach dem Aufwachsen eines dünnen Oxids in der STI abgeschieden wird. Die Dicke des Si3N4-Films wird als 5 nm oder weniger angegeben. Der Grund für diese Dickenbeschränkung ist der Befund, dass dieser Film in heißen Phosphorsäurebädern (z. B. zur Entfernung von Pad-Si3N4) sowie in Fluorwasserstoffsäurebädern (zur Entfernung thermisch aufgewachsener Oxide) beständig ist. Man hat für dickere LPCVD-Si3N4-Filme, die als Si3N4-Auskleidungen in STI-Gräben verwendet werden, gezeigt, dass sie in hießen Phosphorsäuren leicht geätzt werden.
  • Ein Problem in Verbindung mit der dünnen Si3N4-Auskleidung ist ihre Neigung zum Einfangen von elektrischer Ladung. Man hat beobachtet, dass das Ladungseinfangverhalten (Grenzschicht und Masse) der Si3N4-Auskleidung den STI-Bindungskriechverlust (N-Well zu N-Well) in den Sense-Verstärkern (d. h. der "Hilfsschaltung") der DRAMs verstärkt und somit zu hohen Standby-Strömen führt. Neuere Daten zeigen deutlich, dass die Si3N4-Auskleidung die Schwellenspannungen (Vt) senkt und den Verbindungskriechverlust um mehrere Größenordnungen verstärkt.
  • Zur Bestimmung der Menge Ladung, die von der Si3N4-Auskleidung eingefangen wird, wurden experimentelle Blanket-Wafer-Chargen verarbeitet, umfassend (1) thermisch aufgewachsenes Oxid (SiO2 – 10 nm), LPCVD-Si3N4 (4 nm) und (3) 10 nm SiO2/4 nm LPCVD-Si3N4. Einfache Metall-Isolator-Halbleiter-Sturkturen (MIS) wurden mittels Abscheiden von Aluminium durch eine Punktmaske auf Isolierfilme) hergestellt. C-V-Messungen (Nieder- und Hochfrequenz) wurden durchgeführt. Die Ergebnisse zeigten, dass (1) der dünne Si3N4-Film allein um etwa zwei Größenordnungen mehr ladungseinfangende Zustände enthält als das Oxid (d. h. 1012 gegenüber 1010) und (2) die Kombination von Oxid und Si3N4 die Dichte ladungseinfangender Zustände nur geringfügig senkt (z. B. ~5 × 1011 gegenüber 1010). Es wäre am besten, wenn man einem dünnen Si3N4-Film entwickeln oder abscheiden würde, der keine Ladung fängt und trotzdem gegenüber heißer Phosphorsäure und Fluorwasserstoffsäure beständig ist.
  • US 5472904 offenbart ein Verfahren zum Isolieren aktiver Bereiche von Halbleitervorrichtungen, wobei eine Oxidschicht durch Oxidieren des freigelegten Substrats nach selektivem Ätzen einer dünnen Nitridschicht hergestellt wird.
  • Zusammenfassung der Erfindung
  • Daher ist eine Aufgabe der Erfindung die Bereitstellung eines dünnen Si3N4-Films mit einer kleineren Dichte an Einfangzentren als wie-abgeschiedenes LPCVD-Si3N4, der als O2-Sperrfilm äußerst wirksam und trotzdem gegenüber heißer Phosphorsäure und Fluorwasserstoffsäure beständig ist.
  • Erfindungsgemäß werden dünne Filme aus kristallinem Si3N4 in STI-Strukturen als O2-Sperrfilme aufgebracht. Das kristalline Si3N4 enthält eine kleinere Dichte an Einfangzentren, ist beständiger gegenüber Ätzen mit heißer Phosphorsäure und Fluorwasserstoffsäure als wie-abgeschiedenes LPCVD-Si3N4 und als O2-Sperrfilm äußerst wirksam. Die Tatsache, dass kristallines Si3N4 eine kleinere Dichte an Einfangzentren enthält, verringert und verhindert in einigen Fällen völlig den parasitischen Transistor, der durch den bei der gegenwärtigen STI-Technologie verwendeten LPCVD-Si3N4-Film hervorgerufen wird. Im Gegensatz zu den bei der gegenwärtigen Technologie angegebenen Dickenbeschränkungen erlaubt die Erfindung zudem, dass ein größerer Dickenbereich von kristallinem Si3N4 (z. B. 5 nm bis 10 nm) als O2-Sperrfilme in STI-Gräben verwendet wird. Dies eröffnet ein größeres Verarbeitungsfenster für die Kontrollierbarkeit der Dicke bei der Herstellung.
  • Kurze Beschreibung der Zeichnungen
  • Die obigen und weitere Aufgaben, Aspekte und Vorteile werden aus der folgenden eingehenden Beschreibung einer bevorzugten Ausführungsform der Erfindung anhand der Zeichnungen besser verstanden. Es zeigt/zeigen:
  • 1A, 1B und 1C das Verfahren zur Herstellung dünner Filme aus kristallinem Si3N4 in STI-Strukturen und
  • 2A und 2B eine Hellfeld-Transmissionselektronenmikroskop-Aufnahme (TEM) von kristallinem Si3N4 bzw. ein Elektronenbeugungsmuster der TEM.
  • Eingehende Beschreibung einer bevorzugten Ausführungsform der Erfindung
  • Siehe die Zeichnungen und insbesondere die 1A, 1B und 1C: Das erfindungsgemäße Verfahren zur Herstellung von Filmen aus kristallisiertem Si3N4 in STI-Gräben ist dargestellt. Siehe 1: Nach Ätzen eines flachen Grabens lässt man ein dünnes thermisches Oxid (üblicherweise 10 nm dick) aufwachsen, so dass Ätzschäden entfernt werden. Siehe 1B: Danach wird ein dünner Si3N4-Film (5 bis 10 nm) oben auf der thermisch aufgewachsenen Oxidschicht in dem STI-Graben abgeschieden. Siehe 1C: Dieser Si3N4-Film (LPCVD-Si3N4) wird dann üblicherweise bei Temperaturen von 720°C bis 780°C und als solcher gewöhnlich in amorphem Zustand abgeschieden. Unmittelbar nach der Abscheidung wird ein thermisches Hochtemperatur-Schnelltempern in reinem Stickstoff (RTN) oder Ammoniak (NH4) durchgeführt. Die Kristallisation von LPCVD-Si3N4 beginnt bei 1050°C und für Temperzeiträume in der Größenordnung von 60 Sekunden. Tempera turen über 1050°C und/oder Temperzeiten über 60 Sekunden bewirken weitere Kristallisation und weiteres Kornwachstum des LPCVD-Si3N4-Films. Zudem können dickere LPCVD-Si3N4-Filme (bis zu 10 nm) bei Temperaturen unter 1100°C kristallisiert werden. Dies kann im Hinblick auf die Beschränkung der Durchbiegung von Wafern und die Bildung von Sprunglinien an den Waferrändern beim RTN-Verfahren von entscheidender Bedeutung sein.
  • Die übliche Morphologie von kristallinem Si3N4 ist in den 2A und 2B gezeigt. Diese Figuren zeigen eine Hellfeld-Transmissionselektronenmikroskop-Aufnahme (TEM) und das entsprechende Elektronenbeugungsmuster für ein Isolatorpaar aus 10 nm SiO2/4 nm Si3N4, das bei 1100°C getempert wurde. Bei 1100°C stellt sich der Si3N4-Film als größtenteils kristallin heraus. Bei 1050°C liegt der größere Teil des Films amorph vor; es werden jedoch kleine Kristallite von Si3N4 beobachtet. Elektronenbeugungsanalyse von Proben, die bei 1050°C und 1100°C getempert wurden, zeigt, dass der kristalline Si3N4-Film die hexagonale (α)-Si3N4-Niedertemperaturphase ist.
  • Kristallisierte Filme aus LPCVD-Si3N4 haben verglichen mit wie-abgeschiedenen LPCVD-Si3N4-Filmen viel kleinere Störstellendichten. Ergebnisse von L-V-Messungen von Isolatorpaaren aus 10 nm SiO2/4 nm Si3N4, die mittels RTN-Tempern bei hoher Temperatur (1050°C bis 1150°C) kristallisiert wurden zeigen, dass die Störstellendichte mindestens um eine Größenordnung abgenommen hat. Zudem zeigen die kristallisierten LPCVD-Si3N4-Filme eine bessere Ätzbeständigkeit gegenüber heißer Phosphorsäure und Fluorwasserstoffsäure. Untersuchungen der Ätzrate zeigen, dass kristallisierte LPCVD-Si3N4-Filme eine um mindestens 45% kleinere Ätzrate in heißer Phosphorsäure aufweisen als wie-abgeschiedenes Si3N4 und eine um bis zu 30% kleinere Ätzrate in reiner Fluorwasserstoffsäure.

Claims (5)

  1. Verfahren zur Herstellung eines dünnen Films aus einer Schicht kristallinen Siliziumnitrids (Si3N4) in einer STI-Struktur (shallow trench isolation) eines integrierten Schaltkreises, umfassend die Schritte: Abscheiden durch chemische Niederdruck-Dampfabscheidung (LPCVD) einer 5 bis 10 nm dicken Si3N4-Schicht in einer STI-Struktur bei einer Temperatur zwischen 720°C und 780°C und unmittelbar nach dem Abscheiden des Si3N4-Films Durchführen eines thermischen Schnelltemperns für etwa 60 Sekunden zwischen 1050°C und 1150°C, wobei die Si3N4-Schicht aus dem amorphen in den kristallinen Zustand umgewandelt wird.
  2. Verfahren nach Anspruch 1, wobei die STI-Struktur hergestellt ist mit den Schritten: Ätzen eines flachen Grabens von 0,5 μm oder weniger in ein Siliziumsubstrat und Aufwachsen eines dünnen thermischen Oxids in dem geätzten Graben bis auf eine Dicke von etwa 10 nm, wobei Ätzschäden behoben werden.
  3. Verfahren nach Anspruch 1, wobei die Tempertemperatur 1100°C oder weniger beträgt.
  4. Verfahren nach Anspruch 1, wobei das thermische Schnelltempern in reinem Stickstoff erfolgt.
  5. Verfahren nach Anspruch 1, wobei das thermische Schnelltempern in Ammoniak erfolgt.
DE69632768T 1995-09-21 1996-09-04 Anwendung von dünnen kristallinen Si3N4-Strukturen in Flachgräbenisolationsstrukturen Expired - Lifetime DE69632768T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/531,844 US5643823A (en) 1995-09-21 1995-09-21 Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures
US531844 1995-09-21

Publications (2)

Publication Number Publication Date
DE69632768D1 DE69632768D1 (de) 2004-07-29
DE69632768T2 true DE69632768T2 (de) 2005-07-07

Family

ID=24119291

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69632768T Expired - Lifetime DE69632768T2 (de) 1995-09-21 1996-09-04 Anwendung von dünnen kristallinen Si3N4-Strukturen in Flachgräbenisolationsstrukturen

Country Status (6)

Country Link
US (2) US5643823A (de)
EP (1) EP0764981B1 (de)
JP (1) JPH09219444A (de)
KR (1) KR100424823B1 (de)
DE (1) DE69632768T2 (de)
TW (1) TW306040B (de)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985735A (en) * 1995-09-29 1999-11-16 Intel Corporation Trench isolation process using nitrogen preconditioning to reduce crystal defects
TW333671B (en) * 1996-03-25 1998-06-11 Sanyo Electric Co The semiconductor device and its producing method
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US6013937A (en) * 1997-09-26 2000-01-11 Siemens Aktiengesellshaft Buffer layer for improving control of layer thickness
EP0908942A3 (de) * 1997-09-30 2002-03-13 Siemens Aktiengesellschaft Verbesserte Ätzstopschicht aus Nitrid
TW365049B (en) * 1997-10-18 1999-07-21 United Microelectronics Corp Manufacturing method for shallow trench isolation structure
US6194283B1 (en) * 1997-10-29 2001-02-27 Advanced Micro Devices, Inc. High density trench fill due to new spacer fill method including isotropically etching silicon nitride spacers
KR100253079B1 (ko) * 1997-12-01 2000-04-15 윤종용 반도체 장치의 트렌치 격리 형성 방법
US6143663A (en) * 1998-01-22 2000-11-07 Cypress Semiconductor Corporation Employing deionized water and an abrasive surface to polish a semiconductor topography
US6200896B1 (en) 1998-01-22 2001-03-13 Cypress Semiconductor Corporation Employing an acidic liquid and an abrasive surface to polish a semiconductor topography
US6479368B1 (en) * 1998-03-02 2002-11-12 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device having a shallow trench isolating region
US6171180B1 (en) 1998-03-31 2001-01-09 Cypress Semiconductor Corporation Planarizing a trench dielectric having an upper surface within a trench spaced below an adjacent polish stop surface
US6117748A (en) * 1998-04-15 2000-09-12 Worldwide Semiconductor Manufacturing Corporation Dishing free process for shallow trench isolation
US6175147B1 (en) * 1998-05-14 2001-01-16 Micron Technology Inc. Device isolation for semiconductor devices
US6232646B1 (en) * 1998-05-20 2001-05-15 Advanced Micro Devices, Inc. Shallow trench isolation filled with thermal oxide
EP0967637A1 (de) * 1998-06-24 1999-12-29 Siemens Aktiengesellschaft Halbleiterbauelement und Herstellungsverfahren
US5989978A (en) * 1998-07-16 1999-11-23 Chartered Semiconductor Manufacturing, Ltd. Shallow trench isolation of MOSFETS with reduced corner parasitic currents
US5940718A (en) * 1998-07-20 1999-08-17 Advanced Micro Devices Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation
US6232231B1 (en) 1998-08-31 2001-05-15 Cypress Semiconductor Corporation Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect
US6534378B1 (en) 1998-08-31 2003-03-18 Cypress Semiconductor Corp. Method for forming an integrated circuit device
US5972124A (en) 1998-08-31 1999-10-26 Advanced Micro Devices, Inc. Method for cleaning a surface of a dielectric material
KR100292616B1 (ko) 1998-10-09 2001-07-12 윤종용 트렌치격리의제조방법
US6218720B1 (en) 1998-10-21 2001-04-17 Advanced Micro Devices, Inc. Semiconductor topography employing a nitrogenated shallow trench isolation structure
US6566249B1 (en) 1998-11-09 2003-05-20 Cypress Semiconductor Corp. Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures
US6204146B1 (en) * 1998-12-10 2001-03-20 United Microelectronics Corp. Method of fabricating shallow trench isolation
US6765280B1 (en) * 1998-12-21 2004-07-20 Agilent Technologies, Inc. Local oxidation of a sidewall sealed shallow trench for providing isolation between devices of a substrate
US6037238A (en) * 1999-01-04 2000-03-14 Vanguard International Semiconductor Corporation Process to reduce defect formation occurring during shallow trench isolation formation
KR100322531B1 (ko) * 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
US6521947B1 (en) 1999-01-28 2003-02-18 International Business Machines Corporation Method of integrating substrate contact on SOI wafers with STI process
US6140208A (en) * 1999-02-05 2000-10-31 International Business Machines Corporation Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications
US6027982A (en) * 1999-02-05 2000-02-22 Chartered Semiconductor Manufacturing Ltd. Method to form shallow trench isolation structures with improved isolation fill and surface planarity
US6184107B1 (en) * 1999-03-17 2001-02-06 International Business Machines Corp. Capacitor trench-top dielectric for self-aligned device isolation
US6316815B1 (en) * 1999-03-26 2001-11-13 Vanguard International Semiconductor Corporation Structure for isolating integrated circuits in semiconductor substrate and method for making it
KR100366619B1 (ko) * 1999-05-12 2003-01-09 삼성전자 주식회사 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자
US6500321B1 (en) 1999-05-26 2002-12-31 Novellus Systems, Inc. Control of erosion profile and process characteristics in magnetron sputtering by geometrical shaping of the sputtering target
US6255194B1 (en) * 1999-06-03 2001-07-03 Samsung Electronics Co., Ltd. Trench isolation method
US6350662B1 (en) 1999-07-19 2002-02-26 Taiwan Semiconductor Manufacturing Company Method to reduce defects in shallow trench isolations by post liner anneal
US20020137362A1 (en) * 1999-07-29 2002-09-26 Rajarao Jammy Method for forming crystalline silicon nitride
DE19944011B4 (de) * 1999-09-14 2007-10-18 Infineon Technologies Ag Verfahren zur Bildung mindestens zweier Speicherzellen eines Halbleiterspeichers
KR100338767B1 (ko) * 1999-10-12 2002-05-30 윤종용 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
US6372573B2 (en) 1999-10-26 2002-04-16 Kabushiki Kaisha Toshiba Self-aligned trench capacitor capping process for high density DRAM cells
US6207542B1 (en) * 1999-12-07 2001-03-27 Advanced Micro Devices, Inc. Method for establishing ultra-thin gate insulator using oxidized nitride film
US6472291B1 (en) 2000-01-27 2002-10-29 Infineon Technologies North America Corp. Planarization process to achieve improved uniformity across semiconductor wafers
US6388297B1 (en) * 2000-04-12 2002-05-14 Ultratech Stepper, Inc. Structure and method for an optical block in shallow trench isolation for improved laser anneal control
US6348394B1 (en) 2000-05-18 2002-02-19 International Business Machines Corporation Method and device for array threshold voltage control by trapped charge in trench isolation
US6387790B1 (en) 2000-06-23 2002-05-14 International Business Machines Corporation Conversion of amorphous layer produced during IMP Ti deposition
US6559052B2 (en) 2000-07-07 2003-05-06 Applied Materials, Inc. Deposition of amorphous silicon films by high density plasma HDP-CVD at low temperatures
KR20020005851A (ko) * 2000-07-10 2002-01-18 윤종용 트렌치 소자 분리형 반도체 장치 및 그 형성방법
US6583025B2 (en) * 2000-07-10 2003-06-24 Samsung Electronics Co., Ltd. Method of forming a trench isolation structure comprising annealing the oxidation barrier layer thereof in a furnace
KR100386946B1 (ko) 2000-08-01 2003-06-09 삼성전자주식회사 트렌치 소자 분리형 반도체 장치의 형성방법
KR100346842B1 (ko) * 2000-12-01 2002-08-03 삼성전자 주식회사 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법
KR100357199B1 (ko) * 2000-12-30 2002-10-19 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6969684B1 (en) 2001-04-30 2005-11-29 Cypress Semiconductor Corp. Method of making a planarized semiconductor structure
US7267037B2 (en) 2001-05-05 2007-09-11 David Walter Smith Bidirectional singulation saw and method
KR100421046B1 (ko) * 2001-07-13 2004-03-04 삼성전자주식회사 반도체 장치 및 그 제조방법
EP1282160A1 (de) * 2001-07-31 2003-02-05 Infineon Technologies AG Verfahren zur Herstellung von Schichten eines Nitrid/Oxid-Dielektrikums
US6828678B1 (en) 2002-03-29 2004-12-07 Silicon Magnetic Systems Semiconductor topography with a fill material arranged within a plurality of valleys associated with the surface roughness of the metal layer
KR100672753B1 (ko) * 2003-07-24 2007-01-22 주식회사 하이닉스반도체 전자트랩을 억제할 수 있는 트렌치형 소자분리막의 형성방법
US20050093103A1 (en) * 2003-10-29 2005-05-05 Yoyi Gong Shallow trench isolation and fabricating method thereof
US20090093074A1 (en) * 2004-04-23 2009-04-09 Jae Hyung Yi Light Emission From Silicon-Based Nanocrystals By Sequential Thermal Annealing Approaches
WO2005104147A2 (en) * 2004-04-23 2005-11-03 Massachusetts Institute Of Technology Cmos-compatible light emitting aperiodic photonic structures
KR100600055B1 (ko) 2004-06-30 2006-07-13 주식회사 하이닉스반도체 리프팅을 방지한 반도체소자의 소자분리 방법
JP2007258266A (ja) * 2006-03-20 2007-10-04 Fujitsu Ltd 半導体装置の製造方法
US20090078989A1 (en) * 2007-09-21 2009-03-26 Samsung Electronics Co., Ltd. Method of forming silicon nitride at low temperature, charge trap memory device including crystalline nano dots formed by using the same, and method of manufacturing the charge trap memory device
CN102479738B (zh) * 2010-11-23 2014-05-28 中国科学院微电子研究所 沟槽隔离结构及其形成方法
CN102716953A (zh) * 2012-06-21 2012-10-10 陕西科技大学 一种凸轮式变曲率管子弯曲系统及方法
CN105280545A (zh) 2014-07-24 2016-01-27 联华电子股份有限公司 半导体装置的浅沟槽隔离结构与其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631803A (en) * 1985-02-14 1986-12-30 Texas Instruments Incorporated Method of fabricating defect free trench isolation devices
US4918028A (en) * 1986-04-14 1990-04-17 Canon Kabushiki Kaisha Process for photo-assisted epitaxial growth using remote plasma with in-situ etching
EP0272491B1 (de) * 1986-12-22 1999-07-28 Texas Instruments Incorporated In einem tiefen Graben formierte Isolation mit Kontakt an der Oberfläche des Substrates
US5085711A (en) * 1989-02-20 1992-02-04 Sanyo Electric Co., Ltd. Photovoltaic device
JPH02257640A (ja) * 1989-03-30 1990-10-18 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH05190796A (ja) * 1991-07-30 1993-07-30 Internatl Business Mach Corp <Ibm> ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法
US5342808A (en) * 1992-03-12 1994-08-30 Hewlett-Packard Company Aperture size control for etched vias and metal contacts
US5272104A (en) * 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
US5322809A (en) * 1993-05-11 1994-06-21 Texas Instruments Incorporated Self-aligned silicide process
US5393702A (en) * 1993-07-06 1995-02-28 United Microelectronics Corporation Via sidewall SOG nitridation for via filling
US5472904A (en) * 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation
US5492858A (en) * 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches
US5447884A (en) * 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner

Also Published As

Publication number Publication date
KR100424823B1 (ko) 2004-06-16
EP0764981A3 (de) 1997-04-02
US5643823A (en) 1997-07-01
TW306040B (de) 1997-05-21
US5747866A (en) 1998-05-05
DE69632768D1 (de) 2004-07-29
JPH09219444A (ja) 1997-08-19
EP0764981B1 (de) 2004-06-23
EP0764981A2 (de) 1997-03-26

Similar Documents

Publication Publication Date Title
DE69632768T2 (de) Anwendung von dünnen kristallinen Si3N4-Strukturen in Flachgräbenisolationsstrukturen
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE69628704T2 (de) Verfahren zum Herstellen eines Oxidfilms auf der Oberfläche eines Halbleitersubstrats
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE69529942T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem kapazitiven Element
DE69332960T2 (de) Halbleiteranordnung
DE69130263T2 (de) Verfahren zum Herstellen von polykristallinem Silizium mit mikrorauher Oberfläche
DE60036869T2 (de) Verfahren zur herstellung einer vergrabenen verbindung für einen grabenkondensator
DE69004201T2 (de) Verfahren zur Herstellung einer SOI-Halbleiteranordnung.
DE69333173T2 (de) Verfahren zur Herstellung eines Substrates mit einer Halbleiterschicht auf einem Isolator
DE68925879T2 (de) Thermisches Oxydierungsverfahren mit verändertem Wachstum für dünne Oxide
EP0025854A1 (de) Verfahren zum Herstellen von bipolaren Transistoren
EP0046886A2 (de) Verfahren zur Herstellung integrierter dynamischer RAM-Eintransistorspeicherzellen
DE10246306A1 (de) Verfahren zum Ausbilden eines schwach leckenden chipintegrierten Kondensators
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE10236217B4 (de) Verfahren zur Herstellung einer Speicherzelle, Verfahren zur Herstellung einer vergrabenen Brücke (buried strap) für einen vertikalen DRAM ohne TTO Abscheidung sowie Verfahren zur Bearbeitung eines Halbleiterbauelements
DE10341576B4 (de) Verfahren zum Herstellen einer vertikalen Hartmaske
DE10211898A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4320062C2 (de) Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip
DE4210427A1 (de) Halbleitereinrichtung mit duennschichttransistor und verfahren zur herstellung derselben
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation
DE69329897T2 (de) Verfahren zur Verbesserung der Eigenschaften der Grenzfläche CaF2 auf Silizium
DE69528420T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung mit einer Voroxidationstufe
DE3608418A1 (de) Verfahren zur herstellung eines mosfet-gateisolatorfilms
DE4307580C2 (de) Verfahren zur lokalen Oxidation von Silicium unter Verwendung einer Ionen- und Diffusions-Sperrschicht

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US

Owner name: QIMONDA AG, 81739 MUENCHEN, DE