DE69615271T2

DE69615271T2 - Schaltung zur Eingabe eines Analogsignals mit einem Analog-Digital-Wandler in einer Halbleiterschaltung

Info

Publication number: DE69615271T2
Application number: DE69615271T
Authority: DE
Inventors: Shigeru Takayama
Original assignee: NEC Corp
Current assignee: NEC Electronics Corp
Priority date: 1995-04-27
Filing date: 1996-04-29
Publication date: 2002-06-27
Anticipated expiration: 2016-04-30
Also published as: EP0744837B1; US5699063A; EP0744837A2; DE69615271D1; EP0744837A3; JPH08298462A

Description

Die vorliegende Erfindung bezieht sich auf eine Analogsignal-Eingabeschaltkreisanordnung mit einem Analog-Digital- Wandler in einer Halbleitervorrichtung.
Ein herkömmlicher Analogsignal-Eingabeschaltkreis in einem Mikrocomputer 21 wird unter Bezugnahme auf Fig. 1 beschrieben. Der herkömmliche Analogsignal-Eingabeschaltkreis weist einen Analog-Digital-Wandler zur Umwandlung analoger Signale, die extern eingegeben worden sind, in digitale Signale zur anschließenden Digitalsignal-Verarbeitung durch den Mikrocomputer 21 auf. Fig. 1 zeigt teilweise den Mikrocomputer 21, zum Beispiel den herkömmlichen Analogsignal-Eingabeschaltkreis. Der herkömmliche Analogsignal-Eingabeschaltkreis ist mit einem Energieversorgungs-Spannungs-Vdd-Anschluß 2, einem Vref-Anschluß 3, einem Vss-Anschluß 4 und einem Analogsignal-Eingangsanschluß 5 verbunden. Der herkömmliche Analogsignal-Eingabeschaltkreis ist auch mit einem Datenbus 20 des Mikrocomputers 21 verbunden. Der herkömmliche Analogsignal-Eingabeschaltkreis weist die nachfolgenden Elemente auf. Ein externer Widerstand 1, der einen Widerstandswert R1 aufweist, ist zur Verbindung des Energie-Vdd-Anschlusses 2 mit dem Vref-Anschluß 3 vorgesehen. Eine Widerstandskette 6 ist zur Verbindung des Vref-Anschlusses 3 mit dem Vss- Anschluß 4 vorgesehen. Der Vss-Anschluß ist geerdet, Ein Multiplexer 7 ist mit der Widerstandskette 6 verbunden. Ein Abtast/Halte-Schaltkreis 10 ist zur Verbindung mit dem Analogsignal-Eingangsanschluß 5 vorgesehen. Der Abtast/Halte-Schaltkreis 10 weist eine Eingangsseite und eine Ausgangsseite auf. Der Abtast/Halte-Schaltkreis 10 weist einen Schalter 16, der die Eingangs- und die Ausgangsseite verbindet, und einen Kondensator 17 auf, der zwischen der Ausgangsseite und Masse vorgesehen ist. Ein Vergleicher 9 weist zwei Eingangsanschlüsse und einen Ausgangsanschluß auf. Der Vergleicher 9 ist durch eine Spannung Vdd vorgespannt. Die beiden Eingangsanschlüsse sind mit dem Multiplexer 7 bzw. der Ausgangsseite des Abtast/Halte-Schaltkreises 10 bzw. einem Ausgangsanschluß verbunden. Ein nachfolgendes Vergleichsregister 11 weist eine Eingangsseite, die mit der Ausgangsseite des Vergleichers 9 verbunden ist, und eine Ausgangsseite auf. Ein übersetzungsregister 12 ist vorgesehen, um über einen Datenbus mit der Ausgangsseite des nachfolgenden Vergleichsregisters 11 verbunden zu werden, um Daten aus dem nachfolgenden Vergleichsregister 11 zu empfangen. Das Übersetzungsregister 12 ist zur Verbindung mit einem Datenbus 20 vorgesehen. Ein Dekodierer 8 ist vorgesehen, der eine Eingangsseite und eine Ausgangsseite aufweist. Die Eingangsseite des Dekodierers 8 ist mit der Ausgangsseite des nachfolgenden Vergleichsregisters 11 verbunden, um Daten aus dem nachfolgenden Vergleichsregister 11 zu empfangen. Die Eingangsseite des Dekodierers 8 ist mit dem Multiplexer 7 verbunden, so daß der Multiplexer 7 Daten aus dem Dekodierer 8 empfängt.
Eine Energieversorgungs-Spannung Vdd wird dem Energieversorgungs-Spannungs-Vdd-Anschluß 2 von außen zugeführt, während der Vss-Anschluß das Massepotential aufweist. Wie es oben beschrieben worden ist, ist der externe Widerstand 1 zwischen dem Energieversorgungs-Spannungs-Anschluß 2 und dem Vref-Anschluß 3 vorgesehen und ist weiterhin die Widerstandskette 6 zwischen dem Vref-Anschluß 3 und dem Vss- Anschluß, der das Massepotential aufweist, vorgesehen. Die Energieversorgungs-Spannung Vdd wird durch den externen Widerstand 1 und die Widerstandskette 6~ in die Referenzspannung Vref geteilt, die auf dem Vref-Anschluß 3 erscheint. Angenommen, die Widerstandskette 6 weist einen Widerstandswert Ri auf und der externe Widerstand 1 weist einen Widerstandswert R1 auf, dann wird die Referenzspannung Vref, in die die Energieversorgungs-Spannung Vdd sowohl mit dem externen Widerstand 1 als auch der Widerstandskette 6 geteilt wird, durch die folgende Gleichung dargestellt.
Vref = Vdd{Ri/(Ri+R1)}
Die Referenzspannung Vref wird als eine Eingangs-Referenzspannung verwendet, mit Referenz auf welche ein analoges Eingangssignal über den Analogsignal-Eingangsanschluß 5 in den Analog-Digital-Wandler eingegeben wird. Der Abtast/Halte-Schaltkreis 10 empfängt und hält die über den analogen Eingangsanschluß 5 eingegebenen analogen Eingangssignale. Der Multiplexer 7 wählt den Pegel der durch die Widerstandskette 6 geteilten Spannung aus. Der Vergleicher 9 vergleicht eine vom Multiplexer 7 geholte Ausgangsspannung mit einer vom Abtast/Halte-Schaltkreis 10 geholten Ausgangsspannung, um dadurch digitale Signale zu liefern, die man durch die Analog-Digital-Umwandlung erhält. Das nachfolgende Vergleichsregister 11 speichert die Ergebnisse des Vergleichs zwischen der vom Multiplexer 7 geholten Ausgangsspannung und der vom Abtast/Halte-Schaltkreis 10 geholten Ausgangsspannung durch den Vergleicher 9. Der Dekodierer 8 holt und decodiert die durch die Analog-Diqital-Umwandlung erhaltenen digitalen Signale als die Ergebnisse des Vergleichs, um anschließend dem Multiplexer 7 Teilspannungs-Auswahlinformationen zuzuführen, gemäß welchen der Multiplexer 7 den Pegel der durch die Widerstandskette 6 geteilten Spannung auswählt. Das Übersetzungsregister 12 speichert die durch die Analog-Digital-Umwandlung erhaltenen digitalen Signale als die Ergebnisse des Vergleichs.
Die im Übersetzungsregister 12 gespeicherten digitalen Daten werden dann über den Bus 20 auf eine in Fig. 1 nicht gezeigte, aber im Mikrocomputer 21 untergebrachte zentrale Verarbeitungseinheit übertragen, so daß die zentrale Verarbeitungseinheit die vom übersetzungsregister 12 geholten digitalen Daten ausliest. In diesem Fall wurde die Analog- Digital-Umwandlung gemäß dem nachfolgenden Vergleichssystem ausgeführt, so daß die von der Widerstandskette 6 ausgegebene geteilte Spannung gemäß den Gewichtungs-n-Bit-Digitalwerten ausgewählt wird. Zum Beispiel werden Vref/2, entweder Vref/4 oder 3Vref/4, entweder Vref/8, 3Vref/8, 5Vref/8, 7Vref/8, --- {< 2m+1)Vref/2n}(m = 0,1,2, --,2n-1), die auf der Widerstandskette 6 erscheinen, durch den Multiplexer 7 gemäß den im nachfolgenden Vergleichsregister 11 gespeicherten Ergebnissen des Vergleichs zur anschließenden Ausgabe der ausgewählten Spannungspegel aus dem Multiplexer 7 ausgewählt. Die ausgewählten Spannungspegel werden dann in den Vergleicher 9 übertragen, so daß der Vergleicher 9 die aufeinanderfolgenden Vergleiche der ausgewählten Spannungspegel mit den Spannungspegeln der aus dem Abtast/Halte-Schaltkreis 10 geholten analogen Signale ausführt. Die Ergebnisse der oben genannten aufeinanderfolgenden Vergleiche werden dann in das nachfolgende Vergleichsregister 11 übertragen, um die übertragenen Ergebnisse der aufeinanderfolgenden Vergleiche im nachfolgenden Vergleichsregister 11 sequentiell von einem Bit mit der höchsten Wertigkeit des nachfolgenden Vergleichsregisters 11 zu speichern. Auf die oben beschriebene Weise wird die Analog-Digital-Umwandlung ausgeführt. Danach werden die digitalen Daten in das übersetzungsregister 12 eingegeben, um darin gespeichert zu werden.
In der offengelegten japanischen Patentanmeldung Nr. 61-245065 ist es offenbart, daß, wenn ein analoges Signal eingegeben wird, ein korrigierter Wert, den man bei der Eingabe eines Referenzsignals erhält, vorher gespeichert worden ist, so daß der korrigierte Wert als eine Eingangs- Referenzspannung verwendet werden kann, um die Analog-Digital-Umwandlung durchzuführen.
Die oben genannte herkömmliche Analogsignal-Eingabeschaltkreisanordnung weist die folgenden Nachteile auf. Wie es oben beschrieben worden ist, ist die Eingangs-Referenzspannung Vref durch ein Verhältnis des Widerstandswerts des externen Widerstands 1 zur Widerstandskette 6 festgelegt. Angesichts des tatsächlichen Herstellungsverfahrens ist es jedoch schwierig, die genauen vorher festgelegten Widerstandswerte des externen Widerstands 1 und der Widerstandskette 6 ohne irgendeine Abweichung zu erhalten. Ebenso ist es schwierig, irgendeine Abweichung des Widerstandswerts des externen Widerstands 1 und der Widerstandskette 6 aufgrund einer Differenz des Temperaturkoeffizienten dieser zu unterdrücken. Wenn die Eingangs-Referenzspannung irgendeine fehlerhafte Spannungsabweichung aufweist, dann kann in dem aus der analogen Eingangsspannung umgewandelten digitalen Wert irgendein Umwandlungsfehler erzeugt werden.
Selbst wenn zwischen dem externen Widerstand 1 und der Widerstandskette 6 kein Unterschied im Widerstandswert besteht, bewirkt eine Spannungsabweichung der Energieversorgungs-Spannung Vdd irgendeinen Fehler bei der Durchführung der Analog-Digital-Umwandlung in bezug auf analoge Eingangssignale. Es ist ebenfalls schwierig, diesen Fehler bei der Durchführung der Analog-Digital-Umwandlung zu kompensieren.
Zur Verringerung des Energieverbrauchs am Eingangs-Referenzspannungs-Anschluß Vref3 ist es vorgeschlagen worden, anstelle des externen Widerstands 1 eine Schaltvorrichtung, wie z. B. einen MOS-Transistor, zu verwenden. Der MO- STransistor weist jedoch einen Durchlaßwiderstand auf, der einen Spannungsabfall der Eingangs-Referenzspannung Vref verursacht. Dieser Spannungsabfall der Eingangs-Referenzspannung Vref verursacht irgendeinen Fehler bei der Durchführung der Analog-Digital-Umwandlung. Es ist schwierig, diesen Fehler bei der Durchführung der Analog-Digital-Umwandlung zu kompensieren.
In diesem Fall ist es notwendig, Abweichungen von Schaltkreiselementen, die für einen Verstärker zur Verstärkung der Eingangssignal-Spannungen verwendet werden, zu kompensieren. Aus diesem Grunde ist es notwendig, den Korrekturwert im Schaltkreis zu speichern. Obgleich es auch notwendig ist, die Abweichung der Eingangs-Referenzspannung des Analog-Digital-wandler-Schaltkreises zu messen, ist es schwierig, die Abweichung der Eingangs-Referenzspannung zu messen.
Unter den oben genannten Umständen war es erforderlich, eine neuartige Analog-Digital-Umwandlungs-Schaltkreisanordnung zu entwickeln, die frei von den oben genannten Nachteilen und Problemen ist.
Zusätzlich untersucht K. Lacanette in einem Artikel in ELECTRONIC ENGINEERING, Band 67, Nr. 819, März 1995, Seiten 53 bis 54, 56, 58, 60, London, GB, mit dem Titel: "Designing 3V and 5V anlogue circuits in the mixed signal world (Konstruktion von 3V- und 5V-Analogschaltkreisen in der Mischsignalwelt)" Vorrichtungen, wie z. B. Verstärker, Spannungsreferenzen und ADUs, die in Analogsignal-Pfaden von gemischten Einzelspannungssystemen verwendbar sind. Ein Versatz- und Verstärkungs-Eichschema, auf das Bezug genommen wird, weist einen A/D-Wandler-Schaltkreis und einen Umandlungsfehler-Meß-Schaltkreis auf, wobei letzterer eine erste Schaltvorrichtung, die zur Trennung des A/D-Wandler-Schaltkreises von einem Analogsignal-Eingangsanschluß, nur dann, wenn ein Meßvorgang zur Messung eines Umwandlungsfehlerwerts ausgeführt wird, angeordnet ist, eine zweite Schaltvorrichtung, die mit einem zwischen der ersten Schaltvorrichtung und dem A/D-Wandler-Schaltkreis liegenden Punkt verbunden ist, einen Korrektur-Referenzspannungs-Erzeugungsschaltkreis, der zur Erzeugung einer Korrektur-Referenzspannung angeordnet ist, und einen Umwandlungsergebnis-Speicher aufweist, der zur Speicherung eines Umwandlungsergebnisses der Korrektur - Referenzspannung vorgesehen ist.
Angesichts des oben Genannten ist es eine Aufgabe der vorliegenden Erfindung, eine neuartige Analog-Digital-Umwandlungs-Schaltkreisanordnung zu schaffen, die frei ist von den oben genannten Nachteilen und Problemen.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine neuartige Analog-Digital-Umwandlungs-Schaltkreisanordnung zu schaffen, die in der Lage ist, Abweichungen der umgewandelten Digitalwerte zu kompensieren.
Erfindungsgemäß werden diese Aufgaben durch eine Analogsignal-Eingabeschaltkreisanordnung, wie sie in Anspruch 1 definiert ist, gelöst.
Vorteilhafte Weiterbildungen der Erfindung sind der Inhalt der beigefügten Unteransprüche.
Kurz gesagt, es werden eine Analogsignal-Eingabeschaltkreisanordnung, die einen Analog-Digital-Wandler-Schaltkreis aufweist, und ein Umwandlungsfehler-Meß-Schaltkreis geschaffen.
Der Analogsignal-Eingabeschaltkreis ist mit einem Energieversorgungs-Spannungs-Vdd-Anschluß, einem Vref-Anschluß, einem Vss-Anschluß und einem Analogsignal-Eingangsanschluß verbunden. Der Analogsignal-Eingabeschaltkreis ist auch mit einem Datenbus des Mikrocomputers verbunden. Der Analogsignal-Eingabeschaltkreis weist die nachfolgenden Elemente auf. Ein externer Widerstand, der einen Widerstandswert aufweist, ist zur Verbindung des Energie-Vdd-Anschlusses mit dem Vref-Anschluß vorgesehen. Eine Widerstandskette ist zur Verbindung des Vref-Anschlusses mit dem Vss-Anschluß vorgesehen. Der Vss-Anschluß ist geerdet. Ein Multiplexer ist mit der Widerstandskette verbunden. Ein Abtast/Halte-Schaltkreis ist zur Verbindung mit dem Analogsignal. Eingangsanschluß vorgesehen. Der Abtast/Halte-Schaltkreis weist eine Eingangsseite und eine Ausgangsseite auf. Der Abtast/Halte-Schaltkreis weist einen Schalter, der die Eingangs- und die Ausgangsseite verbindet, und einen Kondensator auf, der zwischen der Ausgangsseite und Masse vorgesehen ist. Ein Vergleicher weist zwei Eingangsanschlüsse und einen Ausgangsanschluß auf. Der Vergleicher ist durch eine Spannung Vdd vorgespannt. Die beiden Eingangsanschlüsse sind mit dem Multiplexer und der Ausgangsseite des Abtast/Halte-Schaltkreises bzw. einem Ausgangsanschluß verbunden. Ein nachfolgendes Vergleichsregister weist eine Eingangsseite, die mit der Ausgangsseite des Vergleichers verbunden ist, und eine Ausgangsseite auf. Ein Übersetzungsregister ist vorgesehen, um über einen Datenbus mit der Ausgangsseite des nachfolgenden Vergleichsregisters verbunden zu werden, um Daten aus dem nachfolgenden Vergleichsregister zu empfangen. Das Übersetzungsregister ist zur Verbindung mit einem Datenbus vorgesehen. Ein Dekodierer ist vorgesehen, der eine Eingangsseite und eine Ausgangsseite aufweist. Die Eingangsseite des Dekodierers ist mit der Ausgangsseite des nachfolgenden Vergleichsregisters verbunden, um Daten aus dem nachfolgenden Vergleichsregister zu empfangen. Die Eingangsseite des Dekodierers ist mit dem Multiplexer verbunden, so daß der Multiplexer Daten aus dem Dekodierer empfängt.
Der Umwandluhgsfehler-Meß-Schaltkreis weist die nachfolgenden Elemente auf. Eine erste Schaltvorrichtung ist zwischen einem Analogsignal-Eingangsanschluß und dem Abtast/Halte-Schaltkreis zur Trennung des Analog-Digital- Schaltkreises vom Analogsignal-Eingangsanschluß bei einem Meßvorgang zur Messung eines Umwandlungsfehlerwerts vorgesehen. Ein Referenzspannungs - Erzeugungsschaltkreis ist vorgesehen, um über eine zweite Schaltvorrichtung zwischen der ersten Schaltvorrichtung und dem Abtast/Halte-Schaltkreis angeschlossen zu sein. Der Korrektur-Referenzspannungs-Erzeuqungsschaltkreis erzeugt in Relation zur A/D- Umwandlungs-Referenzepannung eine Korrektur-Referenzspannung. Die zweite Schaltvorrichtung wird betätigt, um beim Meßvorgang zur Messung des Umwandlungsfehlerwerts den Analog-DigitalSchaltkreis mit dem Korrektur-Referenzspannungs-Erzeuqungsschaltkreis zu verbinden. Ein UmwandlungsfehlerwertSpeicher ist zur Speicherung eines Umwandlungsfehlerwerts vorgesehen, der als eine Differenz zwischen der Korrektur-Referenzspannung und der A/D-Umwandlungs-Referenzspannung definiert ist.
Der Umwandlüngsfehlerwert wird als eine Basis verwendet, auf der der Korrekturkoeffizient durch einen Rechenschaltkreis, der in einer Halbleitervorrichtung enthalten ist, berechnet wird, so daß durch das Produkt aus dem berechneten Korrekturkoeffizienten und dem digitalen Wert, in den das analoge Signal umgewandelt worden ist, einen Korrekturwert erhalten wird.
Der oben genannte Korrektur-Referenzspannungs-Erzeugungsschaltkreis kann erste und einen zweite Widerstände aufweisen, die zwischen einer Energieversorgungsleitung und einer Masseleitung in Reihe geschaltet sind, wobei ein zwischen dem ersten und dem zweiten Widerstand liegender Punkt elektrisch mit der zweiten Schaltvorrichtung verbunden ist. Alternativ kann der oben genannte Korrektur-Referenzspannungs-Erzeugungsschaltkreis einen ersten Widerstand und eine Zenerdiode aufweisen, von denen beide zwischen einer Energieversorgungsleitung und einer Masseleitung in Reihe geschaltet sind, wobei der erste Widerstand mit der Energieversorgungsleitung verbunden ist und die Zenerdiode mit der Masseleitung verbunden ist. Ein zwischen dem ersten Widerstand und der Zenerdiode liegender Punkt ist elektrisch mit der zweiten Schaltvorrichtung verbunden.
Bevorzugte Ausführungsformen der vorliegenden Erfindung werden unter Bezugnahme auf die beigefügten Zeichnungen detailliert beschrieben.
Es zeigen:
Fig. 1 ein Schaltkreisdiagramm, das den herkömmlichen Analogsignal-Eingabeschaltkreis in einem Mikrocomputer zeigt;
Fig. 2 ein Schaltkreisdiagramm, das einen neuartigen Analogsignal-Eingabeschaltkreis in einem Mikrocomputer in einer ersten Ausführungsform gemäß der vorliegenden Erfindung zeigt;
Fig. 3 ein Diagramm, das Betriebszyklen eines neuartigen Analogsignal-Eingabeschaltkreises in einem Mikrocomputer in einer ersten Ausführungsform gemäß der vorliegenden Erfindung zeigt;
Fig. 4 ein Diagramm, das eine Fähigkeit bei einer A/D Umwandlung eines neuartigen Analogsignal-Eingabeschaltkreises in einem Mikrocomputer in einer ersten Ausführungsform gemäß der vorliegenden Erfindung zeigt;
Fig. 5 ein Flußdiagramm, das Verfahren zur Korrektur eines Umwandlungsfehlers durch einen neuartigen Analogsignal-Eingabeschaltkreis in einem Mikrocomputer in einer ersten Ausführungsform gemäß der vorliegenden Erfindung zeigt; und
Fig. 6 ein Schaltkreisdiagramm, das einen neuartigen Analogsignal-Eingabeschaltkreis in einem Mikrocomputer in einer zweiten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
Eine erste Ausführungsform gemäß der vorliegenden Erfindung wird unter Bezugnahme auf Fig. 2 beschrieben. Der neuartige Analogsignal-Eingabeschaltkreis weist einen Analog-Digital-Wandler und einen Umwandlungsfehler-Meß- Schaltkreis auf. Fig. 2 zeigt teilweise den Mikrocomputer 21, zum Beispiel den herkömmlichen Analogsignal-Eingabeschaltkreis. Der herkömmliche Analogsignal - Eingabeschaltkreis ist mit einem Energieversorgungs-Spannungs-Vdd-Anschluß 2, einem Vref-Anschluß 3, einem Vss-Anschluß 4 und einem Analogsignal-Eingangsanschluß 5 verbunden. Der herkömmliche Analogsignal-Eingabeschaltkreis ist auch mit einem Datenbus 20 des Mikrocomputers 21 verbunden. Der herkömmliche Analogsignal-Eingabeschaltkreis weist die nachfolgenden Elemente auf. Ein externer Widerstand 1, der einen Widerstandswert R1 aufweist, ist zur Verbindung des Energie-Vdd-Anschlusses 2 mit dem Vref-Anschluß 3 vorgesehen. Eine Widerstandskette 6 ist zur Verbindung des Vref- Anschlusses 3 mit dem Vss-Anschluß 4 vorgesehen. Der Vss- Anschluß ist geerdet. Ein Multiplexer 7 ist mit der Widerstandskette 6 verbunden. Ein Abtast/Halte-Schaltkreis 10 ist zur Verbindung mit dem Analogsignal-Eingangsanschluß 5 vorgesehen. Der Abtast/Halte-Schaltkreis 10 weist eine Eingangsseite und eine Ausgangsseite auf. Der Abtast/Halte-Schaltkreis 10 weist einen Schalter 16, der die Eingangs- und die Ausgangsseite verbindet, und einen Kondensator auf, der zwischen der Ausgangsseite und Masse vorgesehen ist. Ein Vergleicher 9 weist zwei Eingangsanschlüsse und einen Ausgangsanschluß auf. Der Vergleicher 9 ist durch eine Spannung Vdd vorgespannt. Die beiden Eingangsanschlüsse sind mit dem Multiplexer 7 bzw. der Ausgangsseite des Abtast/Halte-Schaltkreises 10 und einem Ausgangsanschluß verbunden. Ein nachfolgendes Vergleichsregister 11 weist eine Eingangsseite, die mit der Ausgangsseite des Vergleichers 9 verbunden ist, und eine Ausgangsseite auf. Ein Übersetzungsregister 12 ist vorgesehen, um über einen Datenbus mit der Ausgangsseite des nachfolgenden Vergleichsregisters 11 verbunden zu werden, um Daten aus dem nachfolgenden Vergleichsregister 11 zu empfangen. Das Übersetzungsregister 12 ist zur Verbindung mit einem Datenbus 20 vorgesehen. Ein Dekodierer 8 ist vorgesehen, der eine Eingangsseite und eine Ausgangsseite aufweist. Die Eingangsseite des Dekodierers 8 ist mit der Ausgangsseite des nachfolgenden Vergleichsregisters 11 verbunden, um Daten aus dem nachfolgenden Vergleichsregister 11 zu empfangen. Die Eingangsseite des Dekodierers 8 ist mit dem Multiplexer 7 verbunden, so daß der Multiplexer 7 Daten aus dem Dekodierer 8 empfängt.
Der Umwandlungsfehler-Meß-Schaltkreis weist die nachfolgenden Elemente auf. Eine erste Schaltvorrichtung 13 ist zwischen einem Analogsignal-Eingangsanschluß 5 und dem Abtast/Halte-Schaltkreis 10 vorgesehen. Die erste Schaltvorrichtung 13 wird betätigt, um bei einem Meßvorgang zur Messung eines Umwandlungsfehlerwerts den Analog-Digital- Schaltkreis vom Analogsignal-Eingangsanschluß zu trennen. Ein Referenzspannungs-Erzeugungsschaltkreis 15 ist vorgesehen, um über eine zweite Schaltvorrichtung 14 zwischen der ersten Schaltvorrichtung 13 und dem Abtast/Halte- Schaltkreis 10 angeschlossen zu sein. Der Korrektur-Referenzsparmungs-Erzeugungsschaltkreis 15 erzeugt in Relation zur A/D-Umwandlungs-Referenzspannung eine Korrektur-Referenzspannung. Die zweite Schaltvorrichtung 14 wird betätigt, um beim Meßvorgang zur Messung des Umwandlungsfehlerwerts den Analog-Digital-Schaltkreis mit dem Korrektur- Referenzspannungs-Erzeugungsschaltkreis 15 zu verbinden.
Der Umwandlungsfehlerwert wird als eine Basis verwendet, auf der der Korrekturkoeffizient durch einen Rechenschaltkreis, der in einer Halbleitervorrichtung enthalten ist, berechnet wird, so daß durch das Produkt aus dem berechneten Korrekturkoeffizienten und dem digitalen Wert, in den das analoge Signal umgewandelt worden ist, einen Korrekturwert erhalten wird.
Der oben genannte Korrektur-Referenzspannungs-Erzeugungsschaltkreis 15 kann erste und einen zweite Widerstände 18 und 19 aufweisen, die zwischen einer Energieversorgungsleitung Vdd und einer Masseleitung in Reihe geschaltet sind, wobei ein zwischen dem ersten und dem zweiten Widerstand 18 und 19 liegender Punkt elektrisch mit der zweiten Schaltvorrichtung 14 verbunden ist. Der erste und der zweite Widerstand 18 und 19 weisen einen ersten und einen zweiten Widerstandswert r1 bzw. r2 auf.
Es wird ein Betrieb zur Messung des Umwandlungsfehlers beschrieben, jedoch unter der Annahme, daß der Widerstandswert R1 des externen Widerstands 1 derselbe ist wie der Widerstandswert Ri der Widerstandskette 6 und daß der zweite Widerstandswert r2 des zweiten Widerstands 19 dreimal niedriger ist als der erste Widerstandswert r1 des ersten Widerstands 18.
Wenn der externe Widerstand 1 und die Widerstandskette 6 keine Abweichung aufweisen und R1 = Ri, dann ist die Eingangs-Referenzspannung Vref Vdd/2. In diesem Fall wird angenommen, daß der Abtast/Halte-Schaltkreis 10 eine Spannung von Vdd/2 aufweist und auch, daß ein digitaler Wert, der einem Skalenendwert "d" entspricht, als ein Ergebnis der Analog-Digital-Umwandlung im Übersetzungsregister 12 gespeichert wird. Bei einem in Fig. 3 gezeigten Referenzspannungssignal-Umwandlungszyklus 101 wird eine Referenzspannung von Vdd/4 in den Abtast/Halte-Schaltkreis 10 eingegeben. Somit wird nach der Referenzspannungs-Umwandlung ein digitaler Wert d/2 im Übersetzungsregister 12 gespeichert.
Im Gegensatz dazu wird, wenn der externe Widerstand 1 eine Abweichung von ΔR1 und die Widerstandskette 6 eine Abweichung von ΔRi aufweist, die Eingangs-Referenzspannung Vref mit einer Abweichung "k" erzeugt.
Vref = Vdd · (Ri + ΔRi)/(Ri + R1 + ΔRi + ΔR1)
k = Vdd · {(Ri + ΔRi)/(Ri + R1 + ΔRi + AR1)-1/2}
Wenn die Referenzspannung Vdd/4 der Analog-Digital-Umwandlung unterzogen wird, erzeugt die Abweichung "k" einen Umwandlungsfehler "dk", der durch die nachfolgende Formel dargestellt wird.
dk = d/2 - d0 = d/2 - (Vdd/4)d/(Vdd/2 + k) = d/2 - (d/4)(Ri + R1 + ΔRi + AR1)/(Ri + ΔRi),
wobei d0 das Ergebnis der Umwandlung der Referenzspannung Vdd/4 ist. Nach der Referenzspannungs-Umwandlung wird der digitale Wert d0 im übersetzungsregister 12 gespeichert.
Wie in Fig. 3 gezeigt ist, wird bei einem Korrekturkoeffizienten-Berechnungszyklus 102 der im Übersetzungsregister 12 als das Ergebnis der Analog-Digitel-Umwandlung gespeicherte digitale Wert d0 dann über den Datenbus 20 auf einen zentrale Verarbeitungseinheit des Mikrocomputers 21 übertragen. Der Korrekturkoeffizient (h = d0/(d/2)) wird durch den Rechenschaltkreis in der zentralen Verarbeitungseinheit berechnet. Jedesmal nach Beendigung der analogen Eingangssignal-Umwandlungszyklen 103 und 104 treten die Vorgänge in die entsprechenden Korrekturwert-Berechnungszyklen ein. Beim Korrekturwert-Serechnungszyklus wird der A/D-umgewandelte Wert "dn" vor der Korrektur im übersetzungsregister 12 gespeichert. Der A/D-umgewandelte Wert "dn" wird für einen Auslesevorgang über den Datenbus 20 auf die zentrale Verarbeitungseinheit des Mikrocomputers 21 übertragen. Der Rechenschaltkreis in der zentralen Verarbeitungseinheit berechnet den Korrekturwert dn' durch Berechnung des Produkts aus dn · h. Als ein Ergebnis kann der Umwandlungsfehler korrigiert werden. Bei den analogen Eingangssignal-Umwandlungszyklen 103 und 104 befindet sich die erste Schaltvorrichtung 13 im Durchlaßzustand, während sich die zweite Schaltvorrichtung 14 im Sperrzustand befindet, so daß das in den Analogsignal-Singangsanschluß 5 eingegebene analoge Signal dann auf den Abtast/Halte- Schaltkreis 10 übertragen wird.
In Fig. 4 stellt die Reallinie 201 eine ideale A/D-Umwandlungsfähigkeit dar, wenn R1 = Ri. Die Reallinie 202 stellt eine tatsächliche A/D-Umwandlungsfähigkeit dar, wenn R1 Ri Abweichungen aufweisen. Die Reallinie 203 stellt eine ideale A/D-Umwandlungsfähigkeit dar, wenn die Referenzspannung Vdd/4 beträgt. Die Reallinie 204 stellt eine tatsächliche A/D-Umwandlungsfähigkeit dar, wenn die Referenzspannung Vdd/4 beträgt.
in Fig. 5 sind die Korrekturverfahren gezeigt. Bei einem Schritt 301 wird die Referenzspannung in den Wert d0 umgewandelt. Bei einem Schritt 302 wird der Korrekturkoeffizient h berechnet. Bei einem Schritt 303 wird das eingegebene analoge Signal in den Wert dn umgewandelt. Bei einem Schritt 304 wird der Korrekturwert des Werts dn berechnet. Die Schritte 303 und 304 werden wiederholt.
Der Korrektur-Referenzspannungs-Erzeugungsschaltkreis 15 erzeugt die Korrektur-Referenzspannung, die durch das Verhältnis des Widerstandswerts des ersten Widerstands 18 und des zweiten Widerstands 19 definiert ist. Wenn der Korrektur-Referenzspannungs-Erzeugungsschaltkreis 15, der den ersten und den zweiten Widerstand 18 und 19 aufweist, auf einem gemeinsamen Halbleitersubstrat ausgebildet ist, auf dem der Analog-Digital-Schaltkreis ausgebildet ist, dann bleibt das Verhältnis des Widerstandswerts des ersten Widerstands 18 und des zweiten Widerstands 19 selbst dann unverändert, wenn es beim Widerstandswert des ersten und des zweiten Widerstands 18 und 19, zum Beispiel aufgrund einer Temperaturschwankung, Abweichungen gibt. Der Korrektur-Referenzspannungs-Erzeugungsschaltkreis 15 bleibt in einem breiten Temperaturbereich verfügbar. Es ist möglich, den A/D-Umwandlungsfehler zu korrigieren, der aufgrund einer Spannungsschwankung der Energieversorgung oder eines Abfalls der Eingangs-Referenzspannung erzeugt wird.
Gemäß der vorliegenden Erfindung ist, wie es oben beschrieben worden ist, der Korrektur-Referenzspannungs-Erzeugungsschaltkreis zur Korrektur des A/D-Umwandlungsfehlers vorgesehen.
Eine zweite Ausführungsform gemäß der vorliegenden Erfindung wird unter Bezugnahme auf Fig. 6 beschrieben. Der neuartige Analogsignal-Eingabeschaltkreis weist einen Analog-Digital-Wandler und einen Umwandlungsfehler-Meß- Schaltkreis auf. Fig. 6 zeigt teilweise den Mikrocomputer 21 zum Beispiel den herkömmlichen Analogsignal-Eingabeschaltkreis. Der herkömmliche Analogsignal-Eingabeschaltkreis ist mit einem Energieversorgungs-Spannungs-Vdd-Anschluß 2, einem Vref-Anschluß 3, einem Vss-Anschluß 4 und einem Analogsignal-Eingangsanschluß 5 verbunden. Der herkömmliche Analogsignal-Eingabeschaltkreis ist auch mit einem Datenbus 20 des Mikrocomputers 21 verbunden. Der herkömmliche Analogsignal-Eingabeschaltkreis weist die nachfolgenden Elemente auf. Ein externer Widerstand 1, der einen Widerstandswert R1 aufweist, ist zur Verbindung des Energie-Vdd-Anschlusses 2 mit dem Vref-Anschluß 3 vorgesehen. Eine Widerstandskette 6 ist zur Verbindung des Vref- Anschlusses 3 mit dem Vss-Anschluß 4 vorgesehen. Der Vss- Anschluß ist geerdet. Ein Multiplexer 7 ist mit der Widerstandskette 6 verbunden. Ein Abtast/Halte-Schaltkreis 10 ist zur Verbindung mit dem Analogsignal-Eingangsanschluß 5 vorgesehen. Der Abtast/Halte-Schaltkreis 10 weist eine Eingangsseite und eine Ausgangsseite auf. Der Abtast/Halte-Schaltkreis 10 weist einen Schalter 16, der die Eingangs- und die Ausgangsseite verbindet, und einen Kondensator auf, der zwischen der Ausgangsseite und Masse vorgesehen ist. Ein Vergleicher 9 weist zwei Eingangsanschlüsse und einen Ausgangsanschluß auf. Der Vergleicher 9 ist durch eine Spannung Vdd vorgespannt. Die beiden Eingangsanschlüsse sind mit dem Multiplexer 7 bzw. der Ausgangsseite des Abtast/Halte-Schaltkreises 10 und einem Ausgangsanschluß verbunden. Ein nachfolgendes Vergleichsregister 11 weist eine Eingangsseite, die mit der Ausgangsseite des Vergleichers 9 verbunden ist, und eine Ausgangsseite auf. Ein Übersetzungsregister 12 ist vorgesehen, um über einen Datenbus mit der Ausgangsseite des nachfolgenden Vergleichsregisters 11 verbunden zu werden, um Daten aus dem nachfolgenden Vergleichsregister 11 zu empfangen. Das Übersetzungsregister 12 ist zur Verbindung mit einem Datenbus 20 vorgesehen. Ein Dekodierer 8 ist vorgesehen, der eine Eingangsseite und eine Ausgangsseite aufweist. Die Eingangsseite des Dekodierers 8 ist mit der Ausgangsseite des nachfolgenden Vergleichsregisters 11 verbunden, um Daten aus dem nachfolgenden Vergleichsregister 11 zu empfangen. Die Eingangsseite des Dekodierers 8 ist mit dem Multiplexer 7 verbunden, so daß der Multiplexer 7 Daten aus dem Dekodierer 8 empfängt.
Der Umwandlungsfehler-Meß-Schaltkreis weist die nachfolgenden Elemente auf. Eine erste Schaltvorrichtung 13 ist zwischen einem Analogsignal-Eingangsanschluß 5 und dem Abtast/Halte-Schaltkreis 10 vorgesehen. Die erste Schaltvorrichtung 13 wird betätigt, um bei einem Meßvorgang zur Messung eines Umwandlungsfehlerwerts den Analog-Digital- Schaltkreis vom Analogsignal-Eingangsanschluß zu trennen. Ein Referenzspannungs-Erzeugungsschaltkreis 22 ist vorgesehen, um über eine zweite Schaltvorrichtung 14 zwischen der ersten Schaltvorrichtung 13 und dem Abtast/Halte- Schaltkreis 10 angeschlossen zu sein. Der Korrektur-Referenzspannungs-Erzeugungsschaltkreis 22 erzeugt in Relation zur A/D-Umwandlungs-Referenzspannung eine Korrektur-Referenzspannung. Die zweite Schaltvorrichtung 14 wird betätigt, um beim Meßvorgang zur Messung des Umwandlungsfehlerwerts den Analog-bigital-Schaltkreis mit dem Korrektur- Referenzspannungs-Erzeugungsschaltkreis 22 zu verbinden.
Der Umwandlungsfehlerwert wird als eine Basis verwendet, auf der der Korrekturkoeffizient durch einen Rechenschaltkreis, der in einer Halbleitervorrichtung enthalten ist, berechnet wird, so daß man durch das Produkt aus dem berechneten Korrekturkoeffizienten und dem digitalen Wert, in den das analoge Signal umgewandelt worden ist, einen Korrekturwert erhält.
Der oben genannte Korrektur-Referenzspannungs-Erzeugungs - schaltkreis 22 weist einen ersten Widerstand 23 mit einem Widerstandswert r3 und eine Zenerdiode 24 auf, die beide zwischen einer Energieversorgungsleitung Vdd und einer Masseleitung in Reihe geschaltet sind, wobei der erste Widerstand 23 mit der Energieversorgungsleitung verbunden ist und die Zenerdiode 24 mit der Masseleitung verbunden ist. Ein zwischen dem ersten Widerstand 23 und der Zenerdiode 24 liegender Punkt ist elektrisch mit der zweiten Schaltvorrichtung 14 verbunden.
Im Korrektur-Refererizspannungs-Erzeugungsschaltkreis 22 wird über die Zenerdiode 24 eine konstante Referenzspannung Vzd angelegt. Wenn die Eingangs-Referenzspannung (Vref = Vdd/2) eine Abweichung "k" aufweist, wird der A/D- umgewandelte Wert dk, in den die Referenzspannung Vzd A/D- umgewandelt wird, wie folgt angegeben.
dk = {Vzd/(Vdd/2)}d - {Vzd/(Vdd/2 + k)} d,
wobei der zweite Term den tatsächlichen A/D-umgewandelten Wert der Referenzspannung Vzd darstellt. Der Korrekturkoeffizient h wird aus der nachfolgenden Formel berechnet.
h = {Vzd/(Vdd/2 + k)}/{Vzd/(Vdd/2)}
Der A/D-Umwandlungsfehler kann auf dieselbe Weise wie bei der ersten Ausführungsform korrigiert werden.
Als eine Abänderung ist die vorliegende Erfindung verwendbar, wenn der Vref-Anschluß 3 ohne den externen Widerstand 1 direkt mit dem Vdd-Anschluß verbunden ist oder, wenn anstelle des externen Widerstands 1 ein MOS-Transistor zwischen dem Vdd-Anschluß und dem Vref-Anschluß vorgesehen ist. In diesen Fällen bleibt selbst, wenn durch die Abweichung der Energieversorgungs-Spannung oder den Widerstandswert des MOS-Transistors ein Spannungsabfall erzeugt wird, die Referenzspannung Vzd der Zenerdiode 24 unverändert. Angenommen, die Abweichung der Energieversorgungs- Spannung Vdd oder die Differenz der Referenzspannung Vref zur Energieversorgungs-Spannung Vdd ist ΔVdd, dann stellen sich der A/D-Umwandlungsfehler dn und der Korrekturkoeffizient h wie folgt dar.
dk = (Vzd/Vdd) d - {Vzd/(Vdd + ΔVdd)}d
h = {Vzd/(Vdd + ΔVdd)}/(Vzd/Vdd)
Der A/D-Umwandlungsfehler kann auf dieselbe Weise wie bei der ersten Ausführungsform korrigiert werden.

Claims

1. Analogsignal-Eingabeschaltkreisanordnung für eine Halbleiter-Vorrichtung mit einem Analog-Digital-Wandler, wobei die Analogsignal-Eingabeschaltkreisanordnung folgendes aufweist:

einen Referenzspannungsanschluß (3), welcher für die Lieferung einer Referenzspannung für den Analog-Digital-Wandler vorgesehen ist und zwischen einem mit einer Stromversorgung (VDD) verbundenen externen Widerstand (RL) und einer mit Masse verbundenen Widerstandskette (RI) angeschlossen ist;

einen Analogsignal-Eingangsanschluß (5) für den Empfang eines analogen Eingangssignals und für das Anlegen des analogen Eingangssignals an einen Abtast-Halte-Schaltkreis (10)

einen Vergleicher (9) für den Vergleich eines Ausgangssignals des Abtast-Halte-Schaltkreises (10) mit einer von einem Multiplexer (7) selektiv gelieferten Spannung, wobei der Multiplexer eine Spannung aus der Widerstandskette (RI) selektiv teilt, um dadurch das analoge Eingangssignal in ein digitales Ausgangssignal umzuwandeln, wobei das digitale Ausgangssignal vom Vergleicher (9) an ein Umwandlungsregläter (11) geliefert wird und einen Umwandlungsfehler aufweist;

einen Decodierer (8) für das Liefern des digitalen Ausgangssignals vom Umwandlungsregister (11) an den Multiplexer (7) und an ein Übersetzungsregister (12), welcher das digitale Ausgangssignal an eine Verarbeitungseinheit liefert;

eine erste Schaltvorrichtung (13) für das Tennen der Verbindung zwischen dem analogen Eingangsanschluß (5) und dem Abtast-Halte-Schaltkreis (10) nur dann, wenn eine Erfassungsoperation zur Erfassung eines Umwandlungsfehlerwerts durchgeführt wird;

ein Umwandlungs-Referenzspannungs-Erzeugungsschaltkreis (15; 22) für das Liefern einer Umwandlungsfehler-Referenzspannung, wenn der Umwandlungsfehlerwert erfaßt werden soll, wobei der Umwandlungs-Referenzspannungs-Erzeugungsschaltkreis (15; 22) ein erstes Umwandlungs-Referenzspannungs-Erzeugungselement (18; 23) und ein zweites Umwandlungs-Referenzspannungs-Erzeugungselement (19; 24) aufweist, welche zwischen der Stromversorgung (VDD) und der Masse angeschlossen sind, und einen dazwischenliegenden Punkt aufweisen, an welchem die Umwandlungsfehler-Referenzspannung vorgesehen ist; und

eine zweite Schaltvorrichtung (14) für die Verbindung des Umwandlungs-Referenzspannungs-Erzeugungsschaltkreises (15; 22) mit dem Abtast-Halte-Schaltkreis (10), wenn der Umwandlungsfehlerwert erfaßt werden soll, wobei ein der Umwandlungsfehler-Referenzspannung entsprechendes digitales Umwandlungs-Ausgangsignal als ein Ausgangssignal vom Übersetzungsregister (12) geliefert wird, wenn der Umwandlungsfehlerwert gemessen wird;

wobei die Verarbeitungseinheit einen Umwandlungsfehler-Korrekturkoeffizienten aus dem Vergleich des digitalen Umwandlungsausgangssignals vom Übersetzungsregister (12) mit einem digitalen Wert, welcher der in der Verarbeitungseinheit gespeicherten Umwandlungsfehler-Referenzspannung entspricht, bestimmt, wenn der Umwandlungsfehlerwert erfaßt werden soll, und ferner den Umwandlungsfehler-Korrekturkoeffizienten an das digitale Ausgangssignal vom Übersetzungsregister (12) anlegt, wenn das analoge Eingangssignal an den Abtast- und Halteschaltkreis (10) angelegt wird, so daß der in dem digitalen Ausgangssignal auftretende Umwandlungsfehler korrigiert wird.

2. Analogsignal-Eingabeschaltkreisanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das erste Korrektur-Referenzspannungs-Erzeugungselement ein erster Widerstand (18) ist und das zweite Korrektur-Referenzspannungs-Erzeugungselement ein zweiter Widerstand (19) ist, wobei der erste bzw. zweite Widerstand (18, 19) in. Reihe zwischen der Stromversorgung (VDD) und Masse angeschlossen sind, und der zwischen dem ersten und zweiten Widerstand (18, 19) liegende Punkt elektrisch mit der zweiten Schaltvorrichtung (14) verbunden ist.

3. Analogsignal-Eingabeschaltkreisanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das erste Korrektur-Referenzspannungs-Erzeugungselement ein Widerstand (23) ist und das zweite Korrektur-Referenzspannungs-Erzeugungselement eine Zenerdiode (24) ist, wobei der Widerstand. (23) und die Zenerdiode (24) in Serie zwischen der Stromversorgung (VDD) und Masse angeschlossen sind, und der zwischen dem ersten Widerstand (23) und der Zenerdiode (24) liegende Punkt elektrisch mit der zweiten Schaltvorrichtung (14) verbunden ist.