[go: up one dir, main page]

DE69605283T2 - Hochspannungshalbleiterbauelement mit Kontrollelement - Google Patents

Hochspannungshalbleiterbauelement mit Kontrollelement

Info

Publication number
DE69605283T2
DE69605283T2 DE69605283T DE69605283T DE69605283T2 DE 69605283 T2 DE69605283 T2 DE 69605283T2 DE 69605283 T DE69605283 T DE 69605283T DE 69605283 T DE69605283 T DE 69605283T DE 69605283 T2 DE69605283 T2 DE 69605283T2
Authority
DE
Germany
Prior art keywords
region
breakdown voltage
high breakdown
doped region
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69605283T
Other languages
English (en)
Other versions
DE69605283D1 (de
Inventor
Kazuhiro Shimizu
Tomohide Terashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of DE69605283D1 publication Critical patent/DE69605283D1/de
Publication of DE69605283T2 publication Critical patent/DE69605283T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere auf eine Halbleitervorrichtung mit einer Lateralleistungsvorrichtung.
    • Beschreibung der Hintergrundstechnik
  • Leistungs-IC(integrierte Schaltung), die Leistungselemente, die einen hohen Strom ermöglichen und eine hohe Durchbruchsspannung aufweisen, als auch ihre Treiberschaltungen und Schutzschaltungen, die integral mit den Leistungselementen integriert sind, aufweisen, werden im folgenden die Hauptrichtung von Leistungselementen sein. Es ist bei solch einem Leistungselement bevorzugt, ein Gatetreiben durchzuführen durch ein System eines Spannungssteuertypes, wobei eine isolierte Gateelektrode (MOS- (Metalloxid-Halbleiter)Gate) benutzt wird. Bei diesen Spannungssteuertyp benötigt das Gatetreiben einen kleineren Strom im Vergleich mit einem Stromtreibertyp.
  • Unter den integrierten Schaltungen (ICs), von denen jede eine Mehrzahl von auf einem einzelnen Halbleitersubstrat integrierte Halbleiterelemente aufweist, werden ICs mit Elementen hoher Durchbruchsspannung Leistungs-ICs genannt. Elemente hoher Durchbruchsspannung weisen im allgemeinen MOS-Gates wie MOSFETs (Feldeffekttransistoren) und IGBTs (Isolierschichtbipolartransistoren) auf, und solche Elemente werden durch RESURF- (verringertes Oberflächenfeld)Technologien erzielt.
  • Die RESURF-Technologie, die durch Apple Corporation und andere in 1979 benannt wurde, ist im wesentlichen die gleiche wie die Offsetgate-Technologie, die zum Erzielen des Lateral-MOS-Transistors mit einer hohen Durchbruchsspannung benutzt wird.
  • Eine herkömmliche Halbleitervorrichtung wird unten als Beispiel eines Aufbaues zum Erzielen einer Pegelverschiebungsfunktion mit einem p-Kanal-MOSFET hoher Durchbruchsspannung mit dem RESURF- Aufbau beschrieben.
  • Fig. 16 ist eine Draufsicht, die schematisch einen Aufbau einer herkömmlichen Halbleitervorrichtung zeigt. Fig. 17 ist ein schematischer Querschnitt, der entlang der Linie D-D' in Fig. 16 genommen ist.
  • Es wird Bezug genommen auf Fig. 16 und 17, n&supmin;-Epitaxialschichten 103a und 103b sind auf einer Oberfläche eines p Siliziumsubstrates 101 gebildet und voneinander mit einem p-Isolationsdiffusionsbereich 105 dazwischen beabstandet. Jede der n - Epitaxialschichten 103a und 103b ist an der Oberfläche des Siliziumsubstrates 101 von dem p-Isolationsdiffusionsbereich 105 umgeben, so daß die n&supmin;-Epitaxialschichten 103a und 103b einen p- Kanal-MOSFET-Bildungsbereich hoher Durchbruchsspannung bzw. einen Inselbereich hoher Durchbruchsspannung bilden.
  • Ein p-Kanal-MOSFET mit einer hohen Durchbruchsspannung ist an der n&supmin;-Epitaxialschicht 103a gebildet, die den p-Kanal-MOSFET- Bildungsbereich hoher Durchbruchsspannung bildet. Der p-Kanal- MOSFET hoher Durchbruchsspannung weist einen p-Diffusionsbereich 111, der eine Source bildet, einen p-Diffusionsbereich 113, der ein Drain bildet, eine Gateisolierschicht 115 und eine Gateelektrodenschicht 117 auf. Der Sourcebereich 111 und der Drainbereich 113 sind an einer Oberfläche einer n&supmin;-Epitaxialschicht 103a mit einem Abstand dazwischen gebildet. Insbesondere ist der Drainbereich 113 aus einem Zweischichtenaufbau mit einem relativ leicht dotierten p&supmin;-Diffusionsbereich 113a und einem relativ hoch dotierten p-Diffusionsbereich 113b gebildet. Die Gateelektrodenschicht 117 ist auf einem Bereich gebildet, der zwischen dem Sourcebereich 111 und dem Drainbereich 113 angeordnet ist, wobei die Gateisolierschicht 115 dazwischen liegt.
  • Ein unmittelbar unter dem Sourcebereich 111 angeordneter vergrabener n&spplus;-Diffusionsbereich 107a ist zwischen der n&supmin;- Epitaxialschicht 103a und dem p&supmin;-Siliziumsubstratbereich 101 gebildet.
  • Der p-Kanal-MOSFET hoher Durchbruchsspannung weist eine rennbahnartige Form in einer Ebene auf, wie in Fig. 16 gezeigt ist. Genauer, der an der Oberfläche des Substrates 101 gebildete Drainbereich 113 umgibt den Sourcebereich 111 mit einem vorbestimmten Abstand dazwischen.
  • An einem von dem Sourcebereich 111 umgebenen Mittelbereich mit einem planaren rennbahnähnlichen Aufbau ist ein n&spplus;- Diffusionsbereich 121 benachbart zu dem Sourcebereich 111 gebildet.
  • Bei der n&supmin;-Epitaxialschicht 103b, die den Inselbereich hoher Durchbruchsspannung bildet, ist eine Schaltung (nicht gezeigt) zum Steuern des Betriebes des p-Kanal-MOSFET hoher Durchbruchsspannung gebildet. Ein vergrabener n&spplus;-Diffusionsbereich 107b ist zwischen der n&supmin;-Epitaxialschicht 103b und dem p&supmin;- Siliziumsubstratbereich 101 gebildet.
  • Leitungsschichten 141, die Feldplatten bilden, sind über einem Bereich, an dem die n&supmin;-Epitaxialschicht 103a und der p- Diffusionsbereich 105 miteinander in Kontakt sind, und an einem Bereich, an dem die n&supmin;-Epitaxialschicht 103b und der p- Diffusionsbereich 105 in Kontakt miteinander sind, gebildet.
  • Eine isolierende Schicht 123, die die Gateelektrodenschicht 117, die Feldplatten 141 und andere bedeckt, ist auf der Oberfläche des p-Siliziumsubstrates 101 gebildet. Die isolierende Schicht 123 ist mit einem Kontaktloch 123a, das die Oberflächen des Sourcebereiches 111 und des n&spplus;-Diffusionsbereiches 121 erreicht, einem Kontaktloch 123 g, das eine Teiloberfläche der Gateelektrodenschicht 117 erreicht, einem Kontaktloch 123b, das eine Tei loberfläche des p-Diffusionsbereiches 113 erreicht, und einem Kontaktloch 123c, das eine Teiloberfläche des p- Isolationsbereiches 105 erreicht, versehen.
  • Eine Sourceelektrode 125a ist elektrisch mit dem Sourcebereich 111 und dem n&spplus;-Diffusionsbereich 121 durch das Kontaktloch 123a verbunden. Eine Aluminiumverbindüngsschicht 143 ist elektrisch mit der Gateelektrodenschicht 117 durch das Kontaktloch 123 g verbunden. Die Sourceelektrode 125a und die Aluminiumverbindungsschicht 143 sind elektrisch mit Elementen verbunden, die an dem Inselbereich hoher Durchbruchsspannung gebildet sind.
  • Eine Drainelektrode 125b, die elektrisch mit dem p- Diffusionsbereich 113b durch das Kontaktloch 123b verbunden ist, ist über einen Widerstand 127 mit einer Aluminiumverbindungsschicht 125c verbunden, die elektrisch mit dem p- Isolationsdiffusionsbereich 105 durch das Kontaktloch 123c verbunden ist.
  • Wenn eine Steuerschaltung in dem Inselbereich hoher Durchbruchsspannung negativ die Aluminiumverbindungsschicht 143 in Bezug auf die Sourceelektrode 125a vorspannt, wird der p-Kanal-MOSFET hoher Durchbruchsspannung eingeschaltet. Dadurch fließt ein Strom durch den Widerstand 127, und ein Spannungssignal wird erzeugt. Auf diese Weise wird die Pegelabwärtsverschiebungsfunktion erzielt.
  • Bei der oben beschriebenen herkömmlichen Halbleitervorrichtung wird normalerweise eine hohe Spannung an die in Fig. 17 gezeigten n&supmin;-Epitaxialschichten 103a und 103b angelegt. Bei dem p- Kanal-MOSFET-Bildungsbereich hoher Durchbruchsspannung erstreckt sich daher ein durch die gestrichelte Linie in Fig. 17 abgegrenzter Verarmungsbereich 150 von Bereichen wie ein pn-Übergang zwischen der n&supmin;-Epitaxialschicht 103a und dem p- Isolationsdiffusionsbereich 105 und einen pn-Übergang zwischen dem p&supmin;-Siliziumsubstratbereich 101 und der n&supmin;-Epitaxialschicht 103a. Der Verarmungsbereich 150 erstreckt sich in den größten Teil des p-Kanal-MOSFET-Bildungsbereiches hoher Durchbruchsspannung mit der Ausnahme des p-Diffusionsbereiches 113b, des Sourcebereiches 111, des n&spplus;-Diffusionsbereiches 121, eines Abschnittes der n&supmin;-Epitaxialschicht 103a und eines Abschnittes des vergrabenen n&spplus;-Diffusionsbereiches 107a. Aufgrund der Tatsache, daß ein Großteil des p-Kanal-MOSFET hoher Durchbruchsspannung in den Verarmungsbereich 150 aufgenommen wird, wie oben beschrieben wurde, kann der p-Kanal-MOSFET hoher Durchbruchsspannung eine hohe Durchbruchsspannung erreichen.
  • Ähnlich erstreckt sich in dem Inselbereich hoher Durchbruchsspannung ein durch eine gestrichelte Linie abgegrenzter Verarmungsbereich 150 von einem pn-Übergang zwischen der n&spplus;-Epi taxialschicht 103b und dem p-Isolationsdiffusionsbereich 105 und einen pn-Übergang zwischen der n&supmin;-Epitaxialschicht 103b und dem p&supmin;-Siliziumsubstratbereich 101. Dieser Verarmungsbereich 150 weist einen Aufbau auf, der den Inselbereich hoher Durchbruchsspannung umgibt oder sich darum herum erstreckt. Allgemein ist ein Element wie ein MOS-Transistor, der eine Schaltung bildet, nicht in dem Bereich in dem Inselbereich hoher Durchbruchsspannung gebildet, durch den sich der Verarmungsbereich 150 erstreckt. Dieses ist so, da ein genauer Betrieb schwierig sein würde, wenn solch ein Element in den Verarmungsbereich 150 aufgenommen würde.
  • Bei der in Fig. 16 und 17 gezeigten herkömmlichen Halbleitervorrichtung werden die Potentiale auf der Sourceelektrode 125a und der Aluminiumverbindungsschicht 143 durch eine Treiberschaltung in dem Inselbereich hoher Durchbruchsspannung gesteuert. Zu diesem Zwecke erstrecken sich die Sourceelektrode 125a und die Aluminiumverbindungsschicht 143 von dem p-Kanal-MOSFET-Bildungsbereich hoher Durchbruchsspannung zu dem Inselbereich hoher Durchbruchsspannung, so daß sie sich über den p-Isolationsdiffusionsbereich 105 erstrecken.
  • Allgemein wird der p-Isolationsdiffusionsbereich 105, der die n -Epitaxialschicht 103a umgibt, auf das niedrigste Potential (z. B. das Substratpotential) gesetzt. Daher sind die n&supmin;- Epitaxialschicht 103a und der p-Isolationsdiffusionsbereich 105 immer rückwärts vorgespannt, so daß eine Verarmungsschicht eines hohen Widerstandes an dem pn-Übergang zwischen ihnen vorhanden ist, und diese Verarmungsschicht stellt eine Durchbruchsspannung sicher.
  • Die Aluminiumverbindungsschicht 143 und die Sourceelektrode 125a, die auf hohem Potential liegen und sich über diesen p- Isolationsdiffusionsbereich 105 erstrecken, unterdrücken jedoch die Ausdehnung der Verarmungsschicht an dem pn-Übergang zwischen dem p-Isolationsdiffusionsbereich 105 und der n&supmin;- Epitaxialschicht 103a, was in einer Verringerung der Durchbruchsspannung resultiert.
  • Zum Verhindern der Verringerung der Durchbruchsspannung sind solche Verfahren verwendet worden, die eine Isolierschicht 123 mit einer vergrößerten Dicke verwenden, die eine Feldplatte 141 über dem pn-Übergang zwischen der n&supmin;-Epitaxialschicht 103a und dem p-Isolationsdiffusionsbereich 105 bilden, wie in Fig. 17 gezeigt ist, zum Vorsehen einer Abschirmung gegen ein elektrisches Feld, und die einen Mehrschichtaufbau der Feldplatte in einem schwebenden Zustand zum Stabilisieren eines elektrischen Oberflächenfeldes durch Kapazitätskopplung verwenden.
  • Während jedoch die Durchbruchsspannung verbessert worden ist, wird nun verlangt, daß eine hohe Isolationsfestigkeit der isolierenden Schicht 123 selbst zwischen der Feldplatte 141 und der Aluminiumverbindungsschicht 143 (oder der Sourceelektrode 125a) gegeben wird. Zum Sicherstellen einer hohen Isolationsfestigkeit muß die Filmdicke der isolierenden Schicht 123 beträchtlich vergrößert werden, und daher wird eine lange Zeit benötigt zum Abscheiden der isolierenden Schicht 123. Als Resultat nimmt die Durchsatzleistung ab, und die Prozeßkosten steigen erheblich.
  • Der p-Kanal-MOSFET hoher Durchbruchsspannung ist von dem Inselbereich hoher Durchbruchsspannung isoliert. Dieses vergrößert natürlich die Chipfläche.
  • Aus Elect. Des. 33, Nr. 21, 5/9/85, Seiten 113-120 ist eine Halbleitervorrichtung bekannt. Bei der bekannten Halbleitervorrichtung liegt der Diffusionsbereich, der eine höhere Spannung als der andere Diffusionsbereich des Transistors aufnehmen kann, dem Steuerelement in Bezug auf den anderen Diffusionsbereich gegenüber.
  • Aus der EP 0 337 823 A ist ein MOS-Feldeffekttransistor mit einer hohen Durchbruchsspannung bekannt. Er weist einen ersten und einen zweiten Bereich eines ersten und eines zweiten Leitungstypes auf, die als P- bzw. N-Wanne dienen, wobei sich ein dritter Bereich von dem zweiten Bereich erstreckt und von dem ersten Bereich getrennt ist. Eine Konzentration von elektrischem Feld wird vermieden, trotzdem wird eine Verarmungsschicht in der N- Wannenschicht während des Betriebes erzeugt, was eine hohe Durchbruchsspannung sicherstellt.
  • Aus der JP 57-211778 A ist eine MOS-Halbleitervorrichtung bekannt, bei der ein vergrabener oder höher dotierter Abschnitt unter den Vorrichtungsabschnitten zum Verbessern der Vorrichtungseigenschaften vorgesehen ist.
  • Aus Elektrotechnik 70 (1988, Nr. 30, Seiten 46-48) ist eine Halbleiterleistungsvorrichtung bekannt, bei der IGBTs mit einer Logik integriert sind.
  • Eine weitere Vorrichtung, die Leistungs- und Steuerelemente vereinigt, ist in IEEE IEDM'91, Seiten 145-148 offenbart.
  • Daher ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung vorzusehen, die den Durchsatz verbessern kann und eine kleine Chipfläche benötigt. Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung gemäß den Merkmalen des Anspruches 1 oder 2.
  • Bevorzugte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen gegeben.
  • Wichtig zum Verständnis der Erfindung ist es, daß nur der Bereich des ersten Leitungstypes zwischen dem Element hoher Durchbruchsspannung und dem Steuerelement vorhanden ist, so daß eine das Element hoher Durchbruchsspannung und das Steuerelement verbindende Verbindungsschicht nicht oberhalb des pn-Überganges zwischen dem Bereich des ersten Leitungstypes und dem Bereich des zweiten Leitungstypes angeordnet ist. Daher wird die Ausdehnung einer Verarmungsschicht an diesem pn-Übergang nicht unterdrückt, so daß es nicht notwendig ist, eine Filmdicke der isolierenden Schicht zwischen der Verbindungsschicht und dem Substrat zu erhöhen. Daher kann die Abscheidungszeit für diese isolierende Schicht deutlich kleiner als bei dem Stand der Technik sein, wodurch der Durchsatz verbessert wird.
  • Da das Element hoher Durchbruchsspannung und das Steuerelement in dem gleichen dotierten Bereich gebildet sind, kann eine von dem Aufbau besetzt planare Fläche klein sein. Daher kann eine Zunahme der Chipfläche unterdrückt werden.
  • Da das Steuerelement in dem relativ hoch dotierten zweiten Bereich angeordnet ist, wird die Verarmungsschicht daran gehindert, sich zu dem Steuerelement auszudehnen. Daher kann ein Durchbruch verhindert werden, wenn das Steuerelement ein MOS- Transistor ist.
  • Da der relativ hoch dotierte zweite Bereich an dem Bereich unmittelbar unter dem Steuerelement vorgesehen ist, wird eine Verarmungsschicht daran gehindert, sich von einer Position unter dem Steuerelement zu dem Steuerelement auszudehnen. Daher kann ein Durchbruch verhindert werden, wenn das Steuerelement ein MOS-Transistor ist.
  • Der Aufbau enthält weiter eine auf der Hauptoberfläche gebildete und elektrisch mit dem vierten dotierten Bereich verbundene Elektrode.
  • Das Hinzufügen des zweiten Diffusionsbereiches ermöglicht eine IGBT-Tätigkeit des Elementes hoher Durchbruchsspannung. Bei diesem IGBT kann ein in dem Ein-Zustand fließender Ein-Strom größer als bei einem herkömmlichen MOS-Transistor sein, so daß der Bereich zum Bilden des Elementes hoher Durchbruchsspannung weiter verringert werden kann.
  • Bei dem obigen Aspekt ist die Elektrode elektrisch mit dem hoch dotierten Bereich verbunden.
  • Das Verbinden des hoch dotierten Bereiches mit der Elektrode verhindert einen schwebenden Zustand. Selbst wenn daher ein Stromverstärkungsfaktor hFE eines Bipolartransistorabschnittes, der auf dem vierten dotierten Bereich, dem hoch dotierten Bereich und dem ersten dotierten Bereich gebildet ist, groß ist, nimmt die Durchbruchsspannung des Bipolartransistorabschnittes nicht ab, da die elektrische Verbindung zwischen der Basis und dem Emitter bei diesem Bipolartransistor hergestellt ist. Daher beeinflußt die Durchbruchsspannung des Elementes hohen Durchbruches nicht die Durchbruchsspannung dieses Bipolartransistors.
  • Die vorangehenden und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden ersichtlicher aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung, wenn sie in Zusammenhang mit den begleitenden Zeichnungen genommen wird.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist eine perspektivische Ansicht, die schematisch einen Aufbau einer Halbleitervorrichtung, die einen Pegelverschiebungsaufbau bildet, gemäß einer Ausführungsform 1 der Erfindung zeigt;
  • Fig. 2 ist ein Querschnitt, der schematisch einen Aufbau der Halbleitervorrichtung zeigt, die den Pegelverschiebungsaufbau bildet, gemäß der Ausführungsform 1 der Erfindung;
  • Fig. 3 ist ein Querschnitt, der schematisch eine Modifikation des Inselbereiches hoher Durchbruchsspannung in der Halbleitervorrichtung zeigt, die den Pegelverschiebungsaufbau bildet, gemäß der Ausführungsform 1 der Erfindung;
  • Fig. 4 ist ein Schaltbild, das die Erzeugung einer parasitären Kapazität in einem p-Kanal-MOSFET hoher Durchbruchsspannung zeigt;
  • Fig. 5 ist eine perspektivische Ansicht, die schematisch einen Aufbau einer Halbleitervorrichtung zeigt, die einen Pegelverschiebungsaufbau bildet, gemäß einer Ausführungsform 2 der Erfindung;
  • Fig. 6 ist ein Querschnitt der schematisch einen Aufbau der Halbleitervorrichtung zeigt, die den Pegelverschiebungsaufbau bildet, gemäß der Ausführungsform 2 der Erfindung;
  • Fig. 7 ist eine Querschnittsansicht, die schematisch eine Modifikation eines Inselbereiches einer hohen Durchbruchsspannung in der Halbleitervorrichtung zeigt, die den Pegelverschiebungsaufbau bildet, gemäß der zweiten Ausführungsform der Erfindung;
  • Fig. 8 ist eine perspektivische Ansicht, die schematisch einen Aufbau einer Halbleitervorrichtung zeigt, die einen Pegelverschiebungsaufbau bildet, gemäß einer Ausführungsform 3 der Erfindung;
  • Fig. 9 ist ein Querschnitt, der schematisch einen Aufbau der Halbleitervorrichtung zeigt, die den Pegelverschiebungsaufbau bildet, gemäß der Ausführungsform 3 der Erfindung;
  • Fig. 10 ist ein Querschnitt, der schematisch eine Modifikation eines Inselbereiches hoher Durchbruchsspannung in der Halbleitervorrichtung zeigt, die den Pegelverschiebungsaufbau bildet, gemäß der Ausführungsform 3 der Erfindung;
  • Fig. 11 ist eine perspektivische Ansicht, die schematisch einen Aufbau einer Halbleitervorrichtung zeigt, die einen Pegelverschiebungsaufbau bildet, gemäß einer Ausführungsform 4 der Erfindung;
  • Fig. 12 ist ein Querschnitt, der schematisch einen Aufbau der Halbleitervorrichtung zeigt, die den Pegelverschiebungsaufbau bildet, gemäß der Ausführungsform 4 der Erfindung;
  • Fig. 13 ist ein Querschnitt, der schematisch eine Modifikation eines Inselbereiches hoher Durchbruchsspannung in der Halbleitervorrichtung zeigt, die den Pegelverschiebungsaufbau bildet, gemäß der Ausführungsform 4 der Erfindung;
  • Fig. 14 ist ein Querschnitt, der schematisch einen Aufbau der Halbleitervorrichtung zeigt, die den Pegelverschiebungsaufbau bildet, gemäß der Ausführungsform 5 der Erfindung;
  • Fig. 15 ist ein Querschnitt, der schematisch eine Modifikation eines Inselbereiches hoher Durchbruchsspannung in der Halbleitervorrichtung zeigt, die den Pegelverschiebungsaufbau bildet, gemäß der Ausführungsform 5 der Erfindung;
  • Fig. 16 ist eine Draufsicht, die schematisch einen Aufbau einer Halbleitervorrichtung im Stand der Technik zeigt; und
  • Fig. 17 ist ein schematischer Querschnitt, der entlang der Linie D-D' in Fig. 16 genommen ist.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Eine Ausführungsform der Erfindung wird unten unter Bezugnahme auf die Zeichnungen beschrieben.
    • Ausführungsform 1
  • Es wird Bezug genommen auf Fig. 1 und 2, eine n&supmin;- Epitaxialschicht 3 ist an einer Oberfläche eines p&supmin;- Siliziumsubstrates 1 gebildet. Ein vergrabener n&spplus;- Diffusionsbereich 7 ist in Kontakt mit einer unteren Oberfläche der n&supmin;-Epitaxialschicht 3. Die n&supmin;-Epitaxialschicht 3 ist an der Substratoberfläche von einem p-Isolationsdiffusionsbereich 5 um geben und bildet dadurch einen Inselbereich hoher Durchbruchsspannung.
  • Bei dieser Ausführungsform sind ein p-Kanal-MOSFET 10A hoher Durchbruchsspannung und ein Steuerelement in gemischter Weise in diesem einzelnen Inselbereich hoher Durchbruchsspannung gebildet.
  • Der p-Kanal-MOSFET 10A hoher Durchbruchsspannung weist einen p- Diffusionsbereich 9, einen p&supmin;-Diffusionsbereich 13a, einen p- Diffusionsbereich 13b, eine Gateisolierschicht 15 und eine Gateelektrodenschicht 17 auf. Der p-Diffusionsbereich 9 bildet einen Sourcebereich, und der p&supmin;-Diffusionsbereich 13a und p- Diffusionsbereich 13b bilden einen Drainbereich eines Zweischichtaufbaues. Die Gateelektrodenschicht 17 ist auf einem Bereich gebildet, der zwischen dem Sourcebereich 9 und dem Drainbereich 13 angeordnet ist, wobei die Gateisolierschicht 15 dazwischen liegt, und sie ist zum Beispiel aus polykristallinem Silizium mit Dotierstoff gebildet.
  • Ein n&spplus;-Diffusionsbereich 21 benachbart zu dem Sourcebereich 19 ist an der Oberfläche der n&supmin;-Epitaxialschicht 3 gebildet.
  • Das Steuerelement ist ein Element, das eine Schaltung zum Steuern des p-Kanal-MOSFET 10A hoher Durchbruchsspannung bildet und zum Beispiel einem p-Kanal-MOSFET 30 entspricht. Der p-Kanal- MOSFET 30 weist ein Paar von p-Diffusionsbereichen 31, eine Gateisolierschicht 33 und eine Gateelektrodenschicht 35 auf. Das Paar von p-Diffusionsbereichen 31, die Source/Drainbereiche bilden, ist an einer Oberfläche der n&supmin;-Epitaxialschicht 3 mit einem Abstand dazwischen gebildet. Die Gateelektrodenschicht 35 ist auf einem Bereich zwischen dem gepaarten p-Diffusionsbereich 31 gebildet, wobei die Gateisolierschicht 33 dazwischen vorgesehen ist.
  • Nur der n-Bereich der n&supmin;-Epitaxialschicht 3 ist zwischen dem p- Kanal-MOSFET 10A hoher Durchbruchsspannung und dem Steuerelement 30 vorhanden.
  • Der p-Kanal-MOSFET 10A hoher Durchbruchsspannung und das Steuerelement 30 sind mit einer isolierenden Schicht 23 bedeckt. Die isolierende Schicht 23 ist mit einem Kontaktloch 23a, das den Sourcebereich 9 und eine Teiloberfläche des n&spplus;- Diffusionsbereiches 21 offenlegt, einem Kontaktloch 23b, das eine Teiloberfläche des p-Diffusionsbereiches 13b offenlegt, einem Kontaktloch 23c, das eine Teiloberfläche des p- Isolationsdiffusionsbereiches 5 offenlegt, und Kontaktlöchern 23d, die Teiloberflächen der gepaarten p-Diffusionsbereiche 31 offenlegen, versehen.
  • Eine Verbindungsschicht 25a, die eine Sourceelektrode bildet, ist elektrisch mit dem p-Diffusionsbereich 9 und dem n&spplus;- Diffusionsbereich 21 durch das Kontaktloch 23a verbunden. Eine Verbindungsschicht 25b, die eine Drainelektrode bildet, ist elektrisch mit dem p-Diffusionsbereich 13b durch das Kontaktloch 23b verbunden. Eine Verbindungsschicht 25c ist elektrisch mit dem p-Isolationsdiffusionsbereich 5 durch das Kontaktloch 23c verbunden. Verbindungsschichten 25d sind elektrisch mit den p- Diffusionsbereichen 31 durch die entsprechenden Kontaktlöcher 23d verbunden. Diese Verbindungsschichten 25a, 25b, 25c und 25d sind zum Beispiel aus Aluminium hergestellt.
  • Die Verbindungsschichten 25b und 25c sind elektrisch miteinander über einen Widerstand 27 verbunden.
  • Der p-Kanal-MOSFET 10A hoher Durchbruchsspannung weist eine Durchbruchsspannung von 150 V oder mehr auf. Mit andern Worten, eine Durchbruchsspannung zwischen dem Source- und Drainbereich 9 und 13 in dem p-Kanal-MOSFET 10A hoher Durchbruchsspannung beträgt 150 V oder mehr. Zum Sicherstellen dieser Durchbruchsspannung weist der p&supmin;-Diffusionsbereich 13a einen Abstand L (Fig. 2) von 50 um oder mehr zwischen einem Ende nahe dem p- Diffusionsgebiet 13b und dem anderen Ende nahe der Gateelektrode 17 auf.
  • Der vergrabene n&spplus;-Diffusionsbereich 17 ist mindestens an einem Bereich unmittelbar unter dem Steuerelement vorhanden, und er weist einen erstreckten Abschnitt auf, der unmittelbar unter dem Sourcebereich 9 des p-Kanal-MOSFET 10A hoher Durchbruchsspannung angeordnet ist.
  • Der p-Kanal-MOSFET 10A hoher Durchbruchsspannung ist näher an dem Ende der n&supmin;-Epitaxialschicht 3 als das Steuerelement 30 angeordnet. Der Sourcebereich 9 des p-Kanal-MOSFET 10A hoher Durchbruchsspannung ist nahe dem Steuerelement vorgesehen, und der Drainbereich 13 ist nahe dem p-Diffusionsbereich 5 vorgesehen.
  • Der Betrieb der Halbleitervorrichtung dieser Ausführungsform wird unten beschrieben.
  • Die aus dem Steuerelement 30 und anderen gebildete Schaltung spannt das Potential auf der Gateelektrodenschicht 17 in Bezug auf das Potential auf der Sourceelektrode 25 negativ vor, so daß der p-Kanal-MOSFET 10A hoher Durchbruchsspannung eingeschaltet wird. Ein Strom fließt durch den Widerstand 27, wodurch ein Spannungssignal erzeugt wird. Auf diese Weise wird die Pegelverschiebungsfunktion nach unten erzielt.
  • Bei dieser Ausführungsform erscheint ein Verarmungsbereich 50, der durch die gestrichelte Linie in Fig. 2 abgegrenzt ist, wenn ein hohes Potential an die n&supmin;-Epitaxialschicht 3 angelegt wird. Die Verarmungsschicht 50 erstreckt sich von dem pn-Übergang zwischen der n&supmin;-Epitaxialschicht 3 und dem p- Isolationsdiffusionsbereich 5 und dem pn-Übergang zwischen der n&supmin;-Epitaxialschicht 3 und dem p&supmin;-Siliziumsubstratbereich 1 zu der Nähe der äußeren Peripherie der n&supmin;-Epitaxialschicht 3. Daher wird ein Teil des p-Kanal-MOSFET 10a hoher Durchbruchsspannung, der die Gateelektrode 17 enthält und sich von dem einen Ende nahe des Drainbereiches 13 erstreckt, in den Verarmungsbereich 50 aufgenommen mit der Ausnahme eines Abschnittes des p-Diffusionsbereiches 13b.
  • Selbst wenn der Verarmungsbereich 50 auftritt, wie oben beschrieben wurde, wird der p-Kanal-MOSFET 10A hoher Durchbruchsspannung eingeschaltet und arbeitet genau durch Anlegen eines Potentiales an die Gateelektrodenschicht 17 zum Bilden einer Inversionsschicht unmittelbar unter derselben.
  • Bei der Halbleitervorrichtung dieser Ausführungsform ist nur der n-Bereich der n&supmin;-Epitaxialschicht 3 zwischen dem p-Kanal-MOSFET 10A hoher Durchbruchsspannung und dem Steuerelement 30 vorhanden. Mit andern Worten, der p-Isolationsdiffusionsbereich 5, der ein Substratpotentialbereich ist, ist nicht zwischen dem p-Kanal-MOSFET 10A hoher Durchbruchsspannung und dem Steuerelement 30 vorhanden. Daher erstrecken sich die Verbindungsschichten (d. h. Gateelektrodenschicht 17 und Sourceelektrode 25a, die auf hohes Potential gesetzt sind), die den p-Kanal-MOSFET 10A hoher Durchbruchsspannung und das Steuerelement 30 verbinden, nicht über den p-Tsolationsdiffusionsbereich 5. Daher kann solch eine Situation verhindert werden, daß die Erstreckung der Verarmungsschicht aufgrund der Erstreckung der Verbindungsschicht über den p-Isolationsdiffusionsbereich 5 unterdrückt wird. Folglich ist es nicht notwendig, die Filmdicke der isolierenden Schicht 23 zwischen den Verbindungsschichten und dem Substrat zu erhöhen. Die Zeit zum Abscheiden der isolierenden Schicht 23 kann deutlich kürzer sein als beim Stand der Technik, und ein guter Durchsatz kann erzielt werden.
  • Bei dem in Fig. 16 und 17 gezeigten Stand der Technik kann ein Element nicht in der Nähe des Endes des Inselbereiches hoher Durchbruchsspannung angeordnet werden, da sich der Verarmungsbereich dahin erstreckt. Weiterhin wird eine hohe Durchbruchsspan nung in dem p-Kanal-MOSFET hoher Durchbruchsspannung sichergestellt durch aktives Verarmen eines Bereiches zwischen der Gateelektrodenschicht 17 und dem Ende nahe dem Drainbereich 13. Diese ermöglicht die Anordnung des p-Kanal-MOSFET hoher Durchbruchsspannung nahe dem Ende des Inselbereiches hoher Durchbruchsspannung. Folglich ist bei der Halbleitervorrichtung der Ausführungsform der p-Kanal-MOSFET 10A hoher Durchbruchsspannung nahe dem Ende des Inselbereiches hoher Durchbruchsspannung vorgesehen, d. h. nahe dem p-Isolationsdiffusionsbereich 5.
  • Gemäß der Halbleitervorrichtung dieser Ausführungsform sind der p-Kanal-MOSFET 10A hoher Durchbruchsspannung und das Steuerelement 30 in der gemeinsamen n&supmin;-Epitaxialschicht 3 gebildet, so daß es nicht notwendig ist, einen p-Kanal-MOSFET-Bildungsbereich hoher Durchbruchsspannung unabhängig von dem Inselbereich hoher Durchbruchsspannung vorzusehen. Ebenfalls kann der p-Kanal- MOSFET hoher Durchbruchsspannung in dem Inselbereich hoher Durchbruchsspannung vorgesehen werden, ohne daß der herkömmliche Inselbereich hoher Durchbruchsspannung vergrößert wird. Folglich kann eine Vergrößerung der Chipfläche deutlich unterdrückt werden.
  • Da es nicht nötig ist, den p-Isolationsdiffusionsbereich 5 zwischen dem p-Kanal-MOSFET 10A hoher Durchbruchsspannung und dem Steuerelement 30 vorzusehen, kann die von dem Aufbau besetzt planare Fläche verringert werden.
  • Bei dem in Fig. 16 und 17 gezeigten Stand der Technik liegen sich der Sourcebereich 111 und der Drainbereich 113 einander über eine große Fläche gegenüber, da der p-Kanal-MOSFET hoher Durchbruchsspannung eine rennbahnartige Form aufweist. Dieses resultiert in einer Zunahme der parasitären Kapazität C des Kondensators, der aus einem Sourcebereich S und einem Drainbereich D in dem p-Kanal-MOSFET 110 hoher Durchbruchsspannung gebildet ist, wie in Fig. 4 gezeigt ist. Daher nimmt ein Lade/Entladestrom (dV/dt)-Strom) des Kondensators, der aufgrund der Änderung des Potentiales an der Seite des Sourcebereiches S oder der Seite des Drainbereiches D erzeugt wird, einen Pegel ähnlich zu einem Signalstrom an, was die Pegelverschiebungstätigkeit stört.
  • Weiterhin weist bei der Halbleitervorrichtung dieser Ausführungsform der p-Kanal-MOSFET 10A hoher Durchbruchsspannung den Sourcebereich 9 und den Drainbereich 13 auf, die einander durch eine grade Fläche gegenüberliegen, wie in Fig. 1 und 2 gezeigt ist. Daher kann die parasitäre Kapazität des p-Kanal- MOSFET 10A hoher Durchbruchsspannung klein sein. Dieses verringert deutlich den Lade/Entladestrom des zwischen dem Sourcebereich 9 und dem Drainbereich 13 in dem p-Kanal-MOSFET hoher Durchbruchsspannung gebildeten Kondensators, und daher kann ein genauer Betrieb des Elementes erzielt werden.
  • Bei der Halbleitervorrichtung dieser Ausführungsform ist der p- Isolationsdiffusionsbereich 5 nicht zwischen dem p-Kanal-MOSFET 10A hoher Durchbruchsspannung und dem Steuerelementbildungsbereich vorhanden. Weiterhin kann der Fluß des Hauptstromes des p- Kanal-MOSFET 10A hoher Durchbruchsspannung zu dem Inselbereich hoher Durchbruchsspannung selbst verhindert werden, indem eine immer eine Beziehung derart aufgestellt wird, daß das Sourcepotential des p-Kanal-MOSFET hoher Durchbruchsspannung nicht das Inselpotential des Inselbereiches hoher Durchbruchsspannung überschreitet (d. h. das Potential der n -Epitaxialschicht 3). Somit kann die elektrische Isolation ausreichend zwischen dem p- Kanal-MOSFET 10A hoher Durchbruchsspannung und dem Steuerelementbildungsbereich 30 sichergestellt werden, indem die entsprechenden Potentiale eingestellt werden, wie oben beschrieben wurde, selbst wenn eine pn-Isolation nicht zwischen dem p-Kanal- MOSFET 10A hoher Durchbruchsspannung und dem Steuerelementbildungsbereich 30 vorhanden ist.
  • Bei dieser Ausführungsform ist der vergrabene n&spplus;- Diffusionsbereich 7 an einem Bereich unmittelbar unter dem Steu erelement 30 angeordnet. Während des Betriebes des p-Kanal- MOSFET hoher Durchbruchsspannung verhindert der vergrabene n&spplus;- Diffusionsbereich 7 die Ausbreitung einer Verarmungsschicht von dem pn-Übergang zwischen dem vergrabenen n&spplus;-Diffusionsbereich 7 und dem p&supmin;-Siliziumsubstrat 1 zu dem Steuerelement 30. Folglich erstreckt sich der Verarmungsbereich nicht in die Nähen der Source/Drainbereiche 31 des Steuerelementes 30, und somit werden Nachteile wie ein Durchschlag des Steuerelementes 30 verhindert werden.
  • Es wird Bezug genommen auf Fig. 1 und 2, die Beschreibung wurde für den Aufbau gegeben, bei dem der vergrabene n&spplus;- Diffusionsbereich 7 in Kontakt mit der unteren Oberfläche der n -Epitaxialschicht 3 ist. Der n-Bereich 3, der den Inselbereich hoher Durchbruchsspannung bildet, kann jedoch einen Zweischichtaufbau aufweisen, der aus einem n&supmin;-Bereich 3a und einem n- Bereich 3b gebildet ist, wie in Fig. 3 gezeigt ist. In diesem Fall ist der n-Bereich 3b an einem -Mittelabschnitt des Inselbereiches hoher Durchbruchsspannung gebildet, an dem das Steuerelement 30 gebildet ist. Der n&supmin;-Bereich 3a umgibt den n-Bereich 3b in dem Inselbereich hoher Durchbruchsspannung und ist an einen Bereich angeordnet, an dem der Drainbereich 13 des p-Kanal- MOSFET 10A hoher Durchbruchsspannung gebildet ist. Der n-Bereich 3b kann einen erstreckten Abschnitt aufweisen, der unmittelbar unter dem Sourcebereich 9 des p-Kanal-MOSFET hoher Durchbruchsspannung angeordnet ist.
  • Bei dem in Fig. 3 gezeigten Aufbau kann, da das Steuerelement 30 in dem relativ hoch dotierten n-Bereich 3 gebildet ist, der Durchschlag des Steuerelementes verhindert werden, wie es bei dem bereits beschriebenen Aufbau der Fall ist.
    • Ausführungsform 2
  • Es wird Bezug genommen auf Fig. 5 und 6, eine Halbleitervorrichtung einer Ausführungsform 2 weist zusätzlich zu den Aufbau ten der Ausführungsform 1 einen n&spplus;-Diffusionsbereich 19a auf, so daß ein p-Kanal-IGBT 10B hoher Durchbruchsspannung gebildet ist. Der p-Kanal-IGBT 10B hoher Durchbruchsspannung ist aus einem p- Diffusionsbereich 11, dem p&supmin;-Diffusionsbereich 13a, dem p- Diffusionsbereich 13b, dem n&spplus;-Diffusionsbereich 19a, der Gateisolierschicht 15 und der Gateelektrodenschicht 17 gebildet.
  • Der n&spplus;-Diffusionsbereich 19a ist an der Substratoberfläche in dem p-Diffusionsbereich 13b gebildet. Die Elektrode 25b ist in Kontakt nur mit einer Oberfläche des n&spplus;-Diffusionsbereiches 19a. Die Strukturen, die nicht die obigen sind, sind die gleichen wie jene der Ausführungsform 1. Die gleichen Teile und Abschnitte tragen die gleichen Bezugszeichen und werden unten nicht beschrieben.
  • Bei dieser Ausführungsform ist das Element hoher Durchbruchsspannung als p-Kanal-IGBT aufgrund der in Fig. 5 und 6 gezeigten Struktur tätig. Der Betrieb wird nun unten beschrieben.
  • Die durch das Steuerelement 30 gebildete Schaltung spannt das Potential an der Gateelektrodenschicht 17 in Bezug auf das Potential an der Sourceelektrode 25a negativ vor. Dadurch wird eine Inversionsschicht unmittelbar unter der Gateelektrodenschicht 17 gebildet, und ein Löcherstrom fließt durch den p&supmin;- Diffusionsbereich 13a in den p-Diffusionsbereich 13b. Dieser Löcherstrom spannt den pn-Übergang vorwärts vor, der aus dem n&spplus;- Diffusionsbereich 19a und dem p-Diffusionsbereich 13b gebildet ist. Dadurch wird ein npn-Bipolartransistor, der aus der n&supmin;- Epitaxialschicht 3, dem p-Diffusionsbereich 13b und dem n&spplus;- Diffusionsbereich 19a gebildet ist, eingeschaltet. Ein Elektronenstrom fließt durch die n&supmin;-Epitaxialschicht 3 zu dem n&spplus;- Diffusionsbereich 21.
  • Durch den obigen IGBT-Betrieb des Elementes hoher Durchbruchsspannung kann der Ein-Strom während des Ein-Betriebes größer als bei der Ausführungsform 1 sein. Daher kann der Elementbildungsbereich des Elementes hoher Durchbruchsspannung weiter in der Größe im Vergleich mit der Ausführungsform 1 verringert werden. Statt des Vorsehens des vergrabenen n&spplus;-Diffusionsbereiches 7, der in Fig. 5 und 6 gezeigt ist, kann der n-Bereich, der den Inselbereich hoher Durchbruchsspannung bildet, einen Zweischichtaufbau aufweisen, der aus dem n&supmin;-Bereich 3a und dem n- Bereich 3b gebildet ist, wie in Fig. 7 gezeigt ist.
    • Ausführungsform 3
  • Es wird Bezug genommen auf Fig. 8 und 9, eine Halbleitervorrichtung dieser Ausführungsform enthält die Elektrode 25b, die auch in der Ausführungsform 2 verwendet wird, die aber mit sowohl dem p-Diffusionsbereich 13b als auch dem n&spplus;- Diffusionsbereich 19a verbunden ist.
  • Die Strukturen, die nicht die obigen sind, sind die gleichen wie bei der Ausführungsform 2. Die gleichen Teile und Abschnitte tragen die gleichen Bezugszeichen und werden unten nicht beschrieben.
  • Bei der zuvor beschriebenen Ausführungsform 2 schwebt der p- Diffusionsbereich 13b. Wenn daher ein Stromverstärkungsfaktor hFE eines aus der n&supmin;-Epitaxialschicht 3, dem p-Diffusionsbereich 13b und dem n&spplus;-Diffusionsbereich 19b gebildeter npn- Bipolartransistor groß ist, kann BVCEO (d. h. die Spannung zwischen dem Kollektor und dem Emitter, wobei die Basis offen ist) dieses npn-Bipolartransistors die Durchbruchsspannung begrenzen, bevor eine hohe Durchbruchsspannung durch den RESURF-Effekt bewirkt wird. Bei der Ausführungsform 2 kann auch ein großer Lade/Entladestrom (dV/dt) eines Kondensators, der durch eine parasitäre Kapazität zwischen dem p-Diffusionsbereich 11 und dem p- Diffusionsbereich 13 verursacht ist, den obigen npn- Bipolartransistor einschalten.
  • Anders dagegen tritt das obige Problem nicht bei der Ausführungsform 3 auf, da die Elektrode 23b sowohl mit dem n&spplus;- Diffusionsbereich 19b als auch dem p-Diffusionsbereich 13b verbunden ist.
  • Der Ein-Betrieb dieser Ausführungsform unterscheidet sich jedoch etwas von der der zweiten Ausführungsform. Bei dieser Ausführungsform wird der npn-Bipolartransistor durch den Spannungsabfall eingeschaltet, der auftritt, wenn der Löcherstrom durch den p-Diffusionsbereich 13b unmittelbar unter einem n&spplus;- Diffusionsbereich 19b fließt. Daher ist der IGBT-Betrieb im Vergleich zu der Ausführungsform 2 abgeschwächt. Dieser Nachteil kann jedoch überwunden werden durch zum Beispiel weiteres Verbessern eines Verbindungsaufbaues zwischen den n&spplus;- Diffusionsbereich 1% und der Elektrode 25b.
  • Anstatt des Vorsehens des vergrabenen n&spplus;-Diffusionsbereiches 7, der in Fig. 8 und 9 gezeigt ist, kann der n-Bereich 3, der den Inselbereich hoher Durchbruchsspannung bildet, einen Zweischichtaufbau aufweisen, der aus dem n&supmin;-Bereich 3a und dem n- Bereich 3b gebildet ist, wie in Fig. 10 gezeigt ist.
    • Ausführungsform 4
  • Bei einer Ausführungsform 4 ist der Aufbau, der entlang der Linie B-B' in Fig. 11 genommen ist der gleiche wie der, der in Fig. 2 gezeigt ist.
  • Es wird Bezug genommen auf Fig. 2, 11 und 12, die n Epitaxialschicht 3 ist an der Oberfläche des p&spplus;- Siliziumsubstrates 1 gebildet. Der vergrabene n&spplus;- Diffusionsbereich 7 ist in Kontakt mit der unteren Oberfläche der n&supmin;-Epitaxialschicht 3. Die n&supmin;-Epitaxialschicht 3 ist von dem p-Isolationsdiffusionsbereich 5 an der Substratoberfläche umge ben und bildet dadurch den Inselbereich hoher Durchbruchsspannung.
  • Bei dieser Ausführungsform sind der p-Kanal-MOSFET 10A hoher Durchbruchsspannung, ein n-Kanal-MOSFET 50A hoher Durchbruchsspannung und eine Steuerschaltung 30, die eine Schaltung bildet, die diese Transistoren steuert, in diesem Inselbereich hoher Durchbruchsspannung gebildet.
  • Der n-Kanal-MOSFET 50A hoher Durchbruchsspannung ist entlang des Endes des Inselbereiches hoher Durchbruchsspannung vorgesehen und befindet sich benachbart zu dem p-Kanal-MOSFET 10A hoher Durchbruchsspannung. Der n-Kanal-MOSFET 50A hoher Durchbruchsspannung weist einen p-Diffusionsbereich 51, einen n&spplus;- Diffusionsbereich 53, eine Gateisolierschicht 55 und eine Gateelektrodenschicht 57 auf. Der p-Diffusionsbereich 51 ist selektiv an der Oberfläche der n&supmin;-Epitaxialschicht 3 gebildet. Der n&spplus;-Diffusionsbereich 53 ist an einer Oberfläche in dem p- Diffusionsbereich 51 gebildet. Die Gateelektrodenschicht 57 ist auf einem Bereich des p-Diffusionsbereiches 51 zwischen dem n&spplus;- Diffusionsbereich 53 und der n&supmin;-Epitaxialschicht 3 mit der Gateisolierschicht 55 dazwischen gebildet. Der n-Kanal-MOSFET 50A hoher Durchbruchsspannung bildet einen DMOSFET.
  • Es ist eine Elektrode 25e gebildet, die elektrisch sowohl mit dem n&spplus;-Diffusionsbereich 53 als auch mit dem p-Diffusionsbereich 51 durch ein Kontaktloch 23e verbunden ist. Die Elektrode 25e ist elektrisch mit der Elektrode 25c über einen Widerstand 27a verbunden und elektrisch mit der Elektrode 25b über einen Widerstand 27b verbunden. Die Elektrode 25b ist elektrisch mit der Gateelektrodenschicht 57 des n-Kanal-MOSFET 50A hoher Durchbruchsspannung verbunden.
  • Die Strukturen des p-Kanal-MOSFET 10A hoher Durchbruchsspannung und des Steuerelementes sind die gleichen wie jene der in Fig. 1 und 2 gezeigten Ausführungsform 1. Die gleichen Teile und Abschnitte tragen die gleichen Bezugszeichen und werden nicht hier unten beschrieben.
  • Der p-Kanal-MOSFET 10A hoher Durchbruchsspannung dieser Ausführungsform führt den gleichen Betrieb wie der der Ausführungsform 1 durch und führt weiter einen zusätzlichen Betrieb durch. Wie bereits in Zusammenhang mit der Ausführungsform 1 beschrieben wurde, erzeugt der p-Kanal-MOSFET 10A hoher Durchbruchsspannung eine Spannung über den Widerstand 27b. Wenn diese Spannung an die Gateelektrodenschicht 57 des n-Kanal-MOSFET 50A hoher Durchbruchsspannung angelegt wird, erscheint eine Inversionsschicht an dem p-Diffusionsbereich 51 unmittelbar unter der Gateelektrodenschicht 57, und der n-Kanal-MOSFET 50A hoher Durchbruchsspannung wird eingeschaltet. Durch Einschalten des n-Kanal-MOSFET 50A hoher Durchbruchsspannung fließt ein Strom über den Widerstand 27a, und ein Stromsignal wird erzeugt. Auf diese Weise wird die Funktion der Pegelabwärtsverschiebung erzielt.
  • Gemäß der Halbleitervorrichtung dieser Ausführungsform belegt sie eine kleine planare Fläche, da der p-Kanal-MOSFET 10A hoher Durchbruchsspannung nur zum Treiben der Gateelektrodenschicht 57 in dem n-Kanal-MOSFET 50A hoher Durchbruchsspannung benutzt wird. Da die Elektronenbeweglichkeit in dem n-Kanal-MOSFET 50A hoher Durchbruchsspannung größer ist als die Löcherbeweglichkeit, kann ein Ein-Strom, der indem n-Kanal-MOSFET 50A hoher Durchbruchsspannung fließen kann, allgemein dreimal so groß sein wie in dem p-Kanal-MOSFET 10A hoher Durchbruchsspannung, wenn diese MOSFETS gleiche planare Flächen belegen. Daher kann eine gesamte planare Fläche, die von den Elementen hoher Durchbruchsspannung belegt wird, kleiner als die in der Ausführungsform 1 sein.
  • Da all die Elemente die MOSFET-Tätigkeit ausführen, kann die Betriebsgeschwindigkeit höher sein als die der IGBT-Tätigkeiten der Ausführungsformen 2 und 3. Da kein Abschnitt eine Bipolartä tigkeit ausführt, kann die Möglichkeit eines Latch-up durch die Tätigkeit eines parasitären Tyristors klein sein.
  • Anstelle des Vorsehens des vergrabenen n&spplus;-Diffusionsbereich 7, wie in Fig. 11 und 12 gezeigt ist, kann der n-Bereich 3, der den Inselbereich hoher Durchbruchsspannung bildet, einen Zweilagenaufbau aufweisen, der aus einem n&supmin;-Bereich 3a und einem n- Bereich 3b gebildet ist, wie in Fig. 13 gezeigt ist.
    • Ausführungsform 5
  • Es wird Bezug genommen auf Fig. 14, eine Halbleitervorrichtung einer Ausführungsform 5 weist Elemente hoher Durchbruchsspannung auf, einen p-Kanal-MOSFET 10A hoher Durchbruchsspannung und einen n-Kanal-MOSFET.50A hoher Durchbruchsspannung, wie es der Fall in der Ausführungsform 4 ist. Bei dieser Ausführungsform ist der n-Kanal-MOSFET 50A hoher Durchbruchsspannung näher zu dem Ende des Inselbereiches hoher Durchbruchsspannung als der p- Kanal-MOSFET 10A hoher Durchbruchsspannung angeordnet. Die Source/Drainbereiche des n-Kanal-MOSFET 50A hoher Durchbruchsspannung und die Source/Drainbereiche 9 und 13 des p-Kanal-MOSFET 10A hoher Durchbruchsspannung sind auf einer geraden Linie vorgesehen.
  • Die entsprechenden Strukturen des n-Kanal-MOSFET 50A und des p- Kanal-MOSFET 10A sind die gleichen wie jene in der Ausführungsform 4. Die gleichen Teile und Abschnitte tragen die gleichen Bezugszeichen und werden nicht weiter unten beschrieben.
  • Der gesamte Betrieb der Elemente hoher Durchbruchsspannung ist der gleiche wie der der Ausführungsform 4.
  • Bei dieser Ausführungsform sind die Source/Drainbereiche 9 und 13 des p-Kanal-MOSFET 10A hoher Durchbruchsspannung und die Source/Drainbereiche des n-Kanal-MOSFET 50A hoher Durchbruchsspannung auf der gleichen geraden Linie vorgesehen. Daher kann eine durch die Elemente hoher Durchbruchsspannung belegte Fläche weiter von der in der Ausführungsform 4 verringert werden.
  • Wie in Fig. 15 gezeigt ist kann der den Inselbereich hoher Durchbruchsspannung bildende n-Bereich 3 einen Zweischichtaufbau aufweisen, der aus dem n&supmin;-Bereich 3a und dem n-Bereich 3b gebildet ist.
  • Da gemäß der Halbleitervorrichtung der Erfindung nur der Bereich des ersten Leitungstypes zwischen dem Element hoher Durchbruchsspannung und dem Steuerelement vorhanden ist, ist die Verbindungsschicht, die das Element hoher Durchbruchsspannung und das Steuerelement verbindet, nicht über dem pn-Übergang zwischen dem Bereich des ersten Leitungstypes und dem Bereich des zweiten Leitungstypes angeordnet. Daher wird die Ausdehnung der Verarmungsschicht an diesem pn-Übergang nicht unterdrückt, so daß es nicht notwendig ist, die Filmdicke der isolierenden Schicht zwischen der Verbindungsschicht und dem Substrat zu vergrößern. Daher kann die Abscheidungszeit für diese isolierende Schicht deutlich kleiner als im Stand der Technik sein, ein Durchsatz kann verbessert werden.
  • Da das Element hoher Durchbruchsspannung und das Steuerelement in dem gleichen dotierten Bereich gebildet sind, kann die von dem Aufbau belegte planare Fläche klein sein. Somit kann die Zunahme der Chipfläche unterdrückt werden.
  • Da das Steuerelement in dem zweiten Bereich mit einer relativ hohen Konzentration angeordnet ist, wird die Ausdehnung der Verarmungsschicht zu dem Steuerelement verhindert. Dadurch kann der Durchbruch verhindert werden, wenn das Steuerelement zum Beispiel ein MOS-Transistor ist.
  • Da der zweite Bereich mit der relativ hohen Konzentration an einem Bereich unmittelbar unter dem Steuerelement vorgesehen ist, ist es möglich, die Ausdehnung der Verarmungsschicht von einer Position unter dem Steuerelement zu dem Steuerelement zu verhindern. Dadurch kann der Durchbruch verhindert werden, wenn das Steuerelement zum Beispiel ein MOS-Transistor ist.
  • Bei einem bevorzugten Aspekt ermöglicht das zusätzliche Vorsehen des vierten dotierten Bereiches einen IGBT-Betrieb des Elementes hoher Durchbruchsspannung. Daher kann der Ein-Strom, der während des Ein-Zustandes des IGBT fließt, größer als der bei dem herkömmlichen MOS-Transistor sein, so daß der Bereich zum Bilden des Elementes hoher Durchbruchsspannung weiter in der Größe verringert werden kann.
  • Die Verbindung des hoch dotierten Bereiches mit der Elektrode verhindert ein Schwebezustand. Selbst wenn daher der Stromverstärkungsfaktor hFE des Bipolartransistorabschnittes, der aus dem vierten dotierten Bereich, dem stark dotierten Bereich und dem ersten dotierten Bereich gebildet ist, groß ist, nimmt die Durchbruchsspannung des Bipolartransistorabschnittes nicht ab, da die elektrische Verbindung zwischen der Basis und dem Emitter bei diesem Bipolartransistor durchgeführt ist. Daher beeinflußt die Durchbruchsspannung des Elementes hoher Durchbruchsspannung nicht die Durchbruchsspannung dieses Bipolartransistors.

Claims (8)

1. Halbleitervorrichtung mit:
einem Halbleitersubstrat (1) eines zweiten Leitungstypes mit einer Hauptoberfläche;
einem ersten dotierten Bereich (3, 7) eines ersten Leitungstypes, der auf der Hauptoberfläche des Halbleitersubstrates (1) gebildet ist;
wobei der erste dotierte Bereich einen ersten Bereich (3a) und einen zweiten Bereich (3b) mit einer höheren Dotierungskonzentration als die des ersten Bereiches und benachbart zu dem ersten Bereich an der Hauptoberfläche aufweist;
einem zweiten dotierten Bereich (5) des zweiten Leitungstypes, der zur Isolation vorgesehen ist und eine Peripherie des ersten dotierten Bereiches (3, 7) auf der Hauptoberfläche umgibt;
einem ersten Lateraltransistor (10A, 10B, 100) hoher Durchbruchsspannung mit isoliertem Gate, der in der Oberfläche des ersten dotierten Bereiches (3, 7) gebildet ist, der einen Drainbereich (13) und einen Sourcebereich (9, 11) jeweils von dem zweiten Leitungstyp aufweist, wobei ein Abstand dazwischen eingefügt ist, und der eine Durchbruchsspannung von 150 V oder mehr zwischen dem Drain- und dem Sourcebereich (13; 9, 11) aufweist;
einem ersten Diffusionsbereich (21) des ersten Leitungstypes benachbart zu dem Sourcebereich (9, 11), der an der Oberfläche des ersten dotierten Bereiches (3, 7) gebildet ist;
einem Steuerelement (30), das in der Oberfläche des ersten dotierten Bereiches (3, 7) gebildet ist und eine Schaltung bildet, die den Transistor hoher Durchbruchsspannung mit isoliertem Gate (10A, 10B, 100) steuert;
wobei der Drainbereich (13) in dem ersten Bereich (3a) gebildet ist, der Sourcebereich (9, 11) und das Steuerelement (30) in dem zweiten Bereich (3b) gebildet sind.
2. Halbleitervorrichtung mit:
einem Halbleitersubstrat (1) eines zweiten Leitungstypes mit einer Hauptoberfläche;
einem ersten dotierten Bereich (3, 7) eines ersten Leitungstypes, der auf der Hauptoberfläche des Halbleitersubstrates (1) gebildet ist;
wobei der erste dotierte Bereich (3, 7) einen dritten Bereich (3) und einen vergrabenen Bereich (7) mit einer Dotierungskonzentration höher als der des dritten Bereiches (3) und in Kontakt mit einer unteren Oberfläche des dritten Bereiches (3) aufweist;
einem zweiten dotierten Bereich (5) des zweiten Leitungstypes, der zur Isolation vorgesehen ist und eine Peripherie des ersten dotierten Bereiches (3, 7) auf der Hauptoberfläche umgibt;
einem ersten Lateraltransistor (10A, 10B, 10C) hoher Durchbruchsspannung mit isoliertem Gate, der in der Oberfläche des ersten dotierten Bereiches (3, 7) gebildet ist, der einen Drainbereich (13) und einen Sourcebereich (9, 11) jeweils von dem zweiten Leitungstyp aufweist, wobei ein Abstand dazwischen eingefügt ist, und der eine Durchbruchsspannung von 150 V oder mehr zwischen dem Drain- und dem Sourcebereich (13; 9, 11) aufweist;
einem ersten Diffusionsbereich (21) des ersten Leitungstypes benachbart zu dem Sourcebereich (9, 11), der an der Oberfläche des ersten dotierten Bereiches (3, 7) gebildet ist;
einem Steuerelement (30), das in der Oberfläche des ersten dotierten Bereiches (3, 7) gebildet ist und eine Schaltung bildet, die den Transistor (10A, 10B, 10C) hoher Durchbruchsspannung mit isoliertem Gate steuert;
wobei der Drainbereich (13) und der Sourcebereich (9, 11) und das Steuerelement (30) in dem dritten Bereich (3) gebildet sind; und
der vergrabene Bereich (7) nicht an einem Bereich unmittelbar unter dem Drainbereich (13) vorgesehen ist und an einem Bereich unmittelbar unter dem Sourcebereich (9, 11) und dem Steuerelement (30) vorgesehen ist.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, mit einer ersten Gateelektrodenschicht (17), die auf der Oberfläche des ersten dotierten Bereiches (3) zwischen dem Source- und dem Drainbereich (13; 9, 11) gebildet ist, wobei eine erste Gateisolierschicht (15) dazwischen vorgesehen ist.
4. Halbleitervorrichtung nach Anspruch 3, bei der der Drainbereich (13) einen hoch dotierten Bereich (13b), der in der Oberfläche des ersten dotierten Bereiches (3) gebildet ist, und einen leicht dotierten Bereich (13a), der in der Oberfläche des ersten dotierten Bereiches (3) zwischen dem hoch dotierten Bereich (13b) und der Gateelektrodenschicht (17) gebildet ist und in Kontakt mit dem hoch dotierten Bereich (13b) steht, aufweist und eine Länge des leicht dotierten Bereiches (13a) entlang der Oberfläche von seinem Ende nahe der ersten Gateelektrodenschicht (17) zu seinem Ende nahe dem hoch dotierten Bereich (13b) 50 um oder mehr beträgt.
5. Halbleitervorrichtung nach Anspruch 3 oder 4, bei der der erste Transistor (10A, 10B, 100) hoher Durchbruchsspannung mit isoliertem Gate näher zu einem Ende des ersten dotierten Bereiches (3, 7) benachbart zu dem zweiten dotierten Bereich (5) als das Steuerelement (30) vorgesehen ist und der Drainbereich (13) näher zu dem Ende des ersten dotierten Bereiches (3, 7) als der Sourcebereich (9, 11) vorgesehen ist.
6. Halbleitervorrichtung nach Anspruch 4 oder 5, bei der der erste Transistor (10B) hoher Durchbruchsspannung mit isoliertem Gate weiter einen zweiten Diffusionsbereich (19a) des ersten Leitungstypes aufweist, der in der Hauptoberfläche in dem hoch dotierten Bereich (13b) gebildet ist.
7. Halbleitervorrichtung nach einem der Ansprüche 4 bis 6, weiter mit einem zweiten Feldeffekttransistor (50A) hoher Durchbruchsspannung mit isoliertem Gate mit einem dritten Diffusionsbereich (51) des zweiten Leitungstypes, der in der Oberfläche des ersten dotierten Bereiches (3) gebildet ist, einem vierten Diffusionsbereich (53) des ersten Leitungstypes, der in der Oberfläche des dritten Diffusionsbereiches (51) gebildet ist, und einer zweiten Gateelektrodenschicht (57), die auf dem dritten Diffusionsbereich (51) gebildet ist, die zwischen dem vierten Diffusionsbereich (53) und dem ersten dotierten Bereich (3) angeordnet ist, wobei eine zweite Gateisolierschicht (55) dazwischen vorgesehen ist, worin die zweite Gateelektrodenschicht (57) elektrisch mit dem Drainbereich (13) verbunden ist, der dritte und vierte Diffusionsbereich (51, 53) elektrisch mit den Drainbereichen (13) über einen ersten Widerstand (27b) verbunden ist und der dritte und vierte Diffusionsbereich (51, 53) elektrisch mit dem zweiten dotierten Bereich (5) über einen zweiten Widerstand (27a) verbunden sind.
8. Halbleitervorrichtung nach Anspruch 7, bei der der zweite Feldeffekttransistor (50A) hoher Durchbruchsspannung näher zu dem Ende des ersten dotierten Bereiches (3, 7) als der erste Feldeffekttransistor (10A) hoher Durchbruchsspannung mit isoliertem Gate vorgesehen ist.
DE69605283T 1996-05-14 1996-08-27 Hochspannungshalbleiterbauelement mit Kontrollelement Expired - Lifetime DE69605283T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11902096 1996-05-14

Publications (2)

Publication Number Publication Date
DE69605283D1 DE69605283D1 (de) 1999-12-30
DE69605283T2 true DE69605283T2 (de) 2000-05-11

Family

ID=14751004

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69605283T Expired - Lifetime DE69605283T2 (de) 1996-05-14 1996-08-27 Hochspannungshalbleiterbauelement mit Kontrollelement

Country Status (3)

Country Link
EP (1) EP0809297B1 (de)
KR (1) KR100259726B1 (de)
DE (1) DE69605283T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10350162A1 (de) * 2003-10-28 2005-06-09 Infineon Technologies Ag Halbleiterbauteil

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211778A (en) * 1981-06-24 1982-12-25 Hitachi Ltd Mos semiconductor device
JPH01264262A (ja) * 1988-04-15 1989-10-20 Toshiba Corp Ｍｏｓ型電界効果トランジスタ
DE4041050C2 (de) * 1989-12-25 1999-01-14 Fuji Electric Co Ltd Integrierter Schaltkreis und Verfahren zur Bildung eines Halbleiterbauelements

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10350162A1 (de) * 2003-10-28 2005-06-09 Infineon Technologies Ag Halbleiterbauteil
DE10350162B4 (de) * 2003-10-28 2011-07-28 Infineon Technologies AG, 81669 Halbleiterbauteil

Also Published As

Publication number Publication date
KR970077716A (ko) 1997-12-12
EP0809297A1 (de) 1997-11-26
KR100259726B1 (ko) 2000-06-15
EP0809297B1 (de) 1999-11-24
DE69605283D1 (de) 1999-12-30

Similar Documents

Publication Publication Date Title
DE3856480T2 (de) MOS-Feldeffekt-Transistor mit Leitfähigkeitsmodulation
DE69616013T2 (de) Halbleiteranordnung vom hochspannungs-ldmos-typ
DE10212149B4 (de) Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
DE69028354T2 (de) Integrierte Vorrichtung mit komplementären LDMOS Leistungstransistoren, CMOS und vertikalen, integrierten PNP-Strukturen in Mischtechnologie, die imstande ist, relativ hohen Speisespannungen zu widerstehen
DE3821065C2 (de)
DE19704995B4 (de) Integrierte Hochspannungs-Leistungsschaltung
DE102004064209B3 (de) Halbleiterbaugruppe zum Treiben eines Schaltelements
DE69316256T2 (de) Hochspannungstruktur mit oxydisolierter Source und RESURF-Drift-Zone in Massivsilizium
DE19711729B4 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE19630740B4 (de) Bipolarer Transistor mit Kurzschlußanode und seitlich angeordneter isolierter Gate-Elektrode
DE10343509A1 (de) Halbleiteranordnung
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
DE19836979A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE4230319A1 (de) Leistungsschaltende halbleitereinrichtung mit einem si-thyristor und einem in kaskade angeschlossenen mos-feldeffekttransistor
DE102005036543B4 (de) Halbleitervorrichtung
DE19814675A1 (de) Ausgabeschaltung für einen Leistungs-IC mit hoher Durchbruchsspannung
DE102004059627B4 (de) Halbleitervorrichtung mit einem Hochpotentialinselbereich
DE4039012C2 (de) Mos-Halbleiterbauelement
DE69421119T2 (de) Thyristor mit isolierten Gate und Methode, derselben zu Betreiben
DE19517975B4 (de) CMOS-Schaltungsplättchen mit Polysilizium-Feldringstruktur
DE19534388B4 (de) IGBT-Transistorbauteil
DE112022001149T5 (de) Halbleitervorrichtung, leistungsumsetzungsvorrichtung, die sie verwendet, und herstellungsverfahren für halbleitervorrichtung
DE102018119098B4 (de) Elektronische schaltung mit einem transistorbauelement und einem pegelumsetzer
DE102020000633A1 (de) Elektronische vorrichtung mit einem halbleiterkörper oder einer isolationsstruktur in einem graben
EP1259989B1 (de) Monolithisch integriertes halbleiterbauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)