-
HINTERGRUND DER ERFINDUNG
-
1. Gebiet der Erfindung
-
Die
Erfindung betrifft das Gebiet der Datenübertragung über Spannungsversorgungsleitungen bzw.
Powerline-Kommunikation, insbesondere Transceiver, die eine derartige
Kommunikation ermöglichen.
-
2. Stand der Technik
-
Das
US-Patent Nr. 4 918 690 beschreibt ein System, das ein Abtasten,
eine bidirektionale Kommunikation und eine Steuerung ermöglicht.
Eine Kommunikation zwischen mehreren Zellen ermöglicht beispielsweise eine
Steuerung zum Schalten und dergleichen. Die vorliegende Erfindung
stellt einen Transceiver für
die Powerline-Kommunikation zur Verfügung, der mit dem in dem US-Patent
Nr. 4 918 690 beschriebenen System zusammen verwendet werden kann.
-
Ein
Hauptproblem der Powerline-Kommunikation ist Hintergrundrauschen,
das Impulsstörungen umfaßt. Dieses
Rauschen wird nicht nur von der Spannungsversorgung und dem Verteilnetz
verursacht, sondern auch von den Lasten. Dieses Rauschen ist über die
Zeit nicht konstant und variiert darüber hinaus von Ort-zu-Ort in
einem Stromverteilnetz. Eine theoretische Analyse von Impulsstörungen,
insbesondere für
verdrillte Zweidrahtleitungen, ist beschrieben in „Errors-and-Erasures
Coding to Combat Impulse Noise on Digital Subscriber Loops", IEEE Transactions
on Communications, Band 38 Nr. 8, August 1990, und zwar beginnend
mit Seite 1145.
-
Die
vorliegende Erfindung verwendet Snubbing bzw. eine Dämpfung oder
ein Austasten zum Beseitigen von Rauschimpulsen. Snubbing oder Austasten
wurde in Zusammenhang mit Funkempfängern verwendet und eine derartige
Verwendung ist in dem US-Patent
Nr. 4 124 819 beschrieben. Darüber
hinaus wurde diese Technik bei Powerline-Verbindungen verwendet,
wie es in dem US-Patent Nr. 5 210 518 beschrieben ist.
-
Die
Erfindung betrifft insbesondere das Gebiet des Snubbing oder Austasten
eines Daten enthaltenden Signals, wenn Rauschen erfaßt wird.
Eine breitbandige Eingangsfilterung wird verwendet, um zu verhindern,
daß ein
Rauschimpuls verschmiert oder gedehnt wird. Wenn derartige Impulse
verschmiert sind und zum Snubbing verwendet werden, ist die Snubbing-Zeitdauer
zu lang und Daten gehen verloren. Infolgedessen ist die in einem
Empfänger zum
Erfassen beispielsweise des Trägersignals
verwendete Schmalbandfilterung nicht zur Entwicklung des Snubbing-Signals
geeignet. Im US-Patent Nr. 5 195 098 wird die Breitbandfilterung
von analogen Filtern in zwei getrennten Bändern bereitgestellt. Dies geschieht,
um auszuschließen,
daß das
die gewünschten
Informationen enthaltende Trägersignal selbst
zu demjenigen beiträgt,
was als Hintergrundrauschen betrachtet wird. Das Hochpaßfilter 44 des
Patents '098 hat
eine Cut-Off-Frequenz, die den Träger ausschließt. Das
zweite Filter 45 wird verwendet, um ein zweites Steuersignal
bereitzustellen, wenn ein Intercom-Signal vorhanden ist.
-
Wie
klar werden wird, verwendet die vorliegende Erfindung nur einen
einzigen Kanal zur Entwicklung des Snubbing-Signals und führt dies
in digitaler Form aus. Der die Daten enthaltende Träger wird
von den zur Entwicklung der Snubbing-Steuerschaltung verwendeten
Signalen nicht entfernt.
-
ZUSAMMENFASSENDE
DARSTELLUNG DER ERFINDUNG
-
Die
vorliegende Erfindung wird in einer Kommunikatonseinrichtung zum
Kommunizieren von Informationspaketen über eine Stromverteilleitung
verwendet, wobei die Informationen von einem Trägersignal transportiert werden,
das eine Frequenz aufweist, die wesentlich höher als die Grundfrequenz ist, die
zur Spannungsversorgung verwendet wird. Nachdem die Stromverteilfrequenzen
herausgefiltert wurden, wird das Signal von der Spannungsversorgungsleitung
bzw. Powerline von einem Analog-Digital-Umsetzer
abgetastet, um für
die Abtastwerte repräsentative
Digitalsignale bereitzustellen. Das Abtasten geschieht mit einer
Frequenz, die höher
ist als die Trägerfrequenz.
Eine erste Schaltung bestimmt den niederfrequenten Offset für die Digitalsignale. Dieser
Offset wird in einem Subtrahierer entfernt. Eine zweite Schaltung
bestimmt einen mittleren Signalpegel für das Digitalsignal; dieser
mittlere Signalpegel wird mit dem momentanen Pegel des Digitalsignals
verglichen, um ein Steuersignal bereitzustellen, wenn der momentane
Signalpegel den mittleren Signalpegel um einen vorgegebenen Betrag überschreitet.
Eine Austastschaltung schaltet das Digitalsignal dann unter der
Steuerung des Steuersignals aus. Andere Aspekte der vorliegenden
Erfindung umfassen, daß es
dem mittleren Signalpegel ermöglicht wird,
schneller anzusteigen, als er abfällt, das Einfrieren des mittleren
Signalpegels, um zu verhindern, daß Rauschimpulse den mittleren
Pegel anheben, und das allmähliche
Einschalten des Digitalsignals nach dem Snubbing.
-
Die
Powerline-Kommunikationseinrichtung, in der die verbesserte Austastschaltung
verwendet wird, umfaßt
eine automatische Verstärkungsregelungs(AVR
bzw. AGC)-Schaltung. Wie man sehen wird, wird diese Verstärkungsregelungsschaltung
in Verbindung mit der verbesserten Austastschaltung verwendet. Wie
beschrieben werden wird, werden Verstärkungsänderungen gesteuert, um Datenwiedergewinnungsfehler
zu vermeiden, welche dadurch verursacht werden könnten, daß als Antwort auf Rauschen
zu oft geschaltet wird oder daß zu
langsam geantwortet wird, wenn eine Nachricht geringer Amplitude
auf eine Nachricht mit wesentlich höherer Amplitude folgt.
-
Somit
stellt die vorliegende Erfindung einen Algorithmus zum Schalten
der Verstärkung
bereit, der Fehler aufgrund von Verstärkungsänderungen reduziert und die
Anzahl der Pakete reduziert, die auf rund eines falschen Zustands
der AVR verfehlt werden.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
1 zeigt
ein Blockschaltbild eines Teils einer Powerline-Kommunikationseinrichtung,
die ein digitales Hochpaßfilter,
eine Austaststeuerung, eine Schaltung mit Snubber, einen Austaster
mit weichem Einschalten und eine Schaltung zur automatischen Verstärkungsregelung
umfaßt,
die mit der vorliegenden Erfindung verwendet wird.
-
2 zeigt
ein detailliertes Blockschaltbild, das das digitale Hochpaßfilter
gemäß 1 darstellt.
-
3 zeigt
ein detailliertes Blockschaltbild, das die Austaststeuerschaltung
mit Snubber gemäß 1 darstellt.
-
4 zeigt
ein detaillierts Blockschaltbild der Schaltung zum Austasten mit
weichem Einschalten gemäß 1.
-
5 zeigt
ein Blockschaltbild der AVR-Steuerlogik.
-
6 zeigt
ein Zustandsdiagramm, das die logischen Zustände der AVR-Steuerlogik gemäß 5 veranschaulicht.
-
7 veranschaulicht
die Signalformen, die zur Beschreibung des digitalen Hochpaßfilters
gemäß 2 verwendet
werden.
-
8 veranschaulicht
die Signalformen, die zur Beschreibung der Funktionsweise der AVR-Schaltung
verwendet werden.
-
9 veranschaulicht
Signalformen, die zur Beschreibung der Funktionsweise des Austasters
mit weichem Einschalten verwendet werden.
-
10 zeigt
einen Graphen, der die dem Gleichstrom-Schätzwert
zugeordnete Quantisierungsrauschverteilung veranschaulicht.
-
DETAILLIERTE
BESCHREIBUNG DER VORLIEGENDEN ERFINDUNG
-
Es
wird eine Powerline-Kommunikations(PLC-power line communications)-Einrichtung beschrieben,
welche eine Kommunikation über Spannungsversorgungsleitungen
bzw. Powerlines zwischen Zellen oder anderen Einrichtungen ermöglicht.
Die Einrichtung kann entweder mit diskreten Komponenten realisiert
werden oder als auf einem einzigen Substrat gebildeter integrierter
Schaltkreis, wobei die bekannte CMOS(Komplementärer Metall-Oxid-Halbleiter)-Technologie
oder andere Halbleiterverarbeitungstechnologien eingesetzt werden.
-
In
der folgenden Beschreibung sind zahlreiche spezielle Details, beispielsweise
bestimmte Frequenzen, angegeben. Diese Details werden geliefert, um
jemandem zu ermöglichen,
die vorliegende Erfindung vollständig
zu würdigen
und zu verstehen. Für den
Fachmann wird es jedoch klar sein, daß die vorliegende Erfindung
ohne diese speziellen Details ausgeführt werden kann. In anderen
Fällen
sind bekannte Schaltungen in Form eines Blockschaltbilds dargestellt,
um die vorliegende Erfindung nicht mit unnötigen Einzelheiten zu belasten.
-
Die
derzeit bevorzugte Ausführungsform
des PLC-Transceivers, in welchem die vorliegende Erfindung verwendet
wird, ist als integrierte Schaltung realisiert, wobei eine binäre Phasenverschiebung
digitale Informationen mit einer Rate von 5,4 kbits pro Sekunde
auf einem Träger
von ungefähr
131,6 kHz codiert. Nach einer Anfangsfilterung und Verstärkungssteuerung
wird das Signal für
den Empfänger mit
einer Rate von 10 MHz abgetastet und in eine digitale Sequenz umgewandelt.
Infolgedessen betrifft ein großer
Teil der folgenden Erörterung
die digitale Verarbeitung dieser Abtastwerte in dem Empfänger und
deren Snubbing oder Austastung in dem digitalen Bereich. Andere
Aspekte des PLC-„Chips", der die vorliegende
Erfindung umfaßt,
sind beschrieben in „Method
and Apparatus for Robust Communications Based upon Angular Module" Aktenzeichen Nr. 224
820, eingereicht am 8. April 1994; „Apparatus and Method for
Detecting a Signal in a Communications Systems" Aktenzeichen Nr. 224 903, eingereicht am
8. April 1994; und "Sigma-Delta
Converter Having a Digital Logic Gate Core" Aktenzeichen Nr. 205 704, eingereicht
am 3. März
1994. Alle obigen Anmeldungen sind übertragen auf den Anmelder
der vorliegenden Anmeldung.
-
ÜBERBLICK ÜBER DIE
VORLIEGENDE ERFINDUNG
-
Die
vorliegende Erfindung wird in einem Powerline-Kommunikations(PLC)-Empfänger verwendet,
der Teil eines PLC-Transceivers ist. Es wird nun auf 1 Bezug
genommen. Die Powerline bzw. Spannungsversorgungsleitung ist mit
dem Eingang des Verstärkers 14 gekoppelt,
um die Informationen tragenden Signale von der Spannungsversorgungsleitung
zu empfangen. Eine nicht dargestellte Filterung kann verwendet werden,
um Frequenzen herauszufiltern, die deutlich oberhalb oder unterhalb
der Trägerfrequenz
liegen. Bei dem derzeit bevorzugten Ausführungsbeispiel liefert der
Verstärker 14 entweder
eine einfache Verstärkung
oder eine Verstärkung von
18 dB, und zwar abhängig
vom zustand des AGCON-Signals. Dieses Signal wird von der Schaltung zur
automatischen Verstärkungsregelung
bzw. AVR-Schaltung 25 gemäß 1 erzeugt
(die detailliert in 5 gezeigt ist). Das Ausgangssignal
des Verstärkers 14 wird
abgetastet und von dem Analog-Digital-Umsetzer 15 in eine
digitale Sequenz umgewandelt. Dieser Umsetzer bzw. Wandler ist detailliert
in einer der ebenfalls anhängigen
oben erwähnten
Anmerkungen beschrieben. Das Ausgangssignal des Wandlers 15 ist
mit einem nicht rekursiven Filter bzw. FIR-Filter 16 gekoppelt,
um die höheren
Frequenzen aus dem Sigma-Delta-Wandler herauszufiltern, der für die Analog-Digital-Wandlung
verwendet wird. Die digitalen 8-Bit-Signale (im Zweierkomplementformat)
von diesem Filter sind mit einem IIR-Hochpaßfilter bzw. rekursiven Hochpaßfilter 17 gekoppelt.
Dieses Filter ist detailliert in 2 dargestellt.
Jeder Gleichstrom-Offset insbesondere in Verbindung mit dem Analog-Digital-Umsetzer 15 wird
in diesem Filter von den Digitalsignalen subtrahiert. Das Subtrahieren
dieses Offsets ist wichtig, da es den dynamischen Bereich des berechneten
mittleren Signalpegels erhöht,
der in der Austaststeuerschaltung zum Erfassen von Rauschimpulsen
verwendet wird.
-
Das
Ausgangssignal des Filters 17 ist mit zwei Multipliziererschaltungen 19 und 20 gekoppelt und
wird mit Ein-Bitbegrenzten Cosinus- bzw. Sinus-Kurven bei der Trägerfrequenz
multipliziert. Dies liefert die I- und Q(gleichphasigen und Quadraturphasen)-Signale,
die zum Wiedergewinnen der auf dem Träger codierten Informationen
verwendet werden. Die Dezimator-Schaltungen 22 und 23 dividieren
die Abtastrate des digitalen Eingangssignals durch 57,
während
sie dessen Auflösung
erhöhen. Die
Ausgangssignale der Dezimator-Schaltungen 22 und 23 werden
in die Austaststeuerschaltung 24 und in die Schal tung 27 zum
Austasten mit weichem Einschalten eingekoppelt. Die Schaltung 24,
welche detailliert in 3 dargestellt ist, kombiniert
die digitalen Informationen auf den I- und Q-Kanälen
und bestimmt einen mittleren Signalpegel für diese Signale. Dieser mittlere
Pegel wird mit dem momentanen Signalpegel der kombinierten I- und
Q-Signale verglichen, und wenn der momentane Pegel den mittleren Pegel
um einen vorgegebenen Betrag überschreitet, wird
ein Steuersignal (SNGT „Snubber
greater-than" bzw. „Snubber
größer als") angelegt. Dieses
Steuersignal wird mit der Schaltung 27 gekoppelt. Zu weiteren
Eingangs- und Ausgangssignalen der Austaststeuerschaltung 24 gehören das
Träger-Erfassung-Aus-Signal
(carrier detect off signal), das anzeigt, daß der Transceiver derzeit sendet
(TODOFF), das automatische Verstärkungsregelungsänderungs-Signal (automatic
gain control change signal – AGCCHG)
und das mittlere Snubb-Signal (snub average signal – SNAVG).
Das mittlere Signal wird konstant gehalten, das heißt eingefroren,
und zwar unter der Steuerung des FREEZEAVG-Signals, das unter bestimmten
Bedingungen von der Austasterschaltung 27 geliefert wird,
wie beschrieben wird.
-
Im
Stand der Technik werden die Begriffe Snubbing oder Austasten oft
untereinander austauschbar verwendet. In dem derzeit bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung wird Snubbing bzw. Austasten zweimal
eingesetzt, einmal im Hauptsignalpfad und das zweite Mal in der
zur Bereitstellung des mittleren Signalpegels verwendeten Schaltung.
Um Verwechslungen zu vermeiden, wird der Begriff „Austasten" verwendet, wenn
die Rausch/Impuls-Unterdrückung
beschrieben wird, die im Hauptsignalpfad auftritt (Schaltung 27 zum
Austasten mit weichem Einschalten) und der Begriff „Snubbing" wird verwendet,
wenn die Rausch/Impuls-Unterdrückung
beschrieben wird, die in der Austaststeuerschaltung 24 mit
Snubber stattfindet. Man beachte jedoch, daß das Austaststeuersignal als SNGT
(snub greater-than bzw. Snub größer als)
bezeichnet wird.
-
Die
AVR-Schaltung 25, die in 5 dargestellt
ist, liefert das AGCCHG-Signal und das AGCON-Signal an die Schaltung 24.
Sie verwendet das SNAVG-Signal von Schaltung 24.
-
IRR-HOCHPASSFILTER
-
Zur
Maximierung der Austastempfindlichkeit ist es erforderlich, jeden
Gleichstrom-Offset aus dem Eingangssignal zu entfernen, da eine
Gleichstromkomponente den gemessenen mittleren Signalpegel fälschlicherweise
erhöhen
würde,
der verwendet wird, um zu bestimmen, wann ein Austasten stattfinden
sollte. Für
die Empfängerarchitektur
gemäß 1 führt jeder
Rest-Gleichstrom-Offset an den Eingängen der Multiplizierer 19 und 20 zu
Trägerfrequenz-Energie
an den Multipliziererausgängen.
Eine nachfolgende Messung des mittleren Signalpegels würde daher
sowohl den Pegel des gewünschten empfangenen
Signals als auch den Pegel des intern erzeugten Signals umfassen,
der auf den Gleichstrom-Offset des Empfängers zurückzuführen ist. Das Entfernen des
Gleichstrom-Offsets ist für
das Erfassen von Rauschimpulsen besonders wichtig, deren Amplitude
klein im Vergleich zur Größe des Offsets
ist (jedoch groß genug,
um Datenfehler zu verursachen). Daher verbessert das Entfernen der
Gleichstromkomponente den dynamischen Bereich der Rauschimpulserfassung.
Im wesentlichen ermöglicht die
Schaltung gemäß 2 eine
digitale Wechselstromkopplung.
-
Vor
der Durchsicht von 2 ist es hilfreich, die allgemeine
Funktionsweise der Schaltung gemäß 2 zu
verstehen, die in 7 dargestellt ist. Das Eingangssignal
des Filters ist auf Leitung 49 aus Erläuterungsgründen in analoger Form dargestellt,
anstatt der tatsächlich
verwendeten digitalen Signale. Es ist ersichtlich, daß die Signalform
während
einer ersten Zeitdauer 50 stärker positiv als negativ ist.
Der Signalmittelwert ist dargestellt durch die gestrichelte Linie 51,
die oberhalb der Linie 49 verläuft. Die Schaltung gemäß 2 erfaßt, daß während der
Zeitdauer 50 die Abtastwerte zu positiv sind und subtrahiert
einen größeren Offset
beginnend mit dem Zeitpunkt 52. Dieser größere Offset
ist durch den Anstieg 54 in der Signalform 53 gezeigt.
Wie nach dem Zeitpunkt 52 zu sehen ist, ist die Ausgangssignalform
weder zu positiv noch zu negativ, und aus diesem Grund bleibt der
Offset unverändert.
-
Während der
Zeitdauer 55 ist die Signalform in die negative Richtung
gedriftet; ihr Mittelwert ist durch die gestrichelte Linie 57 dargestellt.
Nach dem Zeitpunkt 60 wird der Offset verringert, wie durch
die Verringerung 61 dargestellt ist, und wie nach dem Zeitpunkt 60 dargestellt
ist, ist die Ausgangssignalform weder zu positiv noch zu negativ.
-
Wie
zu erkennen ist, erfolgt die Bestimmung, ob die Signalform zu negativ
oder zu positiv ist, im wesentlichen durch Integration des Vorzeichenbits jedes
digitalen Abtastwerts über
eine vorgegebene Zeitdauer. Auf der Basis der Ergebnisse dieser
Integration wird der Schätzwert
des zu subtrahierenden Offsets entweder erhöht oder verringert.
-
Es
wird nun auf 2 Bezug genommen. Der Eingang
des IRR-Hochpaßfilters,
Leitung 43, ist mit einem Eingangsanschluß des Summierers 30 gekoppelt.
Der Summierer 30 empfängt
als zweites Eingangssignal das Ausgangssignal des Multiplizierers 46,
welcher sein Eingangssignal mit minus 1 multipliziert. Somit empfängt der
Summierer 30 die Eingangsabtastwerte (in Zweierkomplementform)
und subtrahiert von den Abtastwerten einen Schätzwert des Offsets, der von
der mit dem Multiplizierer 46 gekoppelten Schaltung bestimmt
wird. Der Ausgang des Summierers 30 ist mit einem Überlauf-Handler 31 gekoppelt,
der verhindert, daß ein
Wrap-Around von Daten stattfindet. Der Ausgang des Hochpaßfilters
ist als Leitung 44 dargestellt. Das höchstwertige Bit (das Vorzeichenbit)
ist über
die Leitung 33 mit dem UND-Gatter 39 gekoppelt.
-
Ein
6-Bit-Aufwärtszähler 34 zählt mit
der Abtastrate von 10 MHz. Dieser Zähler wird von dem Signal an
dem Zählfreigabe
(CNTEN – count
enable)-Anschluß freigegeben.
Wenn CNTEN hoch ist, zählt
der Zähler
aufwärts;
wenn das Signal niedrig ist, zählt
der Zähler
nicht. Das höchstwertige
(Vorzeichen-)Bit des Ausgangssignals des Hochpaßfilters ist mit dem CNTEN-Anschluß über das
Gatter 39 gekoppelt. Bei der derzeitigen Implementie rung
zeigt ein hohes Signal auf der Leitung 33 an, daß das Digitalsignal
auf der Leitung 44 negativ ist. Der Zähler 34 wird zu Beginn
entweder mit einer dezimalen Null oder einer dezimalen 1 geladen.
Wenn das Ausgangssignal des Gatters 37 hoch ist, wird in
den Zähler
Null geladen. Wenn das Ausgangssignal des Gatters 38 hoch
ist, wird eine dezimale Eins (000001) in den Zähler geladen. Der Zähler wird
alle 76 Zyklen des 10 MHz-Taktes einmal geladen, wie die Signalform
in der Blase 45 zeigt. Die Signalform ist mit einem Anschluß der Gatter 37 und 38 gekoppelt.
Der andere Anschluß des
Gatters 38 empfängt
das Signal auf der Leitung 33, während der andere Anschluß des Gatters 37 das
Komplement dieses Signals empfängt.
Alle 76 Zyklen des 10 MHz-Taktes, wenn ein Impuls an beide
Gatter 37 und 38 angelegt wird, wird eine dezimale
Eins in den Zähler
geladen, wenn das Signal auf der Leitung 33 hoch ist; wenn
dagegen das Signal auf der Leitung 33 niedrig ist, wird
eine dezimale Null in den Zähler
geladen, da das Ausgangssignal des Gatters 37 hoch ist.
-
Der
Zähler 34 zählt immer
dann mit der 10 MHz-Rate aufwärts,
wenn es ein hohes Ausgangssignal vom Gatter 39 gibt. wenn
die von den Abtastwerten repräsentierte
Signalform stärker
negativ als positiv ist, wird der Zähler wenigstens 39 Zählwerte
zählen
(die Hälfte
von 76 + 1). Wenn ein Zählwert
von 39 erreicht wird, liefert ein Ausgangssignal des Zählers (am
Anschluß als „= 39" gezeigt) ein Signal
an den invertierenden Anschluß des
Gatters 39, wodurch ein Weiterzählen gesperrt wird. Der Zähler beendet
das Zählen,
bis er von dem in der Blase 45 gezeigten Signal erneut
rückgesetzt
wird. Wenn der Zählwert
nur einen Zählwert
von 37 oder weniger erreicht, ist dies ein Hinweis, daß die von
den letzten 76 Abtastwerten dargestellte Signalform stärker positiv
als negativ ist. In diesem Fall existiert ein hoher Signalpegel
am Anschluß,
der als „≤ 37" dargestellt ist.
-
Die „zu positiven" oder „zu negativen" Signale werden vom
Zähler 35 verwendet,
um den Zählwert
im 5-Bit-Zähler 35 zu
erhöhen
oder zu verringern. Der Zählwert
im Zähler 35 repräsentiert
den geschätzten
Gleichstrom-Offset. Der Zählwert
in dem Zähler 35 wird
höchstens
alle 76 Zyklen des 10 MHz-Taktes erhöht oder verringert, da dieses
Zeitsignal an einen der Anschlüsse
der Gatter 40 und 41 angelegt wird. Der andere
Anschluß des
Gatters 40 empfängt
das „zu
negative" Signal
während
der andere Anschluß des
Gatters 41 das „zu
positive" Signal
empfängt.
Wenn der Zählwert
in dem Zähler 34 gleich 38 ist,
wird der Zählwert
in dem Zähler 35 nicht geändert.
-
Die
Schaltung gemäß 2 integriert
das höchstwertige
Bit effektiv in die Zweierkomplementform der digitalen Abtastwerte,
die die Daten tragende Signalform repräsentieren. Der Zähler 34 zählt für negative
Abtastwerte aufwärts
(alle 76 Zyklen des 10 MHz-Taktes). Wenn das Ergebnis dieses Zählens anzeigt,
daß die
Signalform zu negativ ist, wird der Zähler 35 dekrementiert,
oder wenn das Signal als zu positiv befunden wird, wird der Zähler 35 inkrementiert. wenn
die Signalform weder zu positiv noch zu negativ ist (wobei der Zählwert in
dem Zähler 34 gleich 38 ist) bleibt
der Zählwert
im Zähler 35 der
gleiche. Der Zähler 35 enthält eine
Logik, welche veranlaßt,
daß dieser
seinen höchsten
Zählwert
behält,
wenn er seinen höchsten
Zählwert
erreicht hat, selbst wenn ein zusätzliches Inkrementierungssignal
angelegt wird. Zusätzlich
enthält
der Zähler 35 eine
Logik, die verhindert, daß er
seinen Zählwert
verändert,
wenn er seinen niedrigsten Zählwert
erreicht, selbst wenn ein zusätzliches
Signal empfangen wird, das anzeigt, daß der Zähler dekrementieren soll.
-
Bei
dem derzeit bevorzugten Ausführungsbeispiel
empfängt
das IIR-Hochpaßfilter
8-Bit-Abtastwerte und der Gleichstrom-Offset-Schätzwert (von der Größenordnung
bis zu 5 Bits) wird wie oben erörtert,
von den 8 Bits subtrahiert. Die Aktualisierungsrate für den Gleichstrom-Offset
ist gleich der Trägerrate.
Diese führt
zu einer Null in dem Quantisierungsrauschspektrum des subtrahierten
Gleichstrom-Schätzwerts,
wie in 10 dargestellt ist. Dieses Merkmal
ist wichtig, um den dynamischen Bereich des wiedergewonnenen Signals
nicht zu verschlechtern.
-
Das
beschriebene IIR-Hochpaßfilter
wird mit weniger Gattern realisiert, als für ein herkömmlicheres IIR-Filter benö tigt werden.
Wenn die Integration in einer Rückkoppelungsschleife
stattfindet, ist die Wortbreite üblicherweise
recht groß,
wodurch eine umfangreiche Logik zur Signalberechnung, Skalierung
und Speicherung benötigt
wird. Bei dem erfundenen IIR-Filter wird nur das Vorzeichen mit
integriert und Schätzwerte
werden verwendet, um den Offset nur zu inkrementieren oder zu dekrementieren.
-
AUSTASTSTEUERSCHALTUNG
MIT SNUBBER
-
In 3 ist
die Austaststeuerschaltung mit Snubber, in 1 als Schaltung 24 gezeigt,
detaillierter gezeigt. Ganz allgemein bestimmt diese Schaltung den
mittleren Signalpegel (SNAVG – average
signal level) der von der digitalen Sequenz dargestellten Signalform
und vergleicht diesen mittleren Pegel mit dem momentanen Wert. Dieser
mittlere Pegel wird von der innerhalb der gestrichtelten Linie 62 gezeigten
Schaltung bestimmt. Dieser mittlere Pegel wird auf dem SNAVG-Bus 82 an
den Multiplizierer 64 übertragen,
und nachdem er von dem Multiplizierer 64 mit vier multipliziert
wurde, wird das Ausgangssignal mit dem momentanen wert verglichen,
der an den positiven Anschluß des
Komparators 63 auf den Leitungen 73 übertragen
wird. wenn der momentane Wert wenigstens vier Mal so groß wie der
mittlere Pegel ist, legt der Komparator 63 daher das SNGT-Signal
an die Austastschaltung 27 gemäß 1 an.
-
Die
Austaststeuerschaltung gemäß 3 kombiniert
die Signale auf den I- und Q-Kanälen,
um sowohl den momentanen Signalwert als auch den mittleren Pegel
zu bestimmen. Die 12 Bits am Ausgang des Dezimators 22 in 1 werden
auf 11 Bits trunkiert und an die Schaltung 65 in 3 angelegt. In ähnlicher
Weise werden die 12 Bits am Ausgang des Dezimators 23 in 1 auf
11 Bits trunkiert und an die Schaltung 66 in 3 angelegt.
Die Schaltungen 65 und 66 bestimmen den Absolutwert
ihrer entsprechenden trunkierten Eingangssignale und liefern jeweils
ein 10-Bit-Ausangssignal an den Summierer 67. Diese Signale
werden in dem Summierer 67 summiert. Im wesentlichen approximieren
die Schaltungen 65, 66 und 67 das quadratische
Mittel (RMS – root-means-squared)
der Summe der Signale in den I- und Q-Kanälen.
-
Das
11-Bit-Summensignal vom Summierer 67 ist mit einem Eingangsanschluß (D0) des
Multiplexers 69 und mit dem Eingangsanschluß einer „+8"-Schaltung 68 gekoppelt.
Diese Schaltung verschiebt bei dem derzeit bevorzugten Ausführungsbeispiel
die Daten einfach drei Bits nach rechts. Das Ausgangssignal der
+8-Schaltung ist mit D1-Anschluß des
Multiplexers 69 gekoppelt. Der Multiplexer 69 wird
von dem AVR-ein-Signal (AGCON) gesteuert. Wenn das AGCON-Signal
hoch ist, liefert der Verstärker 14 gemäß 1 eine
Verstärkung
von 18 dB. Wenn dies stattfindet, wählt der Multiplexer 69 den
+8-Ausgang vom Dividierer 68 und koppelt ihn mit dem Register 70 sowie
mit dem Komparator 63. Wenn das AGCON-Signal niedrig ist
(einfache Verstärkung
im Verstärker 14)
wird das Signal an dem D0-Anschluß des Multiplexers 69 ausgewählt und
mit dem Register 70 und dem Komparator 63 gekoppelt. Das
Ausgangssignal des Multiplexers 69 wird um einen Taktzählwert des
175 kHz-Taktes (10 MHz dividiert durch 57) im Register 70 verzögert.
-
In
dem Abschnitt der PLC-Einrichtung, welche 3 umfaßt (nach
den Dezimatoren 22 und 23) existieren Abtastwerte
mit einer Rate von 175 kHz oder 32 mal der 5,48 k Symbolrate. Somit
operiert die Schaltung gemäß 3 einschließlich des
Registers 70 mit einer 175 kHz-Rate.
-
Es
wird nun auf die Schaltung innerhalb der gestrichelten Linie 62 Bezug
genommen. Das Register 85 speichert den mittleren Signalpegel
als 18-Bit-Wort. Dieses 18-Bit-Wort wird über den Bus 82 an
den Summierer 81 und den Dividierer 77 übertragen
und die 11 höchstwertigen
Bits dieses Wortes werden mit dem Komparator 80 gekoppelt.
Im Komparator 80 wird der mittlere Pegel mit dem momentanen
Pegel (Ausgangssignal des Registers 70) verglichen. Wenn
der momentane Pegel höher
ist, veranlaßt
das hohe Abtastwertsignal (HISMPL – high sample signal) den Multiplexer 74 den
Anschluß D1 auszuwählen. Wenn
der mittlere Pegel größer als
der momentane Pegel ist, wird dagegen der D0-Anschluß ausgewählt. Der
Ausgang des Multiplexers 74 ist mit dem Summierer 81 gekoppelt.
-
Die
11 Bits vom Register 70 werden vom Dividierer 72 durch
32 dividiert, bevor sie in den D1-Anschluß des Multiplexers 74 eingekoppelt
werden. Die 18 Bits vom Register 85 werden vom Dividierer 77 durch
128 dividiert und dann vom Multiplizierer 78 mit –1 multipliziert,
bevor sie in den D0-Anschluß des Multiplexers 74 eingekoppelt
werden. Wenn der mittlere Wert im Vergleich zum momentanen Wert
(HISMPL = 1) für
niedrig befunden wird, wird 1/32 des momentanen Werts zum Inhalt
des Registers 85 über den
Summierer 81 und Multiplexer 84 addiert (außer wenn
der D1-Anschluß des
Multiplexers 84 ausgewählt
ist, wie später
beschrieben wird). Wenn der Mittelwert höher ist, wird der Mittelwert
durch 128 dividiert und in dem Summierer 81 von dem Inhalt
des Registers 85 subtrahiert, und der neue niedrigere Wert
wird über
den Multiplexer 84 an das Register 85 zurückgegeben.
-
Man
beachte, daß der
mittlere Pegel mit einer Rate von 1/32 des momentanen Werts für jeden Zyklus
des 175 kHz-Taktes ansteigen darf, so daß ein linearer Anstieg des
mittleren Pegels für
ein konstantes Eingangssignal ermöglicht wird. Dagegen beträgt der Abfall
des mittleren Pegels 1/128 des aktuellen mittleren Pegels für jeden
Zyklus des 175 kHz-Taktes, wobei dies für einen exponentiellen Abfall
sorgt. Der exponentielle Abfall ist langsamer als der zulässige lineare
Anstieg des mittleren Pegels. Die lineare Anstiegsrate ist hoch
genug, um ein Austasten der digitalen Abtastwerte zu Beginn von
schwachen Paketen zu verhindern, jedoch nicht zu hoch, um den mittleren
Rauschpegel bei Rausch-Bursts aufzubauen. Der langsamere Abfall
wurde unter Berücksichtigung der
folgenden konkurrierenden Faktoren ausgewählt. Ein schneller Abfall ist
vorteilhaft, wenn ein Paket mit einem geringen mittleren Signalpegel
nach einem Paket mit einem hohen Signalpegel empfangen wird, da
das Snubbing dann für
das Paket mit dem niedrigeren Pegel wirksam ist. Allerdings führt ein
zu schneller Abfall zu einem Snubbing von Tönen, die die Datenwiederherstellung
nicht wesentlich beeinflussen und verursacht ein unnötiges Austasten
von Daten. Die Abfallrate von 1/128 ist eine gute Wahl bei Berücksichtigung
dieser verschiedenen Faktoren.
-
Wenn
ein Austastereignis auftritt, tastet die Austastschaltung 27 das
Signal auf den Leitungen 90 und 91 aus. Wenn dies
auftritt, wird der mittlere Signalpegel in dem Register 85 konstant
gehalten (eingefroren). Tatsächlich
wird der Rauschimpuls, der das Austasten verursachte von dem Mittelwert
ausgeschlossen, wodurch verhindert wird, daß er den Mittelwert aufbaut.
Die Dauer dieses Einfrierens des Mittelwerts wird später erörtert. Das
Einfrieren des Wertes im Register 85 wird von dem Signal
FREEZEAVG auf der Leitung 87 gesteuert, welches den Multiplexer 84 (über das
ODER-Gatter 88) von der Auswahl des D0-Anschlusses auf
die Auswahl des D1-Anschlusses umschaltet. Wenn der D1-Anschluß ausgewählt ist,
wird der Inhalt des Registers 85 einfach über den
D1-Anschluß des
Multiplexers 84 an das Register 85 zurückgegeben.
Dieses Einfrieren tritt ebenfalls auf, wenn AGC entweder von niedrig-zu-hoch
oder von hoch-zu-niedrig wechselt (AGCCHG-Signal ist angelegt) oder
wenn der Transceiver selbst sendet (TODOFF-Signal ist angelegt). Wenn
der wert von SNAVG im Register 85 beim Senden des Transceivers
nicht eingefroren wäre,
dann würde
der Transceiver seine eigene Sendung bei voller Stärke erfassen,
wobei dies dazu führen
würde, daß der SNAVG-Wert
auf den maximalen Wert ansteigen würde. Daher wird SNAVG unter
dieser Bedingung eingefroren, um ein genaues Maß von extern erzeugten Signalen
aufrechtzuerhalten. Nun wird der Zweck der vom Register 70 am
Ausgang des Multiplexers 69 eingebrachten zusätzlichen
Taktverzögerung
erläutert.
Die Dezimatoren 22 und 23 erledigen eine Abtastratenreduktion,
indem sie jeweils 57 aufeinanderfolgende 10 MHz Eingangs-Abtastwerte summieren,
um einen einzigen Ausgangs-Abtastwert mit höherer Auflösung zu erzeugen. Wenn Energie von
einem eingehenden Rauschimpuls die Grenze zwischen zwei Ausgangs-Abtastwerten
des Dezimators überspannt,
ist es möglich,
daß in
dem ersten Abtastwert genug Impulsenergie sein könnte, um SNAVG zu stören – jedoch
nicht genug Energie, um den Zustand FREEZEAVG zu aktivieren. Daher
ist es wün schenswert,
diesen Abtastwert von der Beeinflussung von SNAVG auszuschließen. Die
zusätzliche
Zyklusverzögerung
ermöglicht
SNGT, FREEZEAVG rechtzeitig zu aktivieren, um diesen ersten gestörten Abtastwert
auszuschließen.
-
AUSTASTER
MIT WEICHEM EINSCHALTEN
-
Die
Austastschaltung gemäß 1 zusammen
mit ihrer Schaltung zum weichen Einschalten ist in 4 detailliert
dargestellt. Die Schaltung empfängt
das Signal „Snubbing
größer als" (SNGT) vom Komparator 63 gemäß 3.
Dieses Signal wird in einem Anschluß des UND-Gatters 93,
die Setze-Anschlüsse des
Flip-Flops 101 und 102, das ODER-Gatter 103 und
den Rücksetz-Anschluß des Zählers 99 eingekoppelt.
Nachdem dieses Signal durch das Gatter 93 geleitet wurde,
wird es ferner in den Anschluß Lade-einmal
des Zählers 96,
das ODER-Gatter 95 und den Setze-Anschluß des Flip-Flops 94 eingekoppelt.
-
Der
Zähler 96 ist
ein 3-Bit-Abwärtszähler (TIMCNT),
welcher die Dauer des zuvor im Zusammenhang mit dem Multiplexer 84 von 3 erörterten
Signals FREEZEAVG bestimmt. Nachdem der Zähler mit einem Zählwert von
6 geladen wurde, beginnt er mit der 175 kHz Rate (32X-Takt) abwärts zu zählen. Nachdem
dieser Zähler
geladen wurde, kann er nicht neu geladen werden, bevor er sein Abwärtszählen bis
auf Eins beendet hat. (Dies gilt nicht für den anderen Zähler von 4).
Wenn der Zähler
den Zählwert
von Eins erreicht, legt er ein Signal an den Rücksetz-Anschluß des Flip-Flops 94 an
und an den Lade-Anschluß des Zählers 98.
Es wird für
einen Moment das Gatter 93 ignoriert. Wenn das Signal SNGT empfangen
wird, führt
es sofort dazu, daß FREEZEAVG
aufgrund des ODER-Gatters 95 auf hoch geht. Nachdem die
nächste
ansteigende Flanke des 32X-Taktes an das Flip-Flop 94 angelegt
wurde, geht der Q-Anschluß des
Flip-Flops 94 hoch, wobei FREEZEAVG hoch bleibt, obwohl
zu dieser Zeit SNGT niedrig sein kann. FREEZEAVG bleibt für die nächsten sechs
Taktzyklen des 32X-Taktes hoch, d. h. bis der 3-Bit-Abwärtszähler 96 einen
Zählwert
von 1 erreicht hat, wobei dies ein Rücksetzen des Flip-Flops 94 verursacht.
Folglich ist FREEZEAVG für
insgesamt 7 Zyklen des 32X-Taktes hoch.
-
Der
4-Bit-Abwärtszähler 98 wird
zu der gleichen Zeit geladen, zu der Flip-Flop 94 zurückgesetzt wird
(d. h. wenn FREEZEAVG niedrig wird). Der Zähler 98 startet bei
einem Zählwert
von 12 und zählt dann
abwärts
bis 0. Jedes Mal, wenn der Zählwert
im Zähler 98 nicht
0 ist, wird ein hohes Signal an den invertierenden Anschluß des UND-Gatters 93 angelegt,
wodurch der Ausgang des Gatters 93 auf niedrig gezwungen
wird. Ansonsten leitet das Gatter 93 das SNGT-Signal weiter.
Der Zähler 98 steuert
die Zählsperrzeit
(HOCNT-hold off count time), die verwendet wird, um zu verhindern,
daß FREEZEAVG 12 Zyklen des
32X-Taktes lang nach den sieben Taktzyklen in Verbindung mit dem
Zähler 96 erneut
aktiviert wird. Während
der Zähler 98 von
12 dekrementiert, ist das Hold-off- bzw. Sperrsignal 12 Taktzyklen
des 32X-Taktes lang aktiv. Wie beschrieben wird und detaillierter
in 9 dargestellt ist, wird das Hold-Off-Signal verwendet,
um sicherzustellen, daß der
mittlere Snub-Signalpegel nicht kontinuierlich eingefroren ist, d.
h. daran gehindert einen Anstieg im Signalpegel zu verfolgen. Tatsächlich verhindert
das Hold-Off-Signal ein Latch-Up, welches ansonsten bei einem schrittweisen
Anstieg der empfangenen Energie auftreten könnte.
-
Der
untere Teil von 4 zeigt den Austaster selbst.
In 4 sind die Einzelheiten von nur einem der beiden
Kanäle
dargestellt. Es gibt zwei Schalter 100, Dividierer 104,
Multiplexer 105 und Register 106: einen für den I-Kanal
und einen für
den Q-Kanal. Beide Schalter 100 werden von dem Ausgangssignal des
ODER-Gatters 103 gesteuert und beide Multiplexer werden
von dem Ausgang des Flip-Flops 102 gesteuert. In der folgenden
Erörterung
wird nur ein Kanal erörtert,
da beide Kanäle,
soweit 4 betroffen ist, in der gleichen Weise aufgebaut
sind und arbeiten.
-
Der
3-Bit-Aufwärtszähler 99 steuert
sowohl die Zeitdauer des Austastens in den Hauptsignalpfaden (I-
und Q-Kanälen)
als auch das weiche Einschalten der Hauptsignale in diesen Kanälen am Ende
der Austastzeitdauer. Wenn SNGT hoch wird, wird der Zähler 99 auf
Null gesetzt und beginnt danach mit der Rate des 32X-Taktes zu zählen. Wenn er
einen Zählwert
von 2 erreicht, legt er ein Ausgangssignal an, welches das Flip-Flop 101 zurücksetzt.
Wenn er einen Zählwert
von 6 erreicht, legt er ein Ausgangssignal an, welches das Flip-Flop 102 zurücksetzt.
-
Ein
SNGT-Signal verursacht sofort, daß der Ausgang des Schalters 100 geerdet
wird, da dieses Signal sofort über
das ODER-Gatter 103 mit dem Schalter 100 gekoppelt
wird. Das SNGT-Signal
setzt ferner das Flip-Flop 101, wodurch dessen Q-Anschluß auf hoch
geht, wodurch der Schalter 100 in der geerdeten Position
gehalten wird, bis das Flip-Flop 101 zurückgesetzt
ist. Die Zeit, zu der das Flip-Flop 101 zurückgesetzt
wird, wird vom Zähler 99 bestimmt.
Die Gesamtzeitdauer, für
welche der Schalter 100 geerdet bleibt (wenn SNGT für nur einen
Zyklus des 32X-Taktes hoch ist) beträgt vier Zyklen des 32X-Taktes,
wobei der erste Zyklus von dem Signal SNGT gesteuert wird und die
folgenden 3 Zyklen von dem Zähler 99 gesteuert
werden, bevor das Flip-Flop 101 zurückgesetzt wird. Somit umfaßt die Austastperiode
drei Abtastwerte nach dem letzten Abtastwert, welcher das Austastereignis
initiiert hatte. Dies geschieht, um das Austasten von abfallenden
Enden von Rauschimpulsen sicherzustellen.
-
Das
Signal in den I- und Q-Kanälen
wird vom Schalter 100 abrupt unterbrochen, wenn der Schalter geerdet
ist. Wenn dieser Schalter den Kanal erneut auswählt, wird dieses Signal allmählich neu
angelegt (weich eingeschaltet), da dies das Rauschen in dem System
verringert. Bei dem derzeit bevorzugten Ausführungsbeispiel verursacht das
Signal GATEHALF von dem Flip-Flop 102, daß wenn der
Schalter 100 nach einem Austastereignis neu auswählt, der
Mulitplexer 105 den D1-Anschluß dieses Multiplexers auswählt. Der
D1-Anschluß empfängt in seinem
entsprechenden Kanal den halben Signalpegel, da das Hauptsignal
durch zwei geteilt wird (vom Dividierer 104). Die Dauer
des Signals GATEHALF wird vom Zähler 99 und
Flip-Flop 102 bestimmt. Wenn der Zähler 99 rückgesetzt
wird, wird das Flip-Flop 102 gesetzt,
wobei dies bewirkt, daß das
Signal GATEHALF den Anschluß D1
des Multiplexers 105 auswählt. Wenn der Zähl wert im
Zähler 99 6
erreicht, wird das Flip-Flop 102 zurückgesetzt und das Signal GATEHALF
wird niedrig, wodurch verursacht wird, daß der Multiplexer 105 den
D0-Anschluß auswählt (volles
Signal). Unter der Annahme, daß es
kein neues Zurücksetzen
des Zählers 99 durch
ein zusätzliches
SNGT-Signal gibt, bleibt das GATEHALF-Signal für vier Zyklen des 32X-Taktes
nach dem Neuauswählen
des Kanals durch Schalter 100 hoch; d. h., die Zeitdauer
des Zählers 99 für das Zählen von
einem Zählwert
von 2 bis zu einem Zählwert
von 6. Somit erstreckt sich die Halbierungsperiode vier Abtastwerte über die
Austastperiode hinaus (angenommen SNGT bleibt niedrig). Dies geschieht,
um transiente Energie zu verringern, welche erzeugt würde, wenn ein
hohes empfangenes Signal abrupt wiedereingesetzt würde.
-
Das
Ausgangssignal des Multiplexers 105 in jedem der Kanäle wird
durch ein Register geleitet, das als Register 106 dargestellt
ist, um das Signal für einen
Taktzyklus des 32X-Taktes
zu speichern. Dies erleichtert Zeitanforderungen in der Schaltung,
die das Ausgangssignal von dem Register empfängt.
-
Die
Funktionsweise der Schaltungen gemäß den 3 und 4 ist
besser anhand der in 9 dargestellten Signalformen
zu verstehen. 9 veranschaulicht eine retriggerbares
Austastereignis; d. h., das SNGT-Signal tritt erneut auf, bevor
einer oder mehrere der Zähler
in 4 abgelaufen sind. Die Signalform 111 von 9 (HOCNT)
zeigt den Zählwert innerhalb
des Zählers 98 von 4.
Die Signalform 112 (TIMCNT) ist der Zählwert in dem Zähler 96 von 4.
Der Zählwert
innerhalb des Zählers 99 (SIGCNT)
ist durch die Signalform 113 von 9 dargestellt.
Das Snub-größer-als-Signal
(SNGT), welches das primäre
Triggersignal für
die Schaltung gemäß 4 ist,
ist als Signalform 114 in 9 dargestellt. FREEZEAVG
ist durch die Signalform 115 in 9 dargestellt.
Das Ausgangssignal NONZERO vom Zähler 98,
welches das Hold-Off-Signal
(SNHO) ist, ist durch die Signalform 116 in 9 dargestellt.
Der Signal steuernde Schalter 100 (SIGOFF) ist durch die Signalform 117 in 9 dargestellt.
Das Signal GATEHALF, welches das weiche Einschalten in den Hauptsignalfaden
steuert, ist als Signalform 118 in 9 dargestellt.
-
Die
Signale in dem I- oder Q-Kanal nach dem Austasten sind durch die
Signalform 119 dargestellt. Schließlich ist der 32X-Takt durch die Rechteckwelle 120 dargestellt.
-
Zunächst sei
angenommen, daß eine
Anomalie in der Signalform erfaßt
wird (z. B. Rauschen), wie durch den Impuls 123 der Signalform 114 angezeigt
ist. Dies verursacht aufgrund des ODER-Gatters 95 von 4 sofort,
daß die
Signalform 115 hoch geht. Der Schalter 100 wird
sofort unter Steuerung der Signalform 117 SIGOFF geerdet,
und das GATEHALF-Signal 118 wird beim Auftreten der nächsten ansteigenden
Flanke des 32X-Taktes
hoch. Die I- und Q-Signale werden in den Hauptdatenfaden ausgetastet
und in das Register 106 eingekoppelt. Diese ausgetasteten
Signale tauchen bei der nächsten
ansteigenden Flanke des 32X-Taktes (32XCLOCK) am Ausgang des Registers 106 auf
und bleiben für
die Zeitdauer 122 ausgetastet, wie erörtert wird.
-
Wenn
das Signal SNGT aktiv ist, wird der Zähler 99 zurückgesetzt.
Da der Impuls 123 zwei Zyklen des 32X-Taktes dauert, wird
der Zähler 99 (SIGCNT)
während
zwei Zyklen zurückgesetzt
und beginnt daher nicht sofort mit dem Zählen. Dies ist durch die Signalform 113 in 9 dargestellt.
Zusätzlich
wird der Zähler 99 während der
Impulse 124 und 125 wieder zurückgesetzt. Im Gegensatz dazu wird
der Zähler 96 (TIMCNT)
von dem Impuls 123 geladen und beginnt mit dem Dekrementieren
von 6 und wird nicht neu geladen, wenn der Impuls 124 auftritt.
Zu diesem Zeitpunkt bleibt der Hold-Off-Zählwert im Zähler 98 0, wie von
der Signalform 111 gezeigt ist.
-
Bei
den retriggerbaren Austastereignissen, die in 9 gezeigt
sind, taucht ein weiterer Rauschimpuls auf, bevor der Zähler 99 (SIGCNT)
einen Zählwert
von 2 erreicht hat. Genauer gesagt veranlaßt der Impuls 124,
daß der
Zähler 99 erneut
auf 0 zurückgesetzt
wird, wie von der Signalform 113 gezeigt wird. Ein weiterer
Rauschimpuls 125 tritt auf, wie von der Signalform 114 angezeigt
wird, welcher den Zähler 99 erneut
zurücksetzt,
wie von der Signalform 113 angezeigt wird. Somit bleibt
zu diesem Zeitpunkt SIGOFF hoch, wodurch das Durchleiten der digitalen
Signalsequenzen in den I- und Q-Kanälen verhindert wird.
-
Wenn
TIMCNT einen Zählwert
von 1 erreicht, wird der Zähler 98 mit
einem Zählwert
von 12 geladen (für
die Signalform 111 als C dargestellt) und beginnt zu dekrementieren.
Trotz des Auftretens eines SNGT-Impulses 126 bleibt während dieser
Abwärtszählperiode
FREEZEAVG niedrig und der mittlere Signalpegel (SNAVG) darf ansteigen,
da das Ausgangssignal NONZERO des Zählers 98 (HOCNT) hoch
ist, wie die Signalform 116 zeigt.
-
Bevor
der Impuls 126 auftrat, erreichte SIGCNT den Zählwert von
2, welcher SIGOFF zurücksetzt,
wodurch dem Schalter 100 ermöglicht wird, den Kanal neu
auszuwählen.
Wenn der SNGT-Impuls 126 auftritt,
geht SIGOFF jedoch wieder hoch und der Zählwert im Zähler 99 (SIGCNT) wird
zurückgesetzt
und beginnt aufwärts
zu zählen.
Wenn SIGCNT erneut einen Zählwert
von 2 erreicht, wird SIGOFF niedrig, wie die Flanke 127 zeigt.
GATEHALF bleibt hoch, wobei dies anzeigt, daß nur das halbe Signal in den
I- und Q-Kanälen
durchgeleitet wurde, bis SIGCNT einen Zählwert von 6 erreicht, der ein
Rücksetzen
von GATEHALF veranlaßt.
Dies wird von der abfallenden Flanke 128 in dem GATEHALF-Signal
dargstellt, Signalform 118.
-
Man
beachte, daß während der
Zeitdauer 139 die Hälfte
der I- und Q-Kanalwerte weitergeleitet wird (ein weiches Einschalten);
dann wird der Schalter 100 während der Zeitdauer 140 geerdet
und kein Signal wird in den I- und Q-Kanälen weitergeleitet. Während der
Zeitdauer 141 wird der halbe Signalpegel in den I- und
Q-Kanälen
wieder weitergeleitet und danach der volle Signalpegel durchgeleitet.
-
AVR-SCHALTUNG
-
Die
AVR-Schaltung steuert die Verstärkung des
Verstärkers 14 gemäß 1 so,
daß die
Verstärkung
entweder 1 oder 18 dB beträgt
(oder zwischen diesen Verstärkungen übergeht).
Die richtige Verstärkung
wird in Abhängigkeit
von dem Pegel der Signale auf der Spannungsversorgungsleitung (sowie
von anderen abgeleiteten Signalen in dem Empfänger) ausgewählt. Das
zuvor erörterte
Signal SNAVG wird zu Bestimmung des mittleren Signalpegels auf der Leitung
verwendet. Der Beginn und die Zeitsteuerung von Verstärkungsänderungen
werden gesteuert, um Datenwiedergewinnungsfehler zu verringern, wie
unter Bezugnahme auf die Beispiele von 8 beschrieben
wird.
-
Es
wird auf das erste Beispiel von 8 Bezug
genommen, in der mit einer Periodizität von 10 msec auftretende Rauschimpulse
auf der Leitung 129 gezeigt sind (z. B. Rauschen, das üblicherweise auf
einer 50 Hz-Spannungsversorgungsleitung vorhanden sein könnte, und
zwar aufgrund einer leitungsgebundenen Störung von einem mit der Leitung verbundenen
Schaltnetzteil. Das zugehörige SNAVG-Signal
ist als Linie 130 von 8 dargestellt. Der
Linie 130 sind zwei gestrichelte Linien überlagert, die
zwei Schwellwerte anzeigen, den AGC- bzw. AVR-Ein-Nach-Aus- und -Aus-Nach-Ein-Schwellwert.
Die gewünschte
AVR-Antwort ist
auf der Linie 132 dargestellt. Man beachte, daß die gewünschte Antwort
das Übergehen
der AVR in deren Zustand mit niedriger Verstärkung zeigt, sobald das SNAVG-Signal
den AVR-Ein-Nach-Aus-Schwellwert überschreitet (um ein Abschneiden
von Datensignalen zu verhindern, die es auf Rauschbursts geben kann).
Man beachte ferner, daß die
AVR-Verstärkung als
Antwort auf jeden periodischen Rausch-Burst nicht geschaltet wird
(wodurch unnötige
Verstärkungsänderungstransienten
verringert werden). Die gewünschte
AVR-Antwort würde
daher erst dann in den Modus mit hoher Verstärkung zurückkehren, wenn SNAVG lange
genug unter dem AVR-Ein-Nach-Aus-Schwellwert geblieben ist, um sicherzustellen,
daß die
Quelle des periodischen Rauschens nicht länger vorhanden ist.
-
Es
wird nun auf das zweite Beispiel von 8 Bezug
genommen. Ein empfangenes Datenpaket ist auf der Linie 133 dargestellt.
Die zugehörige SNAVG-Antwort
ist als Linie 134 gezeichnet, welche zeigt, daß der Signalpegel
des dargestellten Pakets den AVR-Ein-Nach-Aus-Schwellenwert überschreitet.
Die gewünschte
AVR-Antwort wird von der Linie 136 angezeigt, welche zeigt,
daß die
AVR-Verstärkung
als Erwiderung auf dieses Signal relativ hoher Amplitude in ihren
Zustand geringer Verstärkung übergeht
(um ein Abschneiden des zusammen mit hin zugefügtem Rauschen empfangenen Pakets
zu vermeiden). Man beachte, daß die
gewünschte AVR-Antwort
auch einen Übergang
zurück
in den Modus mit hoher Verstärkung
zeigt, und zwar unmittelbar nachdem der Empfang dieses Pakets mit
hoher Amplitude beendet wurde. Dies ist wünschenswert, damit der Empfänger in
der Lage ist, ein Paket mit niedriger Amplitude „zu hören", welches bald auf dasjenige mit höherer Amplitude
folgt.
-
Man
beachte, daß für das erste
Beispiel gemäß 8 die
gewünschte
AVR-Antwort eine Verzögerung
vor dem Übergang
in den Zustand hoher Verstärkung
erfordert, während
das zweite Beispiel ein schnelles Umschalten in den Zustand hoher
Verstärkung
erfordert (nachdem SNAVG unterhalb den AVR-Ein-Nach-Aus-Schwellenwert
gefallen ist). Die vorliegende Erfindung verringert Datenwiedergewinnungsfehler,
die dadurch verursacht werden, daß entweder die Verstärkung zu
unerwünschten
Zeitpunkten geschaltet wird, oder die Verstärkung bei den dargestellten
gewünschten
Zeitpunkten nicht geschaltet wird.
-
Das
dritte Beispiel gemäß 8 zeigt
einen weiteren Fall, bei dem das AVR-Schalten der vorliegenden Erfindung
in der gewünschten
Weise gesteuert wird, um Datenwiedergewinnungsfehler zu vermeiden.
In diesem Fall wird ein Paket empfangen, das sehr nahe bei dem AVR-Ein-Nach-Aus-Schwellenwert
liegt, so daß die
AVR-Verstärkung
für den Empfang
des größten Teils
des Pakets hoch bleibt. Das empfangene Datenpaket ist als Linie 137 dargestellt,
während
das zugehörige
SNAVG und die gewünschte
AVR-Antwort durch die Linie 138 bzw. 139 dargestellt
sind. Bei diesem Beispiel überschreitet das
Signal schließlich
bei 140 den AVR-Ein-Nach-Aus-Schwellenwert (wodurch der AVR-Modus
geringer Verstärkung
aufgerufen wird, während
die Datenwiedergewinnung stattfindet). Das bevorzugte Ausführungsbeispiel
der vorliegenden Erfindung verringert die Wahrscheinlichkeit, daß ein Datenwiedergewinnungsfehler
aufgrund von durch Verstärkungsumschaltung
induzierten Transienten auftritt, indem die Verstärkungsänderung über mehrere
Bitzeiträume
linear verändert
wird. Man beachte ferner, daß dieses
dritte Beispiel des AVR-Betriebs einen Fall veranschau licht, in
dem die AVR spät
in einem Paket in ihrem Zustand 141 niedriger Verstärkung übergegangen
ist und es dennoch wünschenswert
ist, daß die
AVR nach dem Paketende schnell zu ihrem Zustand 142 hoher
Verstärkung
zurückkehrt (aus
dem gleichen oben erörterten
Grund).
-
Das
bevorzugte Ausführungsbeispiel
der vorliegenden Erfindung, welches die AVR-Verstärkung in
einer wünschenwerten
Weise steuert, um AVR-induzierte Fehler zu minimieren, wird nun
unter Bezugnahme auf die 5 und 6 beschrieben.
-
Es
wird zuerst auf 5 Bezug genommen. Die Eingangssignale
für die
AVR-Schaltung sind die Signale SNAVG, TODOFF und CD2 sowie zwei
Taktsignale (ein Taktsignal mit der 32 fachen Geschwindigkeit der
Datenbitrate, bezeichnet als 32X; und ein Taktsignal 143 mit
einer Periodendauer von 1 ms). Das CD2-Signal zeigt an, daß das Vorhandensein des Trägers erfaßt und bestätigt wurde.
-
Die
Ausgangssignale der AVR-Schaltung sind das Signal AGCON und das
Signal AGCCHG. Wenn das Signal AGCON hoch ist, liefert die AVR 18dB
Verstärkung
(Modus hoher Verstärkung).
Wenn das Signal AGCON niedrig ist, liefert die AVR eine Verstärkung von
1 (Modus niedriger Verstärkung).
-
Bei
dem bevorzugten Ausführungsbeispiel der
vorliegenden Erfindung ist der AVR-Ein-Nach-Aus-Schwellenwert definiert
als –30dB
bezogen auf Vollaussteuerung (–30dBfs)
und der AVR-Ein-Nach-Aus-Schwellwert
ist definiert als –36dB
bezogen auf Vollaussteuerung (–36dBfs). Eine
einfache Decodierung der binären
Darstellung von SNAVG wird verwendet, um zu bestimmen, ob SNAVG
einen der Schwellwerte überschreitet.
Wenn ein oder mehrere Bits 18, 17, 16, 15, 14 oder 13 von SNAVG
hoch sind, wird angenommen, daß SNAVG –30dBfs überschreitet.
Wenn ein oder mehrere der Bits 18, 17, 16, 15, 14, 13 oder 12 von
SNAVG hoch sind, wird angenommen, daß SNAVG –36dBfs überschreitet.
-
In 5 sind
die Bits 13–18
von SNAVG mit einem ODER-Gatter 147 gekoppelt
und das Ausgangssignal dieses ODER-Gatters zeigt an, ob SNAVG größer als –30dBs ist
(„> –30dBfs"). Bit 12 von SNAVG und das Ausgangssignal
des ODER-Gatters 147 sind mit einem ODER-Gatter 146 gekoppelt,
dessen Ausgangssi gnal anzeigt, ob SNAVG oberhalb von –36dB („> –36dBfs") liegt. Sowohl die > –30dBfs-Anzeige
als auch die > –36dBfs-Anzeige
sind mit einer Zustandsmaschine 145 gekoppelt; das Zustandsdiagramm
der Zustandsmaschine 145 ist in 6 dargestellt.
Die Zustandsmaschine 145 verwendet einen 20-ms-Zeitgeber,
der in Form eines 5-Bit-Zählers 148 implementiert
ist. Dieser Zähler
wird vom Taktsignal 143 getaktet, um ein Zeitsteuerungsintervall
von 20 ms für
die AVR-Zustandsmaschine zu liefern.
-
Der
Differenziator 144 differenziert einfach das AGCON-Signal und erzeugt
infolgedessen immer dann einen Impuls (AGCCHG), wenn das AGCON-Signal
von hoch nach niederig oder von niedrig nach hoch übergeht.
-
Die
AVR-Zustandsmaschine 145 implementiert die zuvor beschriebenen
gewünschten
Umschaltmechanismen zur Steuerung der AVR-Verstärkung.
-
Das
AGCON-Signal wird von der AVR-Zustandsmaschine gesteuert. Wenn die
Zustandsmaschine (6) im Zustand 0 ist, ist das
AGCON-Signal hoch (Modus hoher Verstärkung). Wenn die Zustandsmaschine
in irgendeinem anderen Zustand ist (d. h. den Zuständen 1,
2 oder 3, ist das AGCON-Signal niedrig (Modus niedriger Verstärkung).
-
Wenn
das empfangene Signal nur aus Rauschen mit geringem Pegel und/oder
empfangenen Paketen mit geringem Pegel besteht (somit SNAVG einen
niedrigen Wert hat), bleibt die AVR-Zustandsmaschine im Zustand 0 (STATE_AGCON),
wobei das AGCON-Signal
hoch ist, so daß AVR
eine Verstärkung
von 18dB liefert.
-
Es
wird nun auf das erste Beispiel von 8 Bezug
genommen, wobei auf der Linie 129 Rauschimpulse gezeigt
sind, die mit einer Periodizität
von 10 ms auftreten. Der Wert von SNAVG steigt mit dem Rauschen
an. Wenn SNAVG den Schwellwert von –30dBfs überschreitet, geht das Ausgangssignal
des ODER-Gatters
in 5 auf hoch, wobei dies anzeigt „> –30dBfs". Infolgedessen geht die AVR-Zustandsmaschine
gemäß dem AVR-Zustandsdiagramm
von 6 in den Zustand 1 (STATE_AGCOFF). Man beachte,
daß in
diesem Zustand das AGCON-Signal niedrig ist, so daß die AVR
eine einfache Verstärkung liefert.
Der 20msec-Zeitgeber wird zur gleichen Zeit wie der Zustandsübergang
gestartet.
-
Die
Zustandsmaschine bleibt im Zustand 1, solange SNAVG oberhalb von –36dBfs
(> –36dBfs) bleibt
und kein Träger
erfaßt
wird (~CD2) und der 20msec-Zeitgeber nicht abgelaufen ist (20 sec
PENDING).
-
Wenn
SNAVG unterhalb von –36dBfs
fällt (was
im Beispiel 1 gemäß 8 passiert,
wenn der Rauschimpuls endet) geht die Zustandsmaschine in den Zustand
2 (STATE_HADNOISE). Zur gleichen Zeit wird der 20msec-Zeitgeber
neu gestartet. Wenn SNAVG wieder –36dBfs überschreitet (wobei dies im Beispiel
1 zum Zeitpunkt des nächsten
Rauschimpulses passiert), kehrt die Zustandsmaschine in den Zustand
1 zurück
und der 20 msec-Zeitgeber wird wieder neu gestartet. Es kann mehrere Übergänge in beiden
Richtungen zwischen den Zuständen
1 und 2 geben, wenn SNAVG in Intervallen von weniger als 20 msec –36dBfs überschreitet
und darunter fällt.
-
Wenn
die Zustandsmaschine im Zustand 2 ist und SNAVG unterhalb von –36dBfs
20 msec geblieben ist (wobei dies dazu führt, daß der 20msec-Zeitgeber abläuft), kehrt
die Zustandsmaschine in den Zustand 0 zurück und das AGCON-Signal geht
hoch. Dies würde
beispielsweise passieren, wenn die periodische Rauschquelle gemäß Beispiel
1 von 8 nicht länger
vorhanden ist.
-
Es
wird nun auf das zweite Beispiel von 8 Bezug
genommen. Auf der Linie 133 ist ein empfangenes Datenpaket
dargestellt, welches den Anstieg von SNAVG oberhalb von – 30dBfs
verursacht. Infolgedessen geht die AVR-Zustandsmaschine gemäß dem Zustandsdiagramm
von 6 vom Zustand 0 in den Zustand 1. Kurz danach
geht das Trägererfassungssignal
CD2 auf hoch und die Zustandsmaschine verläßt Zustand 1 und erreicht Zustand
3 (STATE_PACKET). Die Zustandsmaschine bleibt so lange im Zustand
3, wie CD2 hoch ist oder SNAVG –36dBfs überschreitet.
-
Der
Zustand 3 (STATE_PACKET) erlaubt der AVR-Zustandsmaschine, zwischen
Paketen und periodischen Leitungsrauschbursts zu unterscheiden und
auf diese in unterschiedlicher Weise zu antworten. Wie zuvor erwähnt, ist
es wünschenswert,
daß die
AVR unmittelbar nach dem Empfang eines Pakets hoher Amplitude in
den Modus hoher Verstärkung
zurückkehrt.
Dementsprechend spezifiziert das Zustandsdiagramm von 6,
daß die
Zustandsmaschine von dem Zustand 3 in den Zustand 0 geht (d. h.
AGCON geht auf hoch), wenn CD2 am Ende des Pakets auf niedrig geht
und SNAVG unter –36dBfs fällt.
-
Es
wird nun auf das dritte Beispiel von 8 Bezug
genommen. Die AVR bleibt für
den Empfang des größten Teils
eines Pakets mittlerer Amplitude im Modus hoher Verstärkung (d.
h. die Zustandsmaschine 145 bleibt im Zustand 0). Wenn
das SNAVG-Signal schließlich –30dBfs überschreitet,
geht die Zustandsmaschine vom Zustand 0 in den Zustand 1 und AGCON
geht auf niedrig. Da der Trägererfassungsanzeiger
CD2 auf hohem Pegel ist, geht die Zustandsmaschine zu diesem Zeitpunkt
unverzüglich
in den Zustand 3, wo sie bis zum Ende des Pakets bleibt. Dann kehrt
sie zurück
in den Zustand 0, im dem CD2 auf niedrig geht und SNAVG unterhalb
von –36dBfs
fällt.
Der Pfad durch die Zustandsmaschine ist in diesem Fall ähnlich zu
demjenigen, der für
das zweite Beispiel von 8 erörtert wurde.
-
Eine
Verstärkungsänderung
von hoher Verstärkung
zu niedriger Verstärkung
während
des Empfangs eines Pakets hoher Amplitude ist erforderlich, um ein Überladen
des Empfängers
zu verhindern, welches mehrere Datenwiedergewinnungsfehler verursachen
könnte.
Um Fehler aufgrund von Verstärkungsumschaltungstransienten
während
des Paketempfangs zu minimieren, ist nur ein Verstärkungsübergang
von hoher Verstärkung
zu niedriger Verstärkung
pro Paket erlaubt. Das Umschalten in der anderen Richtung von niedriger
Verstärkung
zu hoher Verstärkung
ist während
des Empfangs eines Pakets nicht erlaubt. Das Zustandsdiagramm gemäß 6 setzt
diese Regel um, da die einzige Möglichkeit
zum Verlassen von Zustand 3 (AGCON niedrig) und zum Zurückkehren
zum Zustand 0 (AGCON hoch) darin besteht, daß CD2 auf niedrig geht, wobei
dieses nur am Ende eines Pakets passiert.
-
Es
sei ferner der folgende Fall betrachtet: ein Rauschburst tritt auf,
welcher verursacht, daß die
Zustandsmaschine 145 in den Zustand 2 geht, wie zuvor erörtet wurde,
und ein Paket wird anschließend erfaßt, wobei
dies dazu führt,
daß CD2
auf hoch geht. In diesem Fall verhindert die Zustandsmaschine ferner
das Umschalten von der niedrigen Verstärkung zur hohen Verstärkung während des
Paketempfangs, indem ein Übergang
vom Zustand 2 in den Zustand 0 verhindert wird, bis CD2 auf niedrig
geht (~CD2).
-
Es
ist ferner wünschenswert,
in den Modus hoher Verstärkung
sofort am Ende eines Pakets zurückzukehren,
das von einer Kommunikationseinrichtung eines anderen Typs übertragen
wurde, welche das gleiche Medium benutzt. Das Vorhandensein eines
derartigen Pakets ist impliziert, wenn die Zustandsmaschine im Zustand
1 ist und der 20msec-Zeitgeber abläuft, ohne daß CD2 auf
hoch geht. die Zustandsmaschine tritt in den Zustand 3 ein, wo sie
so lange bleibt, bis SNAVG unter –36dBfs fällt (d. h. bis das Paket endet).
-
Schließlich schaltet
die AVR in den Modus niedriger Verstärkung um, während der Transceiver sendet,
um die Empfängerschaltung
unempfindlich zu machen für
das empfängereigene
gesendete Trägersignal.
Dies wird dadurch erreicht, daß das
TODOFF-Signal (welches anzeigt, daß der Transceiver sendet) mit
der AVR-Zustandsmaschine 145 gekoppelt wird. Wie im Zustandsdiagramm
von 6 gezeigt ist, tritt die Zustandsmaschine, wenn
TODOFF auf hoch geht, unverzüglich
in den Zustand 3 ein, und zwar unabhängig davon, in welchem Zustand
sie derzeit ist, so daß sichergestellt
wird, daß AGCON
auf niedrig geht. Die Zustandsmaschine verläßt nur dann den Zustand 3 und
tritt in den Zustand 0 ein, wenn TODOFF auf niedrig geht. Zu diesem
Zeitpunkt kehrt die AVR in den Modus hoher Verstärkung zurück, wodurch es dem Empfänger sofort
ermöglicht
wird, Pakete mit niedrigem Pegel zu erfassen.
-
Auf
diese Weise wurde ein verbessertes Snubbing in einer PLC-Einrichtung
beschrieben, welche im Zusammenhang mit einer AVR-Logik arbeitet.