DE69523291T2

DE69523291T2 - Diodenanordnung zum schutz von metall-oxyd-metall-kondensatoren

Info

Publication number: DE69523291T2
Application number: DE69523291T
Authority: DE
Inventors: F. Beigel; L. Feindt; A. Krieger
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 1994-02-18
Filing date: 1995-02-17
Publication date: 2002-04-18
Anticipated expiration: 2015-02-18
Also published as: EP0745275A4; US5477078A; US5594266A; DE69523291D1; WO1995022842A1; JPH09509532A; EP0745275B1; EP0745275A1

Description

Hintergrund der Erfindung

1. Gebiet der Erfindung

Diese Erfindung betrifft integrierte Schaltungen (ICs), die ein Substrat umfassen, welches eine große Anzahl von Bauelementen, die Metall-Oxid-Metall (MOM)-Kondensatoren umfassen, aufnimmt. Spezieller betrifft diese Erfindung solche ICs, die ein Mittel aufweisen, um einen Schaden an den Kondensatoren durch die Effekte einer elektrostatischen Entladung (ESD) zu verringern.

2. Stand der Technik

Es ist weithin bekannt, daß ICs als Folge von elektrostatischen Entladungsereignissen (ESD) einem ernsthaften Schaden oder einer Zerstörung unterworfen sind. Die mit der Entladung zusammenhängende elektrische Ladung kann durch irgendeine von vielen Quellen, wie z. B. Blitz, Reibung zwischen isolierenden Körpern wie Synthetikfaserkleidung, und Kontakt mit einer automatischen Chip-Behandlungsvorrichtung, entstehen. Schaden tritt auf, wenn die ESD-Spannung zufällig mit einem der Schaltkreisanschlußpunkte gekoppelt wird, um einen großen Strompuls zum Fluß durch einen Teil der Metallverbindung des Chip mit einem empfindlichen Schaltkreiselement des IC wie einem MOM-Kondensator hervorzurufen. Solche Kondensatoren, wie sie durch bestimmte Prozesse gebildet werden, sind besonders anfällig für einen Oxiddurchgriff, insbesondere wenn die ESD- Energie einen sehr schnellen Stromstoß (z. B. mit Anstiegszeiten kleiner als 1 ns) darstellt. Solche Stromstöße können für Testzwecke mit dem sog. Charge Device Model (CDM) simuliert werden.
In einer von D. Beigel, E. Wolfe und W. Krieger eingereichten anhängigen Anmeldung ist ein mit einer Diode verbundener Transistor offenbart, der besonders geeignet ist, bipolare Übergänge, Dünnfilmwiderstände und Diffusionswiderstände vor Schaden zu schützen. Diese Schutzvorrichtung erreicht zum Schutz des IC-Elements eine Spannungsbarriere- von etwa 30-35 Volt. Solch ein relativ hohes Spannungsniveau ist jedoch nicht geeignet zum Schutz von MOM-Kondensatoren. Die vorliegende Erfindung stellt eine Zwei-Anschlüßdiodenkonfiguration zur Verfügung, die geeignetere Charakteristiken zum Schutz solcher Kondensatoren vor einem ESD-Schaden aufweist.
Die europäische Patentanmeldung Nr. 0 576 375 beschreibt eine schützende Diodenstruktur, die zwei zum Parallelschließen einer IC-Kontaktstelle angeordnete Dioden umfaßt. Die Dioden sind so gestaltet, daß sie in Durchlaßrichtung nur während eines ESD- Ereignisses funktionieren, und sie haben Diodenübergänge, die von einem N&spplus;-Bereich in einen P&supmin;-Bereich oder von einem P&spplus;- Bereich in einen W-Bereich gebildet werden.

Zusammenfassung der Erfindung

Die vorliegende Erfindung besteht in einem Chip mit integrierter Schaltung (IC) wie in Anspruch 1 definiert.
In einem bevorzugten Ausführungsbeispiel der Erfindung, das nachfolgend im Detail beschrieben wird, wird ein Hochleistungsklemmbauteil bereitgestellt, welches als Teil des IC-Chip ausgebildet ist und mit einem Anschlußpunkt (wie z.B. einer Bondstelle) des Chip verbunden ist. Dieses Ausführungsbeispiel umfaßt eine Zwei-Anschluß-Diode mit der Anode und der Kathode in einer isolierten Chipzelle. Die Anode ist mit einer Versorgungsleitung (-V) verbunden und die Kathode ist mit einer Leitung zwischen einer Bondstelle und dem Schutz erfordernden Schaltkreiselement verbunden. Die Diodenklemme stellt eine maximale Durchbruchspannung von etwa 12-14 Volt bereit, was zum Schutz von MOM-Kondensatoren geeignet ist.
Im bevorzugten Ausführungsbeispiel ist die Schutzvorrichtung in einer isolierten Zelle des 1% welche in einem unteren Bereich eine vergrabene Siliziumschicht aufweist, die in diesem Fall mit Dotiermaterial des P-Typs stark dotiert ist. Über dieser Schicht befindet sich eine epitaxiale Schicht, auch mit einem Dotiermittel des P-Typs. In den äußeren Bereichen der epitaxialen Schicht befindet sich ein ringförmiges Segment, das als Stromweg mit niedrigem Widerstand während eines ESD- Ereignisses dient. Dieses Segment umfaßt Dotiermäterial vom P- Typ, aber bei einer höheren Konzentration (P+) als die Epitaxialschicht. Die vergrabene Schicht, die Epitaxialschicht und das P+-Ringsegment dienen als Anode der Diode. Im inneren zentralen Bereich der epitaxialen Schicht gibt es einen Anschluß, der in einem horizontalen Schnitt kreisförmig und konzentrisch mit dem ringförmigen Bereich niedrigen Widerstandes der Anode ist. Dieser Anschluß dient als Kathode der Diode und ist mit einem Dotiermaterial vom N-Typ: dotiert. Geeignete elektrische Verbindungen zur Anode und Kathode werden hergestellt, um sie mit einer IC-Vorrichtung zu verbinden, die einen zu schützenden MOM-Kondensator aufweist.

Kurzbeschreibung der Zeichnung

Fig. 1 ist eine Draufsicht auf eine IC-Zelle mit einer Klemmdiode gemäß der vorliegenden Erfindung;
Fig. 2 ist eine vertikale Querschnittansicht der in Fig. 1 gezeigten Zelle; und
Fig. 3 ist ein Schaltdiagramm, das die Klemmdiode zeigt, die in parallel geschlossener Art mit der Verbindungsleitung zwischen einer Bondstelle und der vor den ESD-Pulsen zu schützenden IC-Schaltung verbunden ist.

Beschreibung eines bevorzugten Ausführungsbeispiels

Betrachtet man zuerst die Fig. 1 und 2, so umfaßt der IC-Chip eine rechteckige Zelle, die allgemein mit 10 identifiziert wird und die mit einem noch zu beschreibenden Zwei-Anschlußstellen- Klemmbauteil (d. h. einer Diode) ausgebildet ist. Diese Zelle ist von vielen anderen Zellen des IC (nicht gezeigt) umgeben, der aus Bauteilen, wie Transistoren, Kondensatoren und Widerständen gebildet wird. Das Innere der Zelle 10 ist vom Rest des Chip durch dielektrisches Material isoliert.
Im einzelnen ist die äußere Wand 12 der Zelle 10 aus Siliziumdioxid mit steilwändigen Gräben gebildet, die ein die äußeren Grenzen der Zelle definierendes Rechteck bilden. Der horizontale untere Teil der Zelle umfaßt eine Oxidisolierschicht 14 (d. h. "vergrabenes Oxid"), die auf der Oberfläche eines P-Typ Siliziumsubstrats 16 (nicht vollständig gezeigt) ausgebildet ist, und manchmal als der "Halter" ("handle") des Chip bezeichnet wird. Die Oberfläche der Zelle ist aus einem Feldoxid 18 für den Chip. Alle inaktiven Bereiche 20 außerhalb der Gräben (die manchmal als "ROT" bezeichnet werden) werden typischerweise an eine Versorgungsleitung der Chip-Schaltung angeschlossen.
Innerhalb der Klemmbauteilzelle 10 gibt es eine stark dotierte vergrabene Schicht 30 vom P-Typ (Sub-Kollektor), auf dem eine epitaxiale Schicht 32 mit P-Typ-Dotierung aufgebracht ist. An den äußeren Bereichen der Zelle 10 (im horizontalen Sinne) gibt es einen P-Typ-Anschluß 34, der sich ringförmig innerhalb und nahe an den Rand der Zelle erstreckt. Dieser ringförmige Anschluß hat eine beträchtlich höhere Dotiermittelkonzentration (P&spplus;) als die epitaxiale Schicht. Dieser Anschluß dient als Stromweg der Diode mit niedrigem Widerstand und wird bevorzugt durch Ionenimplantation mit einem Material wie Bor gebildet. Das Implantat umfaßt an der Oberseite des Anschlusses einen teilweise ringförmigen Ring 36 mit einer noch höheren Ionenkonzentration (P&spplus;&spplus;), um einen guten ohmschen Kontakt mit dem Anschluß zu gewährleisten.
Über dem Anodenanschluß 34 befindet sich ein sich durch das Feldoxid 18 erstreckendes Polysiliziumsegment 38, um eine elektrische Verbindung zwischen dem Anschluß und einer in einer Aussparung des Polysilizium gebildeten Metallisierungsschicht 40 herzustellen. Das Polysiliziumsegment und seine passende Metallisierung sind derart umschlossen, daß sie in einer Draufsicht mit dem Anschluß 34 übereinstimmen. Dieses Polysiliziumsegment und diese Metalliserung erstrecken sich nur teilweise um den ringförmigen Bereich des Anschlusses (siehe Fig. 1), stellen jedoch effektiv eine elektrische Verbindung mit dem Anschluß her.
Zentral innerhalb der epitaxialen Schicht 32 angeordnet ist ein tiefdiffundierter Anschluß 42, der in einem horizontalen Querschnitt kreisförmig (scheibenförmig) und konzentrisch mit dem ringförmigen P&spplus;-Ring 34 ist. Dieser Anschluß wird mit einer stark dotierten N-Typ-Diffusion gebildet und dient als Kathode des Klemmbauteils. Diese Diffusion kann z.B. ein Phosphorionenimplantat sein. Vergraben in den oberen Teil des Diffusionsbereichs ist ein flacher kreisförmiger N&spplus;&spplus; Diffusionsbereich 44, der konzentrisch mit dem Kathodenanschluß 42 ist und dazu dient, einen guten ohmschen Kontakt mit dem Anschluß zu gewährleisten.
Ein kreisförmiger Polysiliziumkontakt 46 erstreckt sich durch das Feldoxid 18, um eine elektrische Verbindung mit dem Kathodendiffusionsbereich herzustellen. Die Metallisierung (nicht gezeigt) ist oberhalb und in Kontakt mit diesem Polysilizium gebildet, um für eine externe elektrische Verbindung zwischen der Kathode und der Chip-Schaltung zu sorgen. Dies ist in Fig. 3 dargestellt, wo die Kathode 42 der Diode parallel geschlossen mit der Leitung 50 verbunden ist, die sich zwischen einer Bondstelle 52 und der empfindlichen IC- Schaltung 54 erstreckt.
Wenn ein positiver ESD-Puls auf die Bondstelle 52 und die Klemmbauteilkathode 42 auftrifft, kann die über der Diode entstehende Spannung etwa 12-14 Volt als Plateau erreichen, wodurch der MOM-Kondensator in der IC-Schaltung 54 geschützt wird. Die abgerundeten Konturen der diffundierten Anoden- und Kathodenbereiche sorgen für eine erhöhte Effizienz bei der Ausführung dieser Schutzfunktion.
Wenn ein negativer ESD-Puls das Klemmbauteil 10 erreicht, wird die Diode in Durchlaßrichtung vorgespannt und wird den Spannungsabfall auf etwa 0,6 Volt beschränken und dabei übermäßige Ausschläge der Pulsspannung begrenzen.
Die ESD-Diode dieser Erfindung benutzt runde topographische Geometrien, tiefe Anschlußdiffusionen und eine dielektrische Isolierung. Die Kombination dieser drei Merkmale ermöglicht der Klemme einen ESD-Schutz größer als 2000 V zu liefern, während minimale parasitäre Effekte zu dem neuen Schaltungsproduktdesign hinzukommen. Die Anwendung der Diodenanschlußklemme ist für den Gebrauch an jeder Bondstelle bestimmt, die mit der externen Umgebung verbunden ist, um schädliche ESD-Ladung weg von der empfindlichen Chip-Schaltung parallel zu schließen.
In diesem speziellen Diodendesign verringert das runde geometrische Implantatlayout die Stromdichte innerhalb der Klemme und verringert den "on" Durchbruchwiderstand während eines ESD-Ereignisses. Zusätzlich erhöhen die runden geometrischen Merkmale die Streuung des elektrischen Feldes und resultieren in einem größeren ESD-Schutz, während die ESD- ZeTlgeometrie minimiert wird. Der Lawinendurchbruchübergang unter der Oberfläche zwischen der tiefen Anschlußdiffusion 42 und der vergrabenen Schichtdiffusion 30 resultiert in einer größeren Leistungsfähigkeit des elektrischen Feldes und einem niedrigeren "on" Durchbruchserienwiderstand als Oberflächendurchbruchübergänge. Es wurde gezeigt, daß Durchbrüche unter der Oberfläche über die Zeit stabiler sind als Oberflächendurchbruchübergänge. Eine minimale parasitäre Kapazität (d. h. 90 fF für 16 m Anschlußdiffüsionsdurchmesser) wird erreicht. Die Isolierungskapazität (Cjs) verschwindet mit eine r Verbindung des Kathodenanschlusses mit dem Bereich außerhalb des Grabens. Während des normalen Betriebs ist die Klemme "aus" (d. h. typische Leckströme von 1 pA bis 10 pA über den maximalen Betriebsspannungsbereich).
Obwohl hier ein bevorzugtes Ausführungsbeispiel der Erfindung im Detail offenbart wurde, versteht es sich, daß dies zum Zwecke der Veranschaulichung der Erfindung erfolgt und nicht als notwendigerweise den Schutzumfang der Erfindung einschränkend gedeutet werden soll.

Claims

1. Chip mit integrierter Schaltung (IC), der eine Schaltung mit Elementen wie Transistoren umfaßt und Kondensatoren aufweist, wobei die Schaltung über eine Leitung mit einem externen Anschlußpunkt des IC-Chip verbunden ist, wobei der IC- Chip des weiteren mit einem Klemmbauteil ausgebildet ist, um Schaden an den Kondensatorelementen der Schaltung durch eine auf den Anschlußpunkt treffende elektrostatische Entladung zu verhindern, wobei das Klemmbauteil eine Diode mit ersten und zweiten Elektroden umfaßt und während des Herstellungsprozesses des Chips ausgebildet wird, mit:

Isoliermitteln (12, 14), die einen Klemmbauteilbereich definieren, innerhalb dessen das Klemmbauteil ausgebildet ist;

wobei der Klemmbauteilbereich einen Siliziumbereich mit einem Dotiermaterial eines Typs aufweist;

wobei der Siliziumbereich einen ringförmigen Anschluß (34) mit einem Dotiermaterial des einen Typs aufweist, welcher sich um die äußeren Bereiche des Klemmbauteilbereichs erstreckt, um als Stromweg mit niedrigem Widerstand für die eine Elektrode der Diode zu dienen;

wobei der Siliziumbereich weiter einen Anschluß mit kreisförmigem Querschnitt (42) aufweist, der innerhalb und konzentrisch mit dem ringförmigen Anschluß angeordnet ist, wobei der Kreisquerschnittanschluß mit einem Dotiermaterial von entgegengesetztem Typ zu dem einen Typ gebildet ist, um die Funktion der anderen Elektrode der Diode zu erfüllen;

einem ersten Kontaktmittel (46) zum Herstellen eines ersten Kontakts, um eine elektrische Verbindung mit dem kreisförmigen Anschluß (42) herzustellen;

Mitteln (38, 40) zum Herstellen eines zweiten Kontakts, um eine elektrische Verbindung mit dem ringförmigen Anschluß (34) herzustellen;

einem Mittel, welches einen der Kontakte mit einem Leiter (50) niedriger Impedanz verbindet; und

einem Mittel, welches den anderen der Kontakte mit der Leitung zwischen dem Anschlußpunkt und der IC-Schaltung verbindet, um vom Anschlußpunkt erhaltene elektrostatische Pulsenergie abzufangen und mit dem Leiter (50) niedriger Impedanz parallel zu schließen und dadurch für die Dissipation der elektrostatischen Entladungsenergie zu sorgen, um sie daran zu hindern, die IC-Schaltung zu beschädigen; dadurch gekennzeichnet, daß

der Bereich eine vergrabene Schicht (30), die mit dem einen Typ des Dotiermaterials stark dotiert ist, und eine epitaxiale Schicht (32) über der vergrabenen Schicht aufweist, die mit dem einen Typ des Dotiermaterials schwach dotiert ist, und der kreisförmige Anschluß (42) so gebildet ist, daß er sich von der oberen Oberfläche des Klemmbauteilbereichs hinunter zum Bereich (30) der vergrabenen Schicht erstreckt.

2. IC-Chip nach Anspruch 1, wobei die ringförmigen und kreisförmigen Anschlüsse (34, 42) in der epitaxialen Schicht (32) über dem Bereich (30) der vergrabenen Schicht gebildet sind.

3. IC-Chip nach Anspruch 1 oder 2, wobei der ringförmige Anschluß (34) mit einer höheren Konzentration Dotiermaterial dotiert ist als die epitaxiale Schicht (32)

4. IC-Chip nach einem der vorangegangenen Ansprüche, welcher ein ringförmiges Segment (36) neben der oberen Oberfläche des ringförmigen Anschlusses (34) aufweist und ein Dotiermaterial des einen Typs umfaßt, um für eine gute elektrische Verbindung zwischen dem zweiten Kontakt und dem Anschluß (34) zu sorgen.

5. IC-Chip nach einem der vorangegangenen Ansprüche, wobei der Leiter niedriger Impedanz eine Netzanschlußleitung ist.

6. IC-Chip nach einem der vorangegangenen Ansprüche, wobei der kreisförmige Anschluß (42) in seiner oberen Oberfläche einen flachen kreisförmigen Diffusionsbereich (44) mit Dotiermaterial des entgegengesetzten Typs vergraben hat, um für eine gute elektrische Verbindung zwischen dem ersten Kontaktmittel (46) und dem kreisförmigen Anschluß (42) zu sorgen.

7. IC-Chip nach einem der vorangegangenen Ansprüche, wobei die Dotiermaterialdichten des Bereichs der vergrabenen Schicht der ersten Elektrode und des die andere Elektrode umfassenden tiefdiffundierten Bereiches hinreichend hoch sind, um einen Lawinendurchbruch unter der Oberfläche zu erzielen.