DE69522013T2

DE69522013T2 - Ausleseschaltung für eine bildmatrix mit aktiver matrix

Info

Publication number: DE69522013T2
Application number: DE69522013T
Authority: DE
Inventors: Shou Huang; David Waechter
Original assignee: iFire Technology Inc
Current assignee: iFire Technology Corp
Priority date: 1995-04-07
Filing date: 1995-04-07
Publication date: 2002-03-28
Anticipated expiration: 2015-04-08
Also published as: EP0819351B1; CA2216136C; US20010028481A1; JPH11503283A; DE69522013D1; CA2216136A1; WO1996031976A1; EP0819351A1; US6300977B1

Description

Die Erfindung betrifft im Allgemeinen Bilderfassungsvorrichtungen und insbesondere die zugehörigen Ausleseschaltungen.
Es sind Bilderfassungsvorrichtungen bekannt, die einen Messwandler umfassen, der einfallende Strahlung entweder direkt in elektrische Ladungen umwandelt oder die einfallende Strahlung in Lichtenergie umsetzt (d. h. Photonen), und dann die Lichtenergie in elektrische Ladungen umwandelt. Es ist auch bekannt, eine Aktivmatrix-Ausleseanordnung mit solchen herkömmlichen Messwandlern zu verbinden und die Ladungen einzusammeln, die der Messwandler in den Einzelpixeln der Aktivmatrixanordnung erzeugt hat, und die Pixelladungen dann zeilenweise auszulesen. Die aus der Anordnung ausgelesenen Ladungssignale werden mit Ladungsverstärkern gemessen, die an jede Sourceleitung oder Datenleitung angeschlossen sind. Beispiele für solche herkömmliche Systeme sind in W. Zhao und J. A. Rowlands, "A Large Area Solid-State Detector for Radiology Using Amorphous Selenium", in Medical Imaging VI: Instrumentation, SPIE 1651, 134, (1992), und in L. E. Antonuk, J. Boudry, W. Huang, D. L. McShan, E. J. Morton, J. Yorkston, M. J. Longo und R. A. Street, "Demonstration of Megavoltage and Diagnostic X-ray Imaging with Hydrogenated Aniorphous Silicon Arrays", Med. Phys. 19, 1455 (1992) offenbart.
Ein Nachteil der herkömmlichen Aktivmatrix-Ausleseanordnungen besteht darin, dass jedes Pixel mit einer Sourceleitung und einer Gateleitung des zugehörigen Schalttransistors (z. B. eines Dünnfilmtransistors, (TFT, TFT = Thin Film Transistor) verbunden ist. Dies verringert den Füllfaktor für jedes Pixel, wenn man nicht eine zusätzliche Isolierschicht zwischen den Sourceleitungen oder Gateleitungen und den Pixelelektroden anordnet.
Ein weiterer Nachteil der herkömmlichen Aktivmatrix-Ausleseanordnungen besteht darin, dass es schwierig und manchmal unmöglich sein kann, die Anordnungen mit äußeren Chips zu verbinden (bonden), wenn der Gate- oder Sourceleitungsabstand sehr klein ist. Die Bondtechnolgie ist der wesentliche begrenzende Faktor bei gewissen Anwendungen, beispielsweise Mammographie, bei der ein Pixelabstand erforderlich ist, der nur 50 Mikrometer beträgt. Bei der Mammographie ist es nicht möglich, das Bondproblem dadurch zu entschärfen, dass man Chips mit jeder zweiten Leitung auf beiden Seiten verbindet, da sich die aktive Fläche auf mindestens einer Seite möglichst nahe am Brustkorb befinden sollte und nicht gebondet sein darf.
Ein weiterer Nachteil der herkömmlichen Aktivmatrix-Ausleseanordnungen besteht darin, dass der Ladungsverstärkerentwurf bei diesen herkömmlichen Anordnungen normalerweise durch einen Kompromiss zwischen Empfindlichkeit und Dynamikbereich beeinträchtigt ist. Ist in einer herkömmlichen Aktivmatrix- Ausleseanordnung ein Ladungsverstärker für hohe Empfindlichkeit entworfen, so kann ein solcher Verstärker aufgrund der Sättigung der Antwort keine großen Signale messen.
Eine MOS-CCD-Bildgeberanordnung ist aus Kawashima et al., International Electron Devices Meeting Technical Digest, 5 Dec. 1993, pages 575-578, bekannt. Sie weist zwei Pixelelektroden je Pixel auf und erlaubt es, die Pixelgröße zu verkleinern sowie die Realisierung der senkrechten Zweileitungsmischung für eine hohe Empfindlichkeit.
Die Erfindung ist in den anliegenden Ansprüchen bestimmt.
Gemäß einer Ausführungsform der Erfindung ist eine Schaltungsanordnung bereitgestellt, die in einer Anwendung die Anzahl der Sourceleitungen oder Gateleitungen in einer Aktivmatrix-Ausleseanordnung halbieren kann, und die in einer anderen Anwendung die übliche Anzahl von Sourceleitungen und Gateleitungen beibehält, aber den Dynamikbereich der Ladungsverstärker vergrößern kann. Durch die verringerte Anzahl an Sourceleitungen und Gateleitungen profitiert die Schaltungsanordnung verglichen mit einigen herkömmlichen Entwürfen beträchtlich von einem vergrößerten Füllfaktor je Pixel. Die Schaltung kann auch den Abstand der Gate- oder Datenleitungen vergrößern, so dass weniger Kanäle in den peripheren Gatetreibern oder Ladungsverstärkern erforderlich sind und man weniger Bonddrähte zu diesen äußeren Vorrichtungen benötigt. Man erhält dadurch geringere Kosten und eine verbesserte Zuverlässigkeit sowie die Fähigkeit, bei einer gegebenen Bondabstandsbeschränkung eine bessere Auflösung bereitzustellen. Betreibt man dagegen die Schaltung mit der üblichen Anzahl an Source- und Gateleitungen, so erhält man verglichen mit einigen herkömmlichen Entwürfen einen verbesserten Dynamikbereich bei gleichbleibend hoher Empfindlichkeit der Ladungsverstärker.
Es folgt eine ausführliche Beschreibung beispielhafter Ausführungsformen der Erfindung anhand der folgenden Zeichnungen.
Es zeigt:
Fig. 1 ein skizziertes Blockdiagramm einer Aktivmatrix- Ausleseschaltung für eine Strahlungs-Bildgebereinrichtung gemäß dem Stand der Technik;
Fig. 2A ein skizziertes Blockdiagramm einer Aktivmatrix- Ausleseschaltung mit verringerter Sourceleitungsanzahl je Pixel gemäß einer ersten Ausführungsform der Erfindung;
Fig. 2B ein Blockdiagramm einer Abwandlung der ersten Ausführungsform;
Fig. 3A ein skizziertes Blockdiagramm einer Aktivmatrix- Ausleseschaltung mit verringerter Gateleitungsanzahl je Pixel gemäß einer zweiten Ausführungsform der Erfindung;
Fig. 3B ein Blockdiagramm einer Abwandlung der zweiten Ausführungsform;
Fig. 4 ein skizziertes Blockdiagramm einer Aktivmatrix- Ausleseschaltung mit verringerter Gate- und Sourceleitungsanzahl je Pixel gemäß einer dritten Ausführungsform der Erfindung;
Fig. 5a eine Skizze der Teile der Schaltungen in Fig. 3 und Fig. 4, die gestrichelt eingerahmt sind;
Fig. 5b eine abgewandelte Ausführungsform dieses Teils; und
Fig. 6 ein skizziertes Diagramm einer Aktivmatrix-Ausleseschaltung mit verringerter Gate- und Sourceleitungsanzahl je Pixel gemäß einer vierten Ausführungsform der Erfindung.
In Fig. 1 bis 5 werden Schaltelemente, die in jeder dieser Abbildungen auftreten, mit gemeinsamen Bezugszeichen bezeichnet.
Fig. 1 zeigt eine Aktivmatrixschaltung für eine Strahlungs-Bildgebereinrichtung gemäß dem Stand der Technik. In dieser Einrichtung wandelt ein Messwandler (nicht dargestellt) elektromagnetische Strahlung in ein Ladungssignal um. Der Messwandler kann beispielsweise eine relativ dicke Schicht (z. B. 500 Mikrometer) aus amorphem Selen (a-Se) sein, an das zwischen einer oberen Elektrode auf einer Seite der a-Se- Schicht und den Pixelelektroden 1 auf der gegenüberliegenden Seite eine hohe Spannung angelegt werden kann. Die einfallende Strahlung erzeugt in der a-Se-Schicht Elektronen-Loch-Paare. Unter dem Einfluss des von der hohen Spannung erzeugten elektrischen Felds bewegen sich die Ladungen zu den Elektroden.
Die auf den Pixelelektroden 1 angesammelten Ladungen werden zeilenweise mit Hilfe einer Dünnfilmtransistor-Anordnung (TFTs 3) ausgelesen. Aufeinander folgende Zeilen der Pixelelektroden 1 werden abhängig von der Ansprechsteuerschaltung 5 angesprochen, die einen Ansprechimpuls an die Gateleitungen 7 legt, mit denen die Gateelektroden der aufeinander folgenden Zeilen der Dünnfilmtransistoren 3 verbunden sind. Die in jeder angesprochenen Zeile der Pixelelektroden 1 gespeicherten Ladungen werden an die benachbarten Source- oder Datenleitungen 9 gelegt, und zwar über den Drain-Source-Signalpfad durch die entsprechenden Dünnfilmtransistoren 3. Dieses Signal misst man mit Ladungsverstärkern 11, die an die jeweiligen Daten- oder Sourceleitungen 9 angeschlossen sind. Die Ladungsverstärker 11 können gemäß dem bekannten Standard entworfen sein. Die Auswahl der aufeinander folgenden Ausgänge der Ladungsverstärker 11 erfolgt mit einen Multiplexer 13. Zum Umsetzen der erfassten Ladungen in Digitalsignale für die weitere Verarbeitung, Anzeige usw. sind zusätzlich A/D-Umsetzerschaltungen (nicht dargestellt) bereitgestellt.
Wie erwähnt vermindert bei diesen herkömmlichen Entwürfen der Platzbedarf der Source- und Datenleitungen 9 den Füllfaktor für jedes Pixel, wenn man nicht eine zusätzliche Isolierschicht zwischen den Sourceleitungen und den Pixelelektroden 1 anordnet. Zudem sind die Ladungsverstärker 11 bei diesen herkömmlichen Auslesematrizen durch einen Kompromiss zwischen der Empfindlichkeit und dem Dynamikbereich beeinträchtigt, da ein Ladungsverstärker, der für eine hohe Empfindlichkeit entworfen worden ist, wegen einer Sättigung der Antwort keine großen Signale messen kann. Also muss man zahlreiche Bonddrahtverbindungen zwischen der Pixelanordnung, den Ansprechsteuerschaltungen und den Ladungsverstärkerschaltungen (normalerweise integrierte Siliziumschaltungen) herstellen.
Anhand von Fig. 2A wird nun eine erste erfindungsgemäße Schaltungsanordnung dargestellt. In dieser Ausführungsform sind für jeden Bereich, den beim Stand der Technik gemäß Fig. 1 ein einziges Pixel einnimmt, zwei Pixelelektroden bereitgestellt. Die erste Pixelelektrode 1A ist über den ersten TFT 3A mit der Sourceleitung 9 verbunden. Der Gateeingang des TFT 3A ist an einer Seite des Pixels mit einer ersten Steuerleitung 7 verbunden. Eine zweite Pixelelektrode 1B ist über den zweiten TFT 3B mit der ersten Pixelelektrode 1A verbunden. Der Gateeingang des TFT 3B ist mit der anderen Steuerleitung 7 des Pixels verbunden.
Bei Betrieb werden die Gateleitungen 7 oben beginnend und nach unten fortschreitend nacheinander angesprochen, nachdem sich die strahlungsinduzierten Ladungen auf den Pixelelektroden JA und 1B gesammelt haben. Beim ersten Ansprechen jeder Zeile 7 wird die Ladung auf der Pixelelektrode 1A über die Dünnfilmtransistoren 3A ausgelesen. Der Auslesevorgang hinterlässt die Pixelelektroden JA kurzzeitig ladungsfrei. Beim Ansprechen der unmittelbar darunterliegenden Zeile wird ein Teil der Ladung auf den Pixelelektroden 1B über die Dünnfilmtransistoren 3B auf die Pixelelektroden 1A übertragen. Diese Ladung wird beim Aktivieren der Dünnfilmtransistoren 3A während des zweiten aufeinander folgenden Ansprechens der Gateleitungen 7 ausgelesen.
Beim ersten aufeinander folgenden Ansprechen der Gateleitungen 7 ist die Übertragung der Ladung von den Pixelelektroden 1B auf die Pixelelektroden 1A unvollständig. Folglich muss man das von den Pixelelektroden iß abgeleitete Signal, das man beim zweiten aufeinander folgenden Ansprechen der Gateleitungen 7 erhält, mit einem geeigneten Korrekturfaktor multiplizieren. Im Einzelnen ist das Verhältnis der ursprünglich im Pixel 1B induzierten Gesamtladung zur Ladung, die man beim zweiten Ansprechen misst, gegeben durch (C1A + C1B)/(C1A), wobei C1A und C1B die Speicherkapazitäten der Pixel 1A bzw. 1B sind.
Zum vollständigen Abführen der Ladung von den Pixelelektroden 1B müssen zahlreiche aufeinander folgende Ansprechvorgänge der Gateleitungen 7 durchgeführt werden. Jeder Durchgang verteilt die verbleibende Ladung auf die Pixelelektroden 1A und 1B, wobei der Ladungsanteil auf der Pixelelektrode 1A bei jedem Ansprechvorgang abgeführt wird. Wahlweise kann man einen wirkungsvolleren Abführvorgang dadurch ausführen, dass alle Gateleitungen 7 gleichzeitig angesprochen werden.
Gemäß noch einem weiteren Ansprechschema werden die Pixel 1A wie oben zuerst dadurch gelesen, dass man die Gateleitungen 7 nacheinander von der ersten Zeile an nach unten anspricht. Die ursprüngliche Ladung der Pixel 1B, die dadurch zwischen den Pixeln 1A und 1B umverteilt wird, liest man dann durch gleichzeitiges Ansprechen benachbarter Gateleitungen 7 (d.
h. zwei Gateleitungen zu einem Zeitpunkt), wobei man unten beginnt und nach oben fortschreitet. Damit kann man die ursprüngliche Ladung der Pixel 1B vollständig auslesen, und es ist kein Multiplikationsfaktor nötig.
Die Schaltung in Fig. 2A ist auch dafür verwendbar, den Dynamikbereich beim Ladungsauslesen zu vergrößern, ohne dass die Anzahl der Pixel je Sourceleitung verändert wird. In diesem Fall führt man die Pixelelektroden 1B kleiner aus als die Pixelelektroden 1A und ordnet sie ausreichend nahe an den Pixelelektroden 1A an, so dass man letztlich die gleiche strahlungsinduzierte Ladung erfasst. Geeignete Flächenverhältnisse 1A/1B können beliebig zwischen 2 und 20 liegen. In diesem Fall betrachtet man die Pixelelektroden 1A und 1B als Komponenten des gleichen Pixels. Beim ersten Ansprechen der Gateleitungen 7 liest man die auf den Pixelelektroden 1A angesammelten Ladungen aus. Bei einigen der Pixel kann diese Ladung dazu ausreichen, die zugehörigen Ladungsverstärker 11 zu sättigen. Beim zweiten Durchlauf aufeinander folgender Zeilen 7 spricht man die Ladungen der kleineren Pixelelektroden 1B an, die in den meisten Fällen die zugehörigen Ladungsverstärker 11 nicht sättigen. Bei denjenigen Pixeln, die die Ladungsverstärker 11 beim ersten Durchlauf sättigen, verwendet man die Daten aus dem zweiten Durchgang multipliziert mit einem geeigneten Faktor. In seltenen Fällen könnten die Signale von einigen Pixeln so groß sein, dass sie die Ladungsverstärker 11 auch beim zweiten Ansprechen sättigen. In diesen Fällen kann man einen dritten oder vierten Durchgang dazu einsetzen, die verbleibenden Ladungen weiter zu unterteilen, bis sie auf einen messbaren Pegel verringert sind.
Anhand von Fig. 3A wird nun eine zweite Ausführungsform der Erfindung vorgestellt, bei der eine gegebene Anzahl Pixel mit nur der halben Anzahl der üblichen Gateleitungen angesprochen wird.
In dieser Ausführungsform sind die Pixelelektroden 1A mit den Sourceleitungen 9 wie bei Fig. 2 besprochen verbunden. Die zweiten Pixelelektroden 10 sind ebenfalls mit den Sourceleitungen (d. h. Datenleitungen) 9 verbunden, und zwar über in Reihe geschaltete Dünnfilmtransistoren 3C und 3D. Der Gateeingang der Dünnfilmtransistoren 3C ist an die obere Gateleitung oder Steuerleitung 7 angeschlossen. Der Gateeingang der Dünnfilmtransistoren 3D ist an die untere Steuerleitung (d. h. Gateleitung) 7 angeschlossen.
Bei Betrieb wird die auf den Pixelelektroden 1A angesammelte Ladung durch zeilenweises Aktivieren der Gateleitungen 7 in der üblichen Weise ausgelesen. Während dieses Vorgangs bleiben die Ladungen auf den Pixelelektroden 1C ungestört, da mindestens einer der beiden Dünnfilmtransistoren 3C und 3D für jedes Pixel sperrt. Die Ladungen auf den Pixelelektroden 1C werden nach dem Lesen der Pixelelektroden 1A nur dann ausgelesen, wenn zwei benachbarte Gateleitungen 7 gleichzeitig aktiviert werden.
Die Schaltung in Fig. 3A kann man auch dazu verwenden, den Dynamikbereich in ähnlicher Meise wie oben bei Fig. 2A erklärt zu erweitern. Bei dieser Anwendung gestaltet man die Pixelelektroden 1C kleiner als die Pixelelektroden 1A und ordnet sie sehr nahe an diesen an, so dass man letztlich die gleiche strahlungsinduzierte Ladung erfasst. Beim aufeinander folgenden Ansprechen verwendet man normalerweise die Signale der Pixelelektroden JA, solange keine Sättigung der zugehörigen Ladungsverstärker 11 auftritt. In diesem Fall verwendet man die Signale der kleineren Elektroden 1C multipliziert mit einem geeigneten Korrekturfaktor. Mit dieser Schaltung ist nur eine Ebene der Pixel-Dynamikbereicherweiterung möglich, da die Ladungen auf den Pixelelektroden 1C vollständig ausgelesen werden. Sie werden nicht wie in der Ausführungsform nach Fig. 2A jeweils in aufeinander folgenden Ansprechvorgängen geteilt.
Abwandlungen der Ausführungsformen nach Fig. 2A und 3A sind möglich. Beispielsweise sind in Fig. 2A die Pixel 1B rechts der Pixel 1A angeordnet. Die Anzahl der Sourceleitungen (d. h. der Datenleitungen) je Pixel ist geringer. Man kann dies jedoch leicht so umordnen, dass sich die Pixel 1B unter den Pixeln 1A befinden, siehe Fig. 2B, so dass statt dessen die Anzahl der Gateleitungen (d. h. der Steuerleitungen) geringer ist. In ähnlicher Weise sind in Fig. 3B die Pixel 1C rechts der Pixel 1A angeordnet. Die Anzahl der Sourceleitungen (d. h. der Datenleitungen) je Pixel ist dadurch geringer, und zwar anstelle der Anzahl der Gateleitungen (d. h. der Steuerleitungen) je Pixel in Fig. 3A.
Man kann die Schaltungen in Fig. 2 und Fig. 3 so verknüpfen, dass die Anzahl der Sourceleitungen je Pixel und die Anzahl der Gateleitungen je Pixel geringer wird, siehe Fig. 4. In dieser Schaltung liest man die Pixelelektroden 1A zuerst durch das sequentielle Ansprechen der Gateleitungen 7 von oben nach unten aus. Den Hauptteil der Ladungen auf den Pixelelektroden 18 liest man nun, indem man die Gateleitungen 7 wieder nacheinander von oben nach unten anspricht. Zuletzt liest man die Pixelelektroden 1C, indem man gleichzeitig benachbarte Paare der Gateleitungen 7 anspricht. Die in diesem letzten Schritt gemessene Ladung enthält eine Restladung von den Pixelelektroden 1B. Da man die Größe dieser Ladung aus dem vorhergehenden Ladungsberechnungsschritt kennt, kann man durch Nachverarbeiten eine gleichgroße Menge von der in diesem Schritt erfassten Ladung subtrahieren.
In den Schaltungen in Fig. 3 und Fig. 4 kann man die beiden Dünnfilmtransistoren 3C und 3D durch einen einzigen Dünnfilmtransistor ersetzen, der ein oberes und ein unteres Gate aufweist. Die Transistoren 3C und 3D und ihre abgewandelten Dual-Gate-Ausführungsformen sind in Fig. 5a bzw. Fig. 5b dargestellt. Die abgewandelten Ausführungsformen bieten aufgrund einer verringerten Transistoranzahl einen verbesserten Füllfaktor. In der abgewandelten Ausführungsform muss man die Gatespannungspegel für den sperrenden und leitenden Zustand so wählen, dass der Transistor 3E nur dann leitet, wenn am oberen und am unteren Gate jeweils eine Durchschaltspannung anliegt. In der abgewandelten Ausführungsform können die Transistoren 3A und 3B Vorrichtungen mit einem Gate oder Vorrichtungen mit zwei Gates sein, wobei das obere Gate und das untere Gate miteinander verbunden sind.
Es wird nun die abgewandelte Ausführungsform in Fig. 6 betrachtet. Für jedes Pixel ist eine vierte Pixelelektrode 1D bereitgestellt. Diese Pixelelektrode ist über einen weiteren Dünnfilm-Schalttransistor 3E mit der Pixelelektrode 1C verbunden. In dieser Ausführungsform führt man den Dünnfilm-Schalttransistor 3C' als Dual-Gate-Vorrichtung aus, wobei das obere Gate mit G1 und das untere Gate mit G2 bezeichnet sind. Das obere Gate ist physikalisch über dem Kanal angeordnet und das untere Gate ist unter dem Kanal angeordnet. Bei Betrieb spricht man die Steuerleitungen 7 nacheinander mit einer Signalkurve mit zwei Pegeln an, siehe die linke Seite in Fig. 6. Bei jeder angesprochenen Steuerleitung 7 legt man zuerst eine Gatespannung mit mittlerem Pegel an (beispielsweise 10 Volt bei einem nominalen Sperrwert von -5 Volt). Dadurch wird die auf den Pixeln 1A angesammelte Ladung ausgelesen und abgeführt. Die Ladungen auf den Pixeln 1C werden in diesem Zustand nicht übertragen, da die Gatespannung mit mittlerem Pegel nicht dazu ausreicht, den Transistor 3C' durchzuschalten, wenn am Gate G2 eine Sperrspannung (d. h. -5 Volt) liegt. Man erhöht nun den Steuerimpuls auf einen hohen Pegel (z. B. 20 Volt), der dazu ausreicht, den Transistor 3C' durchzuschalten. Die Ladung auf den Pixeln 1C wird damit auch dann ausgelesen, wenn die niedere Spannung (z. B. -5 Volt) noch am Gate G2 anliegt.
Den Übergang des Pulses von einem mittleren Wert auf einen hohen Wert legt man nacheinander an die entsprechenden Steuerleitungen 7 an, und zwar bevorzugt von oben nach unten. Während des Ansprechens einer nachfolgenden Zeile wird ein Teil der ursprünglich auf den Pixeln 1B angesammelten Ladungen auf die Pixel 1A übertragen. Ein Teil der ursprünglich auf den Pixeln 1D angesammelten Ladungen wird auf die Pixel 1C übertragen. Diese übertragenen Ladungen liest man nun wieder von oben nach unten mit Hilfe eines zweiten Durchlaufs mit Pulsübergängen von einem mittleren Wert auf einen hohen Wert aus.
Um eine unerwünschte Vermischung der Ladungen zu vermeiden, sind die Transistoren 3C' so entworfen, dass sie beim Anlegen einer hohen Spannung am Gate G1 auch dann durchschalten, wenn eine niedere Spannung am Gate G2 anliegt. Sie sperren jedoch, solange eine niedere Spannung am Gate G1 anliegt. Diese Eigenschaft der Transistoren 3C' erhält man, wenn man sicherstellt, dass das Gate G1 die gesamte Kanallänge überdeckt, das Gate G2 jedoch nur einen Teil des Kanals.
Die Ausführungsform in Fig. 6 vermindert sowohl die Anzahl der Gates je Pixel als auch die Anzahl der Sourceleitungen je Pixel.
Zusammenfassend kann man feststellen, dass eine Vielzweck- Auslesematrix bereitgestellt wird, die in einer Anwendung den Pixelfüllfaktor beträchtlich verbessern kann, indem die Anzahl der Sourceleitungen und Gateleitungen verringert wird, beispielsweise um die Hälfte gegenüber dem herkömmlichen Entwurf in Fig. 1. In einer anderen Anwendung können die gleichen Schaltungen den Dynamikbereich der Ladungsverstärker am Ausgang verbessern, ohne dass die Empfindlichkeit beeinträchtigt wird.
Den Dynamikbereich zum Auslesen kann man vergrößern, ohne dass sich die Anzahl der Sourceleitungen oder Gateleitungen vermindert.

Claims

1. Bilderfassungsanordnung, umfassend eine Anzahl in Zeilen und Spalten angeordneter Pixel (1), wobei jedes Pixel von mindestens einer Datenleitung (9) und mindestens zwei Steuerleitungen (7) begrenzt ist, die mit einer Ansprechsteuerschaltung (5) verbunden sind, dadurch gekennzeichnet, dass für jedes Pixel mindestens zwei Pixelelektroden (1A, 1B) vorhanden sind und mindestens zwei Schaltvorrichtungen (3A, 3B), wobei eine erste Pixelelektrode (1A) über eine erste Schaltvorrichtung (3A) mit der mindestens einen Datenleitung (9) verbunden ist, und ein Steuereingang der ersten Schaltvorrichtung (3A) an eine erste Steuerleitung (7) angeschlossen ist, so dass beim Empfang eines ersten Ansprechimpulses von der Ansprechsteuerschaltung (5) die Ladung auf der ersten Pixelelektrode (1A) auf die mindestens eine Datenleitung (9) übertragen wird, und eine zweite Pixelelektrode (1B) über eine zweite Schaltvorrichtung (3B) mit der ersten Pixelelektrode (1A) verbunden ist, und ein Steuereingang der zweiten Schaltvorrichtung (3B) mit einer zweiten Steuerleitung (7) verbunden ist, so dass beim Empfang eines zweiten Ansprechimpulses von der Steuerschaltung (5) nach einem ersten Ansprechimpuls die Ladung auf der zweiten Pixelelektrode (1B) auf die erste Pixelelektrode (1A) übertragen wird.

2. Anordnung nach Anspruch 1, wobei jede Schaltvorrichtung (3A, 3B) einen Dünnfilmtransistor (TFT) enthält.

3. Anordnung nach Anspruch 2, worin bei jedem Pixel ein Sourceanschluss der ersten Schaltvorrichtung (3A) mit der mindestens einen Datenleitung (9) verbunden ist, ein Gateanschluss mit der ersten Steuerleitung (7) verbunden ist und ein Drainanschluss mit der ersten Pixelelektrode (1A) verbunden ist.

4. Anordnung nach Anspruch 2 oder 3, worin bei jedem Pixel ein Sourceanschluss der zweiten Schaltvorrichtung (3B) mit der ersten Pixelelektrode (1A) verbunden ist, ein Gateanschluss mit der zweiten Steuerleitung (7) verbunden ist und ein Drainanschluss mit der zweiten Pixelelektrode (1B) verbunden ist.

5. Verfahren zum Betreiben einer Anordnung nach irgendeinem der Ansprüche 1 bis 4, umfassend die Schritte:

a) das Anlegen eines ersten Ansprechimpulses aus der Ansprechsteuerschaltung (5) an den Steuereingang der ersten Schaltvorrichtung (3A), damit die Ladung auf der ersten Pixelelektrode (1A) auf die mindestens eine Datenleitung (9) übertragen wird; und

b) nachdem die Ladung im Schritt a) auf die mindestens eine Datenleitung (9) übertragen worden ist, das Anlegen eines zweiten Ansprechimpulses aus der Ansprechsteuerschaltung (5) an den Steuereingang der zweiten Schaltvorrichtung (3B), damit die Ladung auf der zweiten Pixelelektrode (1B) auf die erste Pixelelektrode übertragen wird.

6. Verfahren zum Betreiben einer Anordnung nach irgendeinem der Ansprüche 1 bis 4, umfassend die Schritte:

a) das Ansprechen aufeinander folgender Steuerleitungen (7), so dass für jedes Pixel die Ladung, die die erste Pixelelektrode (1A) trägt, aufgrund des Ansprechens der ersten der mindestens zwei Steuerleitungen (7) auf die mindestens eine Datenleitung (9) übertragen wird, und ein Teil der Ladung, die die zweite Pixelelektrode (1B) trägt, aufgrund des Ansprechens der zweiten Steuerleitung (7) auf die erste Pixelelektrode (1A) übertragen wird;

b) das nochmalige Ansprechen aufeinander folgender Steuerleitungen (7), so dass der Teil der Ladung, der von der zweiten Pixelelektrode (1B) auf die erste Pixelelektrode (1A) übertragen worden ist, auf die mindestens eine Datenleitung (9) übertragen wird; und

c) das Multiplizieren des Ladungsteils, der auf die mindestens eine Datenleitung (9) übertragen wird, mit einem Korrekturfaktor, der dem Kapazitätsverhältnis zwischen der ersten und der zweiten Pixelelektrode (1A, 1B) proportional ist, wobei jedes der Pixel als Pixelpaar arbeitet, das durch die erste und zweite Pixelelektrode bestimmt ist.

7. Verfahren nach Anspruch 6, zudem umfassend die Schritte des wiederholten weiteren Ansprechens aufeinander folgender Steuerleitungen (7), damit die Ladung von jeder zweiten Pixelelektrode (1B) abgeführt wird.

8. Verfahren nach Anspruch 6, zudem umfassend den Schritt des gleichzeitigen Ansprechens aller Steuerleitungen (7), damit die Ladung von jeder zweiten Pixelelektrode (1B) abgeführt wird.

9. Anordnung nach irgendeinem der Ansprüche 1 bis 4 oder Verfahren nach irgendeinem der Ansprüche 5 bis 8, wobei jede zweite Pixelelektrode (1B) kleiner ist als jede erste Pixelelektrode (1A).

10. Verfahren zum Betreiben einer Anordnung nach Anspruch 9, umfassend die Schritte:

b) für jedes Pixel das Erfassen, ob die auf die mindestens eine Datenleitung (9) übertragene Ladung größer ist als eine vorgeschriebene Sättigungsmenge;

c) das nochmalige Ansprechen aufeinander folgender Steuerleitungen (7), so dass der Teil der Ladung, der von der zweiten Pixelelektrode (1B) auf die erste Pixelelektrode (1A) übertragen worden ist, auf die mindestens eine Datenleitung (9) übertragen wird; und

d) für jedes Pixel, bei dem die auf die mindestens eine Datenleitung (9) übertragene Ladung kleiner ist als die vorgeschriebene Sättigungsmenge, das Auswählen der Ladung für die Ausgabeerkennung, und für jedes Pixel, bei dem die auf die mindestens eine Datenleitung (9) übertragene Ladung größer ist als die vorgeschriebene Sättigungsmenge, das Multiplizieren des Ladungsteils, der von der zweiten Pixelelektrode (1B) auf die mindestens eine Datenleitung (9) übertragen wird, mit einem Korrekturfaktor, um eine Ladung zu gewinnen, die der auf der ersten Pixelelektrode (1A) gespeicherten Ladung äquivalent ist, wobei die erste und die zweite Pixelelektrode eine identische Ladung je Einheitsfläche aufweisen, und das Auswählen der äquivalenten Ladung für die Ausgabeerkennung, wodurch der Dynamikbereich der Pixel vergrößert wird.

11. Verfahren zum Betreiben einer Anordnung nach irgendeinem der Ansprüche 1 bis 4, umfassend die Schritte:

a) das Ansprechen aufeinander folgender Steuerleitungen (7), so dass für jedes Pixel die Ladung, die die erste Pixelelektrode (1A) trägt, aufgrund des Ansprechens der ersten der mindestens zwei Steuerleitungen (7) auf die mindestens eine Datenleitung (9) übertragen wird, und die Ladung, die die zweite Pixelelektrode (1B) trägt, durch das Ansprechen der zweiten Steuerleitung (7) auf die erste Pixelelektrode (1A) und die zweite Pixelelektrode (1B) umverteilt wird; und

b) das nochmalige Ansprechen aufeinander folgender benachbarter Steuerleitungspaare (7), so dass die gesamte verbliebene Ladung auf der ersten und der zweiten Pixelelektrode (1A, 1B) auf die mindestens eine Datenleitung (9) übertragen wird.

12. Bilderfassungsanordnung, umfassend eine Anzahl in Zeilen und Spalten angeordneter Pixel (1), wobei jedes Pixel von mindestens einer Datenleitung und mindestens zwei Steuerleitungen begrenzt ist, dadurch gekennzeichnet, dass für jedes Pixel mindestens zwei Pixelelektroden (1A, 1C) vorhanden sind und mindestens drei Schaltvorrichtungen (3A, 3C, 3D), wobei eine erste Pixelelektrode (1A) über eine erste Schaltvorrichtung (3A) mit der mindestens einen Datenleitung verbunden ist und ein Steuereingang der ersten Schaltvorrichtung (3A) an eine erste Steuerleitung (7) angeschlossen ist, eine zweite Pixelelektrode (1C) über die zweiten und dritten Schaltvorrichtungen (3C, 3D) mit der mindestens einen Datenleitung (9) verbunden ist, ein Steuereingang der zweiten Schaltvorrichtung (3C) mit der ersten Steuerleitung verbunden ist und ein Steuereingang der dritten Schaltvorrichtung (3D) mit der zweiten Steuerleitung (7) verbunden ist.

13. Anordnung nach Anspruch 12, wobei jede Schaltvorrichtung (3A, 3C, 3D) einen Dünnfilmtransistor (TFT) enthält.

14. Anordnung nach Anspruch 13, worin bei jedem Pixel ein Sourceanschluss der ersten Schaltvorrichtung (3A) mit der mindestens einen Datenleitung (9) verbunden ist, ein Gateanschluss mit der ersten Steuerleitung (7) verbunden ist und ein Drainanschluss mit der ersten Pixelelektrode (1A) verbunden ist.

15. Anordnung nach Anspruch 13 oder 14, worin bei jedem Pixel der Sourceanschluss der zweiten Schaltvorrichtung (3C) mit der mindestens einen Daten Leitung (9) verbunden ist, ein Gateanschluss mit der ersten Steuerleitung (7) verbunden ist und ein Drainanschluss mit einem Sourceanschluss der dritten Schaltvorrichtung (3D) verbunden ist, der Gateanschluss jeder dritten Schaltvorrichtung (3D) mit der zweiten Steuerleitung (7) verbunden ist und ein Drainanschluss mit der zweiten Pixelelektrode (1C) verbunden ist.

16. Anordnung nach irgendeinem der Ansprüche 12 bis 15, wobei die zweite und die dritte Schaltvorrichtung (3C, 3D) als Dual-Gate-Vorrichtung integriert sind.

17. Verfahren zum Betreiben einer Anordnung nach irgendeinem der Ansprüche 12 bis 16, umfassend die Schritte:

a) das Ansprechen auf einander folgender Steuerleitungen (7), so dass für jedes Pixel die Ladung, die die erste Pixelelektrode (1A) trägt, aufgrund des Ansprechens der ersten Steuerleitung des Steuerleitungspaars (7) auf die mindestens eine Datenleitung (9) übertragen wird; und

b) das nochmalige Ansprechen aufeinander folgender benachbarter Steuerleitungspaare (7), so dass für jedes Pixel die Ladung, die die zweite Pixelelektrode (1C) trägt, durch das Ansprechen der benachbarten Steuerleitungspaare (7) auf die mindestens eine Datenleitung (9) übertragen wird, wobei jedes der Pixel als Pixelpaar arbeitet, das durch die erste und zweite Pixelelektrode bestimmt ist.

18. Anordnung nach irgendeinem der Ansprüche 12 bis 16 oder Verfahren nach Anspruch 17, wobei jede zweite Pixelelektrode (1C) kleiner ist als jede erste Pixelelektrode (1A).

19. Verfahren zum Betreiben einer Anordnung nach Anspruch 18 oder Verfahren nach Anspruch 18, umfassend die Schritte:

a) das Ansprechen aufeinander folgender Steuerleitungen (7), so dass für jedes Pixel die Ladung, die die erste Pixelelektrode (1A) trägt, aufgrund des Ansprechens der ersten Steuerleitung (7) auf die mindestens eine Datenleitung (9) übertragen wird;

c) das nochmalige Ansprechen aufeinander folgender Steuerleitungspaare (7), so dass die Ladung, die die zweite Pixelelektrode (1C) trägt, auf die mindestens eine Datenleitung (9) übertragen wird; und

d) für jedes Pixel, bei dem die von der ersten Pixelelektrode (1A) auf die mindestens eine Datenleitung (9) übertragene Ladung geringer ist als die vorbestimmte Sättigungsmenge, das Auswählen der Ladung für die Ausgabeerkennung, und für jedes Pixel, bei dem die von der ersten Pixelelektrode (1A) auf die mindestens eine Datenleitung (9) übertragene Ladung größer ist als die vorgeschriebene Sättigungsmenge, das Multiplizieren der von der zweiten Pixelelektrode (1C) auf die mindestens eine Datenleitung (9) übertragenen Ladung mit einem Korrekturfaktor, der dem Flächenverhältnis der ersten und der zweiten Pixelelektrode proportional ist, und das Auswählen der mit dem Korrekturfaktor multiplizierten Ladung für die Ausgabeerkennung, wodurch der Dynamikbereich eines jeden Pixels vergrößert wird.

20. Bilderfassungsanordnung, umfassend eine Anzahl in Zeilen und Spalten angeordneter Pixel (1), wobei jedes Pixel von einer Datenleitung (9) und einem Steuerleitungspaar (7) begrenzt ist, dadurch gekennzeichnet, dass für jedes Pixel mindestens drei Pixelelektroden (1A, 1B, 1C) vorhanden sind und mindestens vier Schaltvorrichtungen (3A, 3B, 3C, 3D), wobei eine erste Pixelelektrode (1A) über eine erste Schaltvorrichtung (3A) mit der Datenleitung (9) verbunden ist und ein Steuereingang der ersten Schaltvorrichtung (3A) an eine erste Steuerleitung (7) angeschlossen ist, eine zweite Pixelelektrode (1B) über eine zweite Schaltvorrichtung (3B) mit der ersten Pixelelektrode (1A) verbunden ist, wobei ein Steuereingang der zweiten Schaltvorrichtung (3B) mit der anderen Steuerleitung (7) verbunden ist, eine dritte Pixelelektrode (1C) über die dritte und die vierte Schaltvorrichtung (3C, 3D) mit der Datenleitung (9) verbunden ist, und ein Steuereingang der dritten Schaltvorrichtung (3C) mit der ersten Steuerleitung (7) verbunden ist und ein Steuereingang der vierten Schaltvorrichtung (3D) mit der anderen Steuerleitung (7) verbunden ist.

21. Anordnung nach Anspruch 20, wobei jede Schaltvorrichtung (3A, 3B, 3C, 3D) einen Dünnfilmtransistor (TFT) enthält.

22. Anordnung nach Anspruch 21, worin bei jedem Pixel ein Sourceanschluss der ersten Schaltvorrichtung mit der Datenleitung (9) verbunden ist, ein Gateanschluss mit der ersten Steuerleitung (7) verbunden ist und ein Drainanschluss mit der ersten Pixelelektrode (1A) verbunden ist.

23. Anordnung nach Anspruch 21 oder 22, worin bei jedem Pixel der Sourceanschluss der zweiten Schaltvorrichtung (3B) mit der Datenleitung (9) verbunden ist, ein Gateanschluss mit der ersten Steuerleitung (7) verbunden ist und ein Drainanschluss mit einem Sourceanschluss der vierten Schaltvorrichtung (3D) verbunden ist, ein Gateanschluss jeder vierten Schaltvorrichtung (3D) mit der anderen Steuerleitung (7) verbunden ist und ein Drainanschluss mit der dritten Pixelelektrode (1C) verbunden ist.

24. Anordnung nach Anspruch 21, 22 oder 23, wobei für jedes Pixel ein Sourceanschluss der dritten Schaltvorrichtung (3C) mit der Datenleitung (9) verbunden ist, ein Gateanschluss mit der ersten Steuerleitung (7) verbunden ist und ein Drainanschluss mit einem Sourceanschluss der vierten Schaltvorrichtung (3D) verbunden ist, und ein Gateanschluss jeder vierten Schaltvorrichtung (3D) mit der anderen Steuerleitung (7) verbunden ist und ein Drainanschluss mit der dritten Pixelelektrode (1C) verbunden ist.

25. Anordnung nach irgendeinem der Ansprüche 20 bis 24, wobei die dritte und die vierte Schaltvorrichtung (3C, 3D) als Dual-Gate-Vorrichtung integriert sind.

26. Verfahren zum Betreiben einer Anordnung nach irgendeinem der Ansprüche 20 bis 25, umfassend die Schritte:

a) das Ansprechen aufeinander folgender Steuerleitungen (7), so dass für jedes Pixel die Ladung, die die erste Pixelelektrode (1A) trägt, aufgrund des Ansprechens der ersten Steuerleitung des Steuerleitungspaars (7) auf die Datenleitung (9) übertragen wird, und ein Teil der Ladung, die die zweite Pixelelektrode (1B) trägt, aufgrund des Ansprechens der anderen Steuerleitung (7) auf die erste Pixelelektrode (1A) übertragen wird;

b) das nochmalige Ansprechen aufeinander folgender Steuerleitungen (7), so dass der Teil der Ladung, der von der zweiten Pixelelektrode (1B) auf die erste Pixelelektrode (1A) übertragen worden ist, auf die Datenleitung (9) übertragen wird;

c) das Multiplizieren des Ladungsteils, der auf die Datenleitung (9) übertragen wird, mit einem Korrekturfaktor, der dem Kapazitätsverhältnis zwischen der ersten und der zweiten Pixelelektrode (1A, 1B) proportional ist;

d) das nochmalige Ansprechen aufeinander folgender benachbarter Steuerleitungspaare (7), so dass für jedes Pixel die Ladung, die die dritte Pixelelektrode (1C) trägt, aufgrund des Ansprechens der benachbarten Steuerleitungspaare (7) auf die Datenleitung (9) übertragen wird, wobei jedes Pixel wie zwei Pixelpaare wirkt, ein erstes Pixelpaar durch die erste und die zweite Pixelelektrode (1A, 1B) bestimmt ist und ein zweites Pixelpaar durch die erste und die dritte Pixelelektrode (1A, 1C) bestimmt ist; und

e) das Subtrahieren des auf die Datenleitung (9) übertragenen Ladungsteils von der Ladung, die von der dritten Pixelelektrode auf die Datenleitung übertragen worden ist.

27. Anordnung nach Anspruch 2, 3, 4, 13, 14, 15, 21, 22, 23 oder 24, Anordnung nach Anspruch 9 wenn abhängig von Anspruch 2, Anspruch 16 wenn abhängig von Anspruch 13 oder Anspruch 25 wenn abhängig von Anspruch 21, Verfahren nach Anspruch 5, 6, 7, 8, 9, 10 oder 11 wenn abhängig von Anspruch 2, Verfahren nach Anspruch 17, 18 oder 19 wenn abhängig von Anspruch 13 oder Verfahren nach Anspruch 26 wenn abhängig von Anspruch 21, wobei jeder Dünnfilmtransistor (TFT) eine Vorrichtung mit einem einzigen Gate ist.

28. Anordnung nach Anspruch 2, 3, 4, 13, 14, 15, 21, 22, 23 oder 24, Anordnung nach Anspruch 9 wenn abhängig von Anspruch 2, Anspruch 16 wenn abhängig von Anspruch 13 oder Anspruch 25 wenn abhängig von Anspruch 21, Verfahren nach Anspruch 5, 6, 7, 8, 9, 10 oder 11 wenn abhängig von Anspruch 2, Verfahren nach Anspruch 17, 18 oder 19 wenn abhängig von Anspruch 13 oder Verfahren nach Anspruch 26 wenn abhängig von Anspruch 21, wobei jeder Dünnfilmtransistor (TFT) eine Dual-Gate-Vorrichtung ist.

29. Bilderfassungsanordnung, umfassend eine Anzahl in Zeilen und Spalten angeordneter Pixel (1), wobei jedes Pixel von einer Datenleitung (9) und einem Steuerleitungspaar (7) begrenzt ist, dadurch gekennzeichnet, dass für jedes Pixel mindestens vier Pixelelektroden (1A, 1B, 1C, 1D) vorhanden sind und mindestens vier Schaltvorrichtungen (3A, 3B, 3C', 3E), wobei eine erste Pixelelektrode (1A) über eine erste Schaltvorrichtung (3A) mit der Datenleitung (9) verbunden ist und ein Steuereingang der ersten Schaltvorrichtung (3A) an eine erste Steuerleitung (7) angeschlossen ist, eine zweite Pixelelektrode (1B) über eine zweite Schaltvorrichtuung (3B) mit der ersten Pixelelektrode (1A) verbunden ist, und ein Steuereingang der zweiten Schaltvorrichtung (3B) mit der anderen Steuerleitung (7) verbunden ist, eine dritte Pixelelektrode (1C) über die dritte Schaltvorrichtung (3C') mit der Datenleitung (9) verbunden ist, ein erster Steuereingang der dritten Schaltvorrichtung (3C') mit der ersten Steuerleitung (7) verbunden ist und ein zweiter Steuereingang davon mit der anderen Steuerleitung (7) verbunden ist, und eine vierte Pixelelektrode (1D) über eine vierte Schaltvorrichtung (3E) mit der dritten Pixelelektrode (1C) verbunden ist, und ein Steuereingang der vierten Schaltvorrichtung (3E) mit der anderen Steuerleitung (7) verbunden ist.

30. Anordnung nach Anspruch 29, wobei jede Schaltvorrichtung (3A, 3B, 3C', 3E) einen Dünnfilmtransistor (TFT) enthält.

31. Anordnung nach Anspruch 30, worin bei jedem Pixel ein Sourceanschluss der ersten Schaltvorrichtung (3A) mit der Datenleitung (9) verbunden ist, ein Gateanschluss mit der ersten Steuerleitung (7) verbunden ist und ein Drainanschluss mit der ersten Pixelelektrode (1A) verbunden ist.

32. Anordnung nach Anspruch 30 oder 31, worin bei jedem Pixel der Sourceanschluss der zweiten Schaltvorrichtung (3B) mit der ersten Pixelelektrode (1A) verbunden ist, ein Gateanschluss mit der anderen Steuerleitung (7) verbunden ist und ein Drainanschluss mit der zweiten Pixelelektrode (1B) verbunden ist.

33. Anordnung nach Anspruch 30, 31 oder 32, wobei für jedes Pixel ein Sourceanschluss der dritten Schaltvorrichtung (3C') mit der Datenleitung (9) verbunden ist, ein erster Gateanschluss mit der ersten Steuerleitung (7) verbunden ist, ein zweiter Gateanschluss mit der anderen Steuerleitung (7) verbunden ist, und ein Drainanschluss mit der dritten Pixelelektrode (1C) verbunden ist.

34. Anordnung nach Anspruch 30, 31, 32 oder 33, wobei für jedes Pixel ein Sourceanschluss der vierten Schaltvorrichtung (3E) mit der dritten Pixelelektrode (1C) verbunden ist, ein Gateanschluss mit der anderen Steuerleitung (7) verbunden ist, und ein Drainanschluss mit der vierten Pixelelektrode (1D) verbunden ist.

35. Verfahren zum Betreiben einer Anordnung nach irgendeinem der Ansprüche 29 bis 34, umfassend die Schritte:

a) das Ansprechen aufeinander folgender Steuerleitungen (7), indem man zuerst eine Spannung mit mittlerem Pegel an den Steuereingang einer jeden ersten Schaltvorrichtung (3A) anlegt, so dass die Ladung, die die erste Pixelelektrode (1A) trägt, für jedes angesprochene Pixel auf die Datenleitung (9) übertragen wird, und ein Teil der Ladung, die die zweite und die vierte Pixelelektrode (1B, 1D) tragen, für jedes dem angesprochenen Pixel benachbarte Pixel auf die erste bzw. dritte Pixelelektrode (1A, 1C) übertragen wird, und danach das Anlegen einer Spannung mit hohem Pegel an den Steuereingang der ersten Schaltvorrichtung (3A) und den ersten Steuereingang der dritten Schaltvorrichtung (3A), so dass die Ladung, die die dritte Pixelelektrode trägt, für jedes angesprochene Pixel auf die Datenleitung (9) übertragen wird; und

b) das nochmalige Ansprechen aufeinander folgender Steuerleitungen (7), so dass der Ladungsteil, der von der zweiten und vierten Pixelelektrode (1B, 1D) auf die erste und dritte Pixelelektrode (1A, 1C) übertragen worden ist, der mindestens einen Datenleitung (9) zugeführt wird.