DE69429938T2

DE69429938T2 - Einrichtung zur Beseitigung der Phasenunbestimmtheit

Info

Publication number: DE69429938T2
Application number: DE69429938T
Authority: DE
Inventors: Tonoyuki Ooi
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-03-19
Filing date: 1994-03-18
Publication date: 2002-06-27
Anticipated expiration: 2014-03-19
Also published as: JPH06276239A; EP0618707A3; EP0618707B1; JP2513116B2; EP0618707A2; DE69429938D1; US5566184A

Description

Die Erfindung betrifft eine Einrichtung zur Beseitigung der Phasenunbestimmtheit und insbesondere eine Einrichtung zur Beseitigung der Phasenunbestimmtheit, die ein erkanntes Synchronisierwort bei der Beseitigung der Phasenunbestimmtheit aus einem Quadratur-Phasenumtastungssignal (QPSK-Signal) verwendet. Das Synchronisierwort kann ein eindeutig bestimmtes Wort (UW) eines Rahmensynchronisationssystems sein, das in einer Modulations-/Demodulationseinrichtung eines Satellitenkommunikationssystems mit Quadratur-Phasenumtastung (QPSK) verwendet wird.
In einem Rahmensynchronisationssystem eines QPSK- Modulationssytems ist jedes der P-Kanal- und Q-Kanal-Datensignale mit einem UW versehen. Das UW wird auf einer Empfangsseite erkannt und zu Phasensynchronisationszwecken verwendet. Es gibt jedoch vier Phasenzustände (P, Q), (Q, ), ( , ) und ( , P) wegen des Phasenschlupfes, wie er beispielsweise in der japanischen Patentoffenlegungsschrift Nr. 134 951/1984 (JP-A-59- 134 951) beschrieben wird. und bedeuten Inversionen von P- bzw. Q-Kanal-Signalen. Wenn daher solche Daten auf der Empfangsseite demoduliert werden, tritt eine Phasenunbestimmtheit auf. Um die Unbestimmtheit zu beseitigen, muß die Phase der empfangenen Signale ermittelt und nötigenfalls zu einer bestimmten, richtigen Phase korrigiert werden. Dies kann mit Hilfe einer Phasenunbestimmtheits-Beseitigungseinrichtung oder -Entfernungseinrichtung, wie sie auch genannt werden kann, erreicht werden. Die Phasenunbestimmtheits-Beseitigungseinrichtung vergleicht ein demoduliertes UW mit einem auf der Empfangsseite gespeicherten Bezugs-UW, berechnet einen Fehlerwert und legt die richtige Phase nach dem Fehlerwert fest.
Da, wie oben beschrieben, die Position des UW in einem Rahmen nach Systemkriterien vorgegeben ist, können nachfolgende UWs in festen Intervallen erkannt werden, sobald ein erstes UW erkannt worden ist.
Wenn jedoch ein UW nicht erkannt wird, dann wird eine Phasenänderung nicht erkannt, und die letzte erkannte Phaseninformation wird weiterverwendet, da keine neue Phaseninformation vorhanden ist. Wenn sich die Phase der empfangenen Daten wegen eines Phasenschlupfes ändert, kann infolgedessen die Phasenunbestimmtheits-Beseitigungseinrichtung die Phase nicht richtig korrigieren, da sie empfangene Daten mit falschen Phaseninformationen verwendet. Infolgedessen weichen die empfangenen Daten von den gesendeten Daten ab, wodurch ein Fehler entsteht.
Die US-A-5 025 455 offenbart eine Phasenunbestimmtheitsauflösung für Offset-Vierphasenumtastungssysteme (OQPSK- Systeme). Ein Demodulator für Offset- Vierphasenumtastungssignale (OQPSK-Signale), die mit zwei eindeutig bestimmten Wörtern (UW) moduliert sind, löst acht mögliche Phasenunbestimmtheitskombinationen auf, die einen Datenfehler erzeugen können, indem zunächst empfangene IR- und QR- Daten in einem integrierten Trägerschleifen/Symbolsynchronisator mit Verwendung einer digitalen Costas-Schleife mit angepaßten Filtern verarbeitet werden, um vier von acht möglichen Phasensynchronisationsfehlern zu korrigieren, und dann die übrigen vier mit Hilfe eines Phasenunbestimmtheitsauflösers verarbeitet werden, der die eindeutig bestimmten Wörter erkennt, um nicht nur die empfangenen IR- und QR-Datenkanäle umzukehren, sondern auch die IR- und/oder QR-Daten zu invertieren (komplementieren) oder zumindest die IR- und QR-Daten für Systeme mit Verwendung von nichttransparenten Codes zu komplementieren, die keine Unbestimmtheit der Rotationsrichtung aufweisen.
Die US-A-4 494 239 betrifft eine Rahmensynchronisation und eine Phasenunbestimmtheitsauflösung in Quadratur- Amplitudenmodulations-Übertragungssystemen (QAM- Übertragungssystemen). Es wird ein Verfahren zur Aufrechterhaltung der Rahmensynchronisation in einem QAM-System offenbart, das nichtdifferenzcodierte Daten überträgt. Es werden Mehrbitwörter (FI, FQ) mit Rahmen- bzw. Synchronisierbits gebildet und in die Senderdatenkanäle eingefügt. Der Wert des Synchronisierbits ist unempfindlich gegen die Rotationseffekte der Phasenunbestimmtheit, indem er einen vorgegebenen Wert aufweist und in eine vorgegebene Bitposition in jedem Datenkanal eingefügt wird. In den offenbarten Ausführungsformen können auch Regenerationsfehler durch die Übertragung von vorgegebenen Quadrantenbits innerhalb der Mehrbitwörter korrigiert werden. Außerdem können die durch Mehrbitwortübertragung erzeugten Spektraltöne durch die Verwendung von Mehrzweckbits in den Mehrbitwörtern verringert werden.
Die US-A-3 736 507 offenbart eine Phasenunbestimmtheitsauflösung für Vierphasenumtastungs-Kommunikationssysteme (Vierphasen-PSK-Kommunikationssysteme) In einer Vierphasen- PSK-Modulations-/Demodulations-Nachrichtenverbindung wird die Phasenunbestimmtheit aufgelöst. Im Sender moduliert ein separates, eindeutig bestimmtes Wort jede der um 90º phasenverschobenen Komponenten der Trägerfrequenz. Wenn am Empfangsende der Verbindung der wiederhergestellte Träger mit der 0º-Phase des empfangenen Signals synchronisiert wird, erscheinen die beiden eindeutig bestimmten Wörter richtig in entsprechenden Quadraturkanälen. Wenn jedoch der wiederhergestellte Träger mit der falschen Phase des empfangenen Trägers synchronisiert wird, werden die Daten durcheinandergebracht. Die eindeutig bestimmten Wörter oder ihre Komplemente werden in den Quadraturkanälen erkannt, und Kanalausgänge werden geändert, z. B. invertiert oder umgekehrt, damit das richtige eindeutig bestimmte Wort korrekt an den Ausgängen der Quadraturkanäle erscheint.
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Phasenunbestimmtheits-Beseitigungseinrichtung bereitzustellen, die in der Lage ist, die wahrscheinlichste Phase zu ermitteln.
Eine weitere Aufgabe der vorliegenden Erfindung ist die Bereitstellung einer Phasenunbestimmtheits-Beseitigungseinrichtung, die eine Phasenunbestimmtheit auch dann beseitigen kann, wenn kein Synchronisierwort erkannt wird.
Gemäß der vorliegenden Erfindung weist eine Phasenunbestimmtheits-Beseitigungseinrichtung auf: einen Zähler zum Zählen der Fehlerbitzahl in empfangenen Synchronisierwörtern von zwei vorgegebenen Phasen, eine erste Phaseninformationssteuereinheit zum Erzeugen einer ersten Phaseninformation, welche die Phasen anzeigt, in denen anhand der Fehlerbitzahl empfangene Synchronisierwörter erkannt werden, eine zweite Phaseninformationssteuereinheit zum Erzeugen einer zweiten Phaseninformation, welche die Phasen anzeigt, in denen die Wahrscheinlichkeit für das Vorhandensein eines Synchronisierworts hoch ist, einen Wähler zum Umschalten zwischen der ersten und der zweiten Phaseninformation und eine Entfernungsschaltung zum Entfernen einer Phasenunbestimmtheit aus empfangenen Signalen auf der Basis eines Ausgangssignals des Wählers und zur Abgabe eines Signals mit der richtigen Phase.
Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der nachstehenden ausführlichen Beschreibung in Verbindung mit den beigefügten Zeichnungen noch besser ersichtlich. Dabei zeigen:
Fig. 1 ein Blockschaltbild, das schematisch eine herkömmliche Phasenunbestimmtheits-Beseitigungseinrichtung darstellt;
Fig. 2 ein Blockschaltbild einer bevorzugten Ausführungsform der erfindungsgemäßen Phasenunbestimmtheits-Beseitigungseinrichtung; und
Fig. 3 ein Blockschaltbild einer bevorzugten Ausführungsform der in Fig. 2 dargestellten Phaseninformationssteuereinheit.
In den Zeichnungen bezeichnen gleiche Bezugszeichen die gleichen Bauelemente.
Zum leichteren Verständnis der vorliegenden Erfindung wird zunächst anhand von Fig. 1 eine herkömmliche Phasenunbestimmtheits-Beseitigungseinrichtung beschrieben.
In Fig. 1 weist die herkömmliche Phasenunbestimmtheits- Beseitigungseinrichtung auf: einen Eingangsanschluß 1 für demodulierte P-Kanal-Daten, einen Eingangsanschluß 2 für demodulierte Q-Kanal-Daten, Serien-Parallelwandler 31 und 32, eine Phaseninformationssteuereinheit 4, UW-Fehlerzahlrechner 5 und 6, eine Phasenunbestimmtheitsentfernungsschaltung 9 und einen (2N-&epsi;)-Rechner 10.
Die Phaseninformationssteuereinheit 4 weist Komparatoren 11a, 11b, 11c und 11d und eine Phaseninformationserzeugungsschaltung 12 auf. Ein UW besteht aus (N) Bits für jeden der P- und Q-Kanäle und ist für das verwendete System eindeutig bestimmt.
Durch einen Demodulator (nicht dargestellt) demodulierte P-Kanal- bzw. Q-Kanal-Daten werden von dem P-Kanal-Dateneingangsanschluß 1 und dem Q-Kanal-Dateneingangsanschluß 2 eingegeben und durch die Serien-Parallelwandler 31 bzw. 32 in Paralleldaten umgewandelt, die jeweils aus (N) Bits bestehen. Der UW-Fehlerzahlrechner 5 vergleicht jedes der P-Kanal- und Q-Kanal-Paralleldatenelemente mit jedem der eindeutig bestimmten P-Kanal- und Q-Kanal-Bezugs-UW, die durch die Generatoren 20 bzw. 22 für eindeutig bestimmte Bezucrs-UW erzeugt werden, und berechnet die Anzahl der Bits unter (2N) Bits sowohl des P-Kanals als auch des Q-Kanals, die nicht mit den Bits der Bezugs-UW übereinstimmen. Der UW-Fehlerzahlrechner 6 vergleicht die P-Kanal-Paralleldaten mit dem Q-Kanal-Bezugs-UW und die Q- Kanal-Paralleldaten mit der Inversion des P-Kanal-Bezugs-UW und berechnet die Anzahl der Bits unter (2N) Bits sowohl des P-Kanals als auch des Q-Kanals, die nicht mit den Bits des Bezugs-UW übereinstimmen, mit denen sie verglichen wurden.
Die Ausgangssignale M5 und M6 der UW-Fehlerzahlrechner 5 und 6 werden durch die Komparatoren 11a bis 11d mit einer vorgegebenen zulässigen Fehlerzahl &epsi; verglichen, die durch die Fehlertoleranzschaltung 24 bereitgestellt oder für die der Wert (2N-&epsi;) durch den (2N-&epsi;)-Rechner 10 berechnet wird. Der Komparator 11a vergleicht M5 mit &epsi;, der Komparator 11b vergleicht M5 mit (2N-&epsi;), der Komparator 11c vergleicht M6 mit &epsi;, und der Komparator 11d vergleicht M6 mit (2N-&epsi;). Die Komparatoren geben "1" aus, wenn eine der folgenden Bedingungen erfüllt ist:
(M5) ≤ &epsi; (1)
(M5) ≥ (2N-&epsi;) (2)
(M6) ≤ &epsi; (3)
(MG) ≥ (2N-&epsi;) (4)
Bei Annahme der folgenden Situation:
(M5) = 60
(M6) = 30
(N) = 32
(&epsi;) = 6
ist Gleichung (2) wie folgt erfüllt:
(M5) = 60 ≥ (2N-&epsi;) = 64 - 6 = 58
Daher gibt der Komparator 11b "1" aus. Da die anderen Komparatoren 11a, 11c und 11d keine der Gleichungen (1), (3) oder (4) erfüllen, geben sie "0" aus. Das heißt, es wird entschieden, daß in der Phase ( , ) ein UW erkannt werden konnte. Die Phaseninformationserzeugungsschaltung 12 übergibt Phaseninformationen, welche die Phase, in der das UW erkannt wird, der Phasenunbestimmtheitsentfernungsschaltung 9 anzeigen. Die Phasenunbestimmtheitsentfernungsschaltung 9 entfernt die Unbestimmtheit durch Umschalten der empfangenen Daten auf der Basis der Phaseninformation, wie weiter unten erläutert wird.
Wenn jedoch in dieser herkömmlichen Einrichtung das UW nicht erkannt und die Phase durch Phasenschlupf verändert wird, wie weiter oben beschrieben, dann werden Daten erzeugt, die von den übertragenen Daten abweichen, da die Einrichtung versucht, die Phasenunbestimmtheit der empfangenen Daten auf der Grundlage der fehlerhaften Phaseninformation zu entfernen.
Daher stellt die vorliegende Erfindung eine Phasenunbestimmtheits-Beseitigungseinrichtung bereit, die in der Lage ist, die wahrscheinlichste Phase zu ermitteln.
Nachstehend wird anhand der Fig. 2 bis 3 eine bevorzugte Ausführungsform der vorliegenden Erfindung ausführlich beschrieben.
In Fig. 2 besteht eine Phasenunbestimmtheits-Beseitigungseinrichtung nach einer bevorzugten Ausführungsform der vorliegenden Erfindung aus einem Eingangsanschluß 1 für demodulierte P-Kanal-Daten, einem Eingangsanschluß 2 für demodulierte Q-Kanal-Daten, Serien-Parallelwandlern 31 und 32, Phaseninformationssteuereinheiten 4a und 7, UW-Fehlerzahlrechnern 5 und 6, einem Wähler 8, einer Phasenunbestimmtheitsentfernungsschaltung 9 und einem (2N-&epsi;)-Rechner 10. Der Phaseninformationssteuereinheit 4a weist Komparatoren 11a, 11b, 11c und 11d, eine Phaseninformationserzeugungsschaltung 12 und eine Logikschaltung 18 auf. Die Phaseninformationssteuereinheit 7 weist eine Phaseninformationserzeugungsschaltung 12a und einen Komparator 13 auf. Mit Ausnahme eines Teils der Phaseninformationssteuereinheit 4a, der Phaseninformationssteuereinheit 7 und des Wählers 8 arbeiten die genannten Teile jeweils auf die gleiche Weise wie die entsprechenden Teile der in Fig. 1 dargestellten herkömmlichen Konfiguration.
Die Logikschaltung 18 in der Phaseninformationssteuereinheit 4a entscheidet, ob das 13 W erkannt wird oder nicht. Die Logikschaltung 18 steuert den Wähler 18 so, daß die Phaseninformation aus der Phaseninformationssteuereinheit 4a ausgewählt wird, wenn das UW erkannt wird, z. B. wenn eines der Ausgangssignale von den Komparatoren 11a bis 11d gleich "1" ist, und daß die Phaseninformation aus der Phaseninformationssteuereinheit 7 ausgewählt wird, wenn das UW nicht erkannt wird, z. B. wenn alle Ausgangssignale von den Komparatoren 11a bis 11d gleich "0" sind.
Der Komparator 13 in der Phaseninformationssteuereinheit 7 vergleicht die Anzahl der UW-Fehler in den entsprechenden Phasen, um eine Phase zu ermitteln, deren UW-Fehlerzahl minimal ist. Die Phaseninformationserzeugungsschaltung 12a ermittelt die Phase, deren UW-Fehlerzahl ein Minimum ist, als wahrscheinlichste Phase, und gibt diese Phaseninformation aus. Der Wähler 8 wählt die Phaseninformation des Phaseninformationserzeugungsabschnitts 4a aus, wenn ein UW erkannt wird, und wählt die Phaseninformation des Phaseninformationserzeugungsabschnitts 7 aus, wenn kein UW erkannt wird, und sendet die ausgewählte Phaseninformation zum Phasenunbestimmtheitsentfernungsabschnitt 9.
Fig. 3 zeigt ein detailliertes Blockschaltbild einer bevorzugten Ausführungsform der in Fig. 2 dargestellten Phaseninformationssteuereinheit 7. In Fig. 3 besteht die Phaseninformationssteuereinheit 7 aus dem Komparator 13 mit Komparatoren 14a und 14b, einem Rechner 15 und Logikschaltungen 16 und 17 sowie der Phaseninformationserzeugungsschaltung 12a.
Nachstehend wird ein Verfahren zur Bestimmung einer Phase mit der geringsten Fehlerzahl beschrieben. Der Komparator 14a vergleicht die Anzahl M5 der UW-Fehler in der (P, Q)- Phase mit der Anzahl M6 der UW-Fehler in der (Q, )-Phase und gibt das Signal "1" von einem Ausgang "M5< M6" aus, wenn M5 < M6 erfüllt ist und von einem Ausgang "M5=M6", wenn M5 = M6 erfüllt ist, von einem Ausgang "M5> M6", wenn M5 > M6 erfüllt ist. Der Komparator 14b vergleicht M5 mit (2N-M6) von dem Rechner 15, der (2N-M6) berechnet. Da (2N-M6) eine Inversion der (Q, )-Phase anzeigt, d. h. die UW-Fehlerzahl der ( , P)- Phase, vergleicht der Komparator 14b die UW-Fehlerzahl der (P, Q)-Phase mit der UW-Fehlerzahl der (Q, )-Phase und gibt "1" von einem Ausgang "M5< 2N-M6" aus, wenn M5 < 2N - M6 erfüllt ist, von einem Ausgang "M5 = 2N-M6", wenn M5 = 2N - M6 erfüllt ist, und von einem Ausgang "M5> 2N-M6", wenn M5 > 2N - M6 erfüllt ist.
Da (M6) + (2N - M6) = (2N) ist, wenn (M5) < (M6) und (M5) < (2N - M6) gilt, ist klar, daß entweder (M6) oder (2N - M6) nicht größer als (N) ist. Damit ist (M5) ≤ (N) bewiesen. Betrachtet man ferner (2N-M5), d. h. die UW-Fehlerzahl der ( , )-Phase, die eine Inversion der (P, Q)-Phase ist, dann ist (2N-M5) ≥ (N) bewiesen, und folglich ist (M5) ≤ (2N-M5). Wenn (M5) < (M6) und (M5) < (2N-M6) erfüllt sind, kann daher die (P, Q)-Phase als wahrscheinlichste Phase betrachtet werden, da (M5) der kleinste Wert ist.
Angenommen, für (M5) > (M6) und (M5) < (2N-M6) sei (M5) < (2N-M5), dann wird (M6) < (M5) < (2N-M5) < (2N-M6). Daher ist (M6) der kleinste Wert, und die (Q, )-Phase kann als wahrscheinlichste Phase angesehen werden. Im Falle von (2N-M5) < (M5) gilt andererseits (2N-M5) - (M6) = (2N-M6) - (M5) > 0, und daher ist (M6) < (2N-M5) < (M5) < (2N-M6). In diesem Fall wird daher die (Q, )-Phase gleichfalls als die wahrscheinlichste Phase angesehen.
Angenommen, für (M5) > (M6) und (M5) > (2N-M6) sei (M6) > (2N-M6), dann wird (2N-M6) - (2N-M5) = (M5) - (M6) > 0, und daher ist (2N-M5) < (2N-M6) < (M6) < (M5). Folglich wird (2N- M5) der kleinste Wert. Wenn andererseits (M6) < (2N-M6) ist, dann wird (M6) - (2N-M5) = (M5) - (2N-M6) > 0, und außerdem ist (2N-M5) < (2N-M6) < (M6) < (M5). Wenn (M5) > (M6) ist, wird daher die ( , )-Phase als die wahrscheinlichste Phase angesehen.
Angenommen, für (M5) < (M6) und (M5) < (2N-M6) sei (M5) > (2N-M5), dann wird (2N-M5) - (2N-M6) = (M6) - (M5) > 0, und daher ist (2N-M6) < (2N-M5) < (M5) < (M6). Folglich ist (2N-M6) der kleinste Wert. Wenn andererseits (M5) < (2N-M5) ist, dann wird (2N-M6) < (M5) < (2N-M5) < (M6). Daher wird (2N-M6) der kleinste Wert, und die ( , P)-Phase wird als die wahrscheinlichste Phase angesehen.
Die Logikschaltung 16 bestimmt die (P, Q)-Phase, wenn (M5) < (M6) und (M5) < (2N-M6) ist, die (Q, )-Phase, wenn (M5) > (M6) und (M5) < (2N-M6) ist, die ( , )-Phase, wenn (M5) > (M6) und (M5) > (2N-M6) ist, und die ( , )-Phase, wenn (M5) < (M6) und (M5) > (2N-M6) ist, und gibt "1" an den ent sprechenden Ausgängen "PQ", "Q ", " " und " P" aus, wie weiter oben erwähnt. Die Phaseninformationserzeugungsschaltung 12a erzeugt ein Phaseninformationssignal entsprechend dem Ausgangssignal der Logikschaltung 16 und führt es dem Wähler 8 zu.
Da ferner die Bestimmung der Phase unbestimmt wird, wenn die UW-Fehlerzahl (M5) = (M6) oder (M5) = (2N-M6) ergibt, wird das Ausgangssignal der Phaseninformationssteuereinheit 4a als Phaseninformation verwendet. In diesem Fall gibt die Logikschaltung 17 ein Schaltsignal zum Wähler 8 aus. Der Wähler 8 wählt die Phaseninformation aus der Phaseninformationssteuereinheit 4a aus, wenn ein UW erkannt wird, und die Phaseninformation aus der Phaseninformationssteuereinheit 7, wenn kein UW erkannt werden kann, und führt die ausgewählte Phaseninformation der Phasenunbestimmtheitsentfernungsschaltung 9 zu, wie weiter oben erwähnt. Wenn jedoch die UW-Fehlerzahl der (P, Q)- Phase und der (Q, )-Phase oder die der (P, Q)-Phase und der ( , P)-Phase den gleichen Wert annimmt, dann wird die Phaseninformation aus der Phaseninformationssteuereinheit 4a ausgewählt, auch wenn kein UW erkannt werden kann.
Wie bisher beschrieben, kann die vorliegende Erfindung bei auftretendem Phasenschlupf und fehlende UW-Erkennung eine Phasenunbestimmtheit auf der Basis der wahrscheinlichsten Phase beseitigen, indem ein Wähler zum Umschalten der Phaseninformation zu einer entsprechenden wahrscheinlichsten Phase eingesetzt wird. Dies ist anders als beim herkömmlichen System, wo eine Phasenunbestimmtheit nur auf der Basis der Phaseninformation des vorhergehenden Rahmens beseitigt wird, und daher kann die vorliegende Erfindung eine Phasenunbestimmtheit zuverlässiger beseitigen. Infolgedessen verringern sich die Fehler in den empfangenen Daten im Vergleich zum herkömmlichen System.

Claims

1. Phasenunbestimmtheits-Beseitigungseinrichtung, die aufweist:

eine Zähleinrichtung (5, 6) zum Zählen der Fehlerbitzahl von empfangenen Synchronisierwörtern von zwei vorgegebenen Phasen;

eine erste Phaseninformationssteuereinrichtung (4a) zum Erzeugen einer ersten Phaseninformation, welche die Phasen anzeigt, in denen die empfangenen Synchronisierwörter anhand der Fehlerbitzahl erkannt werden;

eine zweite Phaseninformationssteuereinrichtung (7) zum Erzeugen einer zweiten Phaseninformation, welche die Phasen anzeigt, in denen die Wahrscheinlichkeit für das Vorhandensein des Synchronisierworts hoch ist;

eine Wähleinrichtung (8) zum Umschalten zwischen der ersten und der zweiten Phaseninformation; und

eine Entfernungseinrichtung (9) zum Entfernen einer Phasenunbestimmtheit aus empfangenen Signalen auf der Basis eines Ausgangssignals der Wähleinrichtung (8).

2. Beseitigungseinrichtung nach Anspruch 1, wobei die zweite Phaseninformationssteuereinrichtung (7) aufweist:

eine Einrichtung (12a) zum Bestimmen der Phase, deren Fehlerzahl ein Minimum ist, als wahrscheinlichste Phase auf der Basis eines Vergleichs der Synchronisierwortfehler in entsprechenden Phasen.

3. Beseitigungseinrichtung nach Anspruch 2, die ferner aufweist:

eine Steuereinrichtung zum Steuern der Wähleinrichtung (8), so daß die Wähleinrichtung die erste Phaseninformation ausgibt, wenn das Synchronisierwort erkannt wird, und die zweite Phaseninformation, wenn das Synchronisierwort oder die wahrscheinlichste Phase nicht erkannt wird.

4. Beseitigungseinrichtung nach Anspruch 1, 2 oder 3, wobei die Zähleinrichtung (5, 6) aufweist:

eine erste Recheneinrichtung (5) zum Berechnen einer ersten Fehlerzahl in einer ersten Phase, die einen Vergleich eines ersten Bezugssynchronisierworts in der ersten Phase mit dem empfangenen Synchronisierwort darstellt; und

eine zweite Recheneinrichtung (6) zum Berechnen einer zweiten Fehlerzahl in einer zweiten Phase, die einen Vergleich eines zweiten Bezugssynchronisierworts in der zweiten Phase mit dem empfangenen Synchronisierwort darstellt.

5. Beseitigungseinrichtung nach Anspruch 4, wobei die zweite Phaseninformationssteuereinheit (7) aufweist:

eine erste Vergleichseinrichtung (14a) zum Vergleich der ersten Fehlerzahl mit der zweiten Fehlerzahl;

eine zweite Vergleichseinrichtung (14b) zum Vergleich der ersten Fehlerzahl mit einer Fehlerzahl, die einer Inversion der zweiten Phase entspricht; und

eine Logikeinrichtung (17), um aus den Ergebnissen der beiden Vergleiche in der ersten und der zweiten Vergleichseinrichtung zu ermitteln, welche der vier Phasen die wahrscheinlichste ist.

6. Verfahren zur Steuerung einer Phasenunbestimmtheit, mit den folgenden Schritten:

(a) Zählen der Fehlerbitzahl von empfangenen Synchronisierwörtern von zwei vorgegebenen Phasen;

(b) Erzeugen einer ersten Phaseninformation, die Phasen anzeigt, in denen anhand der Fehlerbitzahl ein empfangenes Synchronisierwort erkannt wird;

(c) Erzeugen einer zweiten Phaseninformation, die Phasen anzeigt, in denen die Wahrscheinlichkeit für das Vorhandensein des Synchronisierworts hoch ist;

(d) Umschalten zwischen der ersten und der zweiten Phaseninformation; und

(e) Entfernen der Phasenunbestimmtheit aus empfangenen Signalen auf der Basis der ersten oder der zweiten Phaseninformation, um ein Signal mit daraus entfernter Phasenunbestimmtheit zu liefern.