-
Die vorliegende Erfindung betrifft im allgemeinen integrierte
Schaltungsarchitekturen und ist besondere gerichtet auf eine
neuartige MOS-Kondensatorstruktur, sie aus einer schwach
dotierten Halbleiterschicht gebildet ist und eine sehr kurze
Ladungszeit für Spannungen sowohl positiver als auch
negativer Polarität aufweist.
-
Es gibt eine Anzahl integrierter Schaltungsarchitekturen, die
einen Kondensator mit einer sehr kurzen Ladezeit (z. B. in der
Größenordnung einer Nanosekunde oder weniger) benötigen mit
einer hohen Vorspannung der einen oder der anderen Polarität.
Ein solcher Kondensator kann eine Oberfläche (z. B. Silicium
auf Saphir (SOS)) einer Struktur aufweisen, in der ein
Oberflächenisolator (z. B. eine Oxidschicht) das
Kondensatordielektrikum zwischen einer obenliegenden Plattenschicht
(z. B. dotiertes Polysilicium oder Metall) und einer
untenliegenden Plattenschicht (z. B. ein dotierter Siliciumbereich)
bildet.
-
In vielen Silicium-auf-Saphir-Prozessen mit einer
(epitaktischen) Siliciumschicht, die auf einer
Saphirunterlagenstruktur ausgeformt ist, ist es möglich, die epitaktische
Siliciumschicht mit einer hinreichend hohen
Verunreinigungskonzentration zu versehen, so daß die Tiefe jedes
Verarmungsbereichs, der sich in der Siliciumschicht unter dem
Oberflächendielektrikum (Oxid) ausbildet, klein ist im Verhältnis
zur Dicke des Oberflächenoxids. Die Kapazität der sich
ergebenden MOS-Kondensatorstruktur ist nahe der unter allen
Vorspannungsbedingungen maximal erreichbaren Größe und die
Ladezeit ist extrem kurz.
-
Manche Fertigungsprozesse lassen jedoch ein Anpassen des
Dotierens dieses Teils der Halbleiterschicht unter der dünnen
Oxidschicht mit hoher Verunreinigungskonzentration nicht ohne
weiteres zu, so daß die untere Platte eines MOS-Kondensators
als schwach dotierter Bereich ausgebildet werden muß. In
einer solchen Kondensatorstruktur wird der schwach dotierte
Bereich als Reaktion auf die Anwendung einer starken Ladung
einer Polarität, die der des dotierten Materials entspricht
(hoch-negative Ladung bei schwach dotierter N
Halbleiterschicht, und hoch-positive Ladung bei einer schwach dotierten
P-Halbleiterschicht) in einen stark verarmten Zustand
überführt. Für eine solche leicht dotierte Struktur liegt die
Verarmungstiefe in der Regel eine Größenordnung höher als die
Oxiddicke, was die Übergangskapazitanz signifikant reduziert.
-
Eine mögliche Lösung für ein solches Problem der Erholung
einer tiefen Verarmung wäre der Einbau von zwei solcher
Kondensatoren in die Schaltung und Parallelschaltung der
Kondensatoren, wobei der eine Kondensator schwach dotiertes
N-Material, anliegend an einen stärker dotierten N+
Kontaktbereich, und ein anderer Kondensator schwach dotiertes
P-Material, anliegend an einen stärker dotierten P+
Kontaktbereich aufweist. Eine solche Schaltungskonfiguration würde
sicherstellen, daß die Gesamtkapazitanz des Kondensatorpaars
niemals unter die dielektrische (Oxid) Kapazitanz jedes der
Kondensatoren absinkt. Unglücklicherweise bedeutet das
Anordnen eines solchen Kondensatorpaars, daß die Größe des
Halbleiterbereichs, die für das Ausbilden eines einzigen
Kondensators benutzt wird, für den Fall der zwei
Kondensatoren verdoppelt werden muß.
-
Im Dokument US-A-4704625 auf dem Stand der Technik wird eine
MOS-Kondensatorstruktur als elektrische
Umwandlungsvorrichtung beschrieben, die ein schwach dotiertes Substrat eines
ersten Leitfähigkeitstyps, einen ersten dotierten Bereich des
ersten Leitfähigkeitstyps in Berührung mit dem Substrat,
einen zweiten dotierten Bereich des umgekehrten
Leitfähigkeitstyps, in Berührung mit dem Substrat, eine
Verarmungsschicht über einen Bereich des Substrats anliegend an den
ersten und den zweiten Bereich, und eine leitende Schicht auf
der dielektrischen Schicht enthält.
-
In Dokument EP-A-0357980 auf dem Stand der Technik wird ein
kompakter Kondensator zur Anwendung in einer kleinen
Speicherzelle in hochdichten Speichern geoffenbart. Ein
solcher Kondensator, der beim Kreuzkoppeln kreuzgekoppelter
Wechselrichter in der Speicherzelle benutzt wird, verbessert
die Einzelfall-Störungsgüte. Der Kondensator in seiner
bevorzugten Ausführungsform ist ein MOS-KONDENSATOR mit
sowohl n+ als auch p+ Anschlüssen zum Kondensatorkanal, so
daß sowohl für positive als auch für negative Kondensator-
Gate-Spannungen eine hohe Kapazitanz gewahrt ist.
-
In der Unterlage US-A-4833644 auf dem Stand der Technik wird
eine Speicherzellen-Schaltung beschrieben, die ein Paar
Inverter und Mittel aufweist, wie Gate/Drain-gekoppelte
Kondensatoren, um während der Abstrahlung eine größere
Spannungsdifferenz als einen Anfangswert an den
MOS-Tran
sistor-Gates zu erzeugen. Das soll dazu führen, den logischen
Verklinkungszustand beizubehalten und somit während der
Abstrahlung eine Veränderung des logischen Zustands zu
verhindern. Die genannte Unterlage auf dem Stand der Technik
beansprucht eine Speicherzellenschaltung, die umfaßt: Erste
und zweite kreuzgekoppelte Inverter, wobei jeder Inverter
erste und zweite komplementäre reihengekoppelte
MOS-Transistoren, jeder der Transistoren ein Paar Leiterelektroden
und eine Gate-Eingangselektrode aufweist, eine der
Leiterelektroden eine Ausgangselektrode ist, die an die
Ausgangselektrode des entsprechenden Komplementärtransistors
gekoppelt ist; und ein erster Kondensator zwischen die Gate-
Eingangselektrode des ersten und des zweiten Transistors der
ersten Inverter, und die Leiterausgangselektroden der ersten
Inverter-Transistoren, und ein zweiter Kondensator zwischen
die Gate-Eingangselektrode des ersten und des zweiten
Transistors des zweiten Inverters, und die
Leitungsausgangselektroden der zweiten Inverter-Transistoren gekoppelt ist.
-
Eine Halbleiter-Kapazitanzvorrichtung gemäß der vorliegenden
Erfindung wird in Anspruch 1 definiert.
-
Wenn vorteilhafterweise eine hohe negative Ladung auf die
obere Platte (Gate-Elektrode) gelegt wird, die über der
dünnen dielektrischen Schicht liegt, werden vom P+
Hilfsbereich leicht Defektelektronen erzeugt. Wenn eine hohe
positive Spannung an die obere Platte gelegt wird, werden vom
N+ Hilfsbereich leicht Elektronen erzeugt. Durch Verbinden
der beiden, des N+ Hilfsbereichs und des P+ Hilfsbereichs,
wird ein tiefer Verarmungszustand für jede Polarität der
angelegten Spannung verhindert. Da ferner sowohl P+ als auch
N+ Kontakte zusammengebunden sind, wird die Tendenz einer
Inversionsschicht zum Schwimmen verhindert (wie es in einem
Standard-MOS-Kondensator vorkommt, weil die tiefe verarmte
Schicht eine Schranke zwischen der Inversionsschicht und
einem Kontakt bildet). Auch die zum Aufladen des
MOS-Kondensators benötigte Zeit ist nur durch die Beweglichkeit der
Träger in der Halbleiterschicht eingeschränkt.
-
Vorzugsweise liegt eine nützliche Anwendung der verbesserten
MOS-Kondensatorstruktur gemäß der vorliegenden Erfindung in
einer gegen Einzelfallstörungen (SEU - Single Event Upset)
immunen Speicherzelle, die auf einem isolierenden Substrat
(z. B. Saphir oder Oxid) ausgebildet ist, durch Anwenden der
CMOS-Technologie. In einer solchen Schaltungsstruktur wird
ein Paar erfindungsgemäßer MOS-Kondensatoren eingesetzt.
Jeder Kondensator ist zwischen Eingangs- und Ausgangsknoten
des entsprechenden Inverters eines kreuzgekoppelten
Inverterpaars gekoppelt, aus denen der Speicher gebildet ist. Sollte
ein Hochenergiepartikel durch den Kanalbereich eines
Inverters außerhalb des Transistors laufen, wird schnell eine
große Ladung generiert. Der größte Teil der Ladung
akkumuliert und wird durch den verarmten Bereich 'OFF' des MOS-
Transistors abgelenkt, was dazu führt, die Spannung am
Ausgang des Inverters umzuändern, der vom Partikel getroffen
wurde. Diese Spannung kann sich hinreichend verändern, so daß
sie bewirkt, daß der andere Inverter des kreuzgekoppelten
Inverterpaars kippt und damit den Zustand der Speicherzelle
verändert.
-
Eine Technik zum Minimieren der Auswirkung des
Partikeleinschlags ist das Hinzufügen der Kapazitanz zu empfindlichen
Knoten in der Speicherzelle. In einem Volumen-CMOS-Prozeß
wird die Kapazitanz von einem spezifischen Knoten gegen Masse
gebildet. Wie oben bereits ausgeführt, werden in der
erfindungsgemäßen Speicherzellenapplikation wegen der isolierenden
Substrate, auf denen der Kondensator ausgebildet ist, die
Kondensatoren zwischen die Ausgangsknoten jedes Inverters und
ihre entsprechenden Eingangsknoten hinzugefügt. In einer
solchen Konfiguration kann der Kondensator über einen
ent
sprechenden Inverter schnell eine positive Ladung aus seinem
positiven Kanal-MOSFET, oder eine negative Ladung aus seinem
zugeordneten negativen Kanal-MOSFET absorbieren.
-
In einer herkömmlichen MOS-Kondensator-Struktur würde die
gleiche große Signal-Kapazitanz über einen entsprechenden
Kondensator für jede Polarität, der jeder seinen eigenen
entsprechenden Flächenbereich in Anspruch nimmt, erreicht
werden müssen. Im Gegensatz dazu ermöglicht es die Dual-
Polaritäts-Kapazitanzstruktur der vorliegenden Erfindung, daß
die Speicherzelle kleiner gemacht wird als für vergleichbare
CMOS-Prozesse, um die gleiche Toleranz gegenüber
Hochenergiepartikel zu erreichen.
-
Jetzt soll die Erfindung beispielhaft anhand der begleitenden
Zeichnungen beschrieben werden, in denen
-
Fig. 1 in Diagrammform eine Schnittansicht eines Kondensators
Silicium-auf-Saphir einer MOS-Kondensatorarchitektur gemäß
der vorliegenden Erfindung beschreibt, in der ein Paar stark
dotierter Kontaktbereiche an den entsprechenden, einander
gegenüberliegenden Endteilen der unteren
Silicium-Plattenschicht des Kondensators angeordnet sind;
-
Fig. 2 illustriert in Diagrammform eine Schnittansicht eines
Silicium-auf-Saphir Kondensators einer
MOS-Kondensatorarchitektur, die nicht in Übereinstimmung mit der vorliegenden
Erfindung ist, in der die untere Platte nur einen einzigen,
schwach dotierten Halbleiterbereich enthält;
-
Fig. 3 illustriert in Diagrammform eine Draufsicht eines
Silicium-auf-Saphir Kondensators einer
MOS-Kondensatorarchitektur, die nicht in Übereinstimmung mit der vorliegenden
Erfindung ist, in der ein Paar stark dotierte
Hilfskontakt
bereiche anliegend an ein gemeinsames Seitenteil der unteren
Siliciumplattenschicht des Kondensators sind; und
-
Fig. 4 zeigt eine Speicherschaltungsstruktur, die ein Paar
MOS-Kondensatoren gemäß der vorliegenden Erfindung zeigt, die
zwischen den Eingangs- und den Ausgangsknoten der
entsprechenden Inverter eines kreuzgekoppelten Inverterpaars
gekoppelt sind.
-
Eine erfindungsgemäße MOS-Kondensatorstruktur ist erfolgreich
gerichtet gegen die Nachteile der Verarmungsschichttiefe und
der nutzbaren Halbleiterflächenbelegung bei herkömmlichen
MOS-Kondensatorstrukturen durch Vergrößern der
schwachdotierten, unteren Siliciumplattenschicht der
MOS-Kondensatorstruktur mit einem Paar Hilfs-Verunreinigungsbereichen
hoher Konzentration entgegengesetzten Leitfähigkeitstypen (P+
und N+). Die beiden Hilfsbereiche sind so geformt, daß sie
direkt an die untere Platten-Siliciumschicht anliegen, die
unter der Oxid-Deckschicht des Kondensators liegt. Die Hilfs-
Bereiche sind an einen gemeinsamen
Kondensatorelektrodenanschluß für die untere Platte des Kondensators
angeschlossen.
-
Wenn bei dieser Struktur eine hohe negative Ladung an die
Deckplatte (Gate-Elektrode) gelegt wird, die über der dünnen
dielektrischen Schicht des Kondensators liegt, werden in der
dünnen dielektrischen Schicht durch den P+ Hilfsbereich
leicht Defektelektronen erzeugt. Wenn eine hohe positive
Ladung an die Gate-Elektrode gelegt wird, werden durch den N+
Hilfsbereich leicht Elektronen erzeugt. Durch
Zusammenschließen der beiden Hilfsbereiche, N+ und P+, wird das
Entstehen einer tiefen Verarmungsschicht für beide
Polaritäten der angelegten Spannung verhindert. Da ferner
beide, P+ und N+, Hilfskontakte zusammengehängt sind,
entfällt die Tendenz einer Inversionsschicht zum Schwimmen,
wie es in einer herkömmlichen MOS-Kondensatorstruktur
vorkommt, da die tiefe Verarmungsschicht eine Schranke
zwischen der Inversionsschicht und einem Kondensatorkontakt
bildet.
-
Ein nichteinschränkendes Beispiel einer
MOS-Kondensatorarchitektur gemäß einer ersten Ausführungsform der vorliegenden
Erfindung ist in der Schnittansicht in Fig. 1 als Diagramm
illustriert, und zeigt eine Silicium-auf-Saphir-Struktur der
Fig. 1 mit einem Trägersubstrat 11 (Saphir), auf dem eine
sehr dünne (in der Größenordnung zwischen 1000 und 10.000 Å)
Siliciumschicht 13 ausgebildet ist (z. B. durch eine Epitaxie
in Flüssigphase). Zwar ist das gezeigte Beispiel eine solche
SoS-Architektur, jedoch können auch andere Materialien, wie
eine Schicht Isoliermaterial (z. B. Oxid) oder Halbleiter
(z. B. Silicium) als Trägerschicht verwendet werden.
-
Aufgebracht auf einen ersten Teil einer dünnen
Halbleiterschicht 13 ist eine dünne Isolierschicht 15, die die
dielektrische Feldschicht des MOS-Kondensators bildet. Die
Isolierschicht 15 kann eine dünne Oxidschicht mit einer Dicke in der
Größenordnung 50-1000 Å beinhalten. Oben auf der dünnen
Isolierschicht 15 liegt die Schicht 17 aus leitendem
Material, wie Metall oder (dotiertes oder undotiertes)
Polysilicium, das einen ersten Kontakt, die obere
Plattenschicht des Kondensators, bildet, an den ein Anschlußpunkt 19
angeschlossen ist. Direkt unter der Isolierschicht 15 enthält
die Halbleiterschicht 13 mindestens einen schwach dotierten
Halbleiterbereich, gezeigt in Fig. 1, als ersten (P-)
Halbleiterbereich 21, und einen zweiten (N-)
Halbleiterbereich 23, so daß eine Kondensatorstruktur durch die
Deckplattenschicht 17, die Dünnoxidschicht 15 und eine untere
Plattenschicht, bestehend aus schwach dotiertem Silicium,
hier ein paar schwach und entgegengesetzt dotierte Bereiche
21 und 23 gebildet wird. 'Schwach dotiert' heißt, eine
Konzentration C so, daß der C*ToX*Bereich (wobei ToX die
Oxiddicke der Schicht 15 ist) klein ist im Vergleich zu, oder
in der Größenordnung von, der Gesamtladung, die absorbiert
werden muß. Beispielsweise kann die
Verunreingungskonzentration im schwachdotierten Bereich bis zu einer
Konzentration in der Größenordnung von 10¹&sup8; Atome/cm³ liegen.
-
Die Halbleiterschicht 13 enthält ferner einen ersten Hilfs-
(Kontakt)-Halbleiterbereich 31 eines ersten (P+)
Leitfähigkeitstyps, der eine Verunreinigungskonzentration in der
Größenordnung von 10²&sup0; Atome/cm³ aufweist, die wesentlich
höher ist als die der schwach dotierten unteren
Plattenschicht, die die darunterliegenden Bereiche 21 und 23
aufweist. In der illustrierten Ausführungsform ist der erste
(P+) Kontakthalbleiterbereich 31 direkt anliegend an, bzw.
berührt (P-), an einem Ende 32 einen schwach dotierten
Halbleiterbereich 21 der unteren Platte des Kondensators.
-
In der Ausführungsform des vorliegenden Beispiels ist die
untere Platte des MOS-Kondensators auch direkt anliegend an
einen zweiten Kontakt-Halbleiterbereich 33 eines zweiten (N+)
Leitfähigkeitstyps mit einer Verunreinigungskonzentration,
die höher ist, als die der Bereiche 21 und 23, und die direkt
anliegt an, oder berührt, ein Ende 34 eines (N-) dotierten
Bereichs 23, das dem Ende 32 der unteren Platte
gegenüberliegt, die vom ersten (P+) Kontaktbereich 31 berührt wird.
Auf den Kontaktbereichen 31 und 33 ausgebildet sind
entsprechend die Schichten 36, 38 aus leitendem Material (z. B.
Metall), die miteinander verbunden sind und eine zweite
Anschlußstelle 39 (an der unteren Platte) für den Kondensator
vorsehen.
-
Fig. 2 illustriert einen Kondensator, in dem die untere
Platte der MOS-Kondensatorstruktur nur einen einzigen schwach
dotierten Halbleiterbereich 41 entweder vom P- oder vom N-
Leitfähigkeitstyp aufweist, wie aus US-A-4704625 bekannt ist.
Ein MOS-Kondensator, in dem der Kontakt mit der unteren
Platte durch stark dotierte Bereiche vom entgegengesetzten
Leitfähigkeitstyp vorgesehen ist, deren jeder direkt
anliegend an einen gemeinsamen Teil 51 der unteren Platte des
Kondensators ist, wie aus EP-A-0357980 bekannt ist, wird in
der Draufsicht der Fig. 3 als Diagramm gezeigt.
-
Eine Anwendung der verbesserten MOS-Kondensatorstruktur gemäß
vorliegender Erfindung ist ihre Anwendung in einer gegen
Einzelfallstörungen (SEU - Single Event Upset) immunen
Speicherzelle, die auf isolierenden Substraten (z. B. das
Saphir-Substrat 11 in Fig. 1) ausgebildet ist. In einer
solchen Speicherschaltungsstruktur, schematisch dargestellt
in Fig. 4, ist ein Paar MOS-Kondensatoren 61, 63 mit einer
strukturellen Konfiguration gemäß vorliegender Erfindung wie
oben beschrieben, gekoppelt zwischen Eingangs- und
Ausgangsknoten 71, 73 und 81, 83 der entsprechenden MOSFET-Inverter
70, 80, die das kreuzgekoppelte MOSFET-Inverterpaar der
Speicherzelle beinhalten.
-
Sollte ein Hochenergiepartikel durch den Kanalbereich eines
'OFF'-Transistors eines der Inverter 70, 80 laufen, wird
schnell eine große Ladung generiert. Der größte Teil der
Ladung akkumuliert und wird durch den verarmten Bereich des
'OFF'-MOS-Transistors geführt, was bewirkt, daß sich die
Spannung am Ausgang des Inverters verändert, der vom Partikel
getroffen wurde. Diese Spannung kann sich hinreichend
verändern, daß sie bewirkt, daß der andere Inverter des
kreuzgekoppelten Inverterpaars in den entgegengesetzten
Zustand umschaltet (von '1' zu '0' oder von '0' zu '1').
-
Das Koppeln der MOS-Kondensatoren 61, 63, gemäß der
Konfiguration der vorliegenden Erfindung, um die Hilfsbereiche
hochkonzentrierter Verunreinigung einzuschließen, die die
schwachdotierte untere Platte des Kondensators berühren,
minimiert die Auswirkungen des Partikelaufschlags, weil jeder
MOS-Kondensator, der über seinen zugeordneten Inverter
verbunden ist, in der Lage ist, positive Ladungen aus seinem
positiven Kanal-MOSFET, oder negative Ladungen aus seinem
zugeordneten negativen Kanal-MOSFET, schnell zu absorbieren.
Wie oben bemerkt, müßte in einer herkömmlichen
MOS-Kondensatorstruktur eine gleichgroße Signalkapazitanz durch jeweils
einen entsprechenden Kondensator für jede Polarität mit der
zugehörigen Belegungsfläche erreicht werden.
-
Die Nachteile der Verarmungsschichttiefe und der nutzbaren
Halbleiterfläche der herkömmlichen
MOS-Kondensator-Architektur, die auf schwach dotiertem Halbleitermaterial
ausgebildet sind, werden gemäß der vorliegenden Erfindung
wirksam beseitigt durch Vergrößern der
MOS-Kondensatorstruktur mit einem Paar Hilfsbereichen entgegengesetzter
Leitfähigkeit, (P+ und N+), hoher
Verunreinigungskonzentration, die beide direkt anliegend an die schwach dotierte
untere Plattenschicht sind, die unter der dielektrischen
Schicht des Kondensators liegt, und Anschließen dieser beiden
starkdotierten Hilfsbereiche an eine gemeinsame
Kondensatorelektrodenanschlußstelle für die untere Platte des
Kondensators.
-
Sollte eine starknegative Ladung auf die obere Platte gelegt
werden, die über der dünnen dielektrischen Schicht liegt,
werden vom P+ Hilfsbereich leicht Defektelektronen geliefert.
Wenn umgekehrt eine stark positive Ladung auf die obere
Platte gelegt wird, werden vom N+ Hilfsbereich leicht
Elektronen geliefert. Durch Verbinden der N+ und P+
Hilfsbereiche wird ein tiefer Verarmungszustand für jede Polarität
der angelegten Spannung verhindert. Da ferner die P+ und N+
Kontakte zusammengeschlossen sind, wird die Tendenz einer
Inversionsschicht zu schwimmen (wie es in einem Standard MOS-
Kondensator vorkommt, weil die tiefe Verarmungsschicht eine
Schranke zwischen der Inversionsschicht und einem Kontakt
ausbildet) vermieden. Ferner wird die Zeit zum Laden des MOS-
Kondensators nur durch die Beweglichkeit der Träger in der
dünnen epitaktischen Halbleiterschicht begrenzt, in der die
untere Plattenstruktur des Kondensators ausgebildet ist.
-
Die Nachteile der Verarmungsschichttiefe und der nutzbaren
Halbleiterfläche der herkömmlichen
MOS-Kondensator-Architektur, die auf schwach dotiertem Halbleitermaterial ausgebildet
sind, werden beseitigt durch Erweitern der
MOS-Kondensatorstruktur mit einem Paar Hilfsbereiche entgegengesetzter
Leitfähigkeit, Bereiche hoher Verunreinigungskonzentration,
die beide direkt anliegend an die schwach dotierte untere
Plattenschicht sind, die unter der dielektrischen Schicht des
Kondensators liegt, und Anschließen dieser beiden
starkdotierten Hilfsbereiche an eine gemeinsame
Kondensatorelektrodenanschlußstelle für die untere Platte des
Kondensators. Wenn eine stark negative Ladung auf die obere Platte
gelegt wird, die über der dünnen dielektrischen Schicht
liegt, werden leicht vom P+ Hilfsbereich Defektelektronen
geliefert. Wenn umgekehrt eine starkpositive Ladung auf die
obere Platte gelegt wird, werden vom N+ Hilfsbereich leicht
Elektronen geliefert. Durch Zusammenschließen der N+ und P+
Hilfsbereiche wird ein tiefer Verarmungszustand für jede
Polarität der angelegten Spannung vermieden. Eine Anwendung
der MOS-Kondensatorstruktur ist ihre Anwendung in einer gegen
Einzelfallstörungen immunen Speicherzelle, die auf einem
isolierenden Substrat ausgebildet ist.