DE69332216T2 - Prozessor zur Trägerwellenrückgewinnung für ein QAM-Fernsehsignal - Google Patents

Description

Gebiet der Erfindung
• Die vorliegende Erfindung betrifft eine Vorrichtung zur Verarbeitung eines quadraturamplitudenmodulierten (QAM)-Fernsehsignals.
• In einem QAM-Symbol-Übertragungssystem von dem hier beschriebenem Typ modulieren die In-Phase-Signalkomponente "I" und die Quadraturphase-Signalkomponente "Q" einen Cosinusträger bzw. einen Sinusträger. Ein übertragenes Datensymbol wird durch die I- und die Q-Komponente dargestellt. Jedes Symbol kann mehrere Bit darstellen, und die Anzahl an Bit/Symbol bestimmt den Typ des QAM- Systems, d. h. 16 QAM, 32 QAM usw. Jedes Symbol wird in einer vorgeschriebenen Lage in einer Vierquadranten-, gitterähnlichen Konstellation unter Anwendung einer sogenannten Look-Up Tabelle dargestellt, wobei eine vorgeschriebene Anzahl von Symbolen in jedem Quadranten zugeordnete Bereiche einnimmt. So enthält in einem 32 QAM-System jeder Quadrant der Konstellation 8 Symbole bei vorgeschriebenen Stellen bezüglich der In-Phase-Achse und der Quadraturphasen-Achse I bzw. Q. Es kann eine Form einer differentiellen Kodierung benutzt werden, wobei bestimmte Bit den Quadranten der Konstellation bestimmen, in dem das Symbol liegt, und bestimmte Bit bezeichnen den jeweiligen Punkt in dem Quadranten, der dem Symbol zugeordnet ist. QAM-Systeme von dem beschriebenen Typ sind hinreichend bekannt.
• Bei einem Empfänger kann eine QAM-modulierte Trägerfrequenz relativ zu einer örtlich am Empfänger erzeugten Trägerreferenzsignal versetzt sein. Dieser Versatz der Trägerfrequenz wird im allgemeinen durch eine dynamische Drehung der beim Empfänger zurückgewonnenen QAM-Konstellation dargestellt und kann durch ein Netzwerk mit einer phasenverkoppelten Schleife (PLL = phase looked loop) nennenswert verringert oder beseitigt werden. Die PLL erzeugt ein Frequenz/Phasen- Korrektursignal für die dynamische Zurückgewinnung (Zurückdrehung oder Derotation) der QAM-Konstellation auf eine richtige Ausrichtung mit den Symbolen an den erwarteten Stellen. Eine PLL zweiter Ordnung wird häufig für die Korrektur des beschriebenen Trägerversatzes bevorzugt, da eine PLL zweiter Ordnung einen breiten Regelbereich für die Korrektur einer breiten Frequenzabweichung aufweist, zum Beispiel bis zu einer Abweichung von 60 kHz, und im allgemeinen in der Lage ist, eine derartige Abweichung vollständig zu korrigieren.
• Die Stabilität der PLL ist sowohl von der Schleifenverzögerung, wie sie durch die Anzahl der Taktperioden in einer digitalen, phasenverkoppelten Schleife (DPLL) bestimmt ist, sowie von der Schleifenverstärkung abhängig. Eine hohe Schleifenverstärkung ist im allgemeinen erwünscht, verschlechtert jedoch häufig die Stabilität der Schleife. Zusätzlich nimmt für eine bestimmte Verstärkung die Schleifenstabilität ab, wenn die Anzahl an Taktperioden (Verzögerungen) zunimmt. Die Vorrichtung gemäß der vorliegenden Erfindung befaßt sich mit diesem Kompromiß zwischen der Schleifenverzögerung und der Schleifenverstärkung in einem Trägerrückgewinnungssystem.
• Das Dokument "NEC Research and Development, Nr. 45, April 1977, Tokyo, Japan, Seiten 38 bis 49, Akashi F. et al.: "A High Performance Digital QAM 9600 bit/s Modem" beschreibt eine Phasenregelschleife für ein Modem mit Anwendung einer Quadraturamplitudenmodulation (QAM), betrifft jedoch nicht das obengenannte Problem der Stabilität und der Verstärkung.
• Die Erfindung betrifft eine Vorrichtung zum Empfang eines Fernsehsignals mit einem Signalverarbeitungsweg zur Verarbeitung eines Fernsehsignals, das Zeitfehlern bei der Signalübertragung unterliegt und einen mit Symbolen quadraturamplitudenmodulierten Träger enthält, der ist (QAM), die eine gegebene Symbolperiode aufweisen und in vorgeschriebenen Stellen einer gitterähnlichen Konstellation dargestellt sind, mit:
• Mitteln zur Erzeugung eines Referenzsignals nominell mit der Frequenz des Trägers,
• einer Multiplizierstufe, die von dem modulierten Träger und dem Referenzsignal gesteuert wird zur Erzeugung eines frequenzversetzten, modulierten Trägers,
• Mitteln mit einer phasenverkoppelten Schleife zur Erzeugung eines Steuersignals als Funktion eines Versatzes durch eine Konstellation bei dem in der Frequenz versetzten Träger relativ zu einer Konstellation des Fernsehsignals, Mitteln zur Zuführung des Steuersignals zu dem Signalverarbeitungsweg zur Verringerung des Versatzes,
• wobei die Mittel zur Erzeugung des Steuersignals aus einem zeitgemultiplexten Prozessor mit einer Multiplizierstufe bestehen,
• daduch gekennzeichnet, daß die Multiplizierstufe so getaktet ist, daß sie in mehreren gemultiplexten Betriebsmodi arbeitet und ein Produktausgangssignal in wenigstens einem der Betriebsmodi liefert, die den Versatz darstellen, und daß die Multiplizierstufe einen vollständigen Multiplex-Betriebszyklus innerhalb der gegebenen Symbolperiode aufweist.
• In einer dargestellten, bevorzugten Ausführungsform enthält der Prozessor eine Signal-Multiplizierstufe in einer phasenverkoppelten Schleife zweiter Ordnung, und weist eine minimale Schleifenverzögerung von einer Symbolperiode (oder einer Symboltaktperiode) auf. Eine Kompensation erfolgt für einen Trägerfrequenzversatz in einem System zur Verarbeitung eines QAM-modulierten Trägers mit Informationen hoher Priorität in einem Spektrum, das außerdem einen zweiten Träger enthält; der mit Informationen niedriger (Standard) Priorität moduliert ist.
Kurzbeschreibung der Zeichnung
• Fig. 1 ist ein Blockschaltbild einer Trägerrückgewinnungsvorrichtung für einen Fernsehempfänger gemäß Prinzipien der vorliegenden Erfindung.
• Fig. 2 ist eine Darstellung von Betriebszuständen eines gemultiplexten Multiplizier- Elementes der in Fig. 1 dargestellten Vorrichtung.
• Fig. 3 zeigt Signale für den Betrieb der Vorrichtungen gemäß den Fig. 1 und 2.
• Fig. 4 ist ein Blockschaltbild eines Teils eines Fernsehempfängers mit hoher Auflösung mit der Vorrichtung von Fig. 1.
• Fig. 5 zeigt das Videosignalspektrum eines Mehrfach-QAM-Fernsehsignals mit hoher Auflösung, das von dem System von Fig. 4 empfangen wird.
• Fig. 6 zeigt Details eines Eingangssignalprozessors des Systems von Fig. 4.
• In Fig. 1 enthält ein Teil eines adaptiven Entzerrers 120 einen QAM-Konstellations- Derotator-Bereich mit einer zugehörigen Multiplizierstufe 10 in einem Fernsehempfänger mit hoher Auflösung, wie es im Zusammenhang mit Fig. 4 beschrieben wird. Die Multiplizierstufe 10 empfängt Signalkomponenten I und Q in Quadraturphase von (nicht dargestellten) QAM-adaptiven Entzerrerfiltern. Diese Komponenten werden mit YI und YQ-Eingängen zu der Multiplizierstufe 10 bezeichnet, die außerdem Eingangsreferenzsignale mit Quadraturphasen Sinus und Cosinus von einem Ausgang eines PROM 12 empfängt. Eine durch die Eingangssignal YI und YQ bestimmte Eingangs-QAM-Konstellation wird, wenn notwendig, durch die Ausgangsreferenzsignale von dem PROM 12 dynamisch auf eine richtige Lage gedreht, der die korrigierten QAM-Ausgangssignale ZI und ZQ erzeugt. Der Betrag der Drehung oder Rotation (Derotation), der für die Erzeugung einer richtigen Ausrichtung der QAM- Konstellation an dem Ausgang der Multiplizierstufe 10 benötigt, ist eine Funktion eines einen sich dynamisch ändernden Phasenfehler darstellenden Signals INDEX, das einem Adressiereingang des PROM 12 zugeführt wird. Das Signal INDEX wird durch eine DPLL zweiter Ordnung gebildet, wie noch erläutert wird, und so formatiert, daß es dem Sinus/Cosinus-Adressen der Look-Up Tabelle entspricht, die zu. Sinus- und Cosinus-Ausgangswerten gehören, die zur Verringerung des detektierten Phasenfehlers auf etwa null benötigt werden, wenn die Sinus/Cosinus- Ausgangswerte der Multiplizierstufe 10 zugeführt werden.
• Das PROM 12 und die Multiplizierstufe 10 enthalten eine digitale phasenverkoppelte Schleife (DPLL) zweiter Ordnung zur Beseitigung einer dynamischen Frequenzänderung und eines Phasenversatzes zwischen einem übertragenen QAM-Träger und einem örtlich erzeugten Referenzsignal, nominell mit der Trägerfrequenz. Der Betrag des Versatzes zeigt sich durch den Betrag der dynamischen Drehung oder Rotation der QAM-Konstellation, die am Ausgang der Multiplizierstufe 10 auftritt, vor der Korrektur durch eine Trägerrückgewinnungsschaltung DPLL mit einem Verteiler 16, einer Multiplizierstufe 20 und zugehörigen Schaltungsbauteilen, die mit dem PROM 12 zusammenarbeiten, wie noch beschrieben wird. Die Multiplizierstufe 20 kann eine komplexe Multiplizierstufe vom Typ Plessey PDSP 16116A sein, die in gefälliger Weise die notwendigen Vier-Eingangs-Multiplizierfunktionen durchführt. Eine komplexe Multiplizierstufe ist für sich nicht wesentlich.
• Die Trägerrückgewinnungsschaltung wird anhand eines Beispiels im Zusammenhang mit einem HDTV-Empfänger beschrieben, der einen Schmalband- Signalprozessor zur Verarbeitung der Informationen mit hoher Priorität und einen Breitband-Signalprozessor zur Verarbeitung von Informationen mit niedriger Priorität, d. h. Standard-Priorität, verarbeitet, wie später anhand der Fig. 4 im Detail gezeigt wird. Das Trägerrückgewinnungsnetzwerk in dem Schmalbandsignal-Prozessor benutzt eine bei 15,36 MHz verriegelte DPLL, was das 16-fache der Symbolfrequenz von 0,96 MHz des Schmalband-QAM-Informationskanals beträgt. Das Trägerrückegwinnungsnetzwerk in dem Breitbandprozessor verwendet eine DPLL, die bei dem 4-fachen der Symbolfrequenz des Breitband-QAM-Informationskanals verriegelt ist.
• Die DPLL in dem Schmalband-Prozessor mit hoher Priorität zeigt in vorteilhafter Weise eine Schleifenverzögerung, die eine Symbolperiode, d. h. eine Symboltaktperiode, nicht übersteigt. Die mit den Breitbandprozessor mit niedriger (Standard) Priorität benutzte DPLL zeigt eine Schleifenverzögerung von vier Symbolperioden (Taktzyklen). Die Multiplizierstufe 20 wird so getaktet, daß sie in einem gemultiplexten Modus arbeitet, um lange Schleifenverzögerungen zu vermeiden, die eine verringerte Schleifenverstärkung für die Verschlechterung der Leistungsfähigkeit benötigen würde, um die Schleifenstabilität aufrechtzuerhalten.
• Das gemultiplexte Multiplizierstufen-Netzwerk bewirkt innerhalb einer einzigen Symbolperiode mehrere Vorgänge während jedes Betriebszyklus. Diese enthalten: (I) Berechnung eines dynamisch veränderbaren Phasenfehlers, (II) Akkumulation eines Wertes gleich dem Produkt des Phasenfehlers und der vorgeschriebenen Verstärkungsfaktoren K1 und K2, (III) Addition des akkumulierten Wertes zu einem vorher ermittelten Produktwert K1 · Phasenfehler und (IV) eine endgültige Akkumulation (Integration). Der Verstärkungsfaktor K1 ist in dem Betrieb eines Verteilers 16 enthalten, der der gemultiplexten Multiplizierstufe 20 vorausgeht. Die Verstärkung K2 ergibt sich durch Verschiebung der Muliplikand-Abtastbit auf Lagen von geringer wertigen Bit. Eine Verschiebung der Abtastbit um 1, 2 oder 3 Lagen geringerer Bedeutung entspricht einer Multiplikation mit einem Bruchteil, z. B. 1/2, 1/4, 1/8... usw.
• Die Verstärkung K1 ist ein konstanter Verstärkungsfaktor, zum Beispiel aufgrund von experimentell ermittelten Betrachtungen von Bandbreite, Schleifenstabilität und gewünschten Rauscheigenschaften. Die Verstärkung K2 ist ebenfalls eine Konstante aufgrund ähnlicher Betrachtungen. Die Verstärkung K2 gehört zu dem Weg der DPLL zweiter Ordnung und wird durch Verschiebung von Bit und nicht durch eine komplexere Lösung mit einer Multiplizierstufe erreicht. Die Verstärkung K2 entsteht durch eine inkrementale Verschiebung zur Rechten in dem Bitstrom, wo eine Multiplikation mit 1/2 durch eine Verschiebung um ein Bit erreicht wird, und 114 wird durch eine Verschiebung um zwei Bit erreicht, und 1/8 wird durch eine Verschiebung um drei Bit erreicht, usw.
• Ein Zustandsgerät 24, im wesentlichen ein Timingsignal-Generator, bildet mehrere Timing-Steuersignale für die Freigabe oder Sperrung der Daten zu den vier 16-Bit- Eingängen der Multiplizierstufe 20, um so einen gemultiplexten Betrieb der Multiplizierstufe 20 zu ermöglichen. Die Multiplizierstufe 20 enthält zwei Eingangspaare AB und CD und ein Paar von Ausgängen X, Y. Die Eingänge A und C entsprechen den Eingängen der "realen" Achsen, und die Eingänge B, D entsprechen den Eingängen der "imaginären" Achsen. Die Ausgänge X bzw. Y entsprechen den Ausgängen mit der "realen" und der "imaginären" Achse. Die Multiplizierstufe 20 bewirkt somit die Funktion (A + jB)(C + jD) = X + jY. Das Zustandsgerät 24 ist grundsätzlich ein bei 15,36 MHz getakteter Hochgeschwindigkeits-Sortierer, was 16-mal der Symboltakt mit 0,96 MHz ist, und erzeugt grau-kodierte Ausgangssignale für eine verbesserte Rauschunempfindlichkeit. Mehrere Ausgangs-Timing-Steuersignale von dem Zustandsgerät 24 werden jeweils Timing-Steuereingängen des Verteilers 16 zugeführt (-1 EN und SLICER EN), Verzögerungseinheit 18 (INPUT EN), Akkumulator 2 und Latcheinheit 46 (ACCUM. 2 EN und CAPTURE ACCUM. 2), Puffer 44 (PHASE ADDER EN), Akkumulator 1 - in der Einheit 37 (ACCUM. 1 EN, LIMITER EN und CAPTURE ACCUM. 1), Puffer 40 ((K1)(K2)ERROR EN) und LATCH 36 (CAPTURE K1) ERROR und (K1) ERROR EN).
• Fig. 3 ist ein Zeitdiagramm für die verschiedenen, in Fig. 1 dargestellten Timing- Steuersignale. Ein kleines kreisförmiges Element an den Timing-Steuersignaleingängen in Fig. 1 bezeichnet eine aktive "0", wodurch die Steuerfunktion aufgrund eines logischen Wertes "0" erfolgt. Paare von "X"-Symbolen in den Timingdiagrammen zeigen an, daß Daten zwischen horizontal gepaarten X-Symbolen gültig sind. Das dem Zustandsgerät 24 zugeführte DEROT CLK und das PLL CLK für das System sind ähnlich, jedoch gegenseitig in der Phase verschoben, wobei beide bei dem 16-fachen des Symboltaktes liegen. FILT OUT bezieht sich auf die Ausgänge der (nicht dargestellten) Filter, die in Fig. 1 der Multiplizierstufe 10 vorangehen, zur Bildung der Signale YI und YQ. Die GRAY CODE STATE BITS sind ebenfalls dargestellt. Weitere in Fig. 3 dargestellte Punkte entsprechen den Signalzuständen, auf die in der folgenden Beschreibung Bezug genommen wird.
• In Fig. 1 wählt oder "sucht aus" der Verteiler 16 die 5-Bit-Symbole aus den fünf höchstwertigen Bit (MSB = Most Significant Bit) der 16-Bit-Signale ZI und ZQ von der Multiplizierstufe 10 und liefert die verteilten Symbole zu einem zu dem Verteiler 16 gehörenden ROM. Wenn nach der Prüfung der Quadranten- und Punktordnungs-Bit ein Symbol als versetzt von einer erwarteten Lage in der I, Q-Konstellation gefunden wird, wird das Symbol an der erwarteten Lage plaziert, wie es durch die in dem ROM programmierten erwarteten Konstellations-Symbollagen angegeben ist. Für jedes Eingangssymbol, das durch empfangene Signale ZI und ZQ auf einem Satz von orthogonalen Achsen I, Q dargestellt wird, erzeugt das RAM ein entsprechendes Ausgangssymbol bei einer programmierten Lage, die zu der Lage des Eingangssymbols am nächsten liegt. Wenn sich das Eingangssymbol bei der erwarteten Lage befindet, existiert kein Fehler, und das Ausgangssymbol von dem Verteiler-ROM entspricht dem Eingangssymbol bei seiner Lage. Wenn jedoch das Eingangssymbol nicht bei der erwarteten Lage liegt, unterschieden sich die Lage des durch das ROM erzeugten Ausgangssymbols und die Lage des Eingangssymbols (ZI, ZQ) um einen Fehlerfaktor. Dieser Fehlerfaktor, ein Phasenfehler, wird durch die Multiplizierstufe 20 aus den Eingangssymboldaten ZQ, ZI an den Eingängen A bzw. B, und die Symboldaten, wie sie durch das Verteiler-ROM gebildet und den Eingängen C und D der Multiplizierstufen zugeführt werden, detektiert.
• Der Verstärkungsfaktor K1 wird durch eine zu dem Verteiler 16 gehörende, sogenannte Look-Up-Tabelle geliefert. Die Verzögerungseinheit 18, die durch ein Leitungs-Latch gebildet sein kann, wird durch ein Signal INPUT EN von dem Zustandsgerät 24 freigegeben. Die Verzögerungseinheit 18 kompensiert Verzögerungen in dem Verteiler 16 und gewährleistet, daß Signale an den Eingängen A, B, C und D der Multipliziertsufen 20 im richtigen Synchonismus ankommen.
• Der Verteiler 16 wird durch Freigabesignale -1 EN und SLICER EN von dem Zustandsgerät 24 gesteuert. Das letztere Steuersignal gibt den Verteiler 16 dafür frei, die Signale von der Multiplizierstufe 10 zu verarbeiten. Das Signal -1 EN bringt die mit den Eingängen C, D der Multiplizierstufe 20 verbundenen Verteilerausgangsleitungen auf einen Wert a -1 (in 16 Bit Zweier-Komplämentform). Dadurch liefert der Verteiler 16 den Eingang C der Multiplizierstufe 20 mit einem aufgeteilten ZQ-Signal, multipliziert mit dem Verstärkungsfaktor K1 mit negativem Vorzeichen, d. h. -(K1)ZQ SLICED. Auf ähnliche Weise liefert der Verteiler 16 den Eingang D der Multiplizierstufe 20 mit einem positiven, abgetrennten Signal ZI, multipliziert mit der Verstärkung K1, d. h. +(K1)ZI SLICED.
• Die folgende Beschreibung des DPLL-Betriebs berücksichtigt beide Fig. 1 und 2.
• Fig. 2 zeigt die vier Betriebszustände I-IV der Multiplizierstufe 20 für einen bestimmten Multiplexzyklus, der innerhalb einer Symbol (Takt)-Periode vollendet wird, wie aus Fig. 3 ersichtlich ist. Teile, die den Fig. 1 und 2 gemeinsam sind, sind mit derselben Bezugsziffer versehen.
• In Fig. 2 wird ein Phasenfehler während des Ausgangszustands I ermittelt, der mit dem Grau-Code-Zustand 0 beginnt (Fig. 3). Die Eingänge A und B der Multipüzierstufe 20 empfangen Symbolkomponenten ZQ bzw. ZI. Die Eingänge C und D der Multiplizierstufe werden dafür freigegeben, abgetrennte, umgesetzte Versionen der Komponenten ZQ und ZI von dem Verteiler 16 zu empfangen. Ein am Ausgang Y der Multiplizierstufe erscheinendes Signal stellt den Phasenfehler für jedes Symbol dar, wie er durch den Ausdruck (A)(D) + (B)(C) bestimmt ist, wobei A, B, C, D die Signale bezeichnen, die an den ähnlich bezeichneten Eingangsklemmen der Multiplizierstufe 20 auftreten. Somit ist das Signal Y am Ausgang K1 [(ZQ)(ZI SLICED) - (ZI)(ZQ SLICED)]. Die eingeklammerte Komponente stellt den Phasenfehler dar, so daß das Signal am Ausgang Y als (K1)ERROR abgekürzt werden kann. Dieses Fehlersignal wird durch ein Latch 36 erfaßt (gespeichert) und ebenfalls über ein Netzwerk 40 geführt, das dieses Signal mit der Verstärkung K2 versieht und das Fehlersignal (K1)(K2) ERROR erzeugt. Das Netzwerk 40 enthält außerdem einen Ausgangspuffer. Das beendet den Zustand I des Multiplexzyklus.
• Der Zustand II akkumuliert das Signal (K1)(K2) ERROR und beginnt mit dem Grau- Code-Zustand 2. Zu Beginn des Zustands II wird das Fehlersignal (K1)(K2) ERROR von der Einheit 40 dem Eingang A der Multiplizierstufe 20 zugeführt, und der in dem Akkumulator 1 (der Einheit 37) gespeicherte Wert wird dem Eingang B der Multiplizierstufe 20 zugeführt. Ein Freigabesignal +1 (ein 16-Bit-Wort) wird von dem Verteiler 16 beiden Eingängen C und D der Multiplizierstufe zugeführt. Das an dem Ausgang Y der Multiplizierstufe 20 erscheinende Signal ist die Summe der an den Eingängen A und B der Multiplizierstufe 20 erscheinenden Signale (es sei erinnert, daß der Ausgang Y ein Signal gleich (A)(D) + (B)(C) liefert und C und D für diesen Zustand beide "+1" sind). Das Summensignal am Ausgang Y wird durch den Akkumulator 1 der Einheit 37 gespeichert. Das beendet den Zustand II.
• Im Zustand III, der mit dem Grau-Code-Zustand 5 beginnt, wird der Ausgang des Akkumulator 1 zu dem Fehlersignal (K1) ERROR addiert. Der neu akkumulierte Wert in dem Akkumulators 1 (der Einheit 37) wird dem Eingang B der Multiplizierstufe 20 zugeführt, und das Signal (K1) ERROR, das vorher während des Zustands I erfaßt wurde, wird dem Eingang A zugeführt. Die Freigabesignale +1 werden von dem Verteiler 16 den Eingängen C und D der Multiplizierstufe zugeführt. Das an dem Ausgang Y der Multiplizierstufe 20 erscheinende Signal ist gleich der Summe der Signale, die an den Eingängen A und B der Multiplizierstufe erscheinen. Dieses Ausgangssignal wird über einen Puffer 44 übertragen.
• Der Endzustand IV beginnt mit dem Grau-Code-Zustand D und bewirkt eine endgültige Akkumulation. Der Puffer 44 führt das Signal von dem Ausgang Y der Multiplizierstufe 20, das während des vorangehenden Zustands gebildet wird, zu dem Eingang A der Multiplizierstufe. Der Akkumulator 2 der Einheit 46 wird derart freigegeben, daß sein Inhalt dem Eingang D der Multiplizierstufe zugeführt wird, und die Eingänge C und D der Multiplizierstufe werden mit den Signalen -1 von dem Verteiler 16 freigegeben. Der Ausgang X der Multiplizierstufe 20 ist mit -A + B bestimmt, wobei A und B sich auf die Signale an den jeweiligen Eingängen A und B der Multiplizierstufe beziehen. Das Ausgangssignal wird durch den Akkumulator 2 der Einheit 46 akkumuliert und durch das Latch der Einheit 46 erfaßt und über einen Puffer 50 dem Eingang INDEX des PROM 12 (Fig. 1) zugeführt, um eine richtige Sinus/Cosinus- Phase zu erzeugen und dadurch eine phasenkorrigierte (derotierte) QAM- Konstellation zu erzeugen. Das beendet einen Multiplex-Betriebszyklus der Multipilzierstufe 20 und der zugehörigen PLL-Bauteile, die, wie aus Fig. 3 ersichtlich ist, innerhalb einer Symboltaktperiode, d. h. innerhalb einer Symbolperiode, auftreten. Die akkumulierten Werte werden am Ende jedes Multiplexzyklus nicht zurückgesetzt. Da sich der Phasenfehler langsam mit der Zeit ändert, ändern sich auch die akkumulierten Werte mit der Zeit langsam. Wenn die Multiplizierstufe vom Typ Plessey PDSP 16116A für die Multiplizierstufe 20 verwendet wird, werden die Eingänge und Ausgänge der Multiplizierstufe um drei Taktflanken getrennt, wie es in den Timing- Diagrammen durch die Ziffern 1, 2, 3 dargestellt ist,
• Der im Zusammenhang mit den Fig. 1 und 2 beschriebene gemultiplexte Betrieb mit mehreren Modi führt Vorgänge durch, einschließlich der Phasendetektion und der Phasenfehlerberechnung, Schleifenfilterung und Erzeugung des Referenzsignals. In den beschriebenen System wird der Phasenfehler während des Zustands ermittelt, und die Schleifenfilterung zweiter Ordnung erfolgt durch Vorgänge bei den Zuständen I, II und III. Die Schleifenfilter-Kennlinie zweiter Ordnung ist gegeben durch den Ausdruck K1 + K2/(1 - Z&supmin;¹), wobei K1 und K2 die oben beschriebenen Verstärkungsfaktoren sind und Z&supmin;¹ eine Verzögerung um eine Taktperiode darstellt. Die Schleifenfilter-Kennlinie ist im wesentlichen ein Tiefpaßverhalten zur Glättung des Rückkopplungs-Steuersignals. Der Betrieb der Multiplizierstufe 20 im Zustand IV zusammen mit dem PROM 12 erzeugt die Phasensteuerungs-Referenzsignale, wie sie durch einen komplexen, spannungsgesteuerten Oszillator (VCO) in einer konventionellen, phasenverkoppelten Schleife geliefert werden können. Eine derartige, konventionelle, phasenverkoppelte Schleife für Zwecke einer Trägerrückgewinnung ist beschrieben in dem Artikel von Lee und Messerschmidt "Digital Communication" (Kluwer Academic Press, Boston, MA, 1988).
• Die Vorrichtung DPLL zur Trägerrückgewinnung der Fig. 1 und 2 ist als Block 121 in dem HDTV-Empfängersystem von Fig. 4 dargestellt. Ein Eingangssignal zu dem Empfänger enthält ein Spektrum, wie es in Fig. 5 dargestellt ist. Im einzelnen zeigt Fig. 5 das Videofrequenzspektrum eines hochauflösenden Fernsehsignals, das mit der Bandbreite von 6 MHz eines genormten NTSC-Fernsehsignal-Kanals kompatibel ist, und daß als ein sogenanntes Simulcast-Signal (gleichzeitig gesendetes Signal) benutzt werden kann. Die Frequenzen entlang der Frequenzachse von Fig. 5 (-1,25 MHz bis 4,5 MHz) sind auf die Frequenzlage von 0,0 MHz des HF- Bildträgers in einem genormten NTSC-System bezogen.
• Das HDTV-Fernsehsignal ist ein datenkomprimiertes Signal, das in Informationskomponenten mit hoher und niedriger Priorität (d. h. Standardpriorität) aufgeteilt ist. In diesem Beispiel sind Audio-, Synchron- und niederfrequente Videoinformations- Komponenten, die mit hoher Zuverlässigkeit empfangen werden sollen, einer höheren Priorität zugeordnet. Die Synchronsierinformationen können zum Beispiel in der Art eines Unterweisungssignals (training signal) mit einer einzigen Kennzeichnung oder Code bestehen, um die Signalrückgewinnung und die Verarbeitung beim Empfänger zu erleichtern, und kann zum Beispiel bildfrequente Abtastinformationen enthalten (z. B. Start der Bildmarkierungen). Andere, weniger kritische Komponenten, wie hochfrequente Videoinformationen, sind einer niedrigeren Priorität zugeordnet. Die Informationen mit hoher Priorität besitzen eine schmale Bandbreite relativ zu den Informationen mit niedriger Priorität, und eine Schmalband-Quadraturamplitude moduliert (QAM) einen Träger mit 0,96 MHz. Die Breitband-Quadraturamplitude mit Informationen niedriger Priorität moduliert einen Träger mit 3,84 MHz. Ein resultierendes zusammengesetztes Signal hat in diesem Fall die Form eines Mehrfach-QAM- Signals, d. h. eines "Zwillings"-QAM-Signals. Das zusammengesetzte Zwillings-QAM- Signal wurde durch eine geeignete Frequenzumsetzung beim Sender in ein genormtes Fernsehband mit 6 MHz umgesetzt, wodurch sich das in Fig. 5 dargestellte Spektrum ergibt.
• Die Amplitude der schmalbandigen QAM-Komponente ist nennenswert größer als die der breitbandigen QAM-Komponente, in diesem Beispiel zweimal so groß. Die - 6-dB-Bandbreite der schmalbandigen QAM-Komponente beträgt 0,96 MHz, und die -6-dB-Bandbreite der breitbandigen QAM-Komponente beträgt 3,84 MHz oder vier mal die Bandbreite der schmalbandigen QAM-Komponente. Die nichtlinearen Übergangsbereiche an der Bandkante der schmalbandigen und breitbandigen QAM- Komponente werden durch Filter mit endlichem Impulsansprechverhalten (FIR = finite impulse response) mit einer Quadratwurzel einer erhöhten Cosinuskennlinie geformt, um weiche Übergangsbereiche zu schaffen, die unerwünschte hochfrequente Effekte durch scharfe Übergangsbereiche vermeiden. Die Schmalbandkomponente enthält eine Kennlinie der Amplitude über der Frequenz mit einer Überbandbreite von ungefähr 17%, d. h. 17% mehr als die theoretische minimale Bandbreite, die durch den Ausdruck
• bestimmt ist, wobei T die Symbolperiode für das vorliegende Signal ist. Die Abhängigkeit der Amplitude von der Frequenz der Breitbandkomponente in den Übergangsbereichen an der Bandkante (nicht maßstabsgerecht dargestellt) hat ein Viertel der Steigung der steileren Schmalbandkomponente. Die Schmalband- und die Breitband-QAM-Komponenten enthalten jede eine In- Phase-Komponente "I" und eine Quadraturphasen-Komponente "Q". Die Komponente mit der I-Phase moduliert einen unterdrückten Cosinusträger, und die Komponente mit der Q-Phase moduliert einen unterdrückten Sinusträger. Ein Daten-"Symbol" ist sowohl durch die I-Komponente als auch durch die Q-Komponente dargestellt Im Falle eines 32 QAM-Signals enthält jede I- und Q-Komponente 32 mögliche Amplitudenpegel oder -werte für jedes der schmalbandigen und breitbandigen QAM- Signale, somit "32" QAM. Zwei Bit werden benötigt, um die Werte jeder I- und Q- Komponente anzuzeigen, wodurch jedes Datensymbol fünf Bit zur Anzeige der 32 Werte für eine Kombination aus I und Q benötigt. Somit beträgt die Bitrate des breitbandigen QAM-Signals mit 3,84 MHz (-6 db) 19,2 Mbps (3,84 MHz · 5 Bit), und die Bitrate des schmalbandigen QAM-Signals mit 0,96 MHz (-6 db) beträgt 4,8 Mbps (0,96 MHz · 5 Bit). Das beschriebene Mehrfach (Zwillings)-QAM-Signal enthält eine nennenswerte Kanalunempfindlichkeit gegenüber Störungen bei einem genormten NTSC-Fernsehsignal, d. h. einem NTSC-Signal, das von einer anderen Stelle in demselben Kanal wie das Zwillings-QAM-Signal übertragen wurde. Eine Störung aus demselben Kanal von dem Zwillings-QAM-Signal in ein NTSC-Signal wird ebenfalls nennenswert verringert.
• Die Bitraten des breitbandigen und des schmalbandigen QAM-Signals, 15,36 Mbps bzw. 3,84 Mbps, stehen in vorteilhafter Weise in einem ganzzahligen Verhältnis von 4 : 1. Dieses Verhältnis vereinfacht die Rückgewinnung der schmalbandigen und der breitbandigen QAM-Informationen beim Empfänger, da derselbe abgeleitete Datentakt leicht für das Timing des Betriebs der Datenrückgewinnung beider QAM- Komponenten benutzt werden kann. Die notwendigen Datentaktraten für das Empfängersystem können leicht aus dem leicht zurückgewonnenen schmalbandigen QAM-Signal mit hoher Leistung abgeleitet werden.
• In dem Empfängersystem von Fig. 4 wird ein durch eine Antenne 110 empfangenes Rundfunk-Zwillings-QAM-Signal einem Eingangssignal-Prozessor 112 mit HF- und ZF-Stufen zugeführt. Der Prozessor 112 empfängt außerdem Referenzsignale REF 1 und REF 2, die in der Frequenz den Referenzsignalen entsprechen, die beim Sender für die Bildung des übertragenen Signals benutzt werden. Ausgangssignale von dem Prozessor 112 enthalten eine breitbandige QAM-Komponente (WB) und eine schmalbandige QAM-Komponente (NB), die über Analog/Digital-Konverter 117 bzw. 116 einem Prozessor 119 für hohe Priorität und einem Prozessor 150 für niedrige Priorität zugeführt werden. Das durch den Prozessor 112 verarbeitete Signal enthält ein zusammengesetztes Modulationsfrequenzspektrum, das in Fig. 5 dargestellt ist.
• Die Referenzsignale REF 1 und REF 2 werden örtlich in dem Empfänger erzeugt, und es kann vorkommen, daß diese Referenzsignale nicht identisch sind mit den entsprechenden, beim Sender erzeugten Signalen. Daher können breitbandige und schmalbandige Ausgangssignale WB und NB von der Einheit 112 einen Trägerversatz aufweisen, der sich in einer dynamischen Drehung (Rotation) der QAM- Konstellation zeigt. Dieser Effekt wird durch das DPLL-Trägerrückgewinnungsnetzwerk 121 korrigiert, wie es vorangehend im Zusammenhang mit den Fig. 1, 2 und 3 beschrieben wurde. Ein ähnliches DPLL-Trägerrückgewinnungsnetzwerk, das zu dem Prozessor 150 mit niedriger Priorität gehört, erreicht ein ähnliches Ergebnis hinsichtlich einer breitbandigen QAM-Konstellation.
• Das digital abgetastete, binäre Ausgangssignal von der Einheit 116 wird einem Demodulator 118 in einem Prozessor 119 für ein schmalbandiges QAM-Signal mit hoher Priorität zugeführt. Der schmalbandige QAM-Demodulator 118 enthält ein Ein gangsfilter mit einer Kennlinie für die Abhängigkeit der Amplitude von der Frequenz, die im wesentlichen mit der Form der Kennlinie für die Abhängigkeit der Amplitude von der Frequenz der modulierten, schmalbandigen QAM-Komponente übereinstimmt, wie es in Fig. 5 dargestellt ist. Das breitbandige Ausgangssignal von der Einheit 117 wird einem Netzwerk 150 zur Verarbeitung eines breitbandigen QAM- Signals mit niedriger Priorität zugeführt, das Bauteile enthält, die ähnlich sind zu denen, die in dem Prozessor 150 für eine QAM schmalbandige hohe Priorität zu finden sind. Der breitbandige QAM-Prozessor 150 für niedrige Priorität enthält einen Demodulator mit einem Eingangsfilter mit einer Kennlinie, die im wesentlichen der Form der Kennlinie für die Abhängigkeit der Amplitude von der Frequenz der modulierten breitbandigen QAM-Komopnente übereinstimmt, wie Fig. 5 zeigt. Somit enthält das Empfängersystem Signaldämpfungsfallen bei Frequenzen, die zu Informationen mit hoher Energie in einen genormten Fernsehsignal gehören.
• Der adaptive Entzerrer 120 mit bekanntem Aufbau empfängt die demodulierten, in Quadraturphase zueinander stehenden Komponenten I und Q von dem Demodulator 118. Der Entzerrer 120 verwendet ein adaptives, digitales FIR-Filter zur Kompensation von Amplituden- und Phasen-Ungleichmäßigkeiten oder Störungen, zum Beispiel einschließlich durch den Übertragungskanal verursachte Geisterbilder. In diesem Beispiel ist der adaptive Entzerrer 120 ein sogenannter teilweise beabstandeter Entzerrer ("fractionally spaced equalizer"), der in der Lage ist, über mehr als die minimal benötigten Intervalle abzutasten, und daher jegliche Phasenverschiebung und Amplitudenänderungen einführt, die benötigt werden, um die gewünschten Amplituden- und Phasenkennlinien für die Ausgangskomponenten I und Q einzuführen. Der Entzerrer 120 enthält ein ROM, das mit den gewünschten Phasen- und Amplitudenwerten für die I- und Q-Ausgangskomponente des Entzerrers 120 programmiert ist. Die Werte der Ausgangskomponenten I und Q werden jeweils mit den programmierten Werten verglichen, und die Eingangswerte I, Q werden so eingestellt, daß sie sich den aufgrund der Vergleichsergebnisse programmierten Werten annähern. Die Einstellung erfolgt durch Änderung der Abgriffgewichte (tap weights) der zu dem Entzerrer 120 gehörenden Filter.
• Der Entzerrer 120 ist für eine Unterabtastung innerhalb einer Symbolperiode geeignet, um den Betrag an Phasen- und Amplitudenänderung zu erzeugen, der zur Er zeugung der gewünschten Ausgangsamplitude und Phaseneigenschaften benötigt wird. Als Ergebnis dieser Fähigkeit ist der Betrieb des Entzerrers 120 im wesentlichen unempfindlich gegenüber der Phase eines dem Entzerrer 120 zugeführten Taktsignals, wenngleich diese Phase vorzugsweise im wesentlichen konstant sein sollte. Der Entzerrer 120 kann ein Synchronentzerrer sein, wenngleich ein teilweise beabstandeter (fractionally spaced) Entzerrer eine bessere Leistungsfähigkeit bezüglich der Phaseneigenschaften eines zugeführten Taktsignals aufweist. Teilweise beabstandete und synchrone, adaptive Entzerrer sind beschrieben in dem Artikel "Digital Communications", Lee und Messerschmitt (Kluwer Academic Publishers, Boston, MA, USA, 1988).
• Die Ausgänge des Entzerrers 120 werden einem DPLL-Trägerrückgewinnungsnetzwerk 121 zugeführt, das so arbeitet, wie es anhand der Fig. 1 und 2 beschrieben wurde, um phasenkorrigierte Sinus- und Cosinus-Ausgangssignale für die Referenzeingänge des Entzerrers 120 zu liefern. Ausgangssignale von dem adaptiven Entzerrer 120 werden einem Dekoder 122 zugeführt, der im wesentlichen den inversen Vorgang eines durch einen Koder beim Sender durchgeführten Darstellungsvorgangs aufweist. SogenannteLook-Up Tabellen werden benutzt für die "Entdarstellung" (unmap) für die Vier-Quadranten-Signalkonstellation in die sequentiellen Symbolsegmente in binärer, digitaler Form, die beim Sender vor der Kodierung am Sender existierte.
• Der Prozessor 150 für das Breitbandsignal mit niedriger Priorität enthält außerdem ein DPLL-Trägerrückgewinnungsnetzwerk von dem im Zusammenhang mit den Fig. 1 bis 3 beschriebenem Typ, ausgenommen, daß, verglichen mit der DPLL in dem schmalbandigen Prozessor für die hohe Priorität, unterschiedliche Werte von K1 und K2 benutzt werden. Außerdem umfaßt jeder Multiplexzyklus vier Symboltaktperioden aufgrund der viermal größeren Bandbreite und der viermal schnelleren Verarbeitung der breitbandigen Informationen.
• Ein Signalprozessor 140 kombiniert das demodulierte Datensignal mit hoher Priorität von dem Dekoder 122 und das demodulierte Datensignal mit niedriger Priorität von dem Prozessor 150. Der Prozessor 140 kann Daten-Dekomprimier-Netzwerke enthalten, wie sogenannte Huffman-Dekoder und inverse Quantisierer, Fehlerkorrektur netzwerke sowie Netzwerke zur Demultiplexierung und Signalkombination zur Bildung getrennter Audio- und Videofernsehsignal-Komponenten. Die Audio- Komponente wird durch einen Audiosignalprozessor 142 verarbeitet, bevor sie einer Tonwiedergabeeinheit 146 zugeführt wird. Die Videokomponente wird durch eine Einheit 144 verarbeitet und erzeugt ein ein Bild darstellendes Signal, das einer Bildwiedergabeeinheit 148 zugeführt wird.
• Ein direkter, digitaler Frequenzsynthesizer 129 erzeugt ein Taktsignal CLK mit 15,36 MHz aus einem Mastertaktsignal von einem System-Taktgenerator 130, der außerdem das Mastertaktsignal zur Bildung der Referenzsignale REF 1 und REF 2 an einen Frequenzsynthesizer 135 liefert. Das Mastertaktsignal von dem Generator 130 dient zur Synchronisierung des Betriebs der Synthesizer 129 und 135 und hat in diesem Beispiel eine Frequenz von 10 MHz. Die Frequenzen der Signale REF 1 und REF 2 entsprechen nominell denjenigen der entsprechenden, beim Sender benutzten Signale. Jede Abweichung der Frequenzen dieser Signale von gewünschten Frequenzen wird wie oben beschrieben kompensiert. Das Signal CLK von der Quelle 129 ist das Taktsignal für die digitalen Signalverarbeitungsschaltungen in dem Prozessor 150 für die niedrige Priorität. Der Schmalbandprozessor für die hohe Priorität verarbeitet ein Signal mit einer Bandbreite, die ein Viertel derjenigen des Breitbandsignals ist. Somit reagieren die Elemente des Prozessors für hohe Priorität auf ein Taktsignal CLK/4 mit einer Frequenz (3,84 MHz), die ein Viertel derjenigen des Signals CLK ist, wie es durch einen Frequenzteiler 136 geliefert wird.
• Die Frequenz des Taktsignals CLK beim Empfänger entspricht der Frequenz eines Taktsignals, das beim Sender angewendet wird. Die Bildung der richtigen Empfänger-Taktfrequenz wird erleichtert durch Bildung des Empfänger-Taktsignals aus Informationen, die in der zuverlässiger empfangenen schmalbandigen QAM- Komponente mit hoher Priorität enthalten sind, wie aus der Fig. 6 ersichtlich wird. Zu diesem Zweck wird ein weiteres schmalbandiges Ausgangssignal von dem Eingangsprozessor 112, wie sich aus Fig. 6 ergibt, einem nichtlinearen Signalgenerator 131 zugeführt, zum Beispiel einem Generator mit der Potenz von N, wie einer Multiplizierstufe, die den Eingang mit sich selbst multipliziert, wobei N gleich 2 oder 4 sein kann. Die Einheit 131 erzeugt eine einzelne Frequenzkomponente mit der Symbolrate der schmalbandigen QAM-Komponente. In diesem Fall beträgt die Smybolra te 0,96 MHz, ein Viertel der Bitrate. Die Einheit 131 erzeugt außerdem eine stark gedämpfte Ausgangskomponente bei der Symbolrate der breitbandigen QAM- Komponente niedriger Leistung, wobei diese Ausgangskomponente durch die darauffolgenden Signalverarbeitungseinheiten ignoriert wird.
• Die Ausgangskomponente mit der Symbolrate von 0,96 MHz von der Einheit 131 wird durch ein Filter 132 bandpaßgefiltert, bevor sie einer einen Phasendetektor enthaltenen Phasensteuereinheit 137 zugeführt wird. Das Filter 132 hat eine Mittenfrequenz bei der Symbolfrequenz von 0,96 MHz. Die Bandbreite des Filters 132 ist nicht kritisch, sollte jedoch ausreichend sein, um ein ausreichendes Signal/Rausch- Verhältnis zu bilden. Die Phasensteuereinheit 137, die auf die Ausgangskomponente mit der Symbolrate von 0,96 MHz von dem Filter 132 anspricht, bildet eine phasenverkoppelte Schleife zusammen mit einem Tiefpaßfilter 138, einem Synthesizer 129 und einem Frequenzteiler 139 mit einer Teilung durch 16. Das Filter 138 beseitigt Störfrequenzen, einschließlich Rauschen, das durch den Betrieb des nichtlinearen Signalgenerators 131 erzeugt wird. Der Frequenzteiler 139 empfängt ein Signal mit 15,36 MHz von dem Synthesizer 129 und liefert ein frequenzgeteiltes Ausgangssignal mit 0,96 MHz zu einem Steuereingang des Phasendetektors 137. Der Synthesizer 129 enthält ein Register, das Phaseninkremente akkumuliert, die durch das Signal bestimmt sind, das von dem Filter 138 einem Steuereingang der Einheit 129 bei einer Rate zugeführt wird, die durch die Frequenz des Signals von dem Taktgenerator 130 bestimmt ist. Der akkumulierte Phasenwert adressiert ein ROM, das Sinuswerte enthält, die das Ausgangssignal von der Einheit 129 synthetisch herstellen oder auch synthetisieren. Die Funktion der Einheit 129 kann mit einer integrierten Schaltung vom Typ Q2334 durchgeführt werden, die handelsüblich von Qualcomm Corporation of San Diego, California verfügbar ist.
• In diesem System weist die Komponente mit der hohen Priorität in vorteilhafter Weise eine schmale Bandbreite mit einer kleinen (17%) Überbandbreite und einer scharfen Dämpfung außerhalb des Bandes, d. h. steilen "Rändern" (skirts). Die Größe des Ausgangssignals von einem nichtlinearen Signalgenerator (z. B. Multiplizierstufe) wie einer Einheit 131 aufgrund eines Eingangssignals QAM ist eine Funktion der Form der Kennlinie für die Abhängigkeit der Amplitude von der Frequenz des Eingangssignals, insbesondere an den Bandkanten. Für eine bestimmte Durchlaßband- Amplitudencharakteristik erzeugt eine scharfe Steigung an der Bandbkante eine einzige Frequenzausgangskomponente mit kleiner Amplitude bei Symbolrate des Eingangssignals, während eine flache Steigung der Bandkante eine Ausgangskomponente mit einer großen Amplitude erzeugt.
• Die die Bauteile 137, 138, 129 und 139 enthaltende phasenverkoppelte Schleife wirkt zur Aufrechterhaltung einer Phasendifferenz von annähernd 0º zwischen dem Eingangssignal mit 0,96 MHz, das von den Einheiten 131 und 132 der Phasensteuereinheit 137 zugeführt wird, und dem Eingangssignal mit 0,96 MHz, das von dem Frequenzteiler 139 der Phasensteuereinheit 137 zugeführt wird. Das letztere Signal wird durch den Synthesizer 129 eines einen Phasenfehler darstellenden Steuersignals von dem Filter 138 gebildet.
• Fig. 6 zeigt Details eines Eingangssignalprozessors 112 und des Frequenzsynthesizers 135 in Fig. 4. Eingangssignale von der Antenne 110 werden einem Tunerbereich 210 zugeführt, der außerdem einen Mischer zur Erzeugung eines Zwischenfrequenz (ZF)-Ausgangssignals entsprechend bekannter Signalverarbeitungslösungen erzeugt. Ein HF-Verstärker in dem Tuner 210 wird durch ein HF-AGC-Signal in der Verstärkung gesteuert. Das ZF-Ausgangssignal von dem Tuner 210 wird einem ZF- Prozessor 212 mit einem SAW-Filter 214 zugeführt, das eine Bandbreite von ungefähr 6 MHz, zentriert bei 43,5 MHz, und einen AGG-Verstärker 216 enthält, dessen Verstärkung durch ein ZF-AGC-Signal gesteuert wird.
• Ein Ausgangssignal von dem Prozessor 212 wird einem Abwärtskonverter 220 für die ZF-Frequenz zugeführt. Der Konverter 220 enthält in der dargestellten Anordnung Signalmultiplizierer (Mischer) 222, 224 und 226, Ausgangs-Tiefpaßfilter 230, 234 und 236 und einen quarzgesteuerten, örtlichen Oszillator 228 mit 49,92 MHz. Die Multiplizierstufe 224 wird durch ein Referenzsignal von dem Oszillator 228 und von dem Ausgangssignal von dem Prozessor 212 gesteuert. Die Multiplizierstufen 222 und 226 werden außerdem durch das Ausgangssignal von dem Prozessor 212 und das Referenzsignal REF 1 und REF 2 gesteuert. Die letzteren Signale werden durch eine breitbandige Synthesizerkomponente 135A und eine schmalbandige Synthesizerkomponente 135B der Einheit 135 in Fig. 4 gesteuert, abhängig von dem Systemtaktsignal mit 10 MHz. Ein Ausgangssignal von dem Filter 234 wird der Ein heit 131 in Fig. 4 zugeführt. Die in der Frequenz herabgesetzten, breitbandigen und schmalbandigen Ausgangssignale werden an Ausgängen der Filter 230 bzw. 236 geliefert.

Claims (10)

1. Vorrichtung zum Empfang eines Fernsehsignals mit einem Signalverarbeitungsweg zur Verarbeitung eines Fernsehsignals, das Zeitfehlern bei der Signalübertragung unterliegt und einen mit Symbolen quadraturamplitudenmodulierten Träger (QAM) enthält, die eine gegebene Symbolperiode aufweisen und in vorgeschriebenen Stellen einer gitterähnlichen Konstellation dargestellt sind, mit:

Mitteln (12) zur Erzeugung eines Referenzsignals nominell mit der Frequenz des Trägers,

einer Multiplizierstufe (10), die von dem modulierten Träger und dem Referenzsignal gesteuert wird, zur Erzeugung eines frequenzversetzten, modulierten Trägers,

Mitteln (16, 18, 20-46) mit einer phasenverkoppelten Schleife zur Erzeugung eines Steuersignals als Funktion eines Versatzes durch eine Konstellation bei dem in der Frequenz versetzten Träger relativ zu einer Konstellation des Fernsehsignals,

Mitteln (50) zur Zuführung des Steuersignals zu dem Signalverarbeitungsweg zur Verringerung des Versatzes,

wobei die Mittel (16, 18, 20-46) zur Erzeugung des Steuersignals aus einem zeitgemultiplexten Prozessor mit einer Multiplizierstufe bestehen,

daduch gekennzeichnet, daß

die Multiplizierstufe so getaktet ist, daß sie in mehreren gemultiplexten Betriebsmodi arbeitet und ein Produktausgangssignal in wenigstens einem der Betriebsmodi liefert, die den Versatz darstellen, und daß die Multiplizierstufe einen vollständigen Multiplex-Betriebszyklus innerhalb der gegebenen Symbolperiode aufweist.

2. Vorrichtung nach Anspruch 1, wobei

der gemultiplexte Prozessor (16, 18, 20-46) durch ein erstes Signal, das eine Konstellation von Symbolen bei empfangenen Stellen, und ein zweites Signal gesteuert wird, das eine Konstellation von Symbolen bei erwarteten Stellen enthält,

und daß das Ausgangssignal der gemultiplexten Mittel die Differenz zwischen den empfangenen und den erwarteten Stellen darstellt.

3. Vorrichtung nach Anspruch 1, wobei das Fernsehsignal ein Spektrum aufweist, in dem der quadraturamplitudenmodulierte Träger mit Informationen mit hoher Priorität, relativ zu Informationen, moduliert ist, die einen zusätzlichen Träger in dem Spektrum modulieren.

4. Vorrichtung nach Anspruch 1, wobei die gemultiplexten Multiplizierstufen-Mittel mit Zwischenspeicher-Mitteln (46) gemultiplext werden, um nacheinander Multiplizier- und Speicherfunktionen durchzuführen.

5. Vorrichtung nach Anspruch 1, wobei

das Referenzsignal einen Phasen- oder Frequenzversatz relativ zu dem Träger unterliegt,

die Erzeugungsmittel (16, 8, 20-46), die die phasenverkoppelte Schleife enthaften, die Multiplizierstufe enthalten, die ein Ausgangssignal als Funktion des Versatzes aufgrund eines ersten Signals mit Symbolen bei empfangenen Stellen und eines zweiten Signals mit Symbolen bei erwarteten Stellen liefert, und

Mittel (24) vorgesehen sind zum Liefern von Timingsignalen zu der phasenverkoppelten Schleife, um die die Multiplizierstufe enthaltende phasenverkoppelte Schleife zu veranlassen, einen zeitgemultiplexten Vorgang durchzuführen.

6. Vorrichtung nach Anspruch 1 oder 5, wobei das Steuersignal die Phase des Referenzsignals einstellt.

7. Vorrichtung nach Anspruch 1 oder 5, wobei die Schaltung zur Frequenzverschiebung einen adaptiven Entzerrer (120) enthält.

8. Vorrichtung nach Anspruch 1 oder 5, wobei die phasenverkoppelte Schleife eine phasenverkoppelte Schleife zweiter Ordnung ist.

9. Vorrichtung nach Anspruch 1 oder 5, wobei die phasenverkoppelte Schleife folgendes enthält:

Mittel, die durch den in der Frequenz umgesetzten modulierten Träger gesteuert sind, zur Auswahl der Symbole, wobei die Auswahlmittel einen ersten Signalverstärkungsfaktor (K1) aufweisen und Speichermittel (16) zur Erzeugung des zweiten Signals mit den Symbolen bei den erwarteten Stellen enthalten.

10. Vorrichtung nach Anspruch 9 mit Mitteln (40) in der phasenverkoppelten Schleife, die einen zweiten Signalverstärkungsfaktor aufweisen.