DE69328005T2

DE69328005T2 - Vorrichtung zur Datenübertragung

Info

Publication number: DE69328005T2
Application number: DE69328005T
Authority: DE
Inventors: Tetsujiro Kondo
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-09-02
Filing date: 1993-09-01
Publication date: 2000-07-20
Anticipated expiration: 2013-09-02
Also published as: EP0597576A2; US5481554A; EP0597576B1; EP0597576A3; KR100251618B1; DE69328005D1

Description

Die vorliegende Erfindung bezieht sich auf eine Datenübertragungs-Vorrichtung zum Übertragen (einschließlich Aufzeichnen und/oder Wiedergeben) von Kode-Daten und ist z. B. auf einen digitalen Video-Bandrekorder (VTR) anwendbar, in dem digitale Video-Signale durch Block-Kodierung kodiert werden, um die Menge von Daten zu komprimieren, wobei die digitalen Video-Signale in kleine Blöcke unterteilt und Block für Block verarbeitet werden.
Wenn digitale Video-Signale auf einem Aufzeichnungsmedium, wie einem Magnetband, aufgezeichnet werden, ist es üblich, die digitalen Video-Signale durch ein hochleistungsfähiges Kodieren zu komprimieren, um die Übertragungsrate für das Aufzeichnen/Wiedergeben genügend niedrig zu machen, weil die Datenmenge der digitalen Video-Signale groß ist. Techniken für eine Block-Kodierung, wie ADRC (Adaptive Dynamic Range Coding) und DCT (Discrete Cosine Transform), welche die digitalen Video-Signale in kleine Blöcke unterteilen und sie Block für Block kodieren, sind als hochleistungsfähige Kodiertechniken bekannt.
Die Druckschrift EP-A-0 318 244 offenbart eine Bilddaten-Kodier-Vorrichtung, in der Pixeldaten in Blöcken organisiert und verarbeitet werden, um die Menge von Daten zu komprimieren. Die Pixeldaten jedes Blocks werden verarbeitet, um die minimalen (MIN) und maximalen (MAX) Pixelwerte, den mittleren Wert mo und kodierte Pixeldaten ID zu bestimmen. Die Daten MIN, MAX, mo und ID werden in einem seriellen Datenpaket übertragen.
Gemäß der Druckschrift US-A-4,984,076 werden ebenfalls Pixeldaten, die in Blöcken organisiert sind, kodiert. Die Anzahl von Bits je Block in einem Rahmen von N Blöcken wird durch Berechnen eines Werts
A = ai
gesteuert, wobei ai die Differenz zwischen den maximalen und minimalen Pixelwerten eines Blocks i ist und N die Anzahl von Blöcken in einem Rahmen ist. Die Anzahl von Bits bi je Block i wird gemäß
bi = ai/A · B
gesteuert, wobei B die Gesamtanzahl von Bits ist, die einem Rahmen zugewiesen sind.
Weder EP-A-0 318 244 noch US-A-4 984 076 offenbart eine Technik, die das Korrigieren von Fehlern in den Daten betrifft, die sich auf einen Block beziehen.
ADRC ist eine hochleistungsfähige Kodierung, die einen Dynamikbereich berechnet, der durch durch maximalen und minimalen Pegel der Pixeldaten unter einer Vielzahl von Pixeln definiert ist, die in einem zweidimensionalen Block enthalten sind, und kodiert die Pixeldaten in Übereinstimmung mit dem Dynamikbereich, wie dies in der Japanischen Patentoffenlegungsschrift 61-144989 beschrieben ist. DCT ist dafür vorgesehen, Pixel in einem Block mittels Kosinus-Transformation zu transformieren, Koeffizientendaten, die durch die Kosinus-Transformation gewonnen sind, zu requantisieren und sie durch Variabellängen-Kodierung zu kodieren. Es ist ein anderes Kodierverfahren vorgeschlagen worden, bei dem Datenmittelwerte aller Blöcke und die Differenz zwischen allen Pixeldaten und dem Mittelwert in jedem Block vektorquantisiert werden.
Kode-Ausgangssignale, die sich aus einer Block-Kodierung ergeben, üben nicht alle den gleichen Einfluss aus. Bei der Kodierung ADRC weiten sich Fehler auf alle Pixel des Blocks aus, wenn die Dynamikbereich-Information auf der wiedergebenden Seite unbekannt ist. Daher ist die Dynamikbereich-Information, welche für alle Blöcke gewonnen wird, wichtiger als das Kode-Signal, das für alle Pixel gewonnen wird. Bei einer Art der Kodierung ADRC, bei der die Anzahl von Bits für die Quantisierung abhängig von dem Dynamikbereich variiert, kann die Anzahl von Bits für die Quantisierung des Blocks, falls ein Fehler bezüglich des Dynamikbereichs Vorliegt, nicht auf der empfangenden Seite identifiziert werden. Als Ergebnis werden die Grenzen zwischen diesem Block und anderen Blöcken unbekannt, so dass sich Fehler auf die anderen Blöcke ausdehnen. Unter Koeffizientendaten, die bei der DCT-Kodierung erzeugt werden, ist eine DC- (Gleichstrom-)Komponente wichtiger als AC- (Wechselstrom-)Komponenten. Bei der DPCM-Kodierung sind auch Auffrischungs-Daten wichtige Daten.
Wenn z. B. Ausgangssignale als Ergebnisse der Block-Kodierung durch einen digitalen VTR aufgezeichnet/wiedergegeben werden, wird ein Fehlerkorrektur-Kode benutzt, um die Daten gegen Aufzeichnungs/Wiedergabe-Fehler zu schützen. Wenn der Fall eintritt, dass wichtige Daten einen Fehler haben, den der Fehlerkorrektur-Kode nicht korrigieren kann, dehnt sich der Fehler über den ganzen Block aus. Um diesem Problem zu begegnen werden die gleichen wichtigen Daten an Stellen, die einen genügend großen Abstand voneinander haben, zweimal aufgezeichnet, um sie nicht einem Burst-Fehler auszusetzen. Indessen würde sich die Redundanz erhöhen, und die Leistungsfähigkeit der Datenkompresion würde herabgesetzt.
In bezug auf einen Block, der einen Fehler in wichtigen Daten aufweist, wird der Fehler der wichtigen Daten auf der Grundlage der räumlichen Korrelation zwischen dem Block und umgebenden Blöcken statistisch angenommen. Konkreter gesagt kann auch ein Kleinstfehlerquadrat- (Least-Squares-)Verfahren unter Benutzung der Kode-Daten des Fehler-Blocks und der deko dierten Daten, die sich an den Grenzen der umgebenden Blöcke befinden, benutzt werden, um die wichtigen Daten in dem Fehler-Block anzunehmen. Es können die maximalen und minimalen Werte der Daten an den Grenzen der umgebenden Blöcke benutzt werden, um die wichtig Daten anzunehmen. Die angenommenen wichtigen Daten werden für die Dekodierung benutzt. Sogar obwohl die wichtigen Daten mit hoher Genauigkeit angenommen werden, können die ursprünglichen wichtigen Daten nicht vollständig wiederhergestellt werden. Zusätzlich ist ein korrektes Auffinden der Grenzen zwischen allen Daten-Blöcken notwendig, um die wichtigen Daten anzunehmen. Daher können die wichtigen Daten, falls sich ein Fehler über mehrere Blöcke ausdehnt, nicht angenommen werden.
Wenn z. B. digitale Video-Signale in einem digitalen VTR aufgezeichnet/wiedergegeben werden, ist es auch üblich, eine Fehlerkorrektur-Kodierung zum Korrigieren von Fehlern zu benutzen. Als ein Fehlerkorrektur-Kode sind in der Praxis eine einfache Parität, ein Read-Solomon-Kode und eine Kombination derselben sowie eine Verschachtelung benutzt worden.
Wenn jedoch ein Fehlerkorrektur-Kode benutzt wird, wird die Redundanz der Daten infolge einer Erhöhung der Anzahl von Paritätsbits zur Verbesserung der Fehlerkorrekturfähigkeit erhöht. Wenn der Fehler nicht durch den Fehlerkorrektur-Kode korrigiert werden kann, würde eine Verdeckungsschaltung notwendig sein, um Pixel, die einen Fehler haben, mit umgebenden korrekten Pixeldaten zu interpolieren. Bestimmte Daten, wie diejenigen einer Computer-Software, haben im allgemeinen keine Korrelation. Video-Signale haben jedoch eine räumliche und zeitliche Korrelation.
Gemäß der vorliegenden Erfindung ist eine Datenkodier-Vorrichtung zum Kodieren von Pixeldaten vorgesehen, die
ein Mittel zum Kodieren von Blöcken von Pixeln umfasst, um die Menge von Daten zu komprimieren, wobei das Kodierungs- Mittel für jeden Block kodierte Pixeldaten, die sich auf individuelle Pixel des Blocks beziehen, und Blockdaten, die sich auf alle der kodierten Pixeldaten des Blocks beziehen, erzeugt, ohne welche die kodierten Pixeldaten nicht korrekt dekodiert werden können,
gekennzeichnet durch
ein Mittel zum Erzeugen von Summendaten, die eine Summe oder jeweilige Summen von Blockdaten repräsentieren, die einer Vielzahl von Blöcken zugeordnet sind, und
ein Mittel zum Übertragen der oder aller der Summendaten getrennt von den Blockdaten der Vielzahl von Blöcken.
Der Ausdruck "Übertragen" wird als ein Oberbegriff für Übertragen und Aufzeichnen und/oder Wiedergeben benutzt.
Durch Vorsehen der Summendaten, kann ein Fehler in den Blockdaten unter Benutzung der Summendaten und anderer korrekter Blockdaten korrigiert werden. Die Anzahl von Bits, die benötigt werden, um die Summendaten darzustellen, ist geringer als die Anzahl von Bits, die benötigt werden, um z. B. Blockdaten redundant aufzuzeichnen, wie dies beim Stand der Technik geschieht. Durch Übertragen der Summendaten getrennt von den Blockdaten wird die Wahrscheinlichkeit dafür, dass sie mit den Blockdaten verloren gehen, verringert.
Bei der Kodierung ADRC sind die Blockdaten der Dynamikbereich DR und der Minimalwert MIN. In einem Ausführungsbeispiel der Erfindung werden die Summendaten von n Dynamikbereichs-Daten DR und die Summendaten von n Minimaldaten MIN in die zu übertragenden Daten eingefügt. Falls eine der Arten DR und MIN einen Fehler hat und die Summendaten und die anderen wichtigen Daten keinen Fehler haben, können auf der empfangenden Seite die korrekten wichtigen Daten wiedergegeben werden. Die Redundanz kann niedriger als in dem Fall sein, in dem die gleichen wichtigen Daten mehrere Male aufgezeichnet werden.
Im folgenden wird die Erfindung weiter anhand eines veranschaulichenden und nichteinschränkenden Beispiels unter Bezugnahme auf die vorliegenden Figuren beschrieben.
Fig. 1 zeigt ein Blockschaltbild eines Beispiels für eine Schaltung für einen digitalen VTR, auf den die vorliegende Erfindung angewendet werden kann.
Fig. 2 zeigt ein Beispiel für ein Aufzeichnungsmuster in einem Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 3 zeigt ein Beispiel für einen Aufbau eines ADRC-Blocks in einem Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 4 zeigt ein Beispiel für einen Aufbau eines Makroblocks in ein Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 5 zeigt ein Blockschaltbild eines Beispiels für eine Wiedergabeschaltung für einen digitalen VTR, auf welche die vorliegende Erfindung angewendet werden kann.
Fig. 6 zeigt ein Blockschaltbild eines Beispiels für eine Summendaten-Erzeugungsschaltung in einem Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 7 zeigt ein Ablaufdiagramm zur Erklärung einer Summendaten-Erzeugungsschaltung in einem Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 8 zeigt ein Blockschaltbild eines weiteren Beispiels für ein gemischte Summendaten-Erzeugungsschaltung.
Fig. 9 zeigt ein Ablaufdiagramm zur Erklärung eines weiteren Beispiels für eine gemischte Summen-Erzeugungsschal tung.
Fig. 10 zeigt ein Blockschaltbild eines weiteren Beispiels für eine gemischte Summen-Erzeugungsschaltung.
Fig. 11 dient zur Erklärung eines weiteren Beispiels für eine gemischte Summen-Erzeugungsschaltung.
Fig. 12 zeigt ein Ablaufdiagramm zur Erklärung eines weiteren Beispiels für eine gemischte Summen-Erzeugungsschaltung.
Fig. 13 zeigt ein Blockschaltbild eines noch weiteren Beispiels für eine gemischte Summen-Erzeugungsschaltung.
Fig. 14 zeigt ein Ablaufdiagramm zur Erklärung eines noch weiteren Beispiels für eine gemischte Summen-Erzeugungsschaltung.
Fig. 15 zeigt eine Darstellung zur Erklärung einer gemischten Summen-Erzeugungsschaltung, die auf quantisierte Daten angewendet wird.
Im folgenden wird ein Ausführungsbeispiel der vorliegenden Erfindung beschrieben.
Fig. 1 zeigt ein Ausführungsbeispiel, d. h. einen Überblick über den Aufbau einer Anordnung für die Signalverarbeitung für einen digitalen VTR. Über einen Eingangsanschluss 1 werden digitale Video-Signale zugeführt. Diese Eingangssignale haben für jedes Pixel z. B. 8-Bit-Daten. Die eingegebenen digitalen Video-Signale werden einer Block-Formatierungsschaltung 2 zugeführt. In diesem Ausführungsbeispiel unterteilt die Block-Farmatierungsschaltung 2 einen gültigen Bereich eines Rahmens in Blöcke, wovon jeder 4 · 4 Pixel, 8 · 8 Pixel, 4 · 8 Pixel oder so ähnlich hat.
Die Block-Formatierungsschaltung 2 führt einem ADRC-Kodierer digitale Video-Signale zu, die bei ihrer Abtastung in die Reihenfolge der Blöcke umgeordnet worden sind. Der ADRC-Kodierer 3 komprimiert die Fixel-Daten Block für Block. Der ADRC-Kodierer 3 führt einer Makroblock-Bildungsschaltung 4 kodierte Ausgangssignale zu. Ein Makroblock umfasst eine Vielzahl von ADRC-Blöcken, die durch die Block-Formatierungsschaltung 2 gebildet worden sind.
Der ADRC-Kodierer 3 erfasst den Dynamikbereich DR und den Minimalwert MIN jedes Blocks. Der ADRC-Kodierer 3 requantisiert die Video-Daten durch einen Quantisierungsschritt weniger den Minimalwert MIN. Bei der Kodierung ADRC, die eine feste 4- Bit-Länge benutzt, kann der Quantisierungsschritt Δ durch Teilen des Dynamikbereichs DR durch 16 gewonnen werden. Die Video-Daten weniger den Minimalwert werden durch den Quantisierungsschritt Δ geteilt. Der integrale Teil des Quotienten besteht aus quantisierten Daten DT. Der Dynamikbereich DR, der Minimalwert MIN und die quantisierten Daten DT sind Ausgangs-Daten des ADRC-Kodierers 3. Jeder Block hat den Dynamikbereich DR und den Minimalwert MIN als wichtige Daten.
Die Makroblock-Bildungsschaltung 4 erzeugt kodierte Daten von Makroblöcken. Quantisierte Daten DT der Makroblöcke werden einem Fehlerkorrekturkodierer 5 zugeführt. Der Dynamikbereich DR und der Minimalwert MIN der Makroblöcke werden einer Addierschaltung 6 zugeführt. Die Addierschaltung 6 erzeugt die Summendaten DRΣ einer Vielzahl von Dynamikbereichen DR und die Summendaten MINΣ einer Vielzahl von Minimalwerten MIN, die in einem Makroblock enthalten sind.
Diese Summendaten werden durch Speicher 7 u. 8 Mischschaltungen 9 u. 10 zugeführt. Den Mischschaltungen 9 u. 10 werden die ursprünglichen wichtigen Daten (DR, MIN), welche die Addierschaltung 6 durchlaufen haben, zugeführt. Die Ausgangssignale der Mischschaltungen 9 uu. 10 werden dem Fehler korrekturkodierer 5 zugeführt.
Die Ausgangsdaten des ADRC-Kodierer 3 werden dem Fehlerkorrekturkodierer 5 zugeführt. Der Fehlerkorrekturkodierer 5 erzeugt eine Parität eines Fehlerkorrektur-Kodes. Als ein Beispiel für den Fehlerkorrektur-Kode kann ein Produkt-Kode benutzt werden. In einem Produkt-Kode werden Daten als eine Matrix angeordnet, und auf jede der horizontalen und vertikalen Richtungen der Matrix wird eine Fehlerkorrekturkodierung angewendet. Den Kode-Daten und der Parität werden ein Block- Sync-Signal (SYNC) und ein ID-Signal zugefügt. Einem Kanalkodierer 11 werden Aufzeichnungsdaten, die fortwährende Sync- Blöcke haben, zugeführt, wobei der Kanalkodierer die Aufzeichnungsdaten kanalkodiert, um eine Gleichstrom-Komponente zu verringern.
Die Ausgangsdaten des Kanalkodierers 11 werden einer Kopfverschachtelungsschaltung 12 zugeführt. Die Kopfverschachtelungsschaltung 12 erzeugt sechs Kanäle von Aufzeichnungsdaten. Die Kopfverschachtelungsschaltung 12 führt jeden Kanal der Aufzeichnungsdaten durch einen Aufzeichnungsverstärker 13 Drehköpfen H1 - H6 zu. Die Kopfverschachtelungsschaltung 12 verschachtelt die Aufzeichnungsdaten zwischen der Vielzahl von Kanälen. Die Drehköpfe H1 - H6 bilden gleichzeitig sechs Spuren auf einem Magnetband T.
Fig. 2 zeigt ein Aufzeichnungsmuster, das auf dem Magnetband T gebildet wird. Die jeweiligen schrägverlaufenden Spuren, die den jeweiligen Drehköpfen H1 - H6 entsprechen, haben jeweilige Bezugszeichen CH1 - CH6.
In diesem Ausführungsbeispiel hat ein ADRC-Block, wie dies in Fig. 3 gezeigt ist, (4 · 8) Pixel. Es sei angenommen, dass ein gültiger Bereich eines Video-Halbbildes (240 Zeilen · 720 Pixel) hat, dann werden (60 · 90) ADRC-Blöcke in einem Halbbild gebildet, wie dies in Fig. 4 gezeigt ist. Es sei ferner angenommen, dass ein Makroblock (2 · 2 = 4) ADRC-Blöcke hat, dann führt die Addierschaltung 6 die folgenden Additionsberechnungen aus, um die Summendaten DRΣ und MINΣ zu erzeugen:
DRΣ = DR1 + DR2 + DR3 + DR4
MINΣ = MIN1 + MIN2 + MIN3 + MIN4
Wenn alle wichtigen Daten 8-Bit-Daten sind, werden 10-Bit- Summendaten is erzeugt.
Wie in Fig. 4 gezeigt verteilt die Kopfverschachtelungsschaltung 12 vier wichtige Daten und deren Summendaten auf verschiedene Kanäle. Wenn z. B. alle Kode-Daten von vier ADRC- Blöcken eines in Fig. 4 in einer linken oberen Ecke dargestellten Makroblocks jeweils in CH1, CH2, CH3 bzw. CH4 aufgezeichnet werden, werden die Summendaten DRΣ u. MINΣ, welche die Summe der wichtigen Daten dieser ADRC-Blöcke sind, in dem ersten Kanal (CH6) des folgenden Makroblocks (des rechts davon dargestellten Makroblocks) aufgezeichnet.
Auf diese Weise werden die vier wichtigen Daten und die Summendaten derselben in verschiedenen Kanälen aufgezeichnet. Daher können selbst dann, wenn die ganzen Daten des ersten Kanals z. B infolge einer Kopfverschmutzung nicht wiedergegeben werden können, die wichtigen Daten des ersten Kanals wie folgt korrigiert werden:
DR1 = DRΣ - DR2 - DR3 - DR4
MIN1 = MINΣ - MIN2 - MIN3 - MIN4
Wenn die wichtigen Daten jedes Blocks wie beim Stand der Technik zweimal aufgezeichnet werden, sind zusätzlich 16 Bits je 1 ADRC-Block notwendig. Andererseits sind gemäß der vorliegenden Erfindung, da zusätzlich 20 Bits je 1 Makroblock notwendig sind, nur zusätzlich 5 Bits für 1 ADRC-Block notwendig, und es kann eine perfekte Korrektur erreicht werden.
Im folgenden wird anhand von Fig. 5 eine Wiedergabeschaltung beschrieben, die der Aufzeichnungsschaltung, wie sie in Figur gezeigt ist, entspricht. Jeder Kanal der wiedergegebenen Daten, die durch die sechs Drehköpfe H1 - H6 von dem Magnetband T wiedergegeben sind, wird durch einen Wiedergabeverstärker 14 einer Kopfentschachtelungsschaltung 15 zugeführt. Die Kopfentschachtelungsschaltung 15 entschachtelt die wiedergegeben Daten, welche durch die Kopfverschachtelungsschaltung 12 auf der Aufzeichungsseite verschachtelt worden sind.
Die Kopfentschachtelungsschaltung 15 führt ihre Ausgangsdaten einem Kanaldekodierer 16 zur der die zugeführten Daten kanaldekodiert. Der Kanaldekodierer 16 führt seine Ausgangsdaten einer Fehlerkorrekturschaltung 17 zu, die den Produkt-Kode dekodiert. Die Ausgangsdaten der Fehlerkorrekturschaltung 17 enthalten zusätzlich zu den wiedergegebenen Daten ein Fehler- Kennzeichnungsbit, um anzuzeigen, ob ein Fehler nach der Fehlerkorrektur besteht.
Die wichtigen Daten DR u. MIN, welche in den Ausgangsdaten der Fehlerkorrekturschaltung 17 enthalten sind, werden durch den zuvor angegebenen Algorithmus korrigiert. Der Dynamikbereich DR eines Makroblocks wird einer Trennschaltung 18 zugeführt. Die Trennschaltung 18 trennt die Summendaten DRΣ u. DRi. Eine Verriegelungsschaltung 19 verriegelt die Summendaten DRΣ und das Fehler-Kennzeichnungsbit, und ein Speicher 20 speichert DRi und das Fehler-Kennzeichnungsbit.
Die Verriegelungsschaltung 19 führt die Summendaten DRΣ durch eine Torschaltung 21 einer Betriebsschaltung 25 zu. Die Verriegelungsschaltung 19 führt außerdem das Fehler-Kennzeichnungsbit einer Erfassungsschaltung 22 zu, deren Ausgangssignal der Torschaltung 21 und der Betriebsschaltung 25 zugeführt wird. Der Speicher 20 führt DRi und das Fehler-Kennzeichnungsbit einer Torschaltung 23 und einer Erfassungs schaltung 24 zu. Die Torschaltung 23 wird durch ein Erfassungssignal aus der Erfassungsschaltung 24 gesteuert. Die Ausgangssignale der Torschaltung 23 und der Erfassungsschaltung 24 werden der Betriebsschaltung 25 zugeführt.
Der gleiche Schaltungsaufbau wie der zuvor für die Fehlerkorrektur des Dynamikbereichs DR erklärte ist für die Fehlerkorrektur des Minimalwerts MIN vorgesehen. Die Schaltungsblöcke für den Minimalwert MIN werden Bezugszeichen haben, die durch Addieren von 10 und der Bezugszeichen, die für die Schaltungsblöcke für den Dynamikbereich DR benutzt sind, gebildet werden. Eine Erklärung derselben ist an dieser Stelle fortgelassen.
Der korrigierte Dynamikbereich aus der Betriebsschaltung 25, der korrigierte Minimalwert MIN aus einer Betriebsschaltung 35 und Kode-Daten DT aus der Fehlerkorrekturschaltung 17 werden einer Makroblockdeformatierungs-Schaltung 26 zugeführt. Die Makroblockdeformatierungs-Schaltung 26 deformatiert die zugeführten Daten zu wiedergegebene Daten jedes ADRC-Blocks. Die wiedergegebenen Daten jedes ADRC-Blocks werden einem ADRC-Dekodierer 27 zugeführt, wo ein ADRC-Dekodierungsprozess durchgeführt wird.
Bei der ADRC-Dekodierung, in der die Bitanzahl des quantisierten Kodes 4 Bits beträgt, werden für jedes Fixel dekodierte Daten Li erzeugt. Die dekodierten Daten Li werden wie folgt ausgedrückt:
Li = [(DR/2&sup4;) · xi + MIN + 0,5]
= [Δ · xi + MIN + 0,5]
xi ist ein Wert des Kode-Signals, Δ ist ein Quantisierungsschritt, und [ ] bedeutet ein Gaußsches Zeichen. Die Berechnung innerhalb des Zeichens [ ] kann durch Benutzen z. B. eines ROM erreicht werden. Der ADRC-Dekodierer 27 hat eine Funktion zum Addieren des Minimalwerts MIN.
Der ADRC-Dekodierer 27 führt sein Ausgangssignal einer Blockdeformatierungsschaltung 28 zu. Die Blockdeformatierungsschaltung 28 stellt die Reihenfolge der Daten aus einer Blockreihenfolge einer Rasterabtastordnung wieder her. Die wiedergegebenen Daten werden an einem Ausgangsanschluss 29 der Blockdeformatierungsschaltung 28 gewonnen. Falls notwendig kann der Ausgangsanschluss 29 eine Fehlerinterpolationsschaltung haben. Die Fehlerinterpolationsschaltung interpoliert Pixeldaten, die einen Fehler haben, mit umgebenden Pixeldaten.
Fig. 6 zeigt ein Beispiel für die Torschaltungen 21 u. 23 und die Betriebsschaltung 25. Einem Eingangsanschluss 41 wird DRi zugeführt. Das Erfassungssignal aus der Erfassungsschaltung 24 wird einem Eingangsanschluss 42 zugeführt. Die Summendaten DRΣ werden einem Eingangsanschluss 43 zugeführt. Das Erfassungsausgangssignal aus der Erfassungsschaltung 22 wird einem Eingangsanschluss 44 zugeführt. Die Torschaltung 23 führt einer Akkumulierungsschaltung 47 und einer Anordnungssteuerschaltung 48 DRi zu. Das akkumulierte Ausgangssignal der Akkumulierungsschaltung 47 und das Ausgangssignal der Torschaltung 21 werden einer Subtrahierschaltung 49 zugeführt. Die Subtrahierschaltung 49 führt ihr Ausgangssignal der Anordnungssteuerschaltung 48 zu. Korrigierte wichtige Daten (Dynamikbereich DR) werden an einem Ausgangsanschluss 50 der Anordnungssteuerschaltung 48 abgenommen.
Als Beispiel sei folgender Fall angenommen:
Wenn DR3 aus DR1 - DR4 einen Fehler hat, wie dies in Fig. 7 gezeigt ist, empfängt die Torschaltung 23 das Erfassungssignal, das einen hohen Pegel an der Stelle annimmt, die DR3 entspricht. Wenn ein Steuersignal einen hohen Pegel hat, ist die Torschaltung 23 AUS, so dass die Akkumulierungsschaltung 47 und die Anordnungssteuerschaltung 48 DR1 empfangen, das nicht DR3 ist. Weil angenommen ist, dass DRΣ keinen Fehler hat, wird DRΣ die Torschaltung 21 durchlaufen.
DR1 - DR6 und MIN1-4146 werden jeweils in den Kanälen CH1 - CH6 aufgezeichnet. DR7 - DR12 und MIN7 - MIN12 werden in den Kanälen CH1 - CH6 aufgezeichnet. DR13 - DR16 werden in den Kanälen CH1 - CH4 aufgezeichnet, und die Summendaten werden in dem Kanal CH5 aufgezeichnet. Es gibt nur einen 1,5-Bit-Anstieg je ADRC-Block. Auf diese Weise können bei zunehmender Größe des Makroblocks dann, wenn sich infolge einer Bandbeschädigung oder dgl. ein Burst-Fehler ereignet, wichtige Daten unter eingeschränkter Zunahme der Redundanz vollständig korrigiert werden.
Wie zuvor erklärt steigt die Bitanzahl, wenn die Summendaten, die durch einfaches Addieren erzeugt sind, aufgezeichnet werden, beispielsweise von 8 Bits auf 10 Bits am. Eines von Verfahren zur Vermeidung dieses Problems besteht darin, den Mittelwert (8 Bits) der Summendaten aufzuzeichnen. Wenn der Mittelwert benutzt wird, entsteht durch Aufrundung ein Fehler. Um das Problem zu vermeiden, werden die Summendaten einer Vielzahl wichtiger Daten, die gewichtet worden sind, gemittelt, um den Mittelwert zu bilden.
Wenn ein Makroblock vier ADRC-Blöcke umfasst, werden die Summendaten durch die im folgenden angegebene Gleichung gewonnen. Die Summendaten der Minimalwerte MIN werden auf gleiche Weise gewonnen.
DRΣ = (DR1 · 2 + DR2 · 1 + DR3 · 1 + DR4 · 1)/5
Fig. 8 zeigt ein Beispiel für Schaltungen zur Erzielung dieser Berechnung. Einem Eingangsanschluss 51 wird DRi zugeführt. Dann wird DRi einer Schaltung 52 zum Multiplizieren mit 2 und einer Schaltung 53 (die lediglich eine Puffer funktion hat) zugeführt. Die Schaltungen 52 u. 53 führen ihre Ausgangssignale zwei Eingangsanschlüssen einer Umschaltschaltung 54 zu. Die Umschaltschaltung 54 wird durch ein Steuersignal gesteuert, das ihr von einem Anschluss 55 zugeführt wird.
Wie in Fig. 9 gezeigt wählt die Umschaltschaltung 54 das Ausgangssignal der Schaltung 52 zu einem Zeitpunkt DR1 aus und wählt ansonsten das Ausgangssignal der Schaltung 53 aus. Die Umschaltschaltung 54 führt ihr Ausgangssignal einer Akkumulierungsschaltung 56 zu, und die Summendaten der gewichteten DRi werden an einem Ausgangsanschluss 57 abgenommen. Obwohl in Fig. 9 nicht gezeigt ist mit dem Ausgang der Akkumulierungsschaltung (oder Betriebsschaltung) 56 eine Dividierschaltung zum Dividieren durch 5 verbunden.
Beim Bilden des Mittelwerts der gewichteten Summe würden wichtige Daten, die wichtiger als irgendwelche anderen wichtigen Daten sind, einen größeren Wichtungsfaktor haben. Beim Bilden von z. B. vier ADRC-Blöcken werden, wenn der erste ADRC-Block Pixeldaten in dem Rahmen umfasst, der zweite ADRC- Block die Differenzdaten von Pixeldaten zwischen den ersten und zweiten ADRC-Blöcken umfasst und die dritten und vierten ADRC-Blöcke in ähnlicher Weise die Differenzdaten umfassen, wichtige Daten DR1 u. MIN1 des ersten ADRC-Blocks, der Pixel umfasst, die ursprüngliche Pixeldaten haben, als wichtiger erachtet.
Wenn eine Vielzahl von Summendaten wichtiger Daten gebildet werden, können einige wichtige Daten, welche die Summendaten bilden, dazu benutzt werden, beide Arten der Summendaten zu bilden. Fig. 10 u. Fig. 11 zeigen ein solches Beispiel. Wie in Fig. 11 gezeigt sei angenommen, dass zwei Makroblöcke einander in vertikaler Richtung benachbart sind. Wenn wichtige Daten, die aus jedem ADRC-Block erzeugt werden, mit gleichen Bezugszeichen versehen sind, werden die Summendaten wie folgt gebildet:
DRΣ = DR1 + DR2 + DR3 + DR4 + DRl'
DRΣ' = DR1' + DR2' + DR3' + DR4' + DR1
Die Summendaten der Minimalwerts werden in ähnlicher Weise gebildet. Auf diese Weise können sowohl DR1 als auch DR2, wenn sie Fehler haben, korrigiert werden, wenn andere Daten keinen Fehler haben. Obwohl die Daten DR1 u. DR1' beide in den beiden Gleichungen benutzt werden, können sich die Daten DR, welche auf diese Weise zu benutzen sind, regelmäßig ändern.
Anhand von Fig. 10 wird ein Beispiel für einen Schaltungsaufbau zum Bilden der Summendaten beschrieben. Der ADRC-Dekodierer führt sein Kode-Ausgangssignal der Makroblock-Formatierungsschaltung 4 zu. Durch die Makroblock-Formatierungsschaltung 4 werden für jeden Makroblock der Dynamikbereich DR, der Minimalwert MIN und quantisierte Daten DT erzeugt. Der Dynamikbereich DR und der Minimalwert MIN werden Summendaten-Erzeugungsschaltungen 60a bzw. 60b zugeführt.
In der gemischten Summendaten-Erzeugungsschaltung 60a führt eine Zeitausrichtungsschaltung 65 eine zeitliche Ausrichtung zweier Makroblöcke aus, die einander in der vertikalen Richtung benachbart sind, wie dies in Fig. 11 gezeigt ist. Die Zeitausrichtungsschaltung 65 gibt an ihrem Ausgangsanschluss Dynamikbereiche DR eines Makroblocks aus, der ADRC-Blöcke 1 - 4 umfasst. Die Zeitausrichtungsschaltung 65 gibt an einem anderen Ausgangsanschluss Dynamikbereiche DR' eines Makroblocks aus, der ADRC-Blöcke 1' - 4' umfasst. Die Zeitausrichtungsschaltung 65 enthält vier Zeilenspeicher.
Die Dynamikbereiche DR eines Makroblocks werden einer Addierschaltung 66 und einer Torschaltung 70 zugeführt. Die Dynamikbereiche DR' des anderen Makroblocks werden einer Addier schaltung 69 und einer Torschaltung 67 zugeführt. Den Torschaltungen 67 u. 70 werden über Anschlüsse 68 u. 71 Steuersignale derart zugeführt, dass nur DR1 die Torschaltung 70 durchläuft, wie dies in Fig. 12 gezeigt ist. Obwohl in den Figuren nicht gezeigt wird der Torschaltung 67 das Steuersignal derart zugeführt, dass nur DR' die Torschaltung 67 durchläuft.
Dementsprechend erzeugt die Addierschaltung 66 ein Additionsergebnis (DR1 + DR2 + DR3 + DR4 + DRl'), und die Addierschaltung 69 erzeugt ein Additionsergebnis (DR1' + DR2' + DR3' + DR4' + DR1). Das Ausgangssignal der Addierschaltung 66 wird durch eine Verzögerungsschaltung 72, die eine Verzögerung von 1 Makroblock hat, einer Mischschaltung 73 zugeführt und durch die Mischschaltung 73 mit einem unverzögerten Signal gemischt. In ähnlicher Weise wird das Ausgangssignal der Addierschaltung 69 durch eine Verzögerungsschaltung 74 einer Mischschaltung 75 zugeführt, so dass zum Zeitpunkt des ersten ADRC-Blocks des nächsten Makroblocks gemischte Summendaten gewonnen werden.
Das Ausgangssignal der Mischschaltung 73 wird einer Umordnungsschaltung 76 zugeführt, und das Ausgangssignal der Mischschaltung 75 wird durch eine Verzögerungsschaltung 77 der Umordnungsschaltung 76 zugeführt. Die Verzögerungsschaltung 77 hat eine Verzögerung von 2 Zeilen. An einem Ausgangsanschluss 62 der Umordnungsschaltung 76 werden Ausgangsdaten erzeugt, die aus wichtigen Daten und deren gemischten Daten zusammengesetzt sind.
Bezüglich des Minimalwerts MIN ist die gemischte Summendaten- Erzeugungsschaltung 60b ähnlich der zuvor erklärten vorgesehen. Der Minimalwert MIN und die zugehörigen gemischten Summendaten werden an einem Ausgangsanschluss 63 abgenommen. Ein quantisierter Kode DT wird an einem Ausgangsanschluss 64 abgenommen, nachdem er durch eine Verzögerungsschaltung 61 zum zeitlichen Ausrichten eine Verzögerung erfahren hat.
Durch Addieren einer Vielzahl oberer Bits wichtiger Daten zum Erzeugen von Summendaten kann ein Ansteigen der Anzahl von Bits, welche die Summendaten bilden, ohne Verschlechterung der Videoqualität eingeschränkt werden. Wenn z. B. ein Makroblock 16 ADRC-Blöcke hat, wachst die Anzahl von Bits, welche die Summendaten bilden, im Falle eines einfachen Addierens von 8 Bits auf 12 Bits an. Wenn jedoch die oberen 4 Bits von 16 Gleichstrom-Komponentes addiert werden, kann die Anzahl von Bits der Summendaten 8 Bits bleiben. Wenn die Anzahl von Bits abwärts von dem höchstwertigen Bit MSB ausgewählt wird, würde die Genauigkeit herabgesetzt, jedoch können daraus nahezu korrekte Daten wiederhergestellt werden.
Fig. 13 u. Fig. 14 werden benutzt, um das Bilden von Summendaten aus den oberen 4 Bits zu erklären. Fig. 13 zeigt einen Aufbau von Schaltungen nur für den Dynamikbereich DR. Der Dynamikbereich DR aus der Makroblock-Formatierungsschaltung 4 wird einer Torschaltung 81 zugeführt. Die Torschaltung 81 wird durch ein Steuersignal gesteuert, das von einem Eingangsanschluss 82 zugeführt wird. Das Ausgangssignal der Torschaltung 81 wird einer Akkumulierungsschaltung 83 zugeführt.
Fig. 14 zeigt das Steuersignal von dem Eingangsanschluss 82 zum Steuern der Torschaltung 81. Der Torschalung 81 werden serielle Bits von DR1, DR2, DR3, DR4 ... zugeführt, und das Steuersignal hat während der Perioden der oberen 4 Bits von DRi einen hohen Pegel. Die Torschaltung 81 ist nur währen der Periode des hohen Pegels EIN, so dass die Akkumulierungsschaltung 83 die Summendaten der oberen 4 Bits von DRi erzeugt.
Es können nicht nur aus wichtigen Daten, sondern auch aus Pixeldaten Summendaten gebildet werden. Fig. 15 zeigt eine Struktur eines (4 · 4)-ADRC-Blocks. Den quantisierten Daten DT (4 Bits) der jeweiligen Pixel sind Bezugszeichen zugewiesen. Die Summendaten werden gemäß der folgenden Gleichung gebildet:
DTΣ = DT1 + DT2 + DT3 +... + DT15 + DT16
Die Summendaten DTΣ dieser quantisierten Daten werden ebenfalls übertragen.
Gemäß diesem Verfahren werden DR, MIN, DTΣ und quantisierte Daten, die in einem ADRC-Block erzeugt sind, übertragen, so dass ein Fehler der quantisierten Daten korrigiert werden kann. Zusätzlich können Fehler von zwei quantisierten Daten interpoliert werden. Wenn z. B. DT7' und DT10' Fehler haben, werden unter Benutzung umgebender Pixeldaten interpolierte Daten gebildet, nämlich wie folgt:
DT7* = (DT3 + DT6 + DT8 + DT11)/4
DT10* = (DT6 + DT9 + DT11 + DT14)/4
(Das Zeichen * steht für Interpolation). Das Verhältnis dieser interpolierten Daten wird berechnet, und die Summendaten DTΣ werden entsprechend dem Verhältnis zugeteilt. Auf diese Weise kann eine richtige Interpolation erreicht werden.
Gemäß den zuvor beschriebenen Ausführungsbeispielen der vorliegenden Erfindung steigt die Redundanz infolge des Aufzeichnens der Summendaten geringfügig an, weil die Summendaten einer Vielzahl wichtiger Daten aufgezeichnet werden. Jedoch ist die Redundanz niedriger als in dem Fall, in dem gleiche wichtige Daten mehrere Male aufgezeichnet werden.

Claims

1. Datenkodier-Vorrichtung zum Kodieren von Pixeldaten, die

ein Mittel (2, 3) zum Kodieren von Blöcken von Pixeln umfasst, um die Menge von Daten zu komprimieren, wobei das Kodierungs-Mittel (2, 3) für jeden Block kodierte Pixeldaten (DT), die sich auf individuelle Pixel des Blocks beziehen, und Blockdaten (DR, MIN), die sich auf alle der kodierten Pixeldaten des Blocks beziehen, erzeugt, ohne welche die kodierten Pixeldaten nicht korrekt dekodiert werden können,

gekennzeichnet durch

ein Mittel (6) zum Erzeugen von Summendaten, die eine Summe oder jeweilige Summen von Blockdaten repräsentieren, die einer Vielzahl von Blöcken zugeordnet sind, und

ein Mittel (11, 12, 13) zum Übertragen der oder aller der Summendaten getrennt von den Blockdaten der Vielzahl von Blöcken, um dadurch auf der empfangenden Seite eine Fehlerkorrektur zu ermöglichen.

2. Vorrichtung nach Anspruch 1, bei der das Kodierungs- Mittel (2, 3) eine Vielzahl von Blockdaten (DR, MIN) für jeden Block erzeugt, das Summendatenerzeugungs-Mittel (6) jeweilige Summendaten erzeugt, welche die Summen der jeweiligen Blockdaten repräsentieren, die der Vielzahl von Blöcke zugeordnet sind, und das Übertragungs-Mittel (11, 12, 13) die jeweiligen Summendaten getrennt von den Blockdaten der Vielzahl von Blöcken überträgt.

3. Vorrichtung nach Anspruch oder 2, wobei die oder alle der Summendaten ein gewichteter Mittelwert der oder aller der Blockdaten sind, die der Vielzahl von Blöcken zugeordnet sind.

4. Vorrichtung nach Anspruch 1, 2 oder 3, wobei die Blockdaten durch n bits dargestellt werden und die entsprechenden Summendaten die Summe der Blockdaten der Vielzahl von Blöcken repräsentieren, wobei alle Blockdaten der Summe durch deren m höchstwertige Bits repräsentiert werden, wobei m kleiner als n ist.

5. Vorrichtung nach Anspruch 1, 2, 3 oder 4, wobei die Blöcke durch das Kodierungs-Mittel in Einheiten von b Blöcken organisiert werden und die Vielzahl von Blöcken b Blöcke aus einer Einheit plus zumindest einen Block aus einer anderen Einheit umfassen.

6. Vorrichtung nach Anspruch 5, wobei die Summendaten für jeden der Vielzahl von Blöcken hintereinander erzeugt werden, wobei jede Vielzahl die b Blöcke einer Einheit und zumindest einen Block umfasst, der aus den b Blöcken einer anderen Einheit ausgewählt ist, wobei sich die Auswahl regelmäßig ändert.

7. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der das Übertragungs-Mittel (11, 12, 13) ein Mittel zum Aufzeichnen der Summendaten, der kodierten Pixeldaten und der Blockdaten auf einem Aufzeichnungsmedium umfasst.

8. Vorrichtung nach Anspruch 7, bei der das Aufzeichnungs- Mittel ein Verschachtelungs-Mittel (12) zum Verteilen der Blockdaten einer Vielzahl von Blöcken und der entsprechenden Summendaten auf verschiedene Aufzeichnungskanäle umfasst.

9. Vorrichtung nach einem der Ansprüche 1 bis 6, bei der das Übertragungs-Mittel die oder alle der Summendaten Zeit- und raumverschieden von den entsprechenden Blockdaten überträgt.

10. Vorrichtung nach einem der Ansprüche 1 bis 6, bei der das Übertragungs-Mittel die oder alle der Summendaten in einem Kanal überträgt, der von den Kanälen verschieden ist, in denen die entsprechenden Blockdaten übertragen werden.

11. Vorrichtung nach Anspruch 10, wobei die Anzahl von Kanälen größer als die Anzahl von Blöcken in der Vielzahl von Blöcken ist.

12. Vorrichtung nach einem der Ansprüche 1 bis 11, in Kombination mit

einem Mittel (14-17) zum Empfangen der übertragenen Daten,

einem Mittel zum Erfassen eines Fehlers in den Blockdaten, die einem Block der Vielzahl von Blöcken zugeordnet sind, und

einem Mittel, das auf die Erfassung des Fehlers anspricht, um die fehlerhaften Blockdaten aus den Summendaten und den anderen Blockdaten der Vielzahl von Blöcken wiederherzustellen.

13. Vorrichtung nach einem der Ansprüche 1 bis 12, die ferner

ein Mittel zum Bilden von Summendaten (DTΣ) umfasst, welche die Summe der kodierten Pixeldaten (DT) eines Blocks repräsentieren,

wobei das Übertragungs-Mittel (11, 12, 13) auch zum Übertragen der Summendaten der kodierten Pixeldaten vorgesehen ist.

14. Vorrichtung nach Anspruch 13, wenn dieser von Anspruch 12 abhängig ist, die umfasst:

ein Mittel zum Erfassen eines Fehlers in den kodierten Pixeldaten eines Blocks und

ein Fehlerkorrektur-Mittel, das auf einen erfassten Fehler in den Pixeldaten zum Korrigieren der fehlerhaften kodierten Pixeldaten unter Benutzung der Summendaten an spricht, welche die Summe der kodierten Pixeldaten des Blocks und der anderen kodierten Pixeldaten des Blocks repräsentieren.

15. Vorrichtung nach Anspruch 14, beider das Fehlerkorrektur-Mittel auf die Erfassung einer Vielzahl von fehlerhaften kodierten Pixeldaten eines Blocks anspricht, um für alle fehlerhaften kodierten Pixeldaten einen Wert zu erzeugen, der aus benachbarten Pixeldaten des Blocks interpoliert ist, und um die fehlerhaften Pixeldaten in Abhängigkeit von den Summendaten, welche die Summe der kodierten Pixeldaten des Blocks repräsentieren, und der interpolierten Werte zu korrigieren.