JP3018366B2 - ビデオ信号処理回路 - Google Patents

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

A.産業上の利用分野 B.発明の概要 C.従来の技術 D.発明が解決しようとする課題 E.課題を解決するための手段 F.作 用 G.実施例 Ｇ−1. ビデオ信号処理系の全体構成（第１図） Ｇ−2. 誤り修整部の概略構成（第１図） Ｇ−3. 誤り修整処理の基本仕様 Ｇ−4. １次元誤り修整処理（第２図、第３図） Ｇ−5. 可変長補間処理の具体例（第４図Ａ、Ｂ） Ｇ−6. １次元置換処理（第２図） Ｇ−7. ２次元誤り修整の基本原理（第５図、第６
図） Ｇ−8. ランキング制御回路（第７図） Ｇ−9. ランキング制御の具体例（第８図Ａ、Ｂ、
Ｃ） Ｇ−10. ２次元修整処理回路本体（第９図） Ｇ−11. 最適方向補間、最適方向置換、任意方向補
間、最近隣置換（第９図） Ｇ−12. 高精度及び低精度のテンポラル置換（第９
図〜第12図） Ｇ−13. 繰り返し置換（第９図、第13図〜第17図） Ｇ−14. 修整方向選択（第９図） Ｇ−15. グレーフラグ（第18図） Ｇ−16. 加重平均処理（第19図〜第25図） H.発明の効果 A.産業上の利用分野 本発明は、ビデオ信号処理回路に関し、特に、ビデオ
テープレコーダ等からの再生ビデオ信号が入力され、こ
の入力ビデオ信号に対してエラー訂正処理を施した誤に
エラー修整処理を施し、さらに加重平均処理を施して出
力するようなビデオ信号処理回路に関する。

B.発明の概要 本発明は、ビデオテープレコーダ等からの再生ビデオ
信号が入力され、この入力ビデオ信号に対してエラー訂
正処理を施した後にエラー修整処理を施し、さらに加重
平均処理を施して出力するようなビデオ信号処理回路に
おいて、エラー訂正ができなかったエラーサンプルデー
タを補間や置換等により誤り修整する際に、複数の誤り
修整方法あるいは修整アルゴリズムを予め用意してお
き、上記エラーサンプルデータの周辺及び／又は時間方
向のサンプルデータのエラーフラグの状態に応じて上記
複数の誤り修整方法の一つを選択することにより、エラ
ーパターンに応じた修整を行わせ、広範囲のエラーレー
トに対して良好な誤り修整を可能とする。この場合、エ
ラーパターンに応じた最適の修整を行わせるためには、
例えば、エラーサンプルデータの周辺サンプルデータの
加重平均値を用いて補間処理する際に、この周辺サンプ
ルデータのエラーフラグに応じて使用するサンプルデー
タの個数を可変とし、２次元的な誤り修整の際の修整方
向のランク付けを行うようにし、このランク付けのため
に各修整方向毎の修整誤差を求めるようにする。また、
エラーパターンに応じて、周辺サンプルデータを用いた
補間と、周辺サンプルデータを用いた置換と、時間方向
のサンプルデータを用いた置換とのいずれか１つを選択
するようにする。さらに、時間方向の対応サンプルデー
タ間の相関性に応じて置換処理を制御する。既に誤り修
整されたサンプルデータを用いることにより、エラーレ
ートが非常に悪い場合でも、有効な誤り修整が行える。
積符号を用いた誤り訂正が行われる場合には、一方の符
号系列で誤りとされても他方の符号系列で正しいとされ
たサンプルデータに対してグレーフラグを立て、誤り修
整されたデータと元のデータとを比較して所定の閾値範
囲内にあれば、元のデータを正しいデータとして出力す
ることにより、エラーレート改善が図れる。また、一の
フィールド信号から他のフィールド信号を形成する加重
平均手段に供給する複数ラインのサンプルデータの内、
少なくとも１ライン分のサンプルデータを誤り修整手段
のライン遅延素子から得るようにすることにより、ライ
ン遅延素子の個数を低減できる。このとき、先に１次元
誤り修整を施した後に２次元誤り修整を施すようにする
ことで、加重平均処理データを、少なくとも１次元修整
されたデータとすることができる。また、この加重平均
手段の係数を、加重平均されるライン信号の少なくとも
一部が有効映像信号区間の外となるとき変化させること
により、画面の上下端部での悪影響を有効に防止でき
る。

C.従来の技術 例えば、ビデオ信号のディジタルサンプルデータをデ
ィジタルVTR（ビデオテープレコーダ）にて記録再生す
る際には、雑音や媒体の欠陥等によりいわゆるコードエ
ラー（符号誤り）が生ずる。このコードエラーにより発
生したエラーデータに対しては、エラー訂正（誤り訂
正）符号を用いたエラー訂正処理を施し、該エラー訂正
処理で訂正ができなかったエラーサンプルデータについ
ては、誤りの無い他のサンプルデータ（エラーフリーサ
ンプルデータ）を用いた補間処理や置換処理等の方法に
より、誤り修整（エラー修整）を行っている。また、VT
Rの異速度再生（記録時と異なる速度での再生）等に伴
うフィールドの偶数、奇数の順序の乱れを正常化するた
めに、一のフィールド信号から少なくとも他のフィール
ド信号を形成するような相加平均処理を行うことも多
い。

ここで、例えばコンポーネントディジタルVTRの一フ
ォーマットであるいわゆるＤ−１フォーマット（CCIR勧
告601号の4:2:2フォーマット）においては、いわゆる外
符号と内符号とを用いた積符号による２次元的なエラー
訂正を行っている。すなわち記録時には、ライン内シャ
フルされた１ラインにつき360バイトのサンプルデータ
を２次元（積符号）のエラー訂正符号化回路に送ってお
り、先ず30バイト（30サンプル）毎にそれぞれ２バイト
の外符号（アウタ訂正コード、アウタパリティ）を付加
し、この外符号付加後にセクタアレイシャフルを施し、
このシャフル後の符号ブロックの横方向の１行60個のサ
ンプルデータ毎にそれぞれ４バイトの内符号（インナ訂
正コード、インナパリティ）を付加して内符号ブロック
とし、この内符号ブロックの２つで生成される同期ブロ
ック構造を記録単位として磁気テープ上に記録するよう
にしている。再生時には、これとは逆の処理が施され、
上記同期ブロックから２つの内符号ブロックを取り出し
て上記内符号によるエラー訂正を行い、上記セクタアレ
イシャフルの逆処理であるデシャフルを行った後、外符
号ブロック（１列32サンプル）毎に２バイトの外符号を
用いていわゆるイレージャ（消失）訂正を行うようにし
ている。

さらに、この積符号によるエラー訂正ができなかった
エラーサンプルデータについては、補間や置換処理等に
よるエラー修整処理が施されるようになっている。この
エラー修整の種類としては、エラーサンプルデータの同
一ライン上で両側のサンプルデータを用いて補間（水平
（Ｈ）方向の補間）する方法、エラーサンプルデータの
上下ライン上の同じ位置のサンプルデータを用いて補間
（垂直（Ｖ）方向の補間）する方法、エラーサンプルデ
ータの右下がりの対角線方向の近傍サンプルデータを用
いて補間（D_-方向の補間）する方法、エラーサンプルデ
ータの右上がり（すなわち左下がり）の対角線上の近傍
サンプルデータを用いて補間（D₊方向の補間）する方
法、時間的相関関係が高い前フレーム（あるいはフィー
ルド）のエラーフリーサンプルデータで置換する方法、
エラーサンプルデータの近傍サンプルデータで置換する
方法等が知られている。

D.発明が解決しようとする課題 ところで、実際のエラー修整においては、広い範囲の
訂正不可エラーレート、例えばノーマル再生時の実質的
に０％から高速のテープシャトル時の略々100％までに
亘って、機能することが望まれている。

しかしながら、例えば修整精度の高いエラー修整方法
は、一般にエラーレートが低いときのみ有効に作用し、
エラーレートが高くなると修整がうまく行えなくなり、
また、高いエラーレートでも修整可能なエラー修整方法
は一般に修整精度が比較的悪いという難点があり、上述
のような広範囲のエラーレートに亘って適切な、すなわ
ち適度な修整精度でのエラー修整が行えるような単一の
修整方法は無いのが現状である。そこで、例えばいくつ
かのエラー修整方法を組み合わせ、これらを切り換えて
使用すること等が考えられるが、この切換操作を人間が
手動で行うのは面倒であり、また信頼性の点でも問題が
ある。

また、VTRから再生されるサンプルデータのエラーレ
ートが非常に高いときは、補間処理や置換処理に用いる
サンプルデータがほとんどエラー状態となり、上記通常
の補間処理や置換処理を行うことができない場合がある
が、このような場合でも何らかのエラー修整を可能とす
ることが望まれている。

さらに、エラー修整前のエラー訂正工程においてエラ
ーとされたサンプルデータの中にも、正しいサンプルデ
ータが多く含まれてことがある。すなわち、例えば上記
積符号を用いたエラー訂正における上述のアウタイレー
ジャ訂正の際のイレージャポインタ数が外符号のパリテ
ィ数を超えているとき、外符号を用いて外符号ブロック
のシンドロームを計算し、これらのシンドロームの全て
が“0"と判断される外符号ブロックについては、当該外
符号ブロックの全サンプルデータをエラーの無い正しい
データとし、エラー修整には回さない方法も考えられ
る。しかしながら、内符号（インナパリティ）を使った
エラー訂正／検出において、エラー検出能力はイレージ
ャ用ポインタとして使用するには十分な検出能力を期待
できるか否かの点、また外符号（アウタパリティ）によ
るエラー検出は十分な信頼性が有るか否かの点が問題で
あり、誤ってエラーデータを正しいデータとする危険性
も存在する。すなわち、このようなサンプルデータをエ
ラー無しとして取り扱うのは信頼性の点で問題であり、
またエラーとしてしまうことも無駄が多くなることにな
る。

またさらに、エラー修整処理後に、一のフィールド信
号から少なくとも他のフィールド信号を形成して、フィ
ールドの偶数、奇数の順序の乱れ等を正常化するような
相加平均処理を行う場合において、エラー修整処理、特
に２次元修整処理のためにいくつかの水平遅延素子が必
要とされ、また上記相加平均処理のためにいくつかの水
平遅延素子が必要とされるが、各処理専用の水平遅延素
子をそれぞれの処理回路で個別に用いるのは不経済であ
る。

さらにまた、相加平均処理の際に、画面の上端部や下
端部では画面の内側と同様な処理を行うと画像が劣化
し、いわゆるフリッカや上下動等の悪影響の原因となる
虞れがある。

本発明は、上述したような欠点を解決するビデオ信号
処理回路の提供を目的とする。

本発明の目的は、広いエラーレート範囲に亘って有効
な誤り修整が行い得るようなビデオ信号処理回路を提供
することである。

本発明の他の目的は、エラーレートが略々100％程度
と非常に高い場合でも、可能な範囲で最良のエラー修整
が行えるようなビデオ信号処理回路を提供することであ
る。

本発明のまた他の目的は、ビデオサンプルデータのエ
ラーパターン等に応じて自動的に最適なエラー修整方法
（修整アルゴリズム、修整ストラテジ）が選択されて、
該エラー修整が施されるようなビデオ信号処理回路を提
供することである。

本発明のさらに他の目的は、ビデオサンプルデータの
エラー訂正を積符号を用いて行った後にエラー修整を行
うようなビデオ信号処理回路において、積符号の一つの
符号系列で誤り無しとされたサンプルデータを正しいデ
ータとして出力することによりエラーレートを向上させ
ると共に、エラーサンプルデータを誤って正しいデータ
とするミスも未然に回避し得るようなビデオ信号処理回
路を提供することである。

本発明のさらにまた他の目的は、フィールドの偶数、
奇数の順序の乱れを正常化するために、一のフィールド
信号から少なくとも他のフィールド信号を形成するよう
な相加平均処理を、上記誤り修整処理の後で行う場合
に、これらの各処理で必要とされる水平遅延素子を共用
し、水平遅延素子の個数低減を図れるようなビデオ信号
処理回路を提供することである。

本発明のまたさらに他の目的は、上記相加平均処理を
行う際に、画面の上下端部での計算式（特に乗算係数）
を内側部分での計算式と異ならせ、画面の上下端部での
悪影響を防止し得るようなビデオ信号処理回路を提供す
ることである。

E.課題を解決するための手段 本発明に係るビデオ信号処理回路は、上記課題を解決
するために、入力されたビデオ信号サンプルデータに対
して誤り訂正処理を行い、訂正されなかったデータに対
して他のサンプルデータを用いて誤り修整処理を行うビ
デオ信号処理回路において、誤り訂正処理されたサンプ
ルデータを出力すると共に、該出力サンプルデータの誤
り状態を示すエラーフラグを出力する誤り訂正手段と、
上記誤り訂正処理されたサンプルデータが供給され、上
記エラーフラグにより誤りとされるサンプルデータにつ
いて、該誤りサンプルデータの周辺及び／又は時間方向
のサンプルデータを用いて誤り修整処理を施す誤り修整
手段とを有して成り、上記誤り修整手段は、複数の誤り
修整アルゴリズムを有し、上記周辺及び／又は時間方向
のサンプルデータのエラーフラグの状態に応じて上記複
数の誤り修整アルゴリズムの一つを選択し、該選択され
た修整アルゴリズムにより誤り修整処理を施すものであ
り、該誤り修整手段は、上記誤りサンプルデータと同一
ライン上のサンプルデータを用いて一次元的に誤り修整
処理を施す一次元誤り修整手段と、この一次元誤り修整
手段からの出力データが上記エラーフラグと共に供給さ
れ、上記エラーフラグにより誤りとされるサンプルデー
タについて、該誤りサンプルデータの周辺及び／又は時
間方向のサンプルデータを用いて誤り修整処理を施す二
次元誤り修整手段と、上記誤りサンプルデータを修整す
るために複数のサンプルデータの加重平均をとる加重平
均手段と、これらの複数のサンプルデータのエラーフラ
グに応じて上記加重平均に用いるサンプルデータの個数
を制御する制御手段とを有するようにしている。

上記二次元誤り修整手段は、上記周辺及び／又は時間
方向のサンプルデータを用いて上記修整アルゴリズムを
決定する手段と、この決定手段からの出力に応じて決定
された修整アルゴリズムに従って誤り修整されたサンプ
リングデータを生成する手段とを有する構成とすること
ができる。

上記修整サンプリングデータ生成手段は、上記周辺の
サンプルデータを用いて、互いに異なる複数の方向につ
いて上記誤りサンプルデータを補間する複数の補間手段
と、これらの複数の補間手段からの出力を上記修整アル
ゴリズム決定手段からの制御信号に応じて切換制御する
切換選択手段とを有する構成とすることができる。

上記修整アルゴリズム決定手段は、上記周辺のサンプ
ルデータを用いて互いに異なる複数の誤り修整方向につ
いての誤り修整誤差を求め、これらの複数方向の誤り修
整誤差の比較結果に応じて修整アルゴリズムを決定する
ように構成することができる。

さらに本発明に係るビデオ信号処理回路は、上記誤り
修整手段として、少なくとも上記誤りサンプルデータの
周辺及び／又は時間方向のサンプルデータのエラーフラ
グを検出し、エラーパターンを決定するエラーパターン
決定手段と、上記周辺のサンプルデータを用いて上記誤
りサンプルデータを補間する補間手段と、上記周辺のサ
ンプルデータを用いて上記誤りサンプルデータを置換す
る第１の置換手段と、上記時間方向のサンプルデータを
用いて上記誤りサンプルデータを置換する第２の置換手
段と、上記エラーパターン決定手段からのエラーパター
ンに応じて上記補間手段、第１の置換手段、あるいは第
２の置換手段の１つを選択制御する制御手段とを備えて
成ることにより、上述の課題を解決する。

またさらに本発明に係るビデオ信号処理回路は、上記
誤り修整手段として、入力されたサンプルデータを１フ
ィールド／フレーム区間遅延させる遅延手段と、上記入
力サンプルデータと上記遅延手段からの出力信号とを取
り出し、上記誤りサンプルデータの周辺のそれぞれ対応
するサンプルデータを比較して相関性を判定する判定手
段と、この判定手段からの判定出力に応じて上記遅延手
段からの出力を修整サンプルデータとして取り出すか否
かを制御する手段とを有することにより、上述の課題を
解決する。

またさらに本発明に係るビデオ信号処理回路は、上記
誤り修整手段として、上記周辺及び／又は時間方向のサ
ンプルデータに基づく処理を行って上記誤りサンプルデ
ータの修整を行う修整処理手段と、この修整処理のため
に先に修整された既修整サンプルデータを用いる際の修
整の繰り返し回数をカウントするカウント手段とを有し
て成り、上記カウント手段からのカウント値が所定の上
限値を超えるか否かに応じて上記修整処理手段での処理
を異ならせると共に、上記カウント値を可変とすること
により、上述の課題を解決する。

またさらに本発明に係るビデオ信号処理回路は、上記
誤り訂正手段として、入力されたビデオ信号のサンプル
データに対して第１及び第２の少なくとも２系列の誤り
訂正符号を用いた積符号による誤り訂正を行い、上記積
符号の第１の符号系列による誤り訂正の際に訂正されな
かった誤りサンプルデータが上記第２の符号系列による
誤り訂正の際の訂正能力を超えた個数となっていると
き、上記第２の符号系列を用いた誤り検出で誤り無しと
された系列内の誤りサンプルデータに対してグレーフラ
グを立て、上記誤り修整手段は、上記グレーフラグが立
っているサンプルデータについては原サンプルデータと
誤り修整データとを比較し、差が一定の閾値以下のと
き、該原サンプルデータを正しいサンプルデータとして
用いることにより、上述の課題を解決する。

F.作 用 入力されたビデオ信号サンプルデータのエラーフラグ
の状態に応じて上記複数の誤り修整方法の一つを選択す
ることにより、エラーパターンに応じた修整を行わせ、
広範囲のエラーレートに対して良好な誤り修整が可能と
なる。

ここで、エラーサンプルデータの周辺の複数のサンプ
ルデータの加重平均値を用いて補間処理する際に、これ
らの複数サンプルデータのエラーフラグに応じて加重平
均に使用するサンプルデータの個数を可変とすることに
より、不適切なサンプルの使用が防止されると共に、有
効な補間処理の内で最も高精度の補間が行える。

また、２次元的な誤り修整の際の修整方向のランク付
けを行うようにし、このランク付けのために各修整方向
毎の修整誤差を求めて、最適の誤り修整を行わせること
ができる。

さらに、エラーパターンに応じて、周辺サンプルデー
タを用いた補間と、周辺サンプルデータを用いた置換
と、時間方向のサンプルデータを用いた置換とのいずれ
か１つを選択するようにすることにより、広範囲のエラ
ーレートに亘って適切な誤り修整が行える。

さらに、時間方向の対応サンプルデータ間の相関性に
応じて置換処理を制御することにより、広いエラーレー
ト範囲に亘って、より高精度の誤り修整が可能となる。

さらに、既に誤り修整されたサンプルデータを再帰的
に用いて誤り修整することにより、エラーレートが非常
に悪い場合でも有効な誤り修整が行え、このとき、再帰
的使用回数の上限値を切換可能に構成することにより、
画像の運動やエラーレート等に応じた最適の誤り修整が
行える。

またさらに、誤り修整前の誤り訂正の際に、いわゆる
積符号を用いた２次元的な誤り訂正（例えば内符号と外
符号による誤り訂正）が行われる場合において、一方の
符号系列（例えば内符号ブロック）で誤りとされても他
方の符号系列（例えば外符号ブロック）のエラー検出に
よりエラー無し（正しい）とされたサンプルデータに対
しては、グレーフラグを立て、誤り修整されたデータと
元のデータとを比較して所定の閾値範囲内にあれば、元
のデータ（原サンプルデータ）を正しいデータとして出
力することにより、エラー検出ミスを有効に防止しなが
ら、エラーレート改善を図ることができる。

G.実施例 Ｇ−1. ビデオ信号処理系の全体構成（第１図） 第１図は本発明の一実施例となるビデオ信号処理回路
及びその周辺回路の概略構成を示すブロック回路図であ
り、この実施例においては、いわゆるＤ−１フォーマッ
トのディジタルVTRからの再生信号に対して信号処理を
行うことを想定している。この場合のディジタルVTR
は、ディジタルのビデオ信号（及びオーディオ信号）を
例えば４つのチャンネルに配分し、これらの４チャンネ
ルのディジタル信号を、４個の回転磁気ヘッドにより並
列的に記録再生している。

すなわち、ディジタルVTRの４個の回転磁気ヘッドか
ら４チャンネル（ａ〜ｄチャンネル）の再生信号は、ク
ロック再生や復調処理等が施された後、いわゆる内符号
（インナ訂正コード、インナパリティ）による誤り訂正
が施され、この内符号誤り訂正が施された４チャンネル
のデータが第１図のフィールドメモリ101a、101b、101
c、101dにそれぞれ送られる。これらのフィールドメモ
リ101a〜101dは、いずれも例えば３フィールド分のメモ
リ容量を有している。これらのフィールドメモリ101a〜
101dから順次読み出された各チャンネルのビデオデータ
は、デシャフル回路102a、102b、102c、102dにそれぞれ
送られてデシャフル処理された後、外符号の誤り訂正回
路103a、103b、103c、103dにそれぞれ送られて、いわゆ
る外符号（アウタ訂正コード、アウタパリティ）による
誤り訂正が施される。このとき、通常のエラーフラグの
他に、後述するグレーフラグが付加される。これらの４
チャンネル分のビデオデータ、エラーフラグ及びグレー
フラグは、デインターリーブ回路104に送られてデイン
ターリーブ処理され、上記４チャンネルがまとめられる
と共に、輝度成分とクロマ（色差）成分とに分離され
て、輝度系誤り修整部105Yとクロマ系誤り修整部105Cと
に送られている。これらの誤り修整部105Y及び105Cによ
り誤り修整された輝度成分データ及びクロマ成分データ
は、それぞれ出力処理回路106Y及び106Cを介して出力さ
れる。

ここで、上記グレーフラグについて説明する。上記Ｄ
−１フォーマットのディジタルVTRにおいては、いわゆ
る外符号と内符号とを用いた積符号による２次元的な誤
り訂正を行っている。すなわち、記録時には、上記１つ
のチャンネル毎に、１ライン当たり360バイトのサンプ
ルデータを上記積符号誤り訂正符号化処理する。これ
は、先ず30バイト（30サンプル）毎にそれぞれ２バイト
の外符号（アウタ訂正コード、アウタパリティ）を生成
付加した後、セクタアレイシャフルを施して、32サンプ
ル×60列の配列のプロダクトブロックアレイとし、１行
60サンプル毎にそれぞれ４バイトの内符号（インナ訂正
コード、インナパリティ）を生成付加して、１行64サン
プルの内符号ブロックの32行分とする。このような64サ
ンプルの内符号ブロックの２つを連結して、先頭位置に
同期部分（２バイト）及び識別部分（４バイト）を付加
して同期ブロックが形成され、この同期ブロック構造を
記録単位として磁気テープに記録している。再生時に
は、これとは逆の処理が施され、上記同期ブロックから
２つの内符号ブロックを取り出して上記内符号による誤
り訂正処理を行って上記プロダクトブロックアレイ構造
のデータを得、これを第１図の各フィールドメモリ101a
〜101dへの入力データとする。デシャフル回路102a〜10
2dでは、上記セクタアレイシャフルの逆処理であるデシ
ャフルが施され、外符号訂正回路103a〜103dにおいて
は、上記１列32サンプルから成る外符号ブロック毎に２
バイトの外符号を用いたいわゆるイレージャ（消失）訂
正を行う。このときのイレージャポインタは、上述した
内符号誤り訂正の際に出力されたものである。

ところで、上記内符号ブロック内の誤りのサンプル
（エラーサンプル）の個数が多く内符号による誤り訂正
能力がオーバーロードとなって訂正不能となると、内符
号ブロック全体がエラーとされてイレージャポインタが
立てられ、次の外符号によるイレージャ訂正に回され
る。この外符号は、内符号に対して直交的に作用し、エ
ラーが存在するかの検出、及び１又は２の誤り（イレー
ジャ）の訂正が可能となっている。この外符号によるイ
レージャ訂正の際に、外符号方向で見たとき、イレージ
ャポインタの個数がパリティ個数の２を超えて３以上と
なっていると、すなわち上述のように全体がエラーと見
なされるような内符号ブロックが外符号による誤り訂正
能力を超えて存在すると、外符号では訂正不能となり、
ポインタの立っている内符号ブロック全体がエラーと認
識され、内符号ブロック内の全データが誤りとして上記
誤り修整に回されてしまう。しかしながら、エラーがい
わゆるランダムエラーの場合、その性質から、内符号ブ
ロック内の僅かのサンプルデータが真のエラー状態にあ
っても残りのサンプルデータは正しいデータ（エラーフ
リーデータ）であることが多い。このように、全体がエ
ラーとされた内符号ブロック内の大半が正しいデータで
あることを考慮すると、外符号によるエラー検出結果が
エラー無しとされたときには、当該外符号ブロックの全
てのデータを正しいものと仮定することができる。ただ
し、エラーの検出ミスの危険性を考えると、外符号のエ
ラー検出結果のみで完全に正しいデータとして取り扱う
ことも好ましくない。そこで、留保条件付きの正しいデ
ータという意味あいからグレーフラグを導入し、上記内
符号ブロック全体でエラーと見なされたものの外符号に
よるエラー検出結果がエラー無しとされたサンプルデー
タについては、エラーフラグをリセットすると同時にグ
レーフラグを立て、後段のエラー修整結果と比較して差
が一定の閾値（スレッショルド）以下であるときには、
正しいデータである確率が極めて高いことから、原サン
プルデータを正しいデータとして取り扱うようにしてい
る。なお、上記外符号によるエラー検出結果がエラー無
しとは、各パリティ毎のいわゆるシンドロームが全て
“0"となることであり、このとき、上記エラーフラグが
セット状態（例えば“1"）のサンプルについては該エラ
ーフラグをリセットする（“0"とする）と共に、グレー
フラグを立てる（“1"とする）。

以上のように、誤り訂正処理が施されたサンプルデー
タ（誤り訂正されなかったエラーサンプルデータも含
む）、エラーフラグ及びグレーフラグが、第１図の誤り
修整部105Y及び105Cに供給され、誤り修整が行われる。

Ｇ−2. 誤り修整部の概略構成（第１図） 次に、第１図の輝度系誤り修整部105Y及びクロマ系誤
り修整部105Cの構成を説明する。この場合、これらの輝
度系誤り修整部105Yとクロマ系誤り修整部105Cとは、互
いに略々同様な構成を有しているため、いずれか一方の
み、例えば輝度系誤り修整部105Yのみについて説明し、
他方の説明を省略する。

輝度系誤り修整部105Yには、コンポーネントディジタ
ルビデオ信号の輝度成分について、上記誤り訂正処理後
のサンプルデータ、エラーフラグ及びグレーフラグが供
給されている。これらのデータの内、サンプルデータ及
びエラーフラグは１次元修整処理回路111に先ず送ら
れ、水平方向（ライン方向）についての誤り修整処理が
施された後、２次元修整処理回路112及び１ライン（1H
＝１水平期間）の遅延時間を有するライン遅延回路113
に送られる。２次元修整処理回路112からの出力（サン
プルデータ及びエラーフラグ）は、ライン遅延回路114
及び１フレーム（1F＝2V＝２垂直期間）の遅延時間を有
するフレーム遅延回路115に送られ、これらのライン遅
延回路113、114及びフレーム遅延回路115からの各出力
（いずれもサンプルデータ及びエラーフラグ）は２次元
修整処理回路112に送られている。ここで、ライン遅延
回路113からの出力信号を基準となる0Hとしており、こ
れにより相対的に、１次元修整処理回路111からの出力
が−1H（１ライン下）、ライン遅延回路114からの出力
が＋1H（１ライン上）、フレーム遅延回路115からの出
力が＋1F（１フレーム前）のサンプルデータ及びエラー
フラグにそれぞれ対応する。すなわち２次元エラー修整
回路112には、現在のライン、上のライン、下のライン
及び１フレーム前の現在のラインに対応するラインの各
サンプルデータが、この２次元エラー修整回路３に供給
される。

なお、２次元修整処理回路112での処理時間による遅
延量T_Dを考慮する場合には、ライン遅延回路114での遅
延時間をＨ−T_D、フレーム遅延回路115での遅延時間を
Ｆ−T_Dとすればよい。

２次元誤り修整処理回路112では、上記４つのライン
上のサンプルデータを用いて最適な誤り修整が行われ
る。この２次元誤り修整処理回路112は、例えば複数方
向の補間処理、前のフレームの同じ位置のサンプルデー
タを用いてエラーサンプルデータを置き換える置換処
理、近傍のサンプルデータを用いてエラーサンプルデー
タを置き換える置換処理等の複数の誤り修整機能を有
し、サンプルデータの変化が最も少なくなるような最適
方向の誤り修整が行われる。この最適方向を求めるた
め、２次元誤り修整処理回路112内にはランキング制御
回路117が設けられている。このランキング制御回路117
において、各サンプルデータ及び各エラーフラグに基づ
いて最適な２次元誤り修整方向が決定され、この結果に
応じて最適な２次元誤り修整が施される。

以上のようにして、前段のエラー訂正処理過程におい
てエラー訂正ができなかったエラーサンプルデータのエ
ラー修整が行われる。

次に、加重平均回路部について説明する。上記２次元
修整処理回路112からのサンプルデータがグレーフラグ
処理回路118を介して加重平均処理回路120に送られてい
る。この加重平均処理回路120にはさらに、上記ライン
遅延回路114からの＋1H（１ライン上）の相対位置のサ
ンプルデータと、これをライン遅延回路121で遅延して
＋2H（２ライン上）の相対位置としたサンプルデータ
と、上記１次元修整処理回路111からの−1H（１ライン
下）の相対位置のサンプルデータとが供給されている。
この加重平均処理回路120においては、複数のラインの
ビデオサンプルデータを所定の混合比により加算して、
一のフィールドの信号から少なくとも他のフィールド信
号を形成する。この処理は、例えば、VTRの異速度再生
に伴うフィールドの偶数、奇数の順序の乱れを正常化す
るために行われる。

なお、上記２次元修整処理回路112における処理時間T
_D及びグレーフラグ処理回路118における処理時間T_Gを考
慮する場合には、ライン遅延回路121の遅延時間を1H＋T
_D＋T_Gとし、上記ライン遅延回路114と加重平均処理回路
120との間及び１次元修整回路111と加重平均処理回路12
0との間に、それぞれ遅延時間T_D＋T_Gの遅延回路を挿入
すればよい。

このような第１図の全体構成において、ライン遅延回
路113で1H遅延された信号を、２次元修整処理回路112及
びグレーフラグ処理回路118を介して加重平均処理回路1
20に送って、0H（基準位置）の信号とし、ライン遅延回
路114で1H遅延された信号と、この1H遅延信号をライン
遅延回路121を介した信号とを加重平均処理回路120に送
って、それぞれ＋1H（１ライン上）、＋2H（２ライン
上）の信号としている。このとき、１次元修整処理回路
111からの信号が−1H（１ライン下）の信号となる。こ
れによって、これらのライン遅延回路113及び114による
ライン遅延が、加重平均回路部で複数ラインの信号を得
るために必要とされるライン遅延をも実現することにな
る。すなわち、ライン遅延回路113、114は、２次元の誤
り修整処理と加重平均処理とで共用されることになる。
従って、加重平均処理専用に従来３個必要であったライ
ン遅延回路が１個に低減され、大幅なメモリ容量低減を
達成できる。

この第１図の構成において、加重平均処理回路120に
供給される４つのビデオ信号のうち、上記−1H（１ライ
ン下）の信号については１次元修整処理回路111から直
接供給されており、２次元修整処理が施される前の段階
に止まっているが、加重平均処理の際の上記−Ｈのサン
プルデータは重みが小さいことから、高精度の修整の必
要性が少なく、実用上では何ら問題は生じていない。た
だし、加重平均回路部にさらに１個のライン遅延回路を
付加し、１次元修整処理回路111からのビデオ信号を使
用することなくライン遅延回路121からの信号をさらに1
H遅延した信号を加重平均処理回路120に供給するように
してもよく、この場合、遅延回路114からの出力信号の
遅延量を基準の0Hとし、２次元修整処理回路112からの
出力信号の遅延量を−1Hとすることで、入力される４つ
のビデオ信号の全てを２次元修整処理が施されたものに
置き換えることができる。この場合には、２次元誤り修
整処理部で２個、加重平均回路部で２個の計４個のライ
ン遅延回路が必要となるが、従来に比べて１個のライン
遅延回路の低減を図ることができる。

Ｇ−3. 誤り修整処理の基本仕様 ここで、本発明実施例における誤り修整処理の基本仕
様について説明する。

誤り修整アルゴリズムは、輝度及び多重化されたクロ
マ（色差）ビデオサンプルデータに対して作用し、付随
するエラーフラグを検査する。この修整アルゴリズム
は、一対の色差データの両方が、２個の輝度サンプルデ
ータの一方サンプルデータに対応して存在するものと仮
定している。

誤り修整部に供給されるビデオサンプルデータが、例
えば16進数の01HからFEHまでの範囲の値をとるものとし
ても、上記修整アルゴリズムは、16進数で00HからFFHま
での範囲の値の出力サンプルデータを生じ得るものであ
る。すなわち、上記修整アルゴリズムは、16進数で00H
からFFHまでの範囲のサンプルデータを受け入れるもの
である。

エラーフラグ値の“1"は、先行する誤り訂正回路が対
応するサンプルデータに対して誤りであり得るとして印
を付けことを示している。上記修整アルゴリズムは、映
像のブランキングエリア（水平、垂直の両方）中の全て
のエラーフラグが値“1"を持つことを要求している。

ここで、輝度データ修整とクロマデータ修整との関係
について述べる。誤り修整アルゴリズムは輝度データを
用いて、修整方向の最良から最悪までのランキングを生
成することができる。これは正常なビデオデータでは、
輝度データが輝度データ及びクロマデータの双方につい
ての修整方向の良好な予測を提供することから、この修
整方向のランキングが輝度及びクロマの両方の修整に用
いられるものである。しかしながら、エラーフラグのた
めに、最良ランキング方向での修整演算が実際に行い得
ないことがある。そこで、輝度とクロマとを個別に、修
整演算が可能な範囲内の最良の方向を求める。これは、
輝度とクロマとの各エラーパターンが異なっていると、
輝度とクロマとの実用的な修整方向も異なってくるから
である。

ところで、本実施例における誤り修整は、最初に１次
元誤り修整を施した後、２次元誤り修整を施すようにな
っている。１次元誤り修整では、２つの異なるクラス
（真正と一時的）の修整ストラテジが用いられる。真正
の修整ストラテジとは、後述する可変長補間、隣接置
換、遠方置換のことであり、一時的修整ストラテジと
は、後述する長距離置換及びラストグッドサンプル置換
のことである。上記真正の修整ストラテジは、広義の２
次元修整ストラテジの部分集合となっている。すなわ
ち、もし上記真正の修整ストラテジの内の１つが可能
で、２次元修整部分でより良い方法が見つからないとき
には、２次元修整部分は１次元修整結果を単に通過させ
る。しかし、より良い２次元修整ストラテジが見つかれ
ば、２次元修整部分は１次元修整結果を２次元修整結果
で書換える。上記一時的１次元修整結果は常に２次元修
整結果で書換えられる。これらの一時的１次元修整スト
ラテジは、１次元修整によって全てのエラー点を修整可
能とするために準備されている。

次に、２次元誤り修整とは、本来１次元誤り修整を含
むものであるが、本実施例においては、１次元誤り修整
されたサンプルデータが２次元修整処理される構成とな
っていることから、２次元修整処理回路内では水平方向
の誤り修整演算を省略している。すなわち、２次元修整
処理回路は、既に実行された１次元誤り修整方法が最適
の修整か否かを単に決定するようにしている。

Ｇ−4. １次元誤り修整処理（第２図、第３図） １次元誤り修整は、誤り修整を施そうとする基準サン
プル点と同一ライン上で該基準サンプルの周辺のサンプ
ルのデータを用いる水平方向（Ｈ方向）の誤り修整であ
り、周辺サンプルデータの加重平均等による補間値を用
いる補間処理と、周辺サンプルデータのいずれかをその
まま用いる置換処理とがある。水平方向補間において
は、後述するように周辺のサンプルを２サンプルから６
サンプルまでの範囲で用いる可変長補間を行っている。
このサンプル数の決定は、エラーフラグを検査し、最長
の可能なエラー無し（エラーフリー）修整長さを求める
ことによって行われる。

ここで、第２図は上記１次元誤り修整処理回路111の
具体例を示し、第３図は１次元誤り修整処理動作を説明
するために、誤りサンプルデータ（エラーサンプルデー
タ）の同一ライン上の近傍サンプルデータのエラー状態
を示している。

この第２図に示す具体的な１次元誤り修整処理回路
は、大別して補間処理部と置換処理部とから成ってい
る。すなわち、上記補間処理部は、誤りがあるサンプル
データ（エラーサンプルデータ）と同一ライン上で該エ
ラーサンプルデータの両側の複数のサンプルデータに基
づく補間値、例えば加重平均値を用いて誤り修整を行う
ものであり、特に、上記両側のサンプルデータの個数が
可変の可変長補間処理を行うようになっている。上記置
換処理部は、エラーサンプルデータと同一ライン上で該
エラーサンプルデータの近傍のサンプルデータの１つを
用いてエラーサンプルデータを置き換える。

ここで、このような１次元誤り修整処理の対象となる
基準サンプルデータを例えば第３図に示すサンプルデー
タP0とするとき、上記可変長補間処理部は、上記基準サ
ンプルデータP0の左右両側の複数のサンプルデータ（例
えばP1〜P3、M1〜M3）を用いて加重平均値を演算する可
変長補間処理回路11と、これらのサンプルデータP1〜P
3、M1〜M3に対応したエラーフラグFP1〜FP3、FM1〜FM3
を判別し、判別結果に基づいて加重平均に用いるサンプ
ルデータの個数及び加重平均の係数を制御するサンプル
数制御回路13とを有して成っている。また、上記置換処
理部は、上記サンプルデータP1〜P3、M1〜M3のうちで誤
りがないサンプルデータの１つを用いて基準サンプルデ
ータP0を置き換える置換処理回路12と、上記エラーフラ
グFP1〜FP3、FM1〜FM3を判別し、判別結果に基づいて置
換処理に用いるサンプルデータを決定する置換モード制
御回路14とを有して成っている。可変長補間処理回路11
及び置換処理回路12からのエラー修整が施された各サン
プルデータはセレクタ16に供給され、このセレクタ16に
おいて、補間処理が可能なときには上記補間処理によっ
て得られたサンプルデータが端子18から取り出され、補
間処理が不可能なときには上記置換処理で得られたサン
プルデータが端子18から取り出される。なお、上記基準
サンプルデータP0に誤りが無い（エラーフラグが“0"）
ときには、該サンプルデータP0がそのまま端子18から取
り出されることは勿論である。この端子18からの出力サ
ンプルデータは、第１図に示す２次元エラー修整処理回
路112に供給される。

ここで、画像のラインに沿ったサンプルデータは、前
述したように４つのチャンネルに配分されて記録再生さ
れるから、同じチャンネルのサンプルデータは、間に別
にチャンネルの３サンプルを介在して分離されることに
なる。換言すれば、上記６サンプル補間では、１つのチ
ャンネルのサンプルを復元するために他の３チャンネル
のサンプルが用いられることになる。従って、上記６サ
ンプルを超えて補間演算用サンプル数を増加させても、
修整しようとする基準サンプルと同じチャンネルのサン
プルが用いられることになり、ハードウェアの増加分程
の価値はないと考えられる。これは、１つのチャンネル
のサンプルのエラーフラグがセットされたとき、同じチ
ャンネルからの近傍のサンプルのエラーフラグがセット
される可能性が高いからである。このことからも、補間
長が６サンプルを超えることは、実現に必要なハードウ
ェア量程の価値はないといえる。

次に、この１次元エラー修整処理回路の具体的な動作
について説明する。

この１次元エラー修整処理回路には、第３図に示すよ
うにビデオ信号の同一ライン上の、例えば７個のサンプ
ルデータP3、P2、P1、P0、M1、M2、M3及びこれらのサン
プルデータに対応するエラーフラグFP3、FP2、FP1、FP
0、FM1、FM2、FM3が供給される。上記サンプルデータP0
は誤り修整が施される対象となる基準のサンプルデータ
であり、サンプルデータP1、P2、P3は、サンプルデータ
P0の左側の近い方から順に３個のサンプルデータであ
り、サンプルデータM1、M2、M3は、サンプルデータP0の
右側の近い方から順に３個のサンプルデータである。基
準サンプルデータP0の左右両側のサンプルデータP3、P
2、P1、M1、M2、M3は可変長補間処理回路11及び置換処
理回路12に供給される。一方エラーフラグFP3、FP2、FP
1、FM1、FM2、FM3は、サンプル数制御回路13及び置換モ
ード制御回路14に供給される。また、上記基準サンプル
データP0及びエラーフラグFP0は、ラッチ15及びセレク
タ16に供給される。

上記サンプル数制御回路13において、エラー修整が施
されるエラーサンプルデータP0の両側の複数のサンプル
データのエラーフラグの状態の判断が行われて加重平均
処理の制御信号が可変長補間処理回路11に供給される。
第２図及び第３図に示す具体例では、上記６個のエラー
フラグFP3、FP2、FP1、FM1、FM2、FM3の判断が行われ、
“1"（エラー有り）であるサンプルデータを取外して加
重平均処理を行わせる制御信号が可変長補間処理回路11
に供給される。可変長補間処理回路11においては、上記
６個のサンプルデータP3、P2、P1、M1、M2、M3のうち上
記エラーフラグが“1"（エラー有り）であるサンプルデ
ータを取外して加重平均処理が行われる。ここで、第３
図中の○印はエラーフリーサンプルデータを示し、×印
はエラーサンプルデータを示し、△印は左右のサンプル
データ対のうち少なくとも１つがエラーサンプルデータ
であることを示し、□印はエラー状態を考慮しないサン
プルデータを示す。

先ず第３図のａは、基準サンプルデータP0が誤り（エ
ラー）状態で、このエラーサンプルデータP0の左右両側
の６個のサンプルデータP3、P2、P1、M1、M2、M3の全て
が誤り無し（エラーフリー）の状態、すなわちエラーフ
ラグFP3、FP2、FP1、FM1、FM2、FM3が全て“0"（エラー
無し）の状態を示しており、このときP3〜M3の６サンプ
ルを使用して加重平均する。具体的には、加重平均の係
数をK1、K2、K3とするとき、加重平均値Ｐを、 Ｐ＝K1×（P1＋M1）＋K2×（P2＋M2）＋K3×（P3＋M3） とする。

第３図のｂは、上記基準サンプルデータP0の両側の４
個のサンプルデータP2、P1、M1、M2がエラーフリー状態
で、サンプルデータP3、M3の少なくとも一方が誤り（エ
ラー）状態のときを示し、これは、エラーフラグFP2、F
P1、FM1、FM2が全て“0"で、エラーフラグFP3、FM3の少
なくとも１つが“1"（エラー有り）となるときである。
このとき、P2〜M2の４サンプルを使用して加重平均を行
い、加重平均値Ｐを、 Ｐ＝K1×（P1＋M1）＋K2×（P2＋M2） とする。

第３図のｃでは、エラーサンプルデータP0の両側の２
個のサンプルデータP1、M1がエラーフリー状態で、サン
プルデータP2、M2の少なくとも一方がエラーとなってお
り、これはエラーフラグのFP1及びFM1が“0"で、FP2、F
M2の少なくとも１つが“1"のときである。このとき、P
1、M1の２サンプルを使用して、加重平均値Ｐを、 Ｐ＝K1×（P1＋M1） とする。

以上のようにして可変長補間処理回路11で得られた加
重平均値Ｐは、第２図のセレクタ16に供給される。

Ｇ−5. 可変長補間処理の具体例（第４図Ａ、Ｂ） 次に、第４図Ａ、Ｂは、上記係数群K1、K2、K3の具体
的な値に応じて構成された可変長補間処理回路11の具体
例を示している。すなわち、上記係数群K1、K2、K3とし
ては、回路構成の容易性、構成部品点数の低減等を考慮
し、具体的に例えば次のような値を用いている。

（ａ）２サンプル使用のとき、 K1＝1/2＝0.5,K2＝K3＝０ （ｂ）４サンプル使用のとき、 K1＝1/2＋1/8＋1/16＝0.6875, K2＝−（1/2＋1/4）/4＝−0.1875,K3＝０ （ｃ）６サンプル使用のとき、 K1＝1/2＋1/4＝0.75,K2＝−（1/2＋1/8）/2＝−0.312
5, K3＝1/16＝0.0625 これらの係数値は、いずれも２の巾乗の和で表されて
おり、具体的なディジタル信号処理の際には、ビットシ
フトと加算により容易に乗算結果を得ることができるも
のである。

すなわち、第４図において、ビデオ信号の各サンプル
データが１ワード８ビットとするとき、図中の各サンプ
ルデータの各ビットを最上位ビット（MSB）から順に添
字を付して表すものとし、例えばサンプルデータP1で
は、MSBから順に、P1₇、P1₆、P1₅、P1₄、P1₃、P1₂、P
1₁、P1₀（LSB）で表す。上記６個の各８ビットのサンプ
ルデータのうちのP1、M1が第４図の加算器21に、サンプ
ルデータP2、M2が加算器26に、サンプルデータP3、M3が
加算器31に、それぞれ供給されている。サンプル数制御
回路13は、上述したように上記各エラーフラグFP1〜FP
3、FM1〜FM3に応じて補間に用いるサンプル数を決定
し、デコーダ等を介して２サンプル使用制御信号XS2、
４サンプル使用制御信号XS4、及び６サンプル使用制御
信号XS6を出力する。

以下、６サンプル使用制御信号XS6が出力されて、上
記６サンプル使用時の加重平均値P; Ｐ＝（1/2＋1/4）×（P1＋M1） −（1/2＋1/8）/2×（P2＋M2）＋1/16×（P3＋M3） を求める場合について説明する。

加算器21において、サンプルデータP1、M1が加算され
る。この加算値（P1＋M1）の上位５ビットがセレクタ
（ゼロア）22の５ビットに供給され、加算値（P1＋M1）
の上位８ビットが加算器23のＢ入力の８ビットに供給さ
れ、加算値（P1＋M1）の上位７ビットがセレクタ24のＡ
入力の下位７ビットに供給され、加算値（P1＋M1）の上
位６ビットがセレクタ24のＢ入力の下位６ビットに供給
される。すなわち、このような加算器21とセレクタ22と
の接続により、加算器21の出力がLSB側に４ビットシフ
トされて2^-4＝1/16倍されるから演算値（P1＋M1）/16が
得られる。同様に、加算器21と加算器23のＢ入力との接
続により加算器21の出力値（P1＋M1）がLSB側に１ビッ
トシフト（×2^-1）されて演算値（P1＋M1）/2が求めら
れ、加算器21とセレクタ24のＡ入力との接続により加算
値（P1＋M1）がLSB側に２ビットシフト（×2^-2）されて
演算値（P1＋M1）/4が求められ、加算器21とセレクタ24
のＢ入力との接続により加算値（P1＋M1）がLSB側に３
ビットシフト（×2^-3）されて演算値（P1＋M1）/8が求
められるようになっている。

ここでセレクタ22は、上記４サンプル使用制御信号XS
4によって選択されてデータを通過させるいわゆるゼロ
アであり、上記６サンプル使用時にはセレクタ22は非選
択（出力が零）とされ、この零の値が加算器25のＡ入力
に供給される。次にセレクタ24は、上記６サンプル使用
制御信号XS6によって選択されて有効となるから、この
セレクタ24の出力（P1＋M1）/4が加算器23のＡ入力に供
給されル。従って、加算器23からの出力値は （P1＋M1）/2＋（P1＋M1）/4 となり、この加算器23の出力は加算器25のＢ入力に供給
される。この結果、加算器25からは、演算値（P1＋M1）
/2＋（P1＋M1）/4が出力され、この加算器25の出力は加
算器33のＢ入力に供給される。

一方、加算器26において、サンプルデータP2、M2が加
算される。そして、この加算値（P2＋M2）の上位８ビッ
トが加算器27のＢ入力の８ビットに供給され、加算値
（P2＋M2）の上位７ビットがセレクタ28のＡ入力の下位
７ビットに供給され、加算値（P2＋M2）の上位６ビット
がセレクタ28のＢ入力の下位６ビットに供給される。す
なわち、加算器26と加算器27のＢ入力との接続により上
記加算値（P2＋M2）がLSB側に１ビットシフトされて、
演算値（P2＋M2）/2が求められ、加算器26とセレクタ28
のＡ入力との接続により２ビットLSB側にシフトされて
演算値（P2＋M2）/4が求められ、加算器26とセレクタ28
のＢ入力との接続により３ビットLSB側にシフトされて
演算値（P2＋M2）/8が求められる。

次にセレクタ28は、上記６サンプル使用時に上記Ｂ入
力（P2＋M2）/8が選択され、このセレクタ28の出力（P2
＋M2）/8が加算器27のＡ入力に供給される。従って、加
算器27からの出力値は、（P2＋M2）/2＋（P2＋M2）/8と
なる。この加算器27の出力の上位７ビットがセレクタ29
のＡ入力の下位７ビットに供給され、この加算器27の出
力の上位８ビットがセレクタ29のＢ入力の８ビットに供
給される。すなわち、加算器27とセレクタ29のＡ入力と
の接続により、加算器27からの出力がLSB側に２ビット
シフトされて、演算値（（P2＋M2）/2＋（P2＋M2）/8）
/4が求められ、加算器27とセレクタ29のＢ入力との接続
により加算器27の出力がLSB側に１ビットシフトされ
て、演算値（（P2＋M2）/2＋（P2＋M2）/8）/2が求めら
れる。上記６サンプル使用時にはセレクタ29のＢ入力が
選択され、このセレクタ29の出力（（P2＋M2）/2＋（P2
＋M2）/8）/2が演算器30のＭ減数入力に供給される。

また、加算器31においてサンプルデータP3、M3が加算
され、この加算値（P3＋M3）の上位５ビットがセレクタ
（ゼロア）32の５ビットに供給される。すなち、この加
算器31の出力が、加算器31とセレクタ32の接続によって
LSB側に４ビットシフトされることにより、演算値（P3
＋M3）/16が求められる。上記６サンプル使用時には、
セレクタ32の出力（P3＋M3）が加算器33のＡ入力の５ビ
ットに供給されるから、加算器33において、演算値（P1
＋M1）/2＋（P1＋M1）/4＋（P3＋M3）/16が得られる。
この加算器33の出力（P1＋M1）/2＋（P1＋M1）/4＋（P3
＋M3）/16は、減算器30のＰ入力に供給され、上記加重
平均値P; Ｐ＝（1/2＋1/4）×（P1＋M1） −（1/2＋1/8）/2×（P2＋M2）＋1/16×（P3＋M3） が減算器30から補間データＩ（各ビットを10〜17として
いる）が出力される。この補間データＩは第２図に示す
セレクタ16に供給される。なお、上記４サンプル使用時
及び上記２サンプル使用時も同様に、サンプル数制御回
路13の制御のもとに、可変長補間処理回路11において、
それぞれ加重平均値P; ４サンプル使用時:P＝（1/2＋1/8＋1/16）×（P1＋M1） −（1/2＋1/4）/4×（P2＋M2） ２サンプル使用時:P＝1/2×（P1＋M1） がそれぞれ求められる。

Ｇ−6. １次元置換処理（第２図） 次に、第２図中の置換処理部（置換処理回路12、置換
モード制御回路14）における置換処理動作について説明
する。この置換処理は、上述の第３図のａ、ｂ、ｃに示
す３つのエラーモード以外のときに、主として置換処理
回路12において行われるものである。

置換モード制御回路14において、エラーフラグFP1、F
M1の状態が判断され、エラーフラグFP1、FM1の少なくと
も１つが“1"（エラー有り）のとき、サンプルデータP
1、M1のうちのエラーフリーサンルデータを用いてエラ
ーサンプルデータP0の置き換えが行われる。これを隣接
あるいは近隣置換という。

エラーフラグFP1及びFM1が“1"（エラー有り）であっ
て、エラーフラグFP2、FM2の少なくとも１つが“0"（エ
ラー無し）のとき、サンプルデータP2、M2のうちのエラ
ーフリーデータを用いてエラーサンプルデータP0の置き
換えが行われる。これを遠方あるいは間接置換という。
なお、エラーフラグFP2、FM2の両方が“0"（エラー無
し）のときは、サンプルデータP2が優先して用いられ
る。

エラーフラグFP2、FP1、FM1、FM2が全て“1"（エラー
有り）であって、エラーフラグFP3、FM3の少なくとも１
つが“0"（エラー無し）のとき、サンプルデータP3、M3
のうちのエラーフリーサンプルデータを用いてエラーサ
ンプルデータP0の置換処理が行われる。これを長距離置
換という。なおエラーフラグFP3、FM3の両方が“0"（エ
ラー無し）のときは、サンプルデータP3が優先して用い
られる。

エラーフラグFP3、FP2、FP1、FM1、FM2、FM3の全てが
“1"（エラー有り）のときには、最後のエラーフリーサ
ンプルデータを用いてエラーサンプルデータP0の置き換
えが行われる。ここで、最後のエラーフリーサンプルデ
ータとは、ラッチ15に設けられた１サンプルデータ分の
メモリを同一ライン上のエラーフリーサンプルデータで
順次更新しておき、この記憶されているサンプルデータ
をいう。このような置換を、ラストグッドサンプル置換
という。

以上のようにして、置換処理が施されたサンプルデー
タがセレクタ16に供給される。すなわち、セレクタ16に
は、可変長補間処理回路11で得られたサンプルデータ
（加重平均値）、置換処理回路12で得られたサンプルデ
ータ及びサンプルデータP0の３つのサンプルデータが供
給され、補間／置換処理制御回路17からの制御信号及び
エラーフラグFP0状態に基づいて１つのサンプルデータ
が選択され、端子18から取り出される。すなわち、セレ
クタ16において、エラーフラグFP0が“0"（エラー無
し）のときは、サンプルデータP0が取り出され、エラー
フラグFP0が“1"（エラー有り）であって、上記補間処
理が可能なときは、可変長補間処理回路11からの上記加
重平均値Ｐ（補間処理を施したサンプルデータ）が取り
出され、補間処理ができないときは、置換処理回路12か
らの上記置換処理が得られたサンプルデータが取り出さ
れる。この出力サンプルデータは、第１図に示す２次元
エラー修整処理回路112等に供給される。

Ｇ−7. ２次元誤り修整の基本原理（第５図、第６図） 次に、２次元誤り修整処理の基本原理について第５図
及び第６図を参照しながら説明する。

第１図の２次元誤り修整処理回路112は、上述したよ
うに、現在のライン、先行するライン、次のライン、及
び先行するフレームの対応するラインからの各ビデオサ
ンプルデータを用いる。これらの２次元的なビデオサン
プルデータに基づいて、修整アルゴリズムは、サンプル
データが最も緩慢に変化する方向を見つけようとする。
この方向（最適方向）は、修整演算を実行するのに最も
優れた方向である。このアルゴリズムで可能な方向は、
水平方向、垂直方向、斜めマイナス（負の傾斜）方向及
び斜めプラス（正の傾斜）方向である。本修整アルゴリ
ズムはこれらの可能な方向を最良から最悪までランク付
けしようとする。最適の方向が決定できないとき、ある
いは最適方向の修整演算が不可能なときには、他の２次
元修整処理が実行される。これらの修整処理は、種々の
補間や置換処理である。

ここで、上述した第１図の１次元誤り修整回路111、
ライン遅延回路113、114、フレーム遅延回路115から２
次元修整処理回路112に供給される各サンプルデータを
第５図に示し、これらのサンプルデータに対応するエラ
ーフラグを第６図に示す。

第５図に示すように、誤り修整処理の対象となる基準
サンプルデータをP0とするとき、この基準サンプルデー
タP0と同一ライン（現在のライン）上の左右両側３つず
つの６サンプルデータを、それぞれP3、P2、P1及びM1、
M2、M3としている。これらの７個のサンプルデータに対
応して、１ライン前のライン（上方ライン）上の各サン
プルデータを、PP3、PP2、PP1、PP0、PM1、PM2、PM3と
し、次のライン（下方ライン）上の各サンプルデータ
を、NP3、NP2、NP1、NP0、NM1、NM2、NM3とし、１フレ
ーム前の現在のラインに対応するライン上の各サンプル
データを、LP3、LP2、LP1、LP0、LM1、LM2、LM3として
いる。この第５図に示す範囲を修整ウィンドウという。
この修整ウィンドウは、修整演算時に取り扱われる全て
のサンプル点を含んでいる。また、第６図に示すよう
に、上記サンプルデータP0に対応するエラーフラグをFP
0とすると共に、上記各サンプルデータP3〜P1、M1〜M
3、PP3〜PM3、NP3〜NM3、LP3〜LM3に対応するエラーフ
ラグを、それぞれFP3〜FP1、FM1〜FM3、FPP3〜FPM3、FN
P3〜FNM3、FLP3〜FLM3としている。

ここで、基準サンプルデータP0を誤り修整する場合
に、誤り修整方向が水平方向（Ｈ方向）のとき、使用さ
れるサンプルデータは少なくともP1、M1となり、上記可
変長補間ではP3、P2、P1、M1、M2及びM3となる。また修
整方向が垂直方向（Ｖ方向）のときの使用サンプルデー
タはPP0とNP0となり、同様に、斜めマイナス方向（D_-方
向）のときPP1とNM1、斜めプラス方向（D₊方向）のとき
PM1とNP1となる。これらは補間処理と置換処理との両方
についてであるが、この他置換処理には、時間的相関関
係が高い前フレーム（あるいはフィールド）のエラーフ
リーサンプルデータで置換する方法、誤り修整が既に施
されたサンプルデータを用いて置換する方法等がある。

ここで、特に、上述した補間処理、置換処理の方向を
決定するには、誤り修整しようとする基準サンプルデー
タの周辺のサンプルデータを用いて各方向の修整エラー
（修整誤差、逆に見ると修整精度）を求め、各方向の修
整エラーを比較して修整エラーが最小である方向が最良
の誤り修整方向とする方法を用いる。このように各誤り
修整方向毎の修整エラー（修整精度）を求め、誤り修整
方向の優先順位付けを行うためにランキング制御回路を
設けている。

すなわち、第１図の２次元誤り修整処理回路112は、
上記最適修整方向を見つけるためのランキング制御回路
117と、実際の補間や置換を行う２次元誤り修整回路本
体とから成っている。

Ｇ−8. ランキング制御回路（第７図） 第７図は、上記ランキング制御回路117の回路構成の
一例を示すブロック回路図である。

この第７図において、Ｈ修整精度出力回路41は、Ｈ方
向（水平方向）の誤り修整の精度を、誤り修整を施そう
とする基準サンプルデータP0の近傍でのＨ方向の修整誤
差（修整エラー）に基づいて予測するためのものであ
り、誤り修整を施そうとする上記基準サンプルデータP0
の上のライン上のサンプルデータを用いて片側修整エラ
ーを演算するＨ（Ｕ）誤差演算回路41aと、同じく下の
ラインのサンプルデータを用いて片側修整エラーを演算
するＨ（Ｄ）誤差演算回路41bと、該Ｈ（Ｕ）誤差演算
回路41aの出力とＨ（Ｄ）誤差演算回路41bの出力との平
均値を演算する平均値／セレクタ回路41cから構成され
る。

すなわち、Ｈ（Ｕ）誤差演算回路41aには、例えば上
記基準サンプルデータP0の上のラインのサンプルデータ
PP1、PP0、PM1及びこれらのエラーフラグFPP1、FPP0、F
PM1が供給され、Ｈ方向の第１の片側修整エラー |PP0−（PP1＋PM1）/2| が求められる。また、Ｈ（Ｄ）誤差演算回路41bには、
例えば上記基準サンプルデータP0の下のラインのサンプ
ルデータNP1、NP0、NM1及びエラーフラグFNP1、FNP0、F
NM1が供給され、Ｈ方向の第２の片側修整エラー |NP0−（NP1＋NM1）/2| が求められる。これらの第１、第２の各片側修整エラー
は平均値／セレクタ回路41cに供給される。この平均値
／セレクタ回路41cにおいて、上記Ｈ方向の第１、第２
の片側修整エラーの平均値を求める演算が行われる。す
なわち、Ｈ方向の修整エラーＥ（Ｈ）； Ｅ（Ｈ）＝（|PP0−（PP1＋PM1）/2| ＋|NP0−（NP1＋NM1）/2|）/2 が求められる。以上のようにして求められたＨ方向の修
整エラーＥ（Ｈ）は、ランキング決定回路45に供給され
ている。

ところで、上記Ｈ方向の第１の片側修整エラー|PP0−
（PP1＋PM1）/2|の演算に用いられるサンプルデータの
少なくとも一方、例えばPP1のエラーフラグFPP1が“1"
（エラー有り）のときは、Ｈ方向の修整エラーＥ（Ｈ）
を Ｅ（Ｈ）＝|NP0−（NP1＋NM1）/2| のように、第２の片側修整エラーのみで決定すればよ
い。なお、上記Ｈ方向の修整エラーＥ（Ｈ）は、例えば
前述した１次元誤り修整の具体例のように、最大６サン
プルまでの加重平均値を用いる可変長補間の場合の修整
エラーを求めるようにしてもよい。ここで、６サンプル
補間が可能な場合のＨ方向の修整エラーＥ（Ｈ）は、 Ｅ(Ｈ)＝(|PP0−(0.75(PP1＋PM1)−0.3125(PP2＋PM2) ＋0.0625(PP3＋PM3))｜＋|NP0−(0.75(NP1＋NM1) −0.3125(NP2＋NM2)＋0.0625(NP3＋NM3))｜)/2 となる。なお、Ｈ方向の可変長補間処理の場合には、エ
ラーの無い実際に使用可能なサンプルの個数によって補
間長が決定される。例えば、誤り修整に６サンプルが使
用できない場合には、補間長は２又は４サンプルとな
る。

ここで、このようなＨ方向の修整エラーを計算するた
めのサンプルデータのエラーフラグの状態により上記修
整エラーの計算が行えないこと等を示す無効信号（NG信
号）が用いられている。これは、例えば、上記Ｈ方向の
第１の片側修整エラーの演算に用いられるサンプルデー
タの一方例えばPP1のエラーフラグFPP1と、上記Ｈ方向
の第２の片側修整エラーの演算に用いられるサンプルデ
ータの一方例えばNP1のエラーフラグFNP1とが共に“1"
（エラー有り）のときは、Ｈ方向の修整エラーＥ（Ｈ）
は計算できなくなる。このとき、上記Ｈ方向の無効信号
HNGが出力され、このHNG信号が出力端子46を介して後述
する２次元誤り修整回路本体に送られることにより、当
該Ｈ方向を２次元誤り修整の最適な方向としては考慮し
ないようにする。すなわち、このＨ方向は誤り修整の方
向から除外する。

さらに本実施例においては、上述したＨ方向の第１、
第２の各片側修整エラーを、それぞれ所定の閾値Ｔと比
較している。この比較の結果、少なくとも１つの修整エ
ラーが所定の閾値Ｔ以上となるときも、上記Ｈ方向の無
効信号HNGを出力するようにし、この方向（Ｈ方向）を
最適方向とは見なさないようにする。これは、隣接位置
での修整エラーは修整される点での修整エラーを予測す
るものであるから、上記エラー閾値Ｔは予測修整エラー
の最大値を強制することになる。

なお、上記閾値Ｔの値を可変なものとし、外部から設
定できるようにしてもよい。この閾値Ｔを小さくするこ
とにより、最適な２次元エラー修整の方向決定の精度を
高くすることができるが、誤り修整の方向が決定できな
くなるサンプルデータが生じてくる。反対に閾値Ｔを大
きくすることにより、多くの位置において誤り修整の方
向決定の精度が悪くなる。

次に、Ｖ修整精度出力回路42は、Ｖ方向（垂直方向）
の誤り修整の精度を、誤り修整しようとする基準サンプ
ルデータP0の近傍でのＶ方向の修整エラー（修整誤差）
に基づいて予測するためのものであり、例えば、誤り修
整が施される上記基準サンプルデータP0の左側のサンプ
ルデータP1及び該サンプルデータP1の上下のサンプルデ
ータPP1、NP1を用いて片側修整エラーを演算するＶ
（Ｌ）誤差演算回路42aと、同じくサンプルデータP0の
右側のサンプルデータM1及び該サンプルデータM1の上下
のサンプルデータPM1、NM1を用いて片側修整エラーを演
算するＶ（Ｒ）誤差演算回路42bと、これらのＶ（Ｌ）
誤差演算回路42aの出力及びＶ（Ｒ）誤差演算回路42bの
出力の平均値を演算する平均値／セレクタ回路42cとか
ら構成される。

すなわち、Ｖ（Ｌ）誤差演算回路42a、Ｖ（Ｒ）誤差
演算回路42b、平均値／セレクタ回路42cにおいて、Ｖ方
向の第１の片側修整エラー |P1−（PP1＋NP1）/2|、 Ｖ方向の第２の片側修整エラー |M1−（PM1＋NM1）/2|、 に基づき、Ｖ方向の修整エラーＥ（Ｖ）； Ｅ（Ｖ）＝（|P1−（PP1＋NP1）/2| ＋|M1−（PM1＋NM1）/2|）/2 が求められる。このＶ方向の修整エラーＥ（Ｖ）はラン
キング決定回路45に供給される。なお、Ｈ方向の修整エ
ラーを求めるときと同様に、両方の片側修整エラーが求
められないときは、一方の片側修整エラーをＶ方向の修
整エラーＥ（Ｖ）とする。また、修整エラーが全く計算
できないときは、出力端子47を介してＶ方向無効信号VN
Gが出力される。さらに、第１、第２の各片側修整エラ
ーが所定の閾値Ｔより大きいか否かが判断され、閾値Ｔ
より大きいときも無効信号VNGが出力され、当該Ｖ方向
は２次元誤り修整の最適な方向として考慮されないよう
になされる。

D_-修整精度出力回路43は、D_-方向（斜めマイナス方
向、右下がり方向）の誤り修整の精度を、エラーサンプ
ルデータの近傍でのD_-方向の修整エラーに基づいて予測
するためのものであり、例えば誤り修整が施される上記
基準サンプルデータP0の左側のサンプルデータP1及び該
サンプルデータP1の右下がり対角線上の両端のサンプル
データPP2、NP0を用いて片側修整エラーを演算するD
_-（Ｌ）誤差演算回路43aと、同じくサンプルデータP0の
右側のサンプルデータM1及び該サンプルデータM1の右下
がり対角線上の両端のサンプルデータPP0、NM2を用いて
片側修整エラーを演算するD_-（Ｒ）誤差演算回路43b
と、これらD_-（Ｌ）誤差演算回路43aの出力及びD
_-（Ｒ）誤差演算回路43bの出力の平均値を演算する平均
値／セレクタ回路43cとから構成される。

すなわち、上記D_-（Ｌ）誤差演算回路43a、D_-（Ｒ）
誤差演算回路43b、平均値／セレクタ回路43cにおいて、
例えばD_-方向の第１の片側修整エラー |P1−（PP2＋NP0）/2|、 D_-方向の第２の片側修整エラー |M1−（PP0＋NM2）/2|、 D_-方向の修整エラーＥ（D_-）； Ｅ（D_-）＝（|P1−（PP2＋NP0）/2| ＋|M1−（PP0＋NM2）/2|）/2 がそれぞれ求められる。このD_-方向の修整エラーＥ
（D_-）はランキング決定回路45に供給される。なお、両
方の片側修整エラーが求められないときは、一方の片側
修整エラーをD_-方向の修整エラーＥ（D_-）とする。ま
た、Ｈ方向の修整エラーを求めるときと同様に、上記D_-
方向の修整エラーＥ（D_-）が計算できないときや、上記
第１、第２の各片側修整エラーが所定の閾値Ｔより大き
いときは、D_-方向無効信号MNG（Ｍは斜め“マイナス”
を意味する）が出力端子48を介して出力され、当該D_-方
向は２次元誤り修整の最適な方向として考慮しないよう
になされる。

D₊修整精度出力回路44は、D₊方向（斜めプラス方向、
右上がり方向）の誤り修整の精度を、上記基準サンプル
データP0の近傍でのD₊方向の修整エラーに基づいて予測
するためのものであり、例えば誤り修整が施される基準
サンプルデータP0の左側のサンプルデータP1及び該サン
プルデータP1の右上がり（左下がり）対角線上の両端の
サンプルデータPP0、NP2を用いて片側修整エラーを演算
するD₊（Ｌ）誤差演算回路44aと、同じくサンプルデー
タP0の右側のサンプルデータM1及び該サンプルデータM1
の左下がり対角線上の両端のサンプルデータPM2、NP0を
用いて片側修整エラーを演算するD₊（Ｒ）誤差演算回路
44bと、これらD₊（Ｌ）誤差演算回路44aの出力及びD
₊（Ｒ）誤差演算回路44bの出力の平均値を演算する平均
値／セレクタ回路44cとから構成される。

すなわち、上記D₊（Ｌ）誤差演算回路44a、D₊（Ｒ）
誤差演算回路44b、平均値／セレクタ回路44cにおいて、
例えばD₊方向の第１の片側修整エラー |P1−（PP0＋NP2）/2|、 D₊方向の第２の片側修整エラー |M1−（PM2＋NP0）/2|、 D₊方向の修整エラーＥ（D₊）； Ｅ（D₊）＝（|P1−（PP0＋NP2）/2| ＋|M1−（PM2＋NP0）/2|）/2 がそれぞれ求められる。このD₊方向の修整エラーＥ
（D₊）はランキング決定回路45に供給される。なお、両
方の片側修整エラーが求められないときは、一方の片側
修整エラーをD₊方向の修整エラーＥ（D₊）とする。ま
た、Ｈ方向の修整エラーを求めるときと同様に、上記D₊
方向の修整エラーＥ（D₊）が計算できないときや、上記
第１、第２の各片側修整エラーが所定の閾値Ｔより大き
いときは、D₊方向無効信号PNG（Ｐは斜めの“プラス”
を意味する）が出力端子49を介して出力され、当該D₊方
向は２次元誤り修整の最適方向として考慮しないように
なされる。

次に、ランキング決定回路45において、上記で除外さ
れていない残りの修整エラーＥ（Ｈ）、Ｅ（Ｖ）、Ｅ
（D_-）、Ｅ（D₊）が互いに比較され、値が小さいものか
ら大きなものの順に修整方向ランキング（優先順位）が
決定される。なお、各方向の修整エラー値が等しいとき
は、Ｈ方向、Ｖ方向、D_-方向、D₊方向の順に優先順位が
あるものとされる。このランキング決定回路45からのラ
ンキングフラグ（複数ビット）は、後述する２次元誤り
修整回路本体に供給される。

ここで、エラーフラグの状態により、現実の修整計算
がどの方向でも実行可能とはいえない。最適方向として
有効に選択された方向とは、エラーフラグにより現実の
修整計算が実行可能とされる方向であって最もランキン
グが高い方向のことである。

最適方向ランキングは輝度サンプルデータを用いて計
算される。これは、輝度データがクロマデータより広い
帯域幅を有し、より詳細であることによる。輝度とクロ
マの各エラーフラグ状態は個別に検査される。エラーフ
ラグにより現実の修整計算が実行可能とされる方向であ
って最もランキングが高い方向の選択は、完全に独立し
ている。このため、輝度の現実の修整方向はクロマの現
実の修整方向と異なることがある。

Ｇ−9. ランキング制御の具体例（第８図Ａ、Ｂ、Ｃ） 以上は、主として補間処理を行う場合の最適方向決定
処理を説明したが、置換処理を行う場合にも方向をラン
ク付けして最適方向を決定するようにしてもよい。ま
た、水平方向補間処理は、前述したように最大６サンプ
ルを用いる可変長補間としてもよい。これらを考慮した
ランキング制御のより具体的な構成について、第８図
Ａ、Ｂ、Ｃを参照しながら説明する。

この第８図において、先ず上記Ｈ修整精度出力回路41
は、前述したように、最大６サンプルまでの可変長補間
処理を行う場合の修整誤差（修整エラー）を求め得るよ
うになっている。すなわち、このＨ修整精度出力回路41
内のＨ（Ｕ）誤差演算回路41aは、誤り修整を施そうと
する基準サンプルデータP0の上側のライン（先のライ
ン）上のサンプルデータ及びエラーフラグを用いて片側
修整エラーを演算するものであり、このＨ（Ｕ）誤差演
算回路41a内には、上記上側のライン上の６個のサンプ
ルデータPP3、PP2、PP1、PM1、PM2、PM3に基づき前述し
たような可変長補間処理を行う可変長補間処理回路241
が設けられている。この可変長補間処理回路241は、例
えば６サンプル使用可能なとき、前述したような６サン
プルの加重平均の演算式を用いて補間値PP0_INTを、 PP0_INT＝K1×（PP1＋PM1）＋K2×（PP2＋PM2） ＋K3×（PP3＋PM3） により求める。使用可能なサンプル数が４サンプル、２
サンプルのときにもそれぞれの演算式によって補間値PP
0_INTが求められることは勿論である。このようにして可
変長補間処理回路241により求められた補間値PP0
_INTは、補間／置換セレクタ242に送られる。この補間／
置換セレクタ242には、置換処理回路243からのＨ方向置
換データが供給されている。置換処理回路243には上記
上側のライン上の隣接サンプルデータPP1とPM1が供給さ
れており、これらの一方が選択されて補間／置換セレク
タ242に送られるようになっている。補間／置換セレク
タ242は、後述するように、修整処理方法が最適方向補
間か最適方向置換かに応じて、すなわち、エラーフラグ
が片側データの補間を許すか禁止するかに応じて、上記
水平方向の可変長補間データあるいは置換データの一方
に切換選択される。この補間／置換セレクタ242からの
出力データは、タイミング合わせ用のラッチ245を介し
て減算／比較器246に送られる。減算／比較器246は、ラ
ッチ245からの出力と上記上側のライン上の修整対象サ
ンプルデータPP0との差をとって片側修整エラーとして
出力すると共に、この片側修整エラーが上記閾値Ｔ以上
となるか否かの比較判別を行って判別結果を出力する。
さらにＨ（Ｕ）誤差演算回路41aからは、上記上側のラ
イン上の周辺サンプルデータを用いた補間処理や置換処
理が行えないことを示す計算不可信号が出力され、上記
片側修整エラー及び判別結果と共に平均値／セレクタ回
路41cに送られている。なお、このようなＨ修整精度出
力回路41に供給されるサンプルデータについては、説明
を簡略化するために、最終的な演算結果における対応関
係を第５図に従って示したが、ラッチ245により１サン
プル分のずれが生ずることを考慮して、現実に入力する
サンプルデータとしては、サンプルデータPP0やNP0に対
する他のサンプルデータのタイミングを１サンプル分ず
らしておく（先行させておく）ことが必要である。

次にＨ修整精度出力回路41内のＨ（Ｄ）誤差演算回路
41bは、誤り修整を施そうとする基準サンプルデータP0
の下側のライン（次のライン）上のサンプルデータ及び
エラーフラグを用いて片側修整エラーを演算するもので
あり、上記Ｈ（Ｕ）誤差演算回路41aと同様な構成を有
している。ここで、Ｈ（Ｄ）誤差演算回路41b内の可変
長補間処理回路241は、上記上側のライン上の６個のサ
ンプルデータNP3、NP2、NP1、NM1、NM2、NM3に基づき可
変長補間処理を行うものである。この他、Ｈ（Ｄ）誤差
演算回路41b内には、取り扱うデータが異なるのみでＨ
（Ｕ）誤差演算回路41a内の各回路と同じ作用を行う補
間／置換セレクタ242、置換処理回路243、ラッチ245及
び減算／比較器246が設けられている。このＨ（Ｄ）誤
差演算回路41bの減算／比較器246からの片側修整エラー
及び判別結果（閾値Ｔとの比較結果）と、上述したよう
な計算不可信号とが、平均値／セレクタ回路41cに送ら
れる。

平均値／セレクタ回路41cは、Ｈ（Ｕ）誤差演算回路4
1aからの片側修整エラーと、Ｈ（Ｄ）誤差演算回路41b
からの片側修整エラーとの平均値をとって前述したＨ方
向修整エラーＥ（Ｈ）を出力すると共に、上記各判別結
果や各計算不可信号に応じて上記Ｈ方向を最適方向ラン
キングから除外させるための信号（Ｈ方向無効信号）HN
Gを出力する。

次に、各修整精度出力回路42〜44においては、上記可
変長補間の代わりに２サンプル補間、いわゆる平均値補
間が行われていることにより、各誤差演算回路42a、42
b、43a、43b、44a、44b内には、それぞれ平均値計算用
の加算器244が設けられている。

例えば、Ｖ修整精度出力回路42のＶ（Ｌ）誤差演算回
路42aは、誤り修整が施される上記基準サンプルデータP
0の左側のサンプルデータP1及び該サンプルデータP1の
上下のサンプルデータPP1、NP1を用いて片側修整エラー
を演算するものであるから、このＶ（Ｌ）誤差演算回路
42a内の加算器244にはサンプルデータPP1、NP1が供給さ
れ、これらが加算されて１ビットシフトされ（1/2さ
れ）て補間／置換セレクタ242に送られるようになって
いる。他の構成及び動作は、上述したＨ（Ｕ）誤差演算
回路41aやＨ（Ｄ）誤差演算回路41bと同様であり、補間
／置換セレクタ242には、置換処理回路243からの置換デ
ータ（Ｖ方向の基準サンプル左側のサンプルデータPP1
又はNP1）が供給されており、これらの補間データある
いは置換データの一方が、修整処理方法が最適方向補間
か最適方向置換かに応じて、すなわちエラーフラグが片
側データの補間を許すか禁止するかに応じて選択されて
出力される。この補間／置換セレクタ242からの出力デ
ータは、タイミング合わせ用のラッチ245を介して減算
／比較器246に送られ、上記左側の修整対象サンプルデ
ータP1との差がとられて片側修整エラーとして出力され
ると共に、この片側修整エラーが上記閾値Ｔ以上となる
か否かの比較判別結果が出力される。またＶ（Ｌ）誤差
演算回路42aからは、上述のような計算不可信号も出力
され、これらが平均値／セレクタ回路42cに送られてい
る。

他の誤差演算回路42b、43a、43b、44a、44bには、取
り扱うデータが異なるのみで、上記Ｖ（Ｌ）誤差演算回
路42a内の各回路と同じ作用を行う加算器244、補間／置
換セレクタ242、置換処理回路243、ラッチ245及び減算
／比較器246が設けられている。そして、平均値／セレ
クタ回路42cは、上記平均値／セレクタ回路41cと同様
に、Ｖ（Ｌ）誤差演算回路42aからの片側修整エラー
と、Ｖ（Ｒ）誤差演算回路42bからの片側修整エラーと
の平均値をとって前述したＶ方向修整エラーＥ（Ｖ）を
出力すると共に、上記Ｖ方向を最適方向ランキングから
除外させるためのＶ方向無効信号VNGを出力する。また
同様に、平均値／セレクタ回路43cはD_-方向修整エラー
Ｅ（D_-）及びD_-方向無効信号MNGを出力し、平均値／セ
レクタ回路43cは、D₊方向修整エラーＥ（D₊）及びD₊方
向無効信号PNGを出力する。

次に、ランキング決定回路45は、上記４方向の修整エ
ラーＥ（Ｈ）、Ｅ（Ｖ）、Ｅ（D_-）、Ｅ（D₊）の大小関
係を互いに比較するための６個の比較器251〜256から成
っている。すなわち、これらの比較器251〜256により、 Ｅ（Ｈ）＞Ｅ（Ｖ）、Ｅ（Ｈ）＞Ｅ（D_-）、 Ｅ（Ｈ）＞Ｅ（D₊）、Ｅ（Ｖ）＞Ｅ（D_-）， Ｅ（Ｖ）＞Ｅ（D₊）、Ｅ（D_-）＞Ｅ（D₊） の６つの大小関係を見ることにより、上記４方向の修整
エラーの大小関係を全て確認できる。ここで、Ｅ（Ｈ）
＞Ｅ（Ｖ）、すなわちＥ（Ｈ）大なり（Greater than）
Ｅ（Ｖ）か否かの比較出力をHGVとする。同様に、Ｅ
（Ｈ）＞Ｅ（D_-）からＥ（D_-）＞Ｅ（D₊）までの各比較
出力を、それぞれHGM、HGP、VGM、VGP、MGPとする。こ
れらの出力を表す英文字の内、Ｍは斜め“マイナス”
（D_-）を、Ｐは斜め“プラス”（D₊）をそれぞれ意味し
ている。

このランキング決定回路45からの各出力HGV〜MGPは、
ラッチ259を介して出力される。この出力が、上記第７
図の出力端子50から出力されるランキングフラグに対応
するものである。また、上記４方向の無効信号HNG、VN
G、MNG、PNGは、ラッチ249を介して各出力端子46、47、
48、49よりそれぞれ取り出される。なお、これらのラッ
チ259、249により出力データがそれぞれ１サンプル分ず
れる（遅延される）ことを考慮して、後段での誤り修整
処理を行うことが必要とされることは勿論である。

Ｇ−10. ２次元修整処理回路本体（第９図） 次に、第９図は２次元修整処理回路本体の具体例を示
している。

この第９図の構成において、入力端子70には上述した
誤り修整を施そうとする基準サンプル点の周辺のエラー
フラグ（例えばFPP1、FPP0、FPM1、FP1、FM1M、FNP1、F
NP0、FNM1等）が供給されており、入力端子71及び72に
は、上述のような最適方向ランキングにより得られたラ
ンキングフラグ及び各方向の演算可能信号が供給されて
いる。第９図の最適補間方向決定回路51と最適置換方向
決定回路53とは、これらのエラーフラグ、ランキングフ
ラグ及び演算可能信号の全てがそれぞれ送られており、
これらの情報を用いて、誤り修整を施そうとする基準と
なるエラーサンプルデータP0の周辺のエラー状態を判断
し、最適な修整方向の誤り修整方法を決定している。ま
た入力端子73には、前述した１次元修整処理回路111か
らの、誤り修整が施された基準サンプル点の補間デー
タ、すなわち水平方向の可変長補間データが供給され、
入力端子74乃至79には、Ｖ方向、D_-方向及びD₊方向の補
間を行うためのサンプルデータPP0,NP0、PP1,NM1及びPM
1,NP1がそれぞれ供給されている。入力端子80乃至87に
は、Ｈ方向、Ｖ方向、D_-方向及びD₊方向の置換を行うた
めの基準サンプル周辺の８個のサンプルデータPP1、PP
0、PM1、P0、M1、NP1、NP0、NM1がそれぞれ供給されて
いる。さらに、入力端子88には、１フレーム前の基準サ
ンプル点に対応する点のサンプルデータLP0が供給さ
れ、入力端子89には、誤り修整される基準サンプルデー
タP0が供給されている。

ここで、第９図の内部構成は、次のように大別でき
る。すなわち、端子73乃至端子79を介して入力される上
記基準サンプル点の周辺のエラーフリーサンプルデータ
を用いて補間処理を行う部分（最適補間方向決定回路5
1、任意補間方向決定回路54、エラー修整方法セレクタ5
8、補間回路61乃至補間回路63、セレクタ64、66で構成
される）と、端子80乃至端子87を介して入力される上記
基準サンプル点周辺のエラーフリーサンプルデータを用
いて置換処理を行う部分（最適置換方向決定回路53、最
近隣置換決定回路56、エラー修整方法セレクタ58、セレ
クタ65、66で構成される）と、端子88を介して入力され
る前フレームのエラーフリーサンプルデータを用いて時
間的な置換処理を行う部分（高精度テンポラル置換決定
回路52、低精度テンポラル置換決定回路55、エラー修整
方法セレクタ58、セレクタ66で構成される）と、誤り修
整が既に施されたサンプルデータを用いて置換処理を行
う部分（繰り返し置換決定回路57、リカージョンカウン
ト発生回路59、リカージョンカウントメモリ60、エラー
修整方法セレクタ58、セレクタ65、66で構成される）と
である。

ここで、この２次元修整処理回路本体においては、例
えば次の第１表に示すような修整ストラテジ（修整アル
ゴリズム）の内の、最も優先度が高くかつ計算可能なス
トラテジが選択されるようになっている。

この第１表は、優先度の高いものから低いものの順
に、修整ストラテジと瞬時エラーレートとを一覧表化し
たものである。エラーレートは各誤り修整方法が適用可
能な範囲を示し、同一のエラーレートに対して、複数の
エラー修整方法が適用可能であることを示している。第
９図には、この第１表の順序に従って、最適補間方向決
定回路51、高精度テンポラル置換決定回路52、最適置換
方向決定回路53、任意補間方向決定回路54、低精度テン
ポラル置換決定回路55、最近隣置換決定回路56、繰り返
し（リカーシヴ）置換決定回路57が設けられている。

第１表中のエラーレートはエラー修整方法を決定する
ためには用いられず、上述のようにエラー修整が施され
る基準サンプルデータP0の周辺のエラーフラグの状態
（エラーパターン）によって、また、ビデオデータの内
容によって、エラー修整方法が決定される。しかしなが
ら、正確なストラテジは、殆どエラーレートが低いとき
のみ使用される。この優先システムは、いわゆるモード
レスの修整を可能とする。すなわち、現在の再生モード
によらず、現在のエラーパターンに対して最良の誤り修
整方法が常に選択される。ここで、第１表の瞬時エラー
レートは、各修整ストラテジが可能なエラーレートの最
小値と最大値を示している。各ストラテジが用いられる
実際のエラーレートは、各修整されようとする点につい
てのエラーフラグのパターンに大きく依存する。

修整ストラテジの選定は各種ストラテジの計算可能性
に依存する。ある方向についての補間計算が可能であれ
ば、そほ方向は補間可能である。同様に、ある方向につ
いての置換サンプルが有効であれば、その方向は置換可
能である。

以下、上記各エラー修整方法（修整ストラテジ、修整
アルゴリズム）をそれぞれ説明する。

Ｇ−11. 最適方向補間、最適方向置換、任意方向補
間、最近隣置換（第９図） 先ず、最適方向の補間処理のための構成及び動作につ
いて説明する。

第９図の最適補間方向決定回路51には、誤り修整が施
される基準となるエラーサンプルデータP0周辺のサンプ
ルデータのエラーフラグFPP1、FPP0、FPM1、FP1、FM1、
FNP1、FNP0、FNM1と、上記ランキング制御回路からのラ
ンキングフラグ（例えば上記比較出力信号HGV、HGM、HG
P、VGM、VGP、MGP）と、各方向の計算可能性を示す上記
無効信号HNG、VNG、MNG、PNG）とが供給されている。最
適補間方向決定回路51は、これらのエラーフラグ、ラン
キングフラグ及び無効信号の状態を判断することによ
り、最適な補間方向を決定し、制御信号をエラー修整方
法セレクタ58に送る。具体的には、上述したＨ方向、Ｖ
方向、D_-方向、D₊方向の内のいずれかの方向について、
上記無効信号が有効状態（上記計算された修整エラーが
閾値Ｔ以下となるとき）で、補間処理に用いられるサン
プルデータがエラー状態にないとき、この最適方向補間
処理が可能となる。そして、補間可能な最上ランキング
の方向が選ばれる。すなわち、上記無効信号及びエラー
フラグにより不適当とされる方向を除外し、上記ランキ
ングフラグに基づいて最優先の方向が決定される。この
最優先の方向を示す制御信号がエラー修整方法セレクタ
58に供給される。

エラー修整方法セレクタ58からは、最適方向補間デー
タを選択するための選択制御信号が、セレクタ64及び66
に送られる。このとき、セレクタ64において、上記４方
向でそれぞれ補間処理されたサンプルデータ（補間デー
タ）の１つが選択される。すなわち、セレクタ64には、
端子73を介して上述の１次元エラー修整回路で既に計算
されて得られたＨ方向の加重平均値（可変長補間デー
タ）が供給されている。また、例えばＶ補間回路61に
は、端子74、75を介して、補間処理が施されるサンプル
データP0の上下のサンプルデータPP0、NP0がそれぞれ供
給され、このＶ補間回路61において、上述したＶ方向の
補間値（PP0＋NP0）/2）が求められ、このＶ方向補間値
がセレクタ64に供給されている。またD_-補間回路62に
は、端子76、77を介して、補間処理が施されるサンプル
データP0の右下がり対角線上のサンプルデータPP1、NM1
がそれぞれ供給され、このD_-補間回路62にてD_-方向の補
間値（（PP1＋NM1）/2）が求められセレクタ64に供給さ
れている。D₊補間回路63には、端子78、79を介して、補
間処理が施されるサンプルデータP0の右上がり（左下が
り）対角線上のサンプルデータPM1、NP1がそれぞれ供給
されてD₊方向の補間値（（PM1＋NP1）/2）が求められ、
この補間値がセレクタ64に供給されている。以上のよう
に各方向の補間値がセレクタ64に供給され、エラー修整
方法セレクタ58からの制御信号により、上記最適補間方
向決定回路51で決定された方向（修整エラーが最小の方
向）の補間値が選択されて、セレクタ66に送られる。上
記最適方向補間処理が可能であるときには、セレクタ66
はセレクタ64からの出力データを選択して端子68に送
る。

なお、この最適方向補間処理が行えないときには、こ
の最適方向補間方法は選択されず、次に優先順位が高い
高精度テンポラル置換方法から順に選択される。

次に、最適方向置換について説明する。

最適置換方向決定回路53には、エラーフラグFPP1、FP
P0、FPM1、FP1、FM1、FNP1、FNP0、FNM1、ランキング回
路からのランキングフラグ及び各方向の演算可能信号が
供給され、これらのエラーフラグ、ランキングフラグ及
び上記無効状態等が判断され、最適な置換方向が決定さ
れる。具体的には、上記Ｈ方向、Ｖ方向、D_-方向、D₊方
向の内のいずれかの方向について、上記無効信号及びエ
ラーフラグにより不適当とされる方向を除外し、残りの
方向のランキングフラグに基づいて最優先の方向を決定
している。この最優先の方向を示す制御信号がエラー修
整方法セレクタ58に供給される。

エラー修整方法セレクタ58において、最適置換方向に
よる置換が選択されたとき、セレクタ65、66が制御さ
れ、端子80乃至端子87を介してそれぞれ入力されるサン
プルデータPP1、PP0、PM1、P1、M1、NP1、NP0、NM1の
内、上記最適置換方向決定回路53で決定された方向（修
整エラーが最小の方向）のサンプルデータがセレクタ65
及びセレクタ66を介して端子68に送られる。

次に、任意方向補間について説明する。

任意補間方向決定回路54には、エラーフラグFPP1、FP
P0、FPM1、FP1、FM1、FNP1、FNP0、FNM1が供給され、こ
れらのエラーフラグの上体が判断される。すなわち、エ
ラーフラグが“0"（エラー無し）である方向が選択さ
れ、この方向の補間処理が可能なことを示す制御信号が
エラー修整方法セレクタ58に供給される。なお、複数の
方向が使用可能なときは、Ｈ方向、Ｖ方向、D₊方向、D_-
方向の順に優先順位が設定される。

エラー修整方法セレクタ58において、任意補間方向に
よる補間が選択されたとき、セレクタ64、66が制御さ
れ、セレクタ64に入力される各方向の補間値Ｐの内で上
記任意補間方向決定回路54で決定された方向の補間値Ｐ
が選択され、セレクタ66を介して端子68に送られる。

次に最近隣置換について説明する。

最近隣置換決定回路56には、エラー修整が施されるエ
ラーサンプルデータP0の両側の４個のエラーフラグFP
2、FP1、FM1、FM2、上のラインの３個のエラーフラグFP
P1、FPP0、FPM1及び下のラインの３個のエラーフラグFN
P1、FNP0、FNM1が供給され、これらのエラーフラグの状
態が判断される。すなわち、エラーフラグが“0"（エラ
ー無し）のサンプルデータのうちで一番近い（最近隣）
サンプルデータを用いてエラーサンプルデータP0を置き
換えるのである。この最近隣サンプルデータでエラーサ
ンプルデータP0を置き換える制御信号がエラー修整方法
セレクタ58に供給される。なお、複数のサンプルデータ
が使用可能なときは、サンプルデータP1、M1、P2、M2、
PP0、NP0、PP1、PM1、NP1、NM1の順に優先順位が設定さ
れる。

エラー修整方法セレクタ58において、最近隣置換が選
択されたとき、セレクタ65、66が制御され、端子80乃至
端子87を介してそれぞれ入力されるサンプルデータPP
1、PP0、PM1、P1、M1、NP1、NP0、NM1から上記最近隣置
換決定回路56で決定されたサンプルデータが選択され、
セレクタ66を介して端子68に送られる。

Ｇ−12. 高精度及び低精度のテンポラル置換（第９図
〜第12図） 先ず、高精度テンポラル置換処理のための概略構成及
び動作について説明する。

高精度テンポラル置換決定回路52には、誤り修整が施
される基準エラーサンプルデータP0の両側の６個のサン
プルデータP3、P2、P1、M1、M2、M3、前フレームの対応
するラインの７個のサンプルデータLP3、LP2、LP1、LP
0、LM1、LM2、LM3、これらのサンプルデータのエラーフ
ラグFP3、FP2、FP1、FM1、FM2、FM3、FLP3、FLP2、FLP
1、FLP0、FLM1、FLM2、FLM3が供給され、上記エラーフ
ラグが判断され、時間的（時間軸上の）置換処理が可能
か否かが決定される。上記エラーフラグの全てが“0"
（エラー無し）であり、かつ対応するサンプルデータ同
士の差が所定の閾値HT以下のとき、前フレームのサンプ
ルデータLP0を用いてエラーサンプルデータP0を置換す
る制御信号がエラー修整方法セレクタ58に供給される。

すなわち、 FP3＝FP2＝FP1＝FM1＝FM2＝FM3＝FLP3＝FLP2＝FLP1 ＝FLP0＝FLM1＝FLM2＝FLM3＝0, |LP3−P3|≦HT,|LM1−M1|≦HT, |LP2−P2|≦HT,|LM2−M2|≦HT, |LP1−P1|≦HT,|LM3−M3|≦HT の条件全てを満足するとき、エラーサンプルデータP0を
サンプルデータLP0で置き換えるのである。すなわち、
エラーサンプルデータP0の両側の６個のサンプルデータ
についての前フレームの対応データとの差が上記閾値HT
以内のときは、エラーサンプルデータP0も時間的に変化
がないものとして置換を行うのである。なお、上記閾値
HTは小さな値とされ、変更可能である。

エラー修整方法セレクタ58において、高精度テンポラ
ル置換が選択されたとき、セレクタ66が制御され、端子
88を介して入力される前フレームのサンプルデータLP0
が端子68に送られる。

次に低精度テンポラル置換について説明する。

低精度テンポラル置換決定回路55には、エラー修整が
施されるエラーサンプルデータP0の両側の６個のサンプ
ルデータP3、P2、P1、M1、M2、M3、前フレームの対応す
るラインの７個のサンプルデータLP3、LP2、LP1、LP0、
LM1、LM2、LM3及びこれらのサンプルデータのエラーフ
ラグFP3、FP2、FP1、FM1、FM2、FM3、FLP3、FLP2、FLP
1、FLP0、FLM1、FLM2、FLM3が供給される。この低精度
テンポラル置換決定回路56において、上記エラーフラグ
が判断され、エラーフラグFLP0が“0"（エラー無し）で
あり、エラーサンプルデータP0の各片側の対応する３組
のエラーフラグのうちの少くとも１組がそれぞれ“0"
（エラー無し）であり、かつ上記２組の各サンプルデー
タの差が所定の閾値LT以下のとき、前フレームのサンプ
ルデータLP0を用いてエラーサンプルデータP0を置換す
る制御信号がエラー修整方法セレクタ58に供給される。
すなわち、 FLP0＝0,且つ FP3＝FLP3＝０又はFP2＝FLP2＝０又はFP1＝FLP1＝0,
且つ FM1＝FLM1＝０又はFM2＝FLM2＝0MはFM3＝FLM3＝0,且
つ |LPn−Pn|≦LT,|LMm−Mm|≦LT （ただし、n,mはエラーフリーサンプルデータ対の番号
1,2,3を表す） の条件を満足するとき、エラーサンプルデータP0をサン
プルデータLP0で置き換えるのである。換言すると、上
記高精度テンポラル置換回路52においては、エラーサン
プルデータP0の両側６個のサンプルデータ及び対応する
前のフレームのサンプルデータが全てエラーフリー状態
でなければならなく、エラーレートが低いとき、該高精
度テンポラル置換が有効であり、低精度テンポラル置換
は、高いエラーレートのときに有効である。なお、上記
閾値LTは小さな値とされ、変更可能である。

エラー修整方法セレクタ58において、低精度テンポラ
ル置換が選択されたとき、セレクタ66が制御され、端子
88を介して入力される前フレームのサンプルデータLP0
が端子68に送られる。

ところで、上述の高精度テンポラル置換を実現するた
めの具体的なハードウェア構成としては、例えば第10図
に示すようなものがある。

この第10図において、入力端子121には上記テンポラ
ル置換処理を施そうとする入力ビデオ信号が供給されて
いる。この入力ビデオ信号は、１フレーム遅延回路122
で１フレーム区間遅延され、これらの入力ビデオ信号及
び１フレーム遅延ビデオ信号が比較判定回路124に送ら
れる。マルチプレクサ123は、上記エラー修整しようと
する基準サンプルの周辺サンプルのフレーム相関性が高
いときのみ、１フレーム前のサンプルデータをエラーサ
ンプルデータと置換して、出力端子125を介して出力す
る。

上記比較判定回路124は、上記入力ビデオ信号が供給
される７段のレジスタFFから成るシフトレジスタ回路
と、上記フレーム遅延ビデオ信号が供給される７段のレ
ジスタFFから成るシフトレジスタ回路と、上記周辺サン
プルデータについてフレーム間で対応する各データをそ
れぞれ互いに比較する６個の比較回路CPと、これらの各
比較回路CPからの出力の論理和をとることによりフレー
ム相関性が高いか否かを判定するためのANDゲート126と
を有して構成されている。なお、上記各レジスタFFは、
クロック入力端子127からのデータクロックに応じてク
ロック動作している。

次に、上記比較判定回路124内の２つの７段シフトレ
ジスタを構成する各レジスタFFからの各出力は、上記第
５図の各サンプルデータP3、P2、P1、P0、M1、M2、M3及
びLP3、LP2、LP1、LP0、LM1、LM2、LM3にそれぞれ対応
するものとなる。各比較回路CPは、上記基準サンプル点
の左右側３サンプルずつの計６サンプルについて、１フ
レームを介して対応する各サンプルデータP3とLP3、P2
とLP2閾値を比較し、その比較誤差、すなわち|P3−LP3
|、|P2−LP2|等が、それぞれ上記所定の閾値HT以下のと
き、当該比較回路CPからの出力信号を、“H"（ハイレベ
ル、あるいは“1"）とするものである。これらの６個の
比較回路CPからの出力を、それぞれHTP3、HTP2、HTP1、
HTM1、HTM2、HTM3とし、これらの比較出力HTP3〜HTM3が
“H"となるときを広義の「同値」関係とする。上記基準
サンプルデータP0の両側３サンプルずつの周辺サンプル
データについてのフレーム間対応データが全て上記広義
の「同値」であるとき、すなわち上記比較出力HTP3〜HT
M3が全て“H"となるとき、ANDゲート126からの出力が
“H"となる。このANDゲート126からの出力が“H"となる
ことは、上記周辺でのフレーム相関性が高いと判定され
たことに相当する。ANDゲート126からの出力は、ANDゲ
ート128に送られており、このANDゲート128からの出力
により上記マルチプレクサ123が切換制御されるように
なっている。マルチプレクサ123は、上記基準サンプル
データP0と、１フレーム前のサンプルデータLP0とのい
ずれか一方を切換選択して、出力端子125に送るもので
ある。

ここで、このような高精度テンポラル置換が適正に行
われるためには、上記基準サンプルデータP0がエラーで
あり、フレーム間で比較される各周辺サンプルデータ及
び修整用の１フレーム前のサンプルデータP3、P2、P1、
M1、M2、M3及びLP3、LP2、LP1、LP0、LM1、LM2、LM3が
全てノーエラーであることを条件としている。このエラ
ー条件は、それぞれのエラーフラグを用いて判断する。
すなわち第10図において、入力端子131にはエラーフラ
グが供給されており、２つの７段シフトレジスタとフレ
ーム遅延回路132とを用いることにより、上記第６図に
示した各エラーフラグFP3〜FM3、FLP3〜FLM3を得てい
る。これらのエラーフラグの内、上記基準サンプル点の
エラーフラグLP0のみがANDゲート128に送られ、他の13
個のエラーフラグFP3〜FP1、FM1〜FM3及びFLP3〜FLM3は
全てNORゲート129に送られている。すなわち、現在フレ
ームと前のフレームの近傍点のエラーフラグはNORゲー
ト129に入力されている。もし、これらの全ての点がノ
ーエラー（エラー無し）で、エラーフラグガ“L"（ある
いは“0"）のとき、NORゲート129からの出力は“H"（あ
るいは“1"）となる。この出力と共に、サンプルデータ
点のエラーフラグFP0がANDゲート128に送られる。従っ
て、上記AND126からの出力と、NORゲート129からの出力
と、エラーフラグFP0の全てが“H"となるときのみ、AND
ゲート128からの出力が“H"となり、このときマルチプ
レクサ123は上記サンプルデータLP0を切換選択して出力
端子125に送るように制御される。

この第10図に示すようなテンポラル置換を用いること
により、修整が必要なエラーフラグが立っているサンプ
ルデータの周辺のサンプルデータについて、エラー無し
でかつフレーム相関性が高いとき、すなわち動きや変化
の少ない静止画像部分について、エラーの無い１フレー
ム前のサンプルデータを用いて時間軸方向の修整が行わ
れるため、ビデオ画像内容に応じた修整誤差の極めて少
ない最適の時間軸方向の誤り修整を実現することができ
る。

ところで、この第10図に示すような構成において、比
較判定回路124内の各レジスタFFは、いずれもビデオデ
ータ（例えば１サンプル８ビットのデータ）を１サンプ
ル遅延させることが必要とされ、また比較回路CPも６個
必要とされ、構成がやや複雑化する。そこで、次の第11
図に示すように、先にビデオサンプルデータの比較を行
っておき、その比較結果を１サンプルずつ遅延したもの
により条件判断することで、上記第10図と等価な動作を
実現している。なお、第11図には、上記低精度テンポラ
ル置換処理のためのハードウェア構成も図示している。

この第11図において、入力端子141には現在フレーム
のビデオサンプルデータが、入力端子142には１フレー
ム前の（１フレーム遅延された）ビデオサンプルデータ
が、それぞれ供給されている。これらのサンプルデータ
は、減算器143にて、例えば前フレームデータから現在
フレームデータが減算され、次の絶対値回路144にてそ
の絶対値がとられることで、上述した比較誤差、すなわ
ち|LP3−P3|、|LP2−P2|等が得られることになる。この
比較誤差出力を、比較回路145に送って、上記高精度テ
ンポラル置換用の閾値HTと比較し、該閾値HT以下となる
とき“H"（あるいは“1"）となる比較出力を、７段のシ
フトレジスタ146に送る。この７段シフトレジスタ146の
各レジスタの内、中央の基準位置レジスタ以外の６個の
レジスタから各出力が、上記HTP3、HTP2、HTM1、HTM2、
HTM3に相当することになる。これらの出力HTP3〜HTM3
は、高精度テンポラル置換決定論理回路150のANDゲート
151に送られる。この高精度テンポラル置換決定論理回
路150には、現在フレームの上記基準サンプル点の周辺
６サンプルのエラーフラグFP3、FP2、FP1、FM1、FM2、F
M3と、１フレーム前の対応するサンプル点のエラーフラ
グFLP3、FLP2、FLP1、FLM1、FLM2、FLM3が供給されてお
り、これらはNORゲート152に送られている。さらに、上
記基準サンプル点に対応する１フレーム前のサンプル点
のエラーフラグFLP0がインバータ153を介しANDゲート15
4に送られており、このANDゲート154には、上記ANDゲー
ト151からの出力及び上記NORゲート152からの出力が送
られている。またさらに、この高精度テンポラル置換が
可能であることを示す高精度テンポラル置換イネーブル
信号HTENをANDゲート154に送るようにしている。従っ
て、ANDゲート154からは、上記高精度テンポラル置換の
条件を満足し、高精度テンポラル置換が可能とされると
き“H"（あるいは“1"）となる高精度テンポラル置換決
定信号HTOKが出力されることになる。この信号HTOKは、
第９図に示すエラー修整方法セレクタ58に送られ、該信
号HTOKに応じて、１フレーム前のサンプルデータLP0が
上記基準サンプルデータP0と置換され、高精度テンポラ
ル置換が行われる。

次に、第11図の低精度テンポラル置換のための構成と
しては、上記絶対値回路144からの比較誤差の絶対値出
力を、比較回路147に送っている。比較回路147では、上
記低精度テンポラル置換用の閾値LTとの比較が行われ、
閾値LT以下となるとき“H"（あるいは“1"）となる比較
出力を、７段のシフトレジスタ148に送っている。これ
らのシフトレジスタ148からの各LTP3、LTP2、LTP1、LTP
0、LTM1、LTM2、LTM3は、中央位置のレジスタからの出
力を基準とするとき、例えばLTP3が|LTP3−P3|≦LTの比
較結果を表す論理値となる。これらの出力の内、基準位
置の比較結果を除く６つの出力LTP3〜LTP1、LTM1〜LTM3
が、低精度テンポラル置換決定論理回路160に送られて
いる。

この低精度テンポラル置換決定論理回路160は、例え
ば第12図に示すような構成を有し、この論理回路160に
より、上述した低精度テンポラル置換の条件を満足する
か否かの決定を行っている。すなわち、上記周辺６サン
プル点のエラーフラグFP3、FP2、FP1、FM1、FM2、FM3
と、１フレーム前の対応するサンプル点のエラーフラグ
FLP3、FLP2、FLP1、FLM1、FLM2、FLM3とは、それぞれ対
応する対がNORゲート群161の６個のNORゲートにそれぞ
れ送られることによって、入力サンプル対の両方がノー
エラーであるNORゲートからの出力が“H"となる。このN
ORゲート群161からの６つの出力は、NANDゲート群162の
６個のNANDゲートと、ANDゲート群163の６個のANDゲー
トとにそれぞれ送られている。上記６つの比較結果出力
LTP3〜LTP1、LTM1〜LTM3はANDゲート群163を構成する６
個のANDゲートにそれぞれ送られている。従って、ANDゲ
ート群163の各ANDゲートからの出力は、対応サンプル対
がエラー無しでかつ上記閾値LT以下の条件を満足するも
のが“H"となる。このANDゲート群163の片側３個ずつの
出力がORゲート群の２個のORゲートにそれぞれ送られ、
これらのORゲートからの出力は、片側３入力のいずれか
１つが“H"のとき“H"となる。ORゲート群の各ORゲート
からの出力は、ANDゲート165に送られ、このANDゲート1
65からの出力は、上記基準サンプルの両側で少なくとも
１つずつのサンプル対がエラー無しでかつ上記閾値LT以
下の条件を満足するときに“H"となる。このANDゲート1
65からの出力はANDゲート166に送られている。上記NAND
ゲート群162の６個のNANDゲートには、上記６つの比較
結果出力LTP3〜LTP1、LTM1〜LTM3がインバータ群167の
６個のインバータでそれぞれ否定されたものが、それぞ
れ供給されている。従って、NANDゲート群162の各NAND
ゲートからの出力は、上記対応サンプル対がエラー無し
で比較結果が悪くないときに“H"となる。このNANDゲー
ト群162の各NANDゲートからの出力はNORゲート168に送
られ、NORゲート168からの出力がANDゲート166に送られ
ている。NORゲート168からの出力は、対応するエラーフ
リー点のいずれの対の間の誤差も上記閾値LTを超えない
とき“1"となる。また、ANDゲート166には、置換データ
であるサンプルデータLP0のエラーフラグFLP0をインバ
ータ169で否定した出力が送られており、さらに、この
低精度テンポラル置換が可能であることを示す低精度テ
ンポラル置換イネーブル信号LTENが送られている。従っ
て、ANDゲート166からは、上記低精度テンポラル置換の
条件を満足し、低精度テンポラル置換が可能とされると
き“H"（あるいは“1"）となる低精度テンポラル置換決
定信号LTOKが出力されることになる。この決定信号LTOK
は、第９図のエラー修整方法セレクタ58に出力され、該
信号LTOKに応じて、１フレーム前のサンプルデータLP0
が上記基準サンプルデータP0と置換され、低精度テンポ
ラル置換が行われる。

Ｇ−13. 繰り返し置換（第９図、第13図〜第17図） 次に、繰り返し（リカーシヴ）置換処理について、第
９図、第13図乃至第17図を参照しながら説明する。

第９図に示す繰り返し置換決定回路57には、エラーフ
ラグ（特に修整しようとする点のエラーフラグFP0）及
びリカージョンカウント（再帰計数）メモリ60からの再
帰計数が供給される。ここで、繰り返し置換とは、供給
されるサンプルデータのエラーレートが非常に高く、上
述のような通常の補間処理や置換処理が行えないとき
に、エラーサンプルデータP0の置き換えを、エラー修整
が既に施されたサンプルデータを用いて再帰的に繰り返
し行うことをいう。例えば、エラー修整が施されたサン
プルデータを盛知いて置換処理で得られたサンプルデー
タを１世代目とし、この１世代目のサンプルデータを用
いて再び置換処理で得られるサンプルデータを２世代目
とする。また、これらの世代の状態を再帰計数（リカー
ジョンカウント）で表すものとする。すなわち、例えば
第13図に示すようにサンプルデータP5はエラーフリー状
態（○）にあり、サンプルデータP4、P3、P2、P1、P0は
全てエラー状態（×）にあるとき、サンプルデータP4は
エラーフリーサンプルデータP5で置換され、サンプルデ
ータP3はサンプルデータP4で置換（P5の再帰的置換）さ
れて１世代目となる。サンプルデータP2はサンプルデー
タP3で置換されて再帰的置換の２世代目となる。サンプ
ルデータP1はサンプルデータP2で置換されて３世代目と
なる。サンプルデータP0はサンプルデータP1で置換され
て再帰的置換の４世代目となる。また第14図には、上述
のような再帰的置換が８世代目まで行われる場合の具体
例を示している。

上記再帰計数の具体的な値としては、第２表に示すよ
うに各エラー修整方法（修整ストラテジ、修整アルゴリ
ズム）によって初期値を設定し、この初期値に、上記再
帰的置換を１回行う毎に２を加算するものとする。

なお、第２表中のディフォルトテンポラル置換とは、
上記エラー修整方法の全てを用いることができないとき
に、前フレームのサンプルデータLP0を用いてエラーサ
ンプルデータP0を置き換えることをいい、エラーレート
が非常に高くて、上記再帰的置換も行えなくなるような
エラーサンプルに対して行われる修整処理である。これ
が連続して行われると、画像が静止して見える。

ここで、本発明実施例では、上記再帰計数の上限値を
変化させ、上記再帰的な繰り返し置換の世代の上限値を
変化させている。これは、例えば、上記再帰的な置換も
行われないようなエラーサンプルを上記ディフォルトテ
ンポラル置換により修整するものとするとき、画像内の
通常の修整方法では修整できないエラーサンプル点を、
このディフォルトテンポラル置換で修整するか、上記再
帰的な置換で修整するかの割合を変化させることにな
る。具体的には、画面の内容が種類等に応じて上記再帰
計数の上限値を変化させることが考えられる。例えば、
静止画のように時間的相関関係が高い（フレームあるい
はフィールド間の相関関係が高い）画像の場合には、上
記再帰的置換の繰り返し回数の上限値を小さくして、第
15図に示すように、上記再帰的な置換で修整する範囲17
1を小さくし、上記ディフォルトテンポラル置換で修整
する範囲（すなわち時間的に前の画像が表示される範
囲）172を広くする。逆に、動画やシャトル再生モード
時のように時間的相関関係が低い画像の場合には、上記
上限値を大きくして、第16図に示すように、上記再帰的
な置換で修整する範囲171を大きくし、上記ディフォル
トテンポラル置換で修整する範囲172を狭くする。これ
らの第15図及び第16図において、上記再帰的な置換で修
整された範囲171内は、同じサンプルデータが用いられ
るため一つの画素のように単一濃度、単一色で表示さ
れ、上記ディフォルトテンポラル置換で修整された範囲
172内は、各サンプル位置毎に時間的に前で最も近いエ
ラー無しのサンプルデータが用いられるが、エラーが連
続する場合には古いサンプルデータがそのまま使用され
続けるため画像が静止して見えることになる。これによ
って、動きの少ない画像については、第15図のように前
の画像データをそのまま使用する範囲172を広くとって
解像度を高め、動きの激しい画像については、第16図の
ように解像度は犠牲にしてもリアルタイムのデータを多
く表示し、前の画像が残ることによる悪影響を防止して
いる。

ところで、上述のような画像の内容や種類、特に動き
の大小についての判別の具体例としては、例えばVTRの
再生モードによって行わせればよい。これは、VTRが静
止画（スチル）再生モードやスロー再生モード時には、
動きの少ない画像が得られる確率が高く、また、いわゆ
るシャトルモードのようにテープ走行速度が早いときに
は、動きの激しい画像が得られる確率が高いことを考慮
したものである。すなわち、シャトルモードやキュー、
レビュー再生モード等の時には、上記再帰的置換の繰り
返し回数の上限値を大きくして再帰的置換処理を行う範
囲を広くし、静止画（スチル）再生モード時やスロー再
生モード時には、再帰的置換の繰り返し回数の上限値を
小さくして再帰的置換処理を行う範囲を狭くする。上記
上限地の具体的数値としては、再帰計数の最大値を７と
して繰り返し置換の世代を４に制限する状態と、再帰計
数の最大値を15として繰り返し置換の世代を８に制限す
る状態とを切換可能としている。

この他、例えばエラーレートに応じて上記再帰的置換
の繰り返し回数の上限値を変化させるようにしてもよ
い。また例えばシャトル再生モードにおいて、エラーレ
ートが高い高速時ほど繰り返し置換を行う範囲（繰り返
し置換の回数の上限値）を大きくするようにしてもよ
い。なお、再帰計数は第９図に示すリカージョンカウン
トメモリ60に記憶されており、全てのサンプルデータに
対応して再帰計数が設けられている。

繰り返し置換決定回路57において、エラー修整が施さ
れるサンプルデータの前のサンプルデータP1、上のライ
ンのサンプルデータPP1、PP0、PM1の位置の再帰計数が
端子67を介して入力される再帰計数の最大値、例えば７
と比較され、７以下であって、最小の再帰計数の位置が
選択され、この繰り返し置換を行う制御信号がエラー修
整方法セレクタ58に供給される。また、この繰り返し置
換決定回路57からリカージョンカウント発生器59に、上
記選択された位置の再帰計数が送られる。このリカージ
ョンカウント発生器59には、エラー修整方法セレクタ58
において選択された修整方法を示す信号が供給され、上
記繰り換し置換方法が選択されたとき、上記選択された
位置の再帰計数に２が加算され、この加算された再帰計
数が当該置換が施された位置の再帰計数として、リカー
ジョンカウントメモリ60に新たに記憶される。他の修整
方法が選択されたときには、再帰係数は上記第２表に示
す値にセットされる。なお、上記サンプルデータP1、PP
1、PP0、PM1の位置の各再帰計数が同じ値のときは、サ
ンプルデータP1、PP0、PP1、PM1の各位置の順に優先順
位を設定する。

ここで、上記繰り返し置換決定回路57の具体的回路構
成を第17図に示す。この図において、比較器190乃至比
較器193には、端子180乃至端子183をそれぞれ介してエ
ラー修整が施されるサンプルデータP0の近傍のサンプル
データP1、PP0、PP1、PM1のＨ方向再帰計数、Ｖ方向再
帰計数、D₊方向再帰計数、D_-方向再帰計数がそれぞれ供
給される。これらの比較器190乃至比較器193において、
端子67を介して供給される再帰計数の上限値、例えば７
との比較がそれぞれ行われ、少なくとも１つの再帰計数
が７より小さいときに、NANDゲート194からの繰り返し
置換を行うことができる繰り返し置換可能信号が端子18
5から取り出される。この再帰計数の上限値は、再帰計
数上限値切換回路174から供給されるようになってお
り、この再帰計数上限値切換回路174は、端子175を介し
て供給される切換制御信号に応じて切換制御されるよう
になっている。端子175からの切換制御信号としては、
具体的には例えばVTRの再生モードがシャトルモードか
否かを示す信号等を用いることができ、この場合の再帰
計数上限値切換回路174は、シャトルモードのとき例え
ば15を、それ以外のときは例えば７を出力し、上記再帰
計数上限値として端子67に送る。また、上記各方向の再
帰計数は置換方向選択回路195に供給され、この置換方
向選択回路195において、最小の再帰計数の位置が選択
され、この位置を示す信号が端子186から取り出され
る。これらの繰り返し置換可能信号及び位置を示す信号
は、再帰的繰り返し置換制御信号として、第９図のエラ
ー修整方法セレクタ回路58に供給される。

エラー修整方法セレクタ回路58において、繰り返し置
換が選択されたとき、セレクタ65、66が制御され、端子
80乃至端子83を介してそれぞれ入力されるサンプルデー
タPP1、PP0、PM1、P1から上記繰り返し置換制御決定回
路57で決定されたサンプルデータが選択され、セレクタ
66を介して端子68に出力される。

Ｇ−14. 修整方法選択（第９図） 以上説明したように、エラー修整方法（修整ストラテ
ジ、修整アルゴリズム）セレクタ58において、上記各種
の補間処理あるいは置換処理の内から、修整が可能な方
法であって優先度の高い順から選択される。なお、上述
した各種エラー訂正方法のいずれも使用できない場合に
は、ディフォルト置換とされ、セレクタ66が制御され
て、端子88を介して供給される前フレームのサンプルデ
ータLP0が選択されるようになされる。このようにし
て、エラー修整方法セレクタ58で選択された修整方法に
より修整サンプルデータ又は原サンプルデータP0が、セ
レクタ66から端子68に出力される。

ところで、上記最適方向ランキングの際にランク付け
された各サンプル点毎の最適方向に応じて、各サンプル
点を色分け表示させることが考えられる。これは、上記
第７図と共に説明したランキング決定回路45からのラン
キングフラグに応じて、例えばＨ方向が選ばれたサンプ
ル点は赤、Ｖ方向が選ばれたサンプル点は青、D_-方向が
選ばれたサンプル点は緑、D₊方向が選ばれたサンプル点
は黄色等とするような最適方向表示色信号を出力し、CR
T（陰極線管）等に表示させてモニタするようにすれば
よい。この他、上記第１表の修整方法の選択内容に応じ
てそれぞれ異なる色で表示させるようにしてもよい。

Ｇ−15. グレーフラグ（第18図） 次に、グレーフラグについて説明する。

第９図の端子68からの修整済みビデオサンプルデータ
は、第18図のグレーフラグ処理回路118に送られてい
る。このグレーフラグ処理回路118には、前記第１図と
ともに説明したグレーフラグが端子91を介して入力され
ており、また、上記端子89からの上記基準サンプルデー
タP0が端子69を介して入力されている。このグレーフラ
グ118は、上記端子68からの、各補間処理、置換処理に
より得られるエラー修整が施されたサンプルデータ（エ
ラー修整データ）に基づいて、原サンプルデータとエラ
ー修整が施されたサンプルデータから１つのサンプルデ
ータを選択して出力するものであり、セレクタ92、比較
器93、ANDゲート94より成る。

ここで、グレーフラグがセットされている不定の（正
しいと考えられる）サンプルデータについては、特に次
のような処理を行っている。すなわち、上記エラー修整
されたサンプルデータと修整前の原サンプルデータとを
比較し、その差が一定の閾値V_thより小さいときは、原
サンプルデータを正しいデータとして出力し、その差が
上記閾値V_thより大きいときは、上記エラー修整された
サンプルデータを出力するようにしている。

具体的には、第18図において、上記グレーフラグが端
子91を介してANDゲート94に供給されており、このANDゲ
ート94の他方の入力には、比較器93からの出力が供給さ
れている。そして、端子89から端子69を介して入力され
る原サンプルデータP0の値V_sと、端子68からのエラー修
整出力サンプルデータの値V_eとを比較器93で比較し、そ
の比較結果が上記一定の閾値V_thよりも小さいとき、す
なわち|V_s−V_e|＜V_thの条件を満たすと判断されたと
き、比較器93からANDゲート94に“1"が送られる。従っ
て、このANDゲート94に端子91を介して供給される上記
グレーフラグが“1"（セット状態）のとき、ANDゲート9
4からの出力が“1"となり、セレクタ92において原サン
プルデータP0が選択されて出力される。上記比較器93に
おいて上記条件を満たさないと判断されたときには、セ
レクタ92において上記エラー修整されたサンプルデータ
が選択されて端子95より出力される。なお、グレーフラ
グが“0"（リセット状態）のときは、ANDゲート94は遮
断状態（オフ状態）となって比較器93からの出力が遮断
され、セレクタ92は端子68からのエラー修整出力を常に
選択して端子95より出力する。

このように、グレーフラグが立っているサンプルデー
タ（不定サンプルデータ）は、一応エラーフリーサンプ
ルデータとして取扱い、周辺のサンプルデータを用いた
補間処理等により得られたエラー修整データと比較し、
エラー修整データと余り掛け離れているときに、エラー
修整が施されたサンプルデータを用い、その差が所定値
（上記閾値V_th）以内のときは、不定サンプルデータは
正しいサンプルデータであるとして用いるようにしてい
る。これにより、アウタイレージャ訂正において、内符
号ブロックの全てのサンプルデータがエラー状態と見な
され、これらのサンプルデータ全てについて不要なエラ
ー修整が施されることを避けることができると共に、誤
ってエラーでないとされたエラーサンプルデータがその
まま出力されることを防止することができる。このよう
に、不要なエラー修整を防止することにより、エラーレ
ートが3.4×10^-2（＝2/（60−２））改善されることに
なる。

これは、一般的には、積符号の第１の符号系列でのエ
ラー訂正の際に訂正が行われなかったエラーサンプルデ
ータが第２の符号系列のエラー訂正能力を超えた個数と
なっているとき、第２の符号系列のエラー検出でエラー
無しとされた系列内のエラーサンプルデータにはグレー
フラグを立て、エラー修整を行う際に、グレーフラグが
立っているサンプルデータについては原サンプルデータ
とエラー修整データとを比較し、差が所定値以下のとき
該原サンプルデータを正しいサンプルデータとして用い
ることにより、エラーレートの改善を図るとともに、エ
ラーデータの検出ミス等によりエラーデータが正しいデ
ータとして出力されることを未然に防止するものであ
る。

Ｇ−15. 相加平均処理（第19図〜第25図） 以上のような修整処理が施され、端子95より出力され
た修整済みビデオサンプルデータは、第１図の相加平均
処理回路120に送られる。

この相加平均処理回路120は、例えば画像のフッリカ
や画像の見苦しい上下動を抑圧するために、第１のフィ
ールドの複数のライン信号に基づき第２のフィールドの
ライン信号を形成するものであり、第１のフィールドの
複数のライン信号に可変の係数をそれぞれ乗算して加算
する演算処理を行う加重平均回路を有し、この加重平均
回路で演算（加重平均）されるライン信号が有効映像信
号区間の外にあることを検出して加重平均の係数を変化
させることにより、画面上の上端、下端付近での特性を
改善し、画面全体において画像のフリッカ及び上下動を
抑えるようにしている。

すなわち、ライン信号が有効映像信号区間外となる
時、ライン信号に対する加重平均の係数を変えることに
より、形成された２つのフィールドのライン信号のゲイ
ン特性を、画面上の上端、下端付近においても接近した
ものとすることができ、また該ライン信号のディレイ特
性を改善することができるため、画面全体において画像
のフリッカ及び上下動を抑えることができる。

この相加平均処理回路120の具体例について第19図乃
至第25図を参照しながら説明する。

第19図において、加重平均回路210が上記相加平均処
理回路120の主要部に対応するものであり、この相加平
均処理回路120には、画面の垂直方向（Ｖ方向）に４ラ
インに亘って配列される４つのサンプルデータが供給さ
れる。これは一般的には、入力端子201を介して入力さ
れる入力映像信号を、例えば３個の配列に接続された1H
（１水平期間）遅延回路211、212、213を用いて遅延処
理することで得られるものであるが、第１図とともに説
明した実施例においては、２次元エラー修整のためのラ
イン遅延回路を相加平均処理と共用することにより、ラ
イン遅延回路の個数を節約している。この加重平均回路
210により加重平均された信号が、上記相加平均処理さ
れた出力映像信号として、出力端子202から出力され
る。

ところで、上記加重平均回路210は可変係数乗算回路2
14、215、216、217及び加算回路218で構成されている。
該各可変係数乗算回路214、215、216、217は２組の係数
群Ａ（A1,A2,A3,A4）、Ｂ（B1,B2,B3,B4）を有し、これ
ら係数群が切替選択可能に構成されている。これら係数
群の切替選択は入力フィールドと出力フィールドとの対
応関係に応じて行われ、具体的には入力端子203、204を
それぞれに介して、入力フィールド及び出力フィールド
の各奇偶情報をA/B制御回路219に入力することによって
行われている。すなわち、該A/B制御回路218において、
上記の２つの情報に基づき、入力フィールドと出力フィ
ールドとの対応関係が判断され、この判断された結果で
あるA/B制御信号で各可変乗算器214、215、216、217が
制御されるのである。また、入力端子202には、現在入
力されている入力映像信号のライン信号のフィールドに
於ける位置を表す信号（以下フィールド位置信号と言
う。）が入力され、このフィールド位置信号が制御回路
220に送られ、該制御回路220の出力信号が可変係数乗算
回路214、215、216、217に送られる。

ここで、係数群Ａを用いて加重平均処理により形成さ
れたフィールドをF_A、係数群Ｂを用いて加重平均処理に
より形成されたフィールドをF_Bとする。この場合、上記
各係数群Ａ、Ｂとしては、フィールドF_Aのライン信号の
ゲインG_Aと、フィールドF_Bのライン信号のゲインG_Bと
が、画面上でフリッカ量が実用上問題とならない程度に
等しくなるように設定される必要がある。且つフィール
ドF_Aのライン信号のディレイD_Aと、フィールドF_Bのライ
ン信号のディレイD_Bとの差、すなわち相対的ディレイが
1/2ラインになるべく等しく成るように設定される必要
がある。

次に、加重平均回路210の動作を第20図を用いて説明
する。

この第20図は入力映像信号のライン信号の画面上での
位置関係を示すものであり、縦方向が画面の垂直方向を
表し、ライン番号ｎ＝１乃至Ｌのライン信号が有効映像
信号区間内に存在することを表す。ここで、入力映像信
号のフィールド（原フィールド）の複数ライン信号、例
えば４ライン分のライン信号を用いて加重平均処理を行
う場合について説明する。この場合、上記係数群Ａ、Ｂ
はそれぞれ４組の係数群（A1m,A2m,A3m,A4m及びB1m,B2
m,B3m,B4m（ｍ＝_1,2,3,4））を有するものとする。ここ
で、原フィールドの第ｎライン上の所定の位置（水平走
査の左端からの位置ｔ）に於けるライン信号の値をｖ
（n,t）とする。また、上記フィールドF_Aの第ｎライン
上の所定の位置に於けるライン信号の値をｘ（n,t）、
フィールドF_Bの第ｎライン上の所定の位置に於けるライ
ン信号の値をｙ（n,t）とすると、上記ライン信号の値
ｘ（n,t）、ｙ（n,t）は、 ｘ（n,t）＝A1m・ｖ（ｎ＋1,t）＋A2m・ｖ（n,t） ＋A3m・ｖ（ｎ−1,t）＋A4m・ｖ（ｎ−2,t） ｙ（n,t）＝B1m・ｖ（ｎ＋1,t）＋B2m・ｖ（n,t） ＋B3m・ｖ（ｎ−1,t）＋B4m・ｖ（ｎ−2,t） で表される。但し、 ｎ≦２の時、ｍ＝ｎ ３≦ｎ≦Ｌ−１の時、ｍ＝３ ｎ＝Ｌの時、ｍ＝４ とする。すなわち、加重平均される原フィールドのライ
ン信号のラインの位置によって、上記係数群Ａ、Ｂを変
えるのである。この制御は、第19図中の入力端子202を
介して入力されるフィールド位置信号が制御回路220に
よって判断されて制御される。

ところで、上記可変係数乗算器を通常の乗算器で構成
すると、回路構成が複雑化し、また演算速度にも問題が
あり、高速処理が困難である。また、リード・オンリ・
メモリ（ROM）を用いて回路を構成する方法、すなわち
重み付けした全てのライン信号の値（データ）を予め用
意しておき、このデータを読み出すことにより乗算処理
と同じ結果を得る方法は、高速処理の点では有利である
が、上述のように係数を可変にした場合には、各係数に
対する出力データを記録させる必要があり、メモリ容量
が大きくなり回路規模も大きくなる。そこで、上記係数
の値を適当に調整することによりデータのビットシフト
と加算を組み合わせることで、構成が簡単でかつ高速処
理が可能な回路構成を実現することが好ましい。

このビットシフトと加算との組合せで上記可変係数乗
算器を実現する一回路構成について、第21図を用いて説
明する。この回路の原理は、入力ラインの信号の値（デ
ータ）を下位ビットの方向にシフトすることにより、例
えば１ビットシフトする毎に該ライン信号のデータを1/
2倍し、このシフトされたデータを加算することで重み
付けされたライン信号を得るようにしたものである。な
お、この第21図は、第19図中の可変係数乗算回路214、2
15、216、217の原理を説明するものであり、例えば可変
係数乗算回路214の場合、入力端子231は第19図中の入力
端子201に対応し、入力ライン信号が入力される。入力
端子232は第１図中の入力端子202に対応し、フィールド
位置信号が入力される。入力端子233は第19図中のA/B制
御回路の出力と接続されており、A/B制御信号が入力さ
れる。一方出力端子238は第19図中の加算回路18に接続
されている。

第21図では、説明を簡単にするために上記係数群Ａ、
Ｂの各々について、２つの係数を用いた場合を例示して
おり、これらの係数として具体的には第３表に示す値に
したものである。

第21図中の信号線の近傍に記載された例えば８等の数
字はデータのビット数を表し、D₇乃至D₀は８ビットデー
タの各値を示している。入力端子231を介して入力され
るライン信号の値ｖ（n,t）は、８ビットデータ（D₇〜D
₀）であり、このデータの上位５ビットのデータ（D₇〜D
₃）が加算回路234の下位５ビットのデータとして送られ
る。これはすなわち、入力端子31の８ビット入力データ
を下位ビット方向に３ビットシフトして、上位５ビット
（D₇〜D₃）のみが有効となって2^-3倍としたことに相当
し、加算回路234の入力データの下位５ビットとなる。
また、上記入力８ビットデータの上位４ビット（D₇〜
D₄）及び上位３ビット（D₇〜D₅）がそれぞれマルチプレ
クサ235の下位４ビットのデータ及び下位３ビットのデ
ータとしてマルチプレクサ235に送られる。これらはそ
れぞれ下位側に４ビットシフト（2^-4倍）及び５ビット
シフト（2^-5倍）したことに相当する。

一方、フィールド位置信号とA/B制御信号は、それぞ
れ入力端子232、233を介して、係数制御回路237に入力
される。この係数制御回路237において、上記のマルチ
プレクサ235、236が制御される。具体的には、フィール
ドに於けるライン信号の位置Ｘでの係数Ａの値を用いた
演算をする場合には、マルチプレクサ235に於いて５ビ
ットシフト（2^-5倍）されたデータが選択され、加算器2
34で３ビットシフト（2^-3倍）されたデータと加算され
ることで、結果的に（2^-3＋2^-5）倍され、マルチプレク
サ236に於いてこの加算されたデータが選択される。同
様にフィールドに於けるライン信号の位置Ｘでの係数Ｂ
の値を用いた演算をする場合には、マルチプレクサ235
に於いて４ビットシフト（2^-4倍）されたデータが選択
され、加算器234で３ビットシフト（2^-3倍）されたデー
タと加算されることで結果的に（2^-3＋2^-4）倍され、マ
ルチプレクサ236に於いて、この加算されたデータが選
択される。さらに、フィールドに於けるライン信号の位
置Ｙでの係数Ａの値を用いた演算をする場合には、マル
チプレクサ236でもう一方のデータである０の値が選択
される。フィールドに於けるライン信号の位置Ｙでの係
数Ｂの値を用いた演算をする場合には、マルチプレクサ
235に於いて５ビットシフト（2^-5倍）されたデータが選
択され、加算器234で３ビットシフト（2^-3倍）されたデ
ータと加算されることで結果的に（2^-3＋2^-5）倍され、
マルチプレクサ236に於いてこの加算されたデータが選
択される。

上記のように、入力されるライン信号のデータを下位
ビットの方向にシフトし、このシフトされたデータを加
算することで重み付けされたライン信号を得ることによ
り、通常の四則演算回路と比較して、回路規模をより小
さくすることができる。第４表及び第５表に示す値は、
上記ビットシフトと加算との組合せで回路を構成出来る
ように考慮して具体的な値を設定したものである。

次に、上記の第４表及び第５表に示す係数群の値を用
いて、形成されるライン信号の具体的なゲイン及びディ
レイ特性を説明する。

まず、形成されるフィールドF_A、F_Bのライン信号の位
置が第３ライン乃至第Ｌ−１ラインの場合（３≦ｎ≦Ｌ
−１の場合）について考察する。第22図は、上記係数群
A1m、B1mの値を、表１及び第４表のｍ＝３の値に設定し
た場合のゲイン及びディレイ特性である。この場合、第
22図に示す様にゲインG_AとゲインG_Bが非常に近い値とな
り、フリッカが十分抑圧されたものとなる。またディレ
イD_AとディレイD_Bの相対的ディレイもほぼ1/2ラインと
なり、画像の上下動も十分抑えられたものとなる。

次に、上述の加重平均処理を施されたフィールドF_A及
びフィールドF_Bの上端、下端付近の考察を行う。

例えば、加重平均の係数群A1m、B1mの値を上述の場合
と同じ係数群の値（第４表及び第５表のｍ＝３の値）を
用いた場合、すなわち係数群の値を従来の技術である固
定とした場合、フィールドF_A及びフィールドF_Bの第２番
目のライン上の位置ｔに於けるライン信号の値は、 ｘ（2,t）＝A1₃・ｖ（3,t）＋A2₃・ｖ（2,t） ＋A3₃・ｖ（1,t）＋A4₃・ｖ（0,t） ｙ（2,t）＝B1₃・ｖ（3,t）＋B2₃・ｖ（2,t） ＋B3₃・ｖ（1,t）＋B4₃・ｖ（0,t） で表される。第23図は、この場合のゲイン及びディレイ
特性を表す。この第23図に示す様にゲインG_AとゲインG_B
が大きき異なり、フリッカが発生することになる。これ
は、有効映像信号区間外のライン信号の値ｖ（0,t）を
用いた結果である。なおこの場合、有効映像信号区間内
の信号の係数を変えないで有効映像信号区間外の信号の
係数A4₃、B4₃を単純に零とし、有効映像信号区間外のラ
イン信号の値ｖ（0,t）を用いない方法も考えられる
が、この方法を用いても良好は結果は得られない。

そこで、上記係数群A1m、B1mの値を変え（第４表及び
第５表のｍ＝２の値を用いた場合）、フィールドF_A及び
フィールドF_Bの第２番目のライン上の位置ｔに於けるラ
イン信号の値は、 ｘ（2,t）＝A1₂・ｖ（3,t）＋A2₂・ｖ（2,t） ＋A3₂・ｖ（1,t）＋A4₂・ｖ（0,t） ｙ（2,t）＝B1₂・ｖ（3,t）＋B2₂・ｖ（2,t） ＋B3₂・ｖ（1,t）＋B4₂・ｖ（0,t） で表される。第24図は、この場合のゲイン及びディレイ
特性を表す。第23図と第24図とを比較すると、明らかに
第24図に示すゲイン特性の方が、ゲインG_AとゲインG_Bと
がより一層接近していることがわかる。次にこの場合の
説明を第20図を用いて行う。なお、黒丸は加重平均され
るライン信号を示し、白丸は加重平均されないライン信
号を示す。第20図の一点破線で囲まれた部分に示すよう
に、有効映像信号区間内に存在する第１番目乃至第３番
目のライン上の位置ｔの３個のライン信号の値ｖ（1,
t）、ｖ（2,t）、（3,t）を用い、第０番目のライン上
の位置ｔのライン信号の値ｖ（1,t）を用いないのであ
る。換言すると、第０番目のライン信号（有効映像信号
区間外のライン信号）の係数A4₃、B4₃を零とし、残りの
係数は、当該係数のみで上記条件を満足するように設定
するのである。

また、同様にして、形成されるフィールドの第１番目
のライン信号を得る時は、係数群の値として第４表及び
第５表のｍ＝１の値を用い、最後のラインである第Ｌ番
目のライン信号を得る時は、係数群の値として第４表及
び第５表のｍ＝４の値を用いるのである。

このように、上記加重平均の係数群の値を、ライン信
号のフィールドに於ける位置に対応して変化させ、各係
数群において形成される２つのフィールドのライン信号
のゲイン特性を接近させると共に、２つのフィールドの
ライン信号の相対的ディレイをほぼ1/2ラインとなるよ
うに各係数群の値を設定することによって、画面の上
端、下端付近においても画像のフリッカ及び上下動を抑
圧することができ、画面全体としても良好な画像を得る
ことができる。

次に、上述したリード・オンリ・メモリを用いて、可
変係数乗算回路214を実現する場合を第25図を用いて説
明する。この図において、入力端子21は第19図中の入力
端子1201に対応し、入力ライン信号が入力される。入力
端子222は第19図中の入力端子202に対応し、フィールド
位置信号が入力される。入力端子223は第19図中のA/B制
御回路219の出力と接続されており、A/B制御信号が入力
される。一方リード・オンリ・メモリ220の出力端子224
は第１図中の加算回路218に接続されている。なお、リ
ード・オンリ・メモリ220には予め重み付けされたライ
ン信号の値が記録されている。すなわち、上記の３種類
の信号をアドレス信号として用いて、リード・オンリ・
メモリ220に記録されているデータを読み出すことによ
り、重み付けされたライン信号が得られるのである。

従って、上述したような本発明の実施例によれば、加
重平均処理で形成された２つのフィールドのライン信号
を、例えばモニタ受像器の奇偶フィールドのライン信号
として用いることにより、画像の上端、下端付近で発生
するフリッカ及び画像の上下動を抑圧でき、画面全体に
おいて画像のフリッカ及び上下動を抑えることができ
る。

この場合、例えば３ラインあるいは５ライン以上のラ
イン信号の加重平均処理を行わせるようにしてもよい。

なお、本発明は、上記実施例のみに限定されるもので
はなく、本発明の要旨を逸脱しない範囲において、種々
の変更が可能であることは勿論である。

H.発明の効果 本発明に係るビデオ信号処理回路によれば、入力され
たビデオ信号サンプルデータについて、誤りサンプルデ
ータの周辺及び／又は時間方向のサンプルデータのエラ
ーフラグの状態に応じて、複数の誤り修整アルゴリズム
の一つを選択するものであり、少なくとも、同じライン
上のサンプルデータを用いて修整処理する一次元誤り修
整手段と、誤りサンプルデータの周辺及び／又は時間方
向のサンプルデータを用いて修整処理する二次元誤り修
整手段と、複数のサンプルデータの加重平均をとること
により修整処理する加重平均手段とを有することによ
り、広範囲のエラーレートに対して誤り修整が可能とな
るのみならず、また、エラーフラグに応じて加重平均に
用いるサンプルデータの個数を制御することにより、不
適切なサンプルの使用が防止され、有効な補間処理の内
で最も高精度の補間が行えることも含めて、エラーパタ
ーンに応じた最適の誤り修整を行わせることができる。

さらに、エラーパターンに応じて、周辺サンプルデー
タを用いた補間と、周辺サンプルデータを用いた置換
と、時間方向のサンプルデータを用いた置換とのいずれ
か１つを選択するようにすることにより、広範囲のエラ
ーレートに亘って適切な誤り修整が行える。

さらに、時間方向の対応サンプルデータ間の相関性に
応じて置換処理を制御することにより、広いエラーレー
ト範囲に亘って、より高精度の誤り修整が可能となる。

さらに、既に誤り修整されたサンプルデータを再帰的
に用いて誤り修整することにより、エラーレートが非常
に悪い場合でも有効な誤り修整が行え、このとき、再帰
的使用回数の上限値を切換可能に構成することにより、
画像の運動やエラーレート等に応じた最適の誤り修整が
行える。

またさらに、誤り修整前の誤り訂正の際に、いわゆる
積符号を用いた２次元的な誤り訂正（例えば内符号と外
符号による誤り訂正）が行われる場合において、一方の
符号系列（例えば内符号ブロック）で誤りとされても他
方の符号系列（例えば外符号ブロック）のエラー検出に
よりエラー無し（正しい）とされたサンプルデータに対
しては、グレーフラグを立て、誤り修整されたデータと
元のデータとを比較して所定の閾値範囲内にあれば、元
のデータ（原サンプルデータ）を正しいデータとして出
力することにより、エラー検出ミスを有効に防止しなが
ら、エラーレート改善を図ることができる。

さらにまた、誤り修整後に、一のフィールド信号から
他のフィールド信号を形成する加重平均処理を施す場合
に、該加重平均手段に供給する複数ラインのサンプルデ
ータの内、少なくとも１ライン分のサンプルデータを誤
り修整手段のライン遅延素子から得るようにすることに
より、誤り修整回路と加重平均回路とでライン遅延素子
の一部を共用化でき、全体的なライン遅延素子の個数を
低減できる。このとき、加重平均処理を施す前の誤り修
整回路部において、先に１次元誤り修整を施した後に２
次元誤り修整を施すようにし、１次元誤り修整出力と２
次元誤り修整出力とを加重平均処理回路に送るようにす
ることで、加重平均処理されるデータを、少なくとも１
次元修整されたデータとすることができる。

また、この加重平均手段の係数を、ライン信号が有効
映像信号区間の外となるとき変化させることにより、画
面の上下端部での悪影響を有効に防止できる。

【図面の簡単な説明】

第１図は本発明の一実施例となるビデオ信号処理回路及
びその周辺回路の概略構成を示すブロック図、第２図は
１次元誤り修整回路の構成例を示すブロック図、第３図
は１次元誤り修整回路の動作原理を説明するためのサン
プルデータのエラー状態を示す図、第４図Ａ、Ｂは１次
元誤り修整に用いる可変長補間回路の具体例を示すブロ
ック回路図、第５図は２次元誤り修整のときに使用され
るサンプルデータの配置を示す図、第６図は２次元誤り
修整のときに使用されるエラーフラグの配置を示す図、
第７図は２次元誤り修整のランキング制御回路のブロッ
ク回路図、第８図Ａ、Ｂ、Ｃはランキング制御回路のよ
り具体的な構成を示すブロック回路図、第９図は２次元
誤り修整回路本体及びグレーフラグ処理回路を示すブロ
ック回路図、第10図はテンポラル置換のための構成例を
示すブロック回路図、第11図は高精度及び低精度テンポ
ラル補間回路の具体例を示すブロック回路図、第12図は
低精度テンポラル置換決定論理回路の具体例を示すブロ
ック回路図、第13図及び第14図は繰り返し置換の世代数
を説明するための図、第15及び第16図はは繰り返し置換
処理の範囲を示す図、第17図は繰り返し置換決定回路の
ブロック回路図、第18図は加重平均処理のための回路及
びその周辺回路を示すブロック回路図、第19図はグレー
フラグ処理回路のブロック回路図、第20図は画面の上
端、下端付近の加重平均処理を説明するための図、第21
図はビットシフトと加算との組合せで可変係数乗算回路
を構成する場合の原理を説明するためのブロック図、第
22図は両面の上端、下端付近以外の形成されたフィール
ドのライン信号のゲイン及びディレイ特性を示すグラ
フ、第23図は加重平均処理の係数の値を固定にした場合
の画面の上端付近の形成されたフィールドのライン信号
のゲイン及びディレイ特性を示すグラフ、第24図は上記
第23図の場合に加重平均処理の係数の値を変化させた場
合の形成されたフィールドのライン信号のゲイン及びデ
ィレイ特性を示す図、第25図はリード・オンリ・メモリ
を用いた場合の可変係数乗算回路の構成を示すブロック
図である。 105Y、105C……誤り修整部 111……１次元修整処理回路 112……１次元修整処理回路 117……ランキング制御回路 118……グレーフラグ処理回路 120……加重平均処理回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 20/18 H04N 5/91 - 5/956

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】入力されたビデオ信号サンプルデータに対
   して誤り訂正処理を行い、訂正されなかったデータに対
   して他のサンプルデータを用いて誤り修整処理を行うビ
   デオ信号処理回路において、 誤り訂正処理されたサンプルデータを出力すると共に、
   該出力サンプルデータの誤り状態を示すエラーフラグを
   出力する誤り訂正手段と、 上記誤り訂正処理されたサンプルデータが供給され、上
   記エラーフラグにより誤りとされるサンプルデータにつ
   いて、該誤りサンプルデータの周辺及び／又は時間方向
   のサンプルデータを用いて誤り修整処理を施す誤り修整
   手段と を有して成り、 上記誤り修整手段は、複数の誤り修整アルゴリズムを有
   し、上記周辺及び／又は時間方向のサンプルデータのエ
   ラーフラグの状態に応じて上記複数の誤り修整アルゴリ
   ズムの一つを選択し、該選択された修整アルゴリズムに
   より誤り修整処理を施すものであり、 該誤り修整手段は、 上記誤りサンプルデータと同一ライン上のサンプルデー
   タを用いて一次元的に誤り修整処理を施す一次元誤り修
   整手段と、 この一次元誤り修整手段からの出力データが上記エラー
   フラグと共に供給され、上記エラーフラグにより誤りと
   されるサンプルデータについて、該誤りサンプルデータ
   の周辺及び／又は時間方向のサンプルデータを用いて誤
   り修整処理を施す二次元誤り修整手段と、 上記誤りサンプルデータを修整するために複数のサンプ
   ルデータの加重平均をとる加重平均手段と、 これらの複数のサンプルデータのエラーフラグに応じて
   上記加重平均に用いるサンプルデータの個数を制御する
   制御手段と を有することを特徴とするビデオ信号処理回路。
2. 【請求項２】上記二次元誤り修整手段は、上記周辺及び
   ／又は時間方向のサンプルデータを用いて上記修整アル
   ゴリズムを決定する手段と、この決定手段からの出力に
   応じて決定された修整アルゴリズムに従って誤り修整さ
   れたサンプリングデータを生成する手段とを有すること
   を特徴とする請求項（１）記載のビデオ信号処理回路。
3. 【請求項３】上記修整サンプリングデータ生成手段は、
   上記周辺のサンプルデータを用いて、互いに異なる複数
   の方向について上記誤りサンプルデータを補間する複数
   の補間手段と、これらの複数の補間手段からの出力を上
   記修整アルゴリズム決定手段からの制御信号に応じて切
   換制御する切換選択手段とを有することを特徴とする請
   求項（２）記載のビデオ信号処理回路。
4. 【請求項４】上記修整アルゴリズム決定手段は、上記周
   辺のサンプルデータを用いて互いに異なる複数の誤り修
   整方向についての誤り修整誤差を求め、これらの複数方
   向の誤り修整誤差の比較結果に応じて修整アルゴリズム
   を決定することを特徴とする請求項（２）記載のビデオ
   信号処理回路。
5. 【請求項５】上記誤り修整手段は、 少なくとも上記誤りサンプルデータの周辺及び／又は時
   間方向のサンプルデータのエラーフラグと、エラー修整
   方向の優先順位を示すランキングフラグと、各エラー修
   整方向毎の計算可能性を示す演算可能信号とに基づいて
   エラーパターンを決定するエラーパターン決定手段と、 上記周辺のサンプルデータを用いて上記誤りサンプルデ
   ータを補間する補間手段と、 上記周辺のサンプルデータを用いて上記誤りサンプルデ
   ータを置換する第１の置換手段と、 上記時間方向のサンプルデータを用いて上記誤りサンプ
   ルデータを置換する第２の置換手段と、 上記エラーパターン決定手段からのエラーパターンに応
   じて上記補間手段、第１の置換手段、あるいは第２の置
   換手段の１つを選択制御する制御手段と を備えて成ることを特徴とする請求項（１）記載のビデ
   オ信号処理回路。
6. 【請求項６】上記誤り修整手段は、 上記周辺及び／又は時間方向のサンプルデータに基づく
   処理を行って上記誤りサンプルデータの修整を行う修整
   処理手段と、 この修整処理のために先に修整された既修整サンプルデ
   ータを用いる際の修整の繰り返し回数をカウントするカ
   ウント手段とを有して成り、 上記カウント手段からのカウント値が所定の上限値を超
   えるか否かに応じて上記修整処理手段での処理を異なら
   せると共に、上記カウント値を可変とすることを特徴と
   する請求項（５）記載のビデオ信号処理回路。
7. 【請求項７】上記誤り修整手段は、 入力されたサンプルデータを１フィールド／フレーム区
   間遅延させる遅延手段と、 上記入力サンプルデータと上記遅延手段からの出力信号
   とを取り出し、上記誤りサンプルデータの周辺のそれぞ
   れ対応するサンプルデータを比較して相関性を判定する
   判定手段と、 この判定手段からの判定出力に応じて上記遅延手段から
   の出力を修整サンプルデータとして取り出すか否かを制
   御する手段と を有することを特徴とする請求項（１）記載のビデオ信
   号処理回路。
8. 【請求項８】上記誤り訂正手段は、入力されたビデオ信
   号のサンプルデータに対して第１及び第２の少なくとも
   ２系列の誤り訂正符号を用いた積符号による誤り訂正を
   行い、上記積符号の第１の符号系列による誤り訂正の際
   に訂正されなかった誤りサンプルデータが上記第２の符
   号系列による誤り訂正の際の訂正能力を超えた個数とな
   っているとき、上記第２の符号系列を用いた誤り検出で
   誤り無しとされた系列内の誤りサンプルデータに対して
   グレーフラグを立て、 上記誤り修整手段は、上記グレーフラグが立っているサ
   ンプルデータについては原サンプルデータと誤り修整デ
   ータとを比較し、差が一定の閾値以下のとき、該原サン
   プルデータを正しいサンプルデータとして用いることを
   特徴とする請求項（１）記載のビデオ信号処理回路。