DE69325879T2 - Verfahren und Schaltungsanordnung zur Berechnung des Kehrwerts der Amplitude eines Vektors - Google Patents
Verfahren und Schaltungsanordnung zur Berechnung des Kehrwerts der Amplitude eines VektorsInfo
- Publication number
- DE69325879T2 DE69325879T2 DE69325879T DE69325879T DE69325879T2 DE 69325879 T2 DE69325879 T2 DE 69325879T2 DE 69325879 T DE69325879 T DE 69325879T DE 69325879 T DE69325879 T DE 69325879T DE 69325879 T2 DE69325879 T2 DE 69325879T2
- Authority
- DE
- Germany
- Prior art keywords
- value
- tap
- circuit
- signal
- reciprocal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
- G06F7/5525—Roots or inverse roots of single operands
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/4806—Computations with complex numbers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/552—Indexing scheme relating to groups G06F7/552 - G06F7/5525
- G06F2207/5521—Inverse root of a number or a function, e.g. the reciprocal of a Pythagorean sum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/552—Indexing scheme relating to groups G06F7/552 - G06F7/5525
- G06F2207/5525—Pythagorean sum, i.e. the square root of a sum of squares
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
- Die vorliegende Erfindung betrifft ein Kehrwert-Berechnungsverfahren und eine Schaltung, die in einer Amplitudennormierschaltung eines Modems oder ähnlichem, z. B. zum Berechnen eines Kehrwertes einer Amplitude eines Eingangsvektorsignals, verwendet werden kann.
- In den letzten Jahren wurde eine Miniaturisierung und Preisreduzierung von Modems in Betracht gezogen, nachdem eine Datenkommunikation über Telefonleitungen populärer geworden ist. Es ist daher eine Vereinfachung der Modemschaltungsanordnung erforderlich.
- Fig. 1 zeigt eine an früherer Stelle vorgeschlagene Schaltung zum Ableiten eines Kehrwertes, wie sie in einem Modem verwendet wird. Sie umfaßt:
- eine einen Überlauf verhindernde Schaltung 200,
- eine Potenzoperations-(Berechnungs-)Schaltung 202
- eine Multiplizierschaltung 204,
- eine einen Abgriffswert erzeugende Schaltung 206,
- eine Differenzschaltung 208,
- eine Begrenzerschaltung 214,
- eine die Schleifenverstärkung einstellende Schaltung 210, und
- eine Erneuerungsschaltung 212.
- Die Betriebsweise dieser eine Kehrwertzahl erzeugenden arithmetischen Operationsschaltung wird nunmehr beschrieben. Um erstens einen Signalüberlauf durch eine arithmetische Operation zu verhindern, indem eine Konstante (A) mit einem Eingangsvektorsignal (X + jY) multipliziert wird, wird ein Eingangssignal (X + jY)·A, dessen Pegel reduziert worden ist, in der einen Überlauf verhindernden Schaltung 200 erhalten. Nachfolgend wird das Quadrat einer realen Komponente und einer imaginären Komponente abgeleitet, und zwar durch jede der Multiplizierschaltungen 228 und 230 in der Potenzoperationsschaltung 202, wobei deren Quadrate mit Hilfe einer Addierstufe 232 addiert werden, wodurch ein Potenzwert (X² + Y²)·A² erhalten wird.
- Andererseits wurde ein vorbestimmter Anfangswert als ein Abgriffswert (K) in der Abgriffswert-Erzeugungsschaltung 206 eingestellt. Das Ergebnis, welches durch Erneuern des Abgriffswertes (K) erhalten wird, zeigt eine Umkehrzahl eines Amplitudenwertes eines Eingangsvektorsignals an, welches letztendlich erhalten wird. Ein Ausgangssignal von der Potenzoperationsschaltung 202 wird mit dem Abgriffswert (K) multipliziert, der über die Begrenzerschaltung 214 erhalten wurde, und zwar mit Hilfe der Multiplizierschaltung 204, und der resultierende Wert wird der Differenzschaltung 208 zugeführt. Eine vorbestimmte Bezugsgröße (Ref) wird in der Differenzschaltung 208 voreingestellt. Ein Fehlersignal (ΔK) wird durch die Addierstufe 238 in der folgenden Weise erhalten:
- ΔK = Ref - K·(X² + Y²)·A²
- Das Fehlersignal (ΔK), welches durch die Differenzschaltung 208 erhalten wird, wird mit einer Konstanten (B) multipliziert, um eine Schleifenverstärkung auf 1,0 oder weniger mit Hilfe der Schleifenverstärkungseinstellschaltung 210 einzustellen. Danach wird der resultierende Wert zu der Erneuerungsschaltung 212 zugeführt und wird zu dem Abgriffswert (K) addiert, wodurch eine Erneuerung in der folgenden Weise erfolgt:
- K = K + ΔK
- Um an diesem Punkt den Wert (ΔK), der durch die Differenzschaltung 208 erhalten wird, auf 0 einzustellen, wird ein Schleifenprozeß durchgeführt, in welchem Prozesse durch die Multiplizierschaltung 204, Differenzschaltung 208, Schleifenverstärkungseinstellschaltung 210 und die Erneuerungsschaltung 212 mehrere Male wiederholt werden. Der Abgriffswert (K), der dann erhalten wird, wenn das Fehlersignal auf einen im voraus angenommenen Wert konvergiert, wird als ein Umkehr-Zahlenwert der Amplitude des Eingangsvektorsignals (X + jY) erzeugt.
- Auf der anderen Seite sollte der reziproke Zahlenwert der Amplitude des Eingangsvektorsignals (X + jY), der durch die Reziprokzahl-Arithmetik-Operationsschaltung erhalten wird, inhärent gleich sein mit 1/ (X² + Y²). Da jedoch in der Reziprokzahl-Arithmetik-Operationsschaltung, die in Fig. 1 gezeigt ist, der Abgriffwert (K) des Reziprokzahlwertes, der erhalten werden muß, lediglich einmal multipliziert wird, ist der Reziprokzahlwert gleich mit 1/(X² + Y²). Wenn daher der Anwender versucht, den richtigen Reziprokzahlwert zu erhalten, nehmen die Verarbeitungszeit und die Zahl der arithmetischen Operationen, die erforderlich sind, zu.
- Ein Graph 200 in Fig. 4 zeigt die Zahl der Wiederholungen der Schleife, die erforderlich sind, bis der Fehler auf einen vorbestimmten Wert reduziert ist. Wenn ein zulässiger Fehler des erhaltenen Reziprokzahlwertes auf beispielsweise 0,01 dB oder weniger eingestellt wird, muß der Schleifenprozeß, der durch die Multiplizierschaltung 204, die Differenzschaltung 208, die Schleifenverstärkungseinstellschaltung 210 und die Erneuerungsschaltung 212 auszuführen ist, 24-mal wiederholt werden. Dies bedeutet, daß sowohl die Konvergenzzeit als auch die Zahl der Operationen zu groß sind.
- Die oben beschriebene Schaltung von Fig. 1 entspricht dem Oberbegriff von jedem der anhängenden unabhängigen Ansprüche.
- In Elektronik, Vol. 34, Nr. 22, Oktober 1985, München, Deutschland, ist ein Artikel "Fractional-Arithmetik" von R. Wollenberg et al. enthalten, der ein Fraktionalzahlformat für die Verwendung bei 16-Bit-Mikroprozessoren erläutert und der eine Illustration enthält, auf welche Weise dieses Format dazu verwendet werden kann, um eine Vektorgröße aus drei Komponenten zu berechnen.
- Gemäß einem ersten Aspekt der Erfindung wird ein Verfahren zum Berechnen eines Reziprokzahlwertes einer Amplitude eines Eingangsvektorsignals geschaffen, welches umfaßt: einen einen Überlauf verhindernden Schritt der Multiplizierung mit einer Konstanten (A), um einen Pegel des Eingangsvektorsignals (X - jY) in der erforderlichen Weise zu reduzieren, um einen Überlauf des Signals durch eine arithmetische Operation zu verhindern; einen Potenzberechnungsschritt zum Berechnen des Quadrates einer realen Komponente und zum Berechnen des Quadrates einer imaginären Komponente eines Eingangsvektorsignals, dessen Pegel bei dem Überlaufverhinderungsschritt reduziert worden ist, und zum Addieren derselben, wodurch ein Potenzwert (X² + Y²) erhalten wird; einen Abgriffswert-Erzeugungsschritt zum Erzeugen eines Abgriffswertes (K) als den Reziprokzahlwert, der abzuleiten ist; einen Multiplizierschritt gemäß einer Multiplizierung des Abgriffswertes (K) von dem Abgriffswert-Erzeugungsschritt mit einem Ausgangssignal in dem Po tenzberechnungsschritt; einen Differenzschritt gemäß einem Subtrahieren des Multiplikationssignals, welches bei dem Multiplizierschritt erhalten wurde, von einer vorbestimmten Bezugsgröße (Ref), wodurch ein Fehlersignal (ΔK) erhalten wird; einen Erneuerungsschritt gemäß einem Addieren des Fehlersignals zu dem Abgriffswert (K), der in dem Abgriffswert-Erzeugungsschritt erzeugt wurde, wodurch das Fehlersignal (ΔK) erneuert wird, welches bei dem Differenzschritt erhalten wurde, so daß dieses zu 0 wird; und einen Schleifenverarbeitungsschritt gemäß einem Wiederholen einer Schleife, die aus dem Multiplizierschritt, dem Differenzschritt und dem Erneuerungsschritt besteht, und um den Abgriffswert (K) zu erzeugen, der bei dem Abgriffswert-Erzeugungsschritt erhalten wurde, und zwar als der Reziprokzahlwert in dem Fall, bei dem das Fehlersignal (ΔK), welches in dem Differenzschritt erhalten wurde, gleich ist mit oder kleiner ist als ein vorbestimmter Wert; dadurch gekennzeichnet, daß bei dem Multiplizierschritt das Ausgangssignal bei dem Potenzberechnungsschritt mit dem Abgriffswert (K) aus dem Abgriffswert-Erzeugungsschritt zweimal multipliziert wird.
- Gemäß einem zweiten Aspekt der Erfindung wird eine Reziprokzahl-Berechnungsschaltung zum Berechnen des Reziprokzahlwertes einer Amplitude eines Eingangsvektorsignals geschaffen, welche aufweist: eine einen Überlauf verhindernde Einrichtung zum Multiplizieren eines Eingangsvektorsignals (X - jY) mit einer Konstanten (A), um den Pegel des Eingangsvektorsignals in der erforderlichen Weise zu reduzieren, um einen Überlauf des Signals durch eine arithmetische Operation zu verhindern; eine Potenzberechnungseinrichtung zum Berechnen des Quadrates einer realen Komponente und zum Berechnen des Quadrates einer imaginären Komponente des im Pegel reduzierten Eingangsvektorsignals, wel ches von der Überlaufverhinderungseinrichtung ausgegeben wird, und zum Addieren derselben, wodurch ein Potenzwert (X² + Y²) erhalten wird; eine Abgriffseinrichtung Einstellen eines Abgriffswertes (K) als ein Reziprokzahlwert, der abzuleiten ist; eine Multipliziereinrichtung zum Multiplizieren eines Wertes basierend auf dem Abgriffswert (K) der Abgriffseinrichtung mit einem Ausgangssignal der Potenzberechnungseinrichtung; eine Differenzberechnungseinrichtung zum Subtrahieren eines Ausgangssignals der Multipliziereinrichtung von einer vorbestimmten Bezugsgröße (Ref), wodurch ein Fehlersignal (ΔK) erhalten wird; eine Erneuerungseinrichtung zum Addieren des Fehlersignals (ΔK) zu dem Abgriffswert (K) von der Abgriffseinrichtung und zum Erneuern des Fehlersignals (ΔK) von der Differenzberechnungseinrichtung, so daß diese zu 0 wird; und eine Schleifenverarbeitungseinrichtung zum Wiederholen einer Schleife, die aus der sequentiellen Operation der Multipliziereinrichtung, der Differenzberechnungseinrichtung und der Erneuerungseinrichtung besteht, und um den Abgriffswert (K), der in der Abgriffswert-Erzeugungseinrichtung erhalten wurde, als einen Reziprokzahlwert für den Fall auszugeben, bei dem das Fehlersignal (ΔK), welches in der Differenzberechnungseinrichtung erhalten wurde, gleich ist mit oder kleiner ist als ein vorherbestimmter Wert; dadurch gekennzeichnet, daß die Multipliziereinrichtung ein Ausgangssignal der Potenzberechnungseinrichtung mit dem Abgriffswert (K) der Abgriffseinrichtung zweimal multipliziert.
- Somit kann die vorliegende Erfindung ein Reziprokwert- Berechnungsverfahren schaffen und auch eine Schaltung zur Realisierung eines solchen Verfahrens, bei dem der Kehrwert der Amplitude eines Eingangsvektorsignals durch eine kleine Zahl von Operationen in einer kurzen Zeit abgeleitet werden kann.
- Eine Ausführungsform der Erfindung berechnet den Reziprokzahlwert einer Amplitude eines Eingangsvektorsignals (X + jY), welches eine reale Komponente (X) und eine imaginäre Komponente (Y) besitzt, in der folgenden Weise. Zuerst ist es zu bevorzugen, um einen Signalüberlauf in nachfolgenden arithmetischen Operationen zu verhindern, daß eine einen Pegel reduzierende Konstante (A) mit dem Eingangsvektorsignal (X + jY) multipliziert wird. Als diese Konstante (A) kann ein Wert von 1/ 2 beispielsweise verwendet werden. Nachfolgend werden, das Quadrat der realen Komponente und das Quadrat der imaginären Komponente des pegelreduzierten Eingangsvektorsignals abgeleitet und werden addiert, wodurch dann ein Potenzwert (Potenzsignal) (X² + Y²) erhalten wird.
- Als eine laufende oder momentane Schätzgröße des reziproken Wertes oder Umkehrwertes, der abzuleiten ist, wird ein Abgriffswert (K) (tap value) verwendet. Zu Beginn wird der Abgriffswert (K) auf einen vorbestimmten Wert eingestellt, beispielsweise auf 0,7559. Der Potenzwert (X² + Y²), der durch die Potenzarithmetikoperation erhalten wurde, wird mit dem Quadrat des Abgriffswertes (K) beispielsweise dadurch multipliziert, indem dieser zweimal mit dem Abgriffswert K multipliziert wird. Nachfolgend wird ein Multiplikationssignal K²(X² + Y²) von einem vorbestimmten Bezugswert (Ref) subtrahiert, wodurch das Fehlersignal (ΔK) erhalten wird. Als Bezugswert (Ref) wird beispielsweise 1/2 verwendet. Um die Schleifenverstärkung einzustellen, wird der Abgriffswert (K) mit dem Fehlersignal (ΔK) multipliziert. Das Fehlersignal, in welchem die Schleifenverstärkung eingestellt worden ist, wird zu dem Abgriffswert (K), der bei dem Abgriffsschritt erzeugt wurde, addiert, wodurch der Abgriffswert erneuert wird und das Fehlersignal reduziert wird.
- Wenn festgestellt wird, daß das Fehlersignal (ΔK) gleich ist mit oder kleiner ist als der vorbestimmte Wert, wird, nach Wiederholung der arithmetischen Operationen in einer Schleife, wie die Multiplikation von (K²), Berechnung der Differenz (ΔK), Einstellung der Schleifenverstärkung und Erneuerung des Abgriffswertes (K), was oben erwähnt wurde, der Abgriffswert (K) zu diesem Zeitpunkt als der gewünschte Reziprokzahlwert erhalten.
- Es ist auch möglich, die Schleifenverstärkung dadurch einzustellen, indem das Quadrat (K²) des Abgriffswertes (K) mit dem Fehlersignal (ΔK) multipliziert wird.
- Als ein Ergebnis kann der Kehrwert des Eingangsvektorsignals mit hoher Präzision mit einer kleinen Zahl von Operationen und in einer kurzen Zeit erhalten werden. Da ferner die Schaltung selbst vereinfacht werden kann, Läßt sich ein miniaturisiertes und kostengünstiges Gerät ebenso realisieren.
- Es wird nun anhand eines Beispiels auf die beigefügten Zeichnungen Bezug genommen, in denen:
- Fig. 1 ein Blockschaltbild einer früher vorgeschlagenen Schaltung ist;
- Fig. 2 ein Blockdiagramm ist, welches eine grundlegende Ausführungsform der Erfindung zeigt;
- Fig. 3 ein Schaltungsblockdiagramm ist, welches eine spezifische Ausführungsform der Erfindung zeigt, die durch einen digitalen Signalprozessor realisiert ist;
- Fig. 4 ein erläuterndes Diagramm ist, welches die Zahl der Schleifenprozesse veranschaulicht, die erforderlich sind, um den Fehler auf einen spezifischen Fehler zu konvergieren, indem die Schaltung gemäß der Erfindung mit der früher vorgeschlagenen Schaltung verglichen wird;
- Fig. 5 ein Schaltungsblockschaltbild ist, welches eine Ausführungsform der Erfindung veranschaulicht;
- Fig. 6 ein Blockschaltbild ist, welches ein Modem zeigt, in welchem eine arithmetische Reziprokzahl-Operationsschaltung der Erfindung verwendet wird.
- Fig. 2 zeigt eine grundlegende Ausführungsform der Erfindung. Eine arithmetische Reziprokzahl-Operationsschaltung der Erfindung leitet arithmetisch einen Reziprokzahlwert ab:
- 1/ (X² + Y²),
- und zwar von der Amplitude eines Eingangsvektorsignals (X + jY). Die Schaltung umfaßt folgendes: eine einen Überlauf verhindernde Schaltung 10; eine Potenzoperationsschaltung 12; eine Multiplizierschaltung 14; eine einen Abgriffswert erzeugende Schaltung 16; eine Differenzschaltung 18; eine die Schleifenverstärkung einstellende Schaltung 20; und eine Erneuerungsschaltung 22. Es werden die gesamte arithmetische Operationsprozedur einer arithmetischen Operationssteuerschaltung 50 und die Einstellung eines Anfangswertes ausgeführt.
- Die einen Überlauf verhindernde Schaltung 10 führt eine Multiplikation mit einer Konstanten (A) durch, um den Pegel des Eingangsvektorsignals (X + jY) zu reduzieren, und zwar zu dem Zweck, einen Überlauf des Signals aufgrund der arithmetischen Operation zu verhindern. Als Wert der Konstanten (A) wird 1/ 2 verwendet. Die arithmetische Potenzoperationsschaltung 12 berechnet das Quadrat der realen Komponente und berechnet das Quadrat einer imaginären Komponente eines Ausgangssignals der einen Überlauf verhindernden Schaltung 10 und addiert diese, wodurch eine Potenz (X² + Y²) erhalten wird. Die den Abgriffswert erzeugende Schaltung 16 stellt den Abgriffswert (K) als einen Rezi prokzahlwert ein, und es wird ein Anfangswert des Abgriffswertes auf 0,7559 eingestellt. Die Multiplizierschaltung 14 multipliziert den Abgriffswert (K) von der Abgriffswert-Erzeugungsschaltung 16 mit einem Ausgangssignal von der arithmetischen Potenz-Operationsschaltung 12 zweimal, wodurch erhalten wird K²·(X² + Y²).
- Die Differenzschaltung 18 subtrahiert ein Ausgangssignal der Multiplizierschaltung 14 von der vorbestimmten Bezugsgröße (Ref), wodurch das Fehlersignal (ΔK) erhalten wird. Als ein Wert, der Bezugsgröße (Ref) wird 1/2 verwendet. Die die Schleifenverstärkung einstellende Schaltung 20 multipliziert den Abgriffswert (K) von der Abgriffsschaltung 16 mit dem Fehlersignal (ΔK) der Differenzschaltung 18, um die Schleifenverstärkung so einzustellen, daß sie konstant ist.
- Ferner addiert die Erneuerungsschaltung 22 das Fehlersignal (ΔK), welches über die die Schleifenverstärkung einstellende Schaltung 20 erhalten wurde, zu dem Abgriffswert (K) von der den Abgriffswert erzeugenden Schaltung 16, wodurch das Fehlersignal (ΔK) von der Differenzschaltung 18 auf den neuesten Stand gebracht wird, so daß es sich Null nähert.
- Das Prinzip des arithmetischen Reziprokzahl-Qperationsprozesses von Fig. 2 soll nunmehr beschrieben werden. Es sei beispielsweise angenommen, daß das Eingangsvektorsignal auf (X + jY) eingestellt ist, da die Konstante (A) des abgesenkten Pegels lautet:
- A = 1/ 2
- Dann ist das Ausgangssignal der einen Überlauf verhindernden Schaltung 10 wie folgt:
- (X + jY)/ 2
- Das Ergebnis der arithmetischen Operation der arithmetischen Potenz-Operationsschaltung 12 ist wie folgt:
- (X² + Y²)/2
- Unter der Annahme, daß der Abgriffswert des Reziprokzahlwertes, der abzuleiten ist, auf K eingestellt ist, lautet das Verarbeitungsergebnis der Multiplizierschaltung 14:
- K²(X² + Y²)/2
- Ferner lautet das Fehlersignal (ΔK), welches durch die Differenzschaltung abzuleiten ist, wie folgt:
- ΔK = 1/2 - K²(X² + Y²)/2 ... (1)
- Das Fehlersignal (ΔK) aus der Differenzschaltung 18 wird der die Schleifenverstärkung einstellenden Schaltung 20 zugeführt. Die die Schleifenverstärkung einstellende Schaltung 20 multipliziert den Abgriffswert (K) mit dem Fehlersignal (ΔK) und leitet ein eingestelltes Fehlersignal (K') ab, welches der nächsten Erneuerungsschaltung 22 zugeführt wird. Die Erneuerungsschaltung 22 addiert den Abgriffswert (K) zu dem Fehlersignal (ΔK'), dessen Schleifenverstärkung durch die die Schleifenverstärkung einstellende Schaltung 20 eingestellt wurde, und erneuert das Ergebnis der Addition zu einem neuen Abgriffswert (K) der Abgriffswert-Erzeugungsschaltung 16. Es wird der Schleifenprozeß von der Multiplizierschaltung 14, der Differenzschaltung 18, der Schleifenverstärkungseinstellschaltung 20 und der Erneuerungsschaltung 22 nur eine vorbestimmte Anzahl von Malen wiederholt. Der Abgriffswert (K) unmittelbar nach der Vervollständigung der Ausführung des Schleifenprozesses gemäß einer Wiederholung einer Anzahl von Malen wird auf eine Ausgangsgröße eines Reziprokzahlwertes, der abzuleiten ist, eingestellt.
- Das heißt, es wird ein Schleifenprozeß ausgeführt, um das Fehlersignal (ΔK), welches durch die Gleichung (1) gegeben ist, so dicht wie möglich an 0 anzunähern. Für den Fall, bei dem ΔK = 0 in der Gleichung (1) wird, wird die folgende Gleichung befriedigt.
- 1/2 - K²(X² + Y²)/2 = 0 ... (2)
- Durch Lösen der Gleichung (2) erhält man:
- K²(X² + Y²)/2 = 1/2
- K²(X² + Y²) = 1
- K² = 1/(X² + Y²)
- K = 1/ (X² + Y²) ... (3)
- Es kann daher in der arithmetischen Reziprokzahl-Operationsschaltung der Erfindung der Reziprokzahlwert der Amplitude für das Eingangsvektorsignal genau erhalten werden.
- Fig. 3 zeigt eine spezifische Ausführungsform der Erfindung und betrifft den Fall, bei dem die Schaltung durch einen digitalen Signalprozessor realisiert ist, der eine arithmetische Vektoroperationsfunktion besitzt.
- In Fig. 3 sind ein Multiplizierer 24 und eine eine Konstante einstellende Vorrichtung 26 für die den Überlauf verhindernde Schaltung 10 vorgesehen. Der Multiplizierer 24 multipliziert das Eingangsvektorsignal (X + jY) mit einer Konstanten (A), um den Pegel zu reduzieren, um dadurch einen Signalüberlauf aufgrund der arithmetischen Operation von der die Konstante einstellenden Schaltung 26 zu verhindern.
- Als eine Konstante (A) wird (A) = 1/ 2 beispielsweise verwendet.
- In der arithmetischen Potenz-Operationsschaltung 12 werden das Quadrat der realen Komponente und das Quadrat der imaginären Komponente des Eingangsvektorsignals (X + jY)/ 2, dessen Pegel durch die den Überlauf verhindernde Schaltung 10 reduziert wurde, abgeleitet und addiert. Zu diesem Zweck sind Multiplizierer 28 und 30 und ein Addierer 32 für die arithmetische Potenz-Operationsschaltung 12 vorgesehen. Der Multiplizierer 28 quadriert die reale Komponente des Eingangsvektorsignals. Der Multiplizierer 30 quadriert die imaginäre Komponente des Eingangsvektorsignals. Der Addierer 32 addiert das Quadrat der realen Komponente von dem Multiplizierer 28 zu dem Quadrat der imaginären Komponente von dem Multiplizierer 30.
- Die Multiplizierschaltung 14 multipliziert den Abgriffswert (K) von der den Abgriffswert erzeugenden Schaltung 16 mit dem Ausgangssignal von der arithmetischen Potenz-Operationsschaltung 12 zweimal, wodurch folgendes erhalten wird:
- K²(X² + Y²)/2
- Indem nämlich die Multiplizierer 34 und 36 verwendet werden, wird der Abgriffswert (K) zweimal multipliziert.
- Die Differenzschaltung 18 besitzt einen Addierer 38 und eine einen Konstantwert einstellende Vorrichtung 40 und subtrahiert das Multiplikationsergebnis des Multiplizierers 14 von der Bezugsgröße (Ref), die durch die den Konstantwert einstellende Vorrichtung 40 eingestellt wurde, wodurch das Fehlersignal (ΔK) erhalten wird. Als ein Wert der Be zugsgröße (Ref), die durch die den Konstantwert einstellende Vorrichtung 40 eingestellt wird, wird 1/2 verwendet. Daher erzeugt die Differenzschaltung 18 folgendes:
- ΔK = 1/2 - K²(X² + Y²)/2
- als ein Fehlersignal (ΔK).
- Die Gründe, warum die Konstante (A) = 1 /2 durch die Überlaufschaltung 10 multipliziert wird und die Bezugsgröße (Ref) = 1/2 in der Differenzschaltung 18 verwendet wird, sollen nun beschrieben werden. Der Maximalwert des Eingangsvektorsignals, welches durch den digitalen Signalprozessor gehandhabt werden kann, um eine Verarbeitung in der arithmetischen Reziprokzahl-Operationsschaltung der Erfindung zu realisieren, ist gleich mit 2. Es ist erforderlich, daß die Ausgangsgröße der arithmetischen Potenz-Operationsschaltung 12, um das Quadrat zu berechnen, auf einen Wert eingestellt wird, der kleiner ist als 2. Aufgrund dieser Tatsache wird in der den Überlauf verhindernden Schaltung 10 1/ 2 mit dem Eingangsvektorsignal durch die arithmetische Potenz-Operationsschaltung 12 als eine Konstante (A) multipliziert, welche durch Quadrieren auf 1/2 eingestellt wird. Die Bezugsgröße (Ref), die in der Differenzschaltung 18 verwendet wird, wird auf (Ref) = 1/2 in Einklang mit der Konstanten (A) = 1/ 2 eingestellt, die durch die einen Überlauf verhindernde Schaltung 10 multipliziert wird.
- In der die Schleifenverstärkung einstellenden Schaltung 20 wird der Abgriffswert (K) von einem Abgriff 48, der für die den Abgriffswert erzeugende Schaltung 16 vorgesehen ist, mit dem Fehlersignal (4K) von der Differenzschaltung 18 durch einen Multiplizierer 42 multipliziert, wodurch die Schleifenverstärkung konstant gehalten wird. Ferner besitzt die Erneuerungsschaltung 22 einen Addierer 46 und sie ad diert das Fehlersignal (ΔK), welches über die die Schleifenverstärkung einstellende Schaltung 20 erhalten wurde, zu dem Abgriffswert (K), der momentan durch die den Atgriffswert erzeugende Schaltung 16 generiert wird, wodurch der Abgriffswert (K) erneuert bzw. auf den neuesten Stand gebracht wird.
- Damit bei der Ausführungsform von Fig. 3 das Fehlersignal (ΔK) auf 0 konvergiert, welches von der Differenzschaltung 18 erzeugt wird, wird der Schleifenprozeß durch die Multiplizierschaltung 14, die Differenzschaltung 18, die die Schleifenverstärkung einstellende Schaltung 20 und die Erneuerungsschaltung 22 für eine Eingabeoperation des Eingangsvektorsignals (X + jY) wiederholt.
- Als ein Anfangswert, der in oder an dem Abgriff 48 der den Abgriffswert erzeugenden Schaltung 18 eingestellt wird, wird ein Wert, bei dem der Fehler (ΔK) des Reziprokzahlwertes, der durch die arithmetische Reziprokzahl-Operationsschaltung erhalten wird, sehr schnell auf 0,01 dB oder weniger konvergiert und dieser Wert wird in der folgenden Weise experimentell abgeleitet.
- I. Es wird ein Wert von 0,5 bis 2,0 einem Eingang der arithmetischen Reziprokzahl-Operationsschaltung auf einer Einheitenbasis von 0,01 zugeführt (das heißt eingestellt in Schritten von 0,01) und es wird ein Fehler zwischen dem Ausgabeergebnis (dem erhaltenen Reziprokzahlwert), unmittelbar nachdem die Schaltung fünfmal schleifenmäßig durchlaufen wurde, und der ideale Reziprokzahlwert, der aus dem Eingangswert in diesem Fall durch Berechnung erhalten wird, in bezug auf alle die Eingangsgrößen abgeleitet.
- II. Es wird der Maximalfehler unter den Fehlern, die bei dem oben erläuterten Punkt I erhalten wurden, abgeleitet.
- III. Die Prozesse der oben erwähnten Punkte I und II werden in bezug auf einen Bereich des Anfangswertes des Abgriffes von 0,5 bis 2,0 auf einer Einheitenbasis von 0,01 ausgeführt.
- IV. Der Anfangswert des Abgriffs, der zu einem minimalen Fehler unter den Maximalfehlern führt, der bei dem Punkt oder Schritt III erhalten wurde, wird abgeleitet. Durch derartige experimentelle Prozesse wird der Anfangswert, der in dem Abgriff 48 der den Abgriffswert erzeugenden Schaltung 16 eingestellt wird, beispielsweise als 0,7559 bestimmt. Durch Einstellen dieses Wertes (0,7559) in dem Abgriff 48 (tap) kann, wenn der Schleifenprozeß durch den Multiplizierer 14, die Differenzschaltung 18, die die Schleifenverstärkung einstellende Schaltung 20 und die Erneuerungsschaltung 22 fünfmal wiederholt wird, der Fehler (ΔK) des Reziprokwertes, der durch die Schaltung erhalten wird, auf 0,01 dB oder weniger konvergiert werden.
- Fig. 4 zeigt die Performancewerte der die Reziprokzahl berechnenden Schaltung dieser Ausführungsform und des oben beschriebenen früheren Vorschlages für das gleiche Eingangsvektorsignal (X + jY). Die Ordinate gibt den Fehler (ΔK) in dem erhaltenen Reziprokzahlwert wieder und die Abszisse zeigt die Zahl der Wiederholungen der Schleife an.
- Wie in Fig. 4 durch die Kurve 100 gezeigt ist, die durch die Schaltung dieser Ausführungsform erhalten wird, läßt sich durch fünfmaliges Wiederholen des Schleitenprozesses der Fehler auf 0,01 dB oder weniger reduzieren. Andererseits muß bei der früher vorgeschlagenen Schaltung die Schleife 24-mal wiederholt werden, um die gleiche Genauigkeit zu erreichen. Daher kann die Schaltung dieser Ausführungsform den Reziprokwert lediglich in einem Paar Operationen und in einer kurzen Zeit ableiten.
- Fig. 5 zeigt eine andere Ausführungsform der Erfindung. Die Ausführungsform ist dadurch gekennzeichnet, daß die die Schleifenverstärkung einstellende Schaltung 20, das Fehlersignal (ΔK) mit dem Quadrat (K²) des Abgriffswertes (K) multipliziert, um die Schleifenverstärkung einzustellen.
- Es besitzt nämlich die die Schleifenverstärkung einstellende Schaltung 20 Multiplizierer 42 und 44. Der Multiplizierer 44 quadriert den Abgriffswert (K) und der Multiplizierer 42 multipliziert den resultierenden Wert mit dem Fehlersignal (ΔK). Die andere Konstruktion ist im wesentlichen die gleiche wie bei der Ausführungsform von Fig. 3. Durch Anheben eines Einstellgrades der Schleifenverstärkung, wie dies oben erläutert wurde, läßt sich die Zahl an Malen der arithmetischen Schleifenoperationen, um das Fehlersignal (ΔK) auf 0 konvergieren zu lassen, weiter reduzieren und es kann eine arithmetische Reziprokzahloperation mit einer höheren Geschwindigkeit, verglichen mit derjenigen bei der Ausführungsform von Fig. 3, realisiert werden.
- Fig. 6 zeigt ein Modem, bei dem eine arithmetische Reziprokzahl-Operationsschaltung der Erfindung verwendet ist. Ein Hauptsignal-Demodulationssystem in dem Modem umfaßt folgendes: einen A/D-Umsetzer 100; eine Demodulierschaltung 102; eine Träger-Erzeugungsschaltung 104; ein Roll-off-Filter 106; eine AGC-Schaltung 108; einen automatischen Entzerrer 110; eine automatische Trägerphasen-Steuerschaltung 112; und eine Dekodierschaltung 114. Um einen Samplingtakt, der in dem A/D-Umsetzer 100 verwendet wird, zu synchronisieren, sind eine Zeitsteuerextrahierschaltung 116, eine Phasenbeurteilungsschaltung 118 und eine PLL-Schaltung 120 vorgesehen.
- Um ferner einen Anfangswert eines Frequenz-Offsets in der automatischen Trägerphasen-Steuerschaltung 112 zum Zeitpunkt des Fangvorganges in der Trainingsphase einzustellen, ist eine Zeitsteuer-Phasenreproduzierschaltung 122, eine Offset-Extrahierschaltung 124 und eine Pegelnormierschaltung 126 vorgesehen.
- Bei dem oben erläuterten Modem wird die arithmetische Reziprokzahl-Operationsschaltung der Erfindung durch die automatische Trägerphasen-Steuerschaltung 112, die Phasenbeurteilungsschaltung 118, die Offset-Extrahierschaltung 124 und die Pegelnormierschaltung 126 verwendet, die in einem Block mit Doppelrahmen gezeigt sind. Da nämlich die Amplitude des Vektorsignals in der automatischen Trägerphasen-Steuerschaltung 112, der Phasenbeurteilungsschaltung 118 und der Offset-Extrahierschaltung 124 nicht erforderlich ist, wird die arithmetische Reziprokzahl-Operationsschaltung der Erfindung dazu verwendet, um das Vektorsignal in einer Phasenebene auf einen Kreis mit einem Radius von 1,0 zu normieren.
- Bei der Pegelnormierschaltung 126 wird die arithmetische Reziprokzahl-Operationsschaltung der Erfindung für den Zweck verwendet, um den Pegel zu normieren, um unmittelbar einen Empfangssignalpegel auf einen bestimmten vorbestimmten Wert einzustellen. Die Position, bei der die arithmetische Reziprokzahl-Operationsschaltung der Erfindung verwendet wird, ist natürlich nicht auf diejenige beschränkt, die in Fig. 4 gezeigt ist. Vielmehr kann die Schaltung in irgendeiner geeigneten Schaltung verwendet werden, die den Reziprokzahlwert des Eingangsvektorsignals benötigt.
- In Verbindung mit der Ausführungsform von Fig. 3 läßt sich auch eine vereinfachte Schaltung dadurch konstruieren, indem die die Schleifenverstärkung einstellende Schaltung 20 weggelassen wird.
- Gemäß der oben erläuterten Erfindung kann der Reziprokzahlwert des Eingangsvektorsignals mit einer hohen Prä zision erhalten werden, indem ein Paar arithmetischer Operationen angewendet werden, und zwar in einer kurzen Zeit. Da ferner die Schaltung vereinfacht werden kann, läßt sich ein miniaturisiertes Niedrigkostengerät ebenso realisieren.
- Obwohl die obige Ausführungsform unter Hinweis auf eine Hardware der arithmetischen Vektor-Operationsschaltung beschrieben wurde, die als Beispiel durch den digitalen Signalprozessor realisiert wird, kann solch eine Konstruktion auch durch eine Programmsteuerung als ein arithmetisches Reziprokzahl-Operationsverfahren realisiert werden, welches einen Schritt der arithmetischen Vektoroperation durch den digitalen Signalprozessor realisiert.
- Ferner ist die Erfindung nicht durch die numerischen Werte, die in den Ausführungsformen gezeigt sind, eingeschränkt.
Claims (10)
1. Verfahren zum Berechnen eines Reziprokzahlwertes
einer Amplitude eines Eingangsvektorsignals, mit:
einem einen Überlauf verhindernden Schritt gemäß einer
Multiplikation mit einer Konstanten (A), um einen Pegel des
Eingangsvektorsignals (X - jY) in der erforderlichen Weise
zu reduzieren, um einen Überlauf des Signals durch eine
arithmetische Operation zu verhindern;
einem Potenzberechnungsschritt zum Berechnen des
Quadrates einer realen Komponente und zum Berechnen des
Quadrates einer imaginären Komponente eines
Eingangsvektorsignals, dessen Pegel bei dem Überlaufverhinderungsschritt
reduziert worden ist, und zum Addieren derselben, wodurch
ein Potenzwert (X² + Y²) erhalten wird;
einem Abgriffswert-Erzeugungsschritt zum Erzeugen
eines Abgriffswertes (K) als den Reziprokzahlwert, der
abzuleiten ist;
einem Multiplizierschritt gemäß einem Multiplizieren
des Abgriffswertes (K) von dem
Abgriffswert-Erzeugungsschritt mit einem Ausgangssignal in dem arithmetischen
Potenzberechnungsschritt;
einem Differenzschritt gemäß einem Subtrahieren des
Multiplikationssignals, welches bei dem Multiplizierschritt
erhalten wurde, von einer vorbestimmten Bezugsgröße (Ref),
wodurch ein Fehlersignal (AK) erhalten wird;
einem Erneuerungsschritt gemäß dem Addieren des
Fehlersignals zu dem Abgriffswert (K), der in dem
Abgriffswert-Erzeugungsschritt erzeugt wurde, wodurch das
Fehlersignal (ΔK) erneuert wird, welches bei dem Differenzschritt
erhalten wurde, so daß es zu 0 wird; und
einem Schleifenverarbeitungsschritt gemäß dem
Wiederholen einer Schleife, die aus dem Multiplizierschritt, dem
Differenzschritt und dem Erneuerungsschritt besteht, und um
den Abgriffswert (K) zu erzeugen, der bei dem Abgriffswert-
Erzeugungsschritt erhalten wurde, und zwar als der
Reziprokzahlwert in dem Fall, bei dem das Fehlersignal (ΔK),
welches in dem Differenzschritt erhalten wurde, gleich ist
mit oder kleiner ist als ein vorbestimmter Wert;
dadurch gekennzeichnet, daß bei dem
Multiplizierschritt das Ausgangssignal bei dem Potenzberechnungsschritt
mit dem Abgriffswert (K) aus dem Abgriffswert-
Erzeugungsschritt zweimal multipliziert wird.
2. Verfahren nach Anspruch 1, dadurch
gekennzeichnet, daß ferner ein Schleifenverstärkungseinstellschritt
vorgesehen ist gemäß einem Multiplizieren des Fehlersignals
(ΔK), welches bei dem Differenzschritt bestimmt wurde, mit
dem Abgriffswert (K) des Abgriffswert-Erzeugungsschrittes,
und daß das resultierende Produkt dem Erneuerungsschritt
zugeleitet wird, um eine bestimmte Schleifenverstärkung zu
erzielen.
3. Verfahren nach Anspruch 1, dadurch
gekennzeichnet, daß ferner ein Schleifenverstärkungseinstellschritt
gemäß dem Multiplizieren des Fehlersignals (ΔK), welches
bei dem Differenzschritt festgelegt wurde, mit dem Quadrat
(K²) des Abgriffswertes (K) des
Abgriffswert-Erzeugungsschrittes vorgesehen ist und daß das resultierende Produkt
dem Erneuerungsschritt zugeleitet wird, um eine bestimmte
Schleifenverstärkung zu erzielen.
4. Arithmetisches Reziprokzahl-Operationsverfahren
nach Anspruch 1, dadurch gekennzeichnet, daß der
Anfangswert des Abgriffswertes (K), der bei dem
Abgriffswert-Erzeugungsschritt erzeugt wird, eingestellt wird auf 0,7559.
5. Arithmetisches Reziprokzahl-Operationsverfahren
nach Anspruch 1, dadurch gekennzeichnet, daß ein Wert der
Konstanten (A), die in dem Überlaufverhinderungsschritt
multipliziert wird, auf 1/ 2 eingestellt ist, und daß ein
Wert der Bezugsgröße (Ref), der bei dem Differenzschritt
verwendet wird, eingestellt ist auf 1/2.
6. Reziprokzahl-Berechnungsschaltung zum Berechnen
eines Reziprokzahlwertes einer Amplitude eines
Eingangsvektorsignals, mit:
einer einen Überlauf verhindernden Einrichtung (10)
zum Multiplizieren eines Eingangsvektorsignals (X - jY) mit
einer Konstanten (A), um den Pegel des
Eingangsvektorsignals in der erforderlichen Weise zu reduzieren, um einen
Überlauf des Signals durch eine arithmetische Operation zu
verhindern;
einer Potenzberechnungseinrichtung (12) zum Berechnen
des Quadrates einer realen Komponente und zum Berechnen des
Quadrates einer imaginären Komponente des im Pegel
reduzierten Eingangsvektorsignals, welches von der
Überlaufverhinderungseinrichtung (10) ausgegeben wird, und zum
Addieren derselben, wodurch ein Potenzwert (X² + Y²) erhalten
wird;
eine Abgriffseinrichtung (16) zum Einstellen eines
Abgriffswertes (K) (tap value) als ein Reziprokzahlwert, der
abzuleiten ist;
einer Multipliziereinrichtung (14) zum Multiplizieren
eines Wertes basierend auf dem Abgriffswert (K) der
Abgriffseinrichtung mit einem Ausgangssignal der
Potenzberechnungseinrichtung (12);
einer Differenzberechnungseinrichtung (18) zum
Subtrahieren eines Ausgangssignals der Multipliziereinrichtung
(14) von einer vorbestimmten Bezugsgröße (Ref), wodurch ein
Fehlersignal (ΔK) erhalten wird;
einer Erneuerungseinrichtung (22) zum Addieren des
Fehlersignals (ΔK) zu dem Abgriffswert (K) von der
Abgriffseinrichtung (16) und zum Erneuern des Fehlersignals
(ΔK) von der Differenzberechnungseinrichtung (18), so daß
dieses zu 0 wird; und
einer Schleifenverarbeitungseinrichtung (50) zum
Wiederholen einer Schleife, die aus der sequentiellen
Operation der Multipliziereinrichtung (14), der
Differenzberechnungseinrichtung (18) und der Erneuerungseinrichtung (22)
besteht, und um den Abgriffswert (K), der in der
Abgriffswert-Erzeugungseinrichtung (16) erhalten wurde, als einen
Reziprokzahlwert für den Fall auszugeben, bei dem das
Fehlersignal (ΔK), welches in der
Differenzberechnungseinrichtung (18) erhalten wurde, gleich ist mit oder kleiner ist
als ein vorherbestimmter Wert;
dadurch gekennzeichnet, daß die
Multipliziereinrichtung (14) ein Ausgangssignal der
Potenzberechnungseinrichtung (12) mit dem Abgriffswert (K) der Abgriffseinrichtung
zweimal multipliziert.
7. Schaltung nach Anspruch 6, dadurch
gekennzeichnet, daß eine eine Schleifenverstärkung einstellende
Ein
richtung (20) vorgesehen ist, um das Fehlersignals (ΔK) von
der Differenzeinrichtung (18) mit dem Abgriffswert (K) von
der Abgriffeinrichtung (16) zu multiplizieren und um das
resultierende Produkt zu der Erneuerungseinrichtung (22)
zuzuführen, um eine bestimmte Schleifenverstärkung zu
erzielen.
8. Schaltung nach Anspruch 6, dadurch
gekennzeichnet, daß ferner eine eine Schleifenverstärkung einstellende
Einrichtung (20) vorgesehen ist, um das Fehlersignals (ΔK)
von der Differenzberechnungseinrichtung (18) mit dem
Quadrat (K²) des Abgriffswertes (K) von der Abgriffeinrichtung
(16) zu multiplizieren und um das resultierende Produkt der
Erneuerungseinrichtung (22) zuzuführen, um eine bestimmte
Schleifenverstärkung zu erzielen.
9. Schaltung nach Anspruch 6, dadurch
gekennzeichnet, daß der Anfangswert des Abgriffswertes (K), der in der
Abgriffeinrichtung (16) erzeugt wird, auf 0,7559
eingestellt ist.
10. Schaltung nach Anspruch 6, dadurch
gekennzeichnet, daß ein Wert der Konstanten (A), der durch die den
Überlauf verhindernde Einrichtung (10) multipliziert wird,
auf 1/ 2 eingestellt ist, und daß ein Wert der Bezugsgröße
(Ref) in der Differenzberechnungseinrichtung (18) auf 1/2
eingestellt ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34573192A JP3182241B2 (ja) | 1992-12-25 | 1992-12-25 | 逆数演算方法及び回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69325879D1 DE69325879D1 (de) | 1999-09-09 |
DE69325879T2 true DE69325879T2 (de) | 1999-12-02 |
Family
ID=18378592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69325879T Expired - Fee Related DE69325879T2 (de) | 1992-12-25 | 1993-12-20 | Verfahren und Schaltungsanordnung zur Berechnung des Kehrwerts der Amplitude eines Vektors |
Country Status (4)
Country | Link |
---|---|
US (1) | US5650953A (de) |
EP (1) | EP0603794B1 (de) |
JP (1) | JP3182241B2 (de) |
DE (1) | DE69325879T2 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5740207A (en) * | 1995-10-19 | 1998-04-14 | Northern Telecom Limited | Complex signal limiting |
US5784306A (en) * | 1996-06-28 | 1998-07-21 | Cirrus Logic, Inc. | Parallel multiply accumulate array circuit |
US6163791A (en) * | 1998-02-02 | 2000-12-19 | International Business Machines Corporation | High accuracy estimates of elementary functions |
WO2004015558A1 (en) * | 2002-08-07 | 2004-02-19 | Thomson Licensing S.A. | Apparatus and method for computing a reciprocal of a complex number |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4694417A (en) * | 1982-07-21 | 1987-09-15 | Raytheon Company | Method and apparatus for determining the magnitude of a square root of a sum of squared value using vernier addressing |
US4599701A (en) * | 1983-10-19 | 1986-07-08 | Grumman Aerospace Corporation | Complex magnitude computation |
EP0179947B1 (de) * | 1984-11-02 | 1989-07-26 | Deutsche ITT Industries GmbH | Schaltungsanordnung mit digitalen Schaltkreisen zur Berechnung des Betrages einer komplexen Digitalgrösse |
US4747067A (en) * | 1986-10-14 | 1988-05-24 | Raytheon Company | Apparatus and method for approximating the magnitude of a complex number |
-
1992
- 1992-12-25 JP JP34573192A patent/JP3182241B2/ja not_active Expired - Fee Related
-
1993
- 1993-12-20 EP EP93120528A patent/EP0603794B1/de not_active Expired - Lifetime
- 1993-12-20 DE DE69325879T patent/DE69325879T2/de not_active Expired - Fee Related
-
1995
- 1995-06-06 US US08/468,186 patent/US5650953A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3182241B2 (ja) | 2001-07-03 |
JPH06197134A (ja) | 1994-07-15 |
EP0603794B1 (de) | 1999-08-04 |
DE69325879D1 (de) | 1999-09-09 |
EP0603794A1 (de) | 1994-06-29 |
US5650953A (en) | 1997-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60024918T2 (de) | Verfahren und Einrichtung zur Verminderung der Spitzenleistungswahrscheinlichkeit eines Spreizspektrumsignals | |
DE69631067T2 (de) | Numerischer spannungsgesteuerter oszillator | |
DE3887459T2 (de) | Digitalsignalempfangsschaltung mit Baudabtastphasensteuerung durch eine Leistung von abgetasteten Signalen. | |
DE69127491T2 (de) | Digitaler Requantifizierer unter Verwendung von mehrstufigen Rauschformern | |
DE3121972C2 (de) | ||
DE2927713C2 (de) | ||
DE2942075C2 (de) | ||
DE2942106A1 (de) | Verstaerkungsregelkreis | |
DE3009264A1 (de) | Selbsteinstellendes filter mit einer verzoegerungsschaltung | |
DE69110103T2 (de) | Digitaler Funkempfänger. | |
DE2849997A1 (de) | Digitaler empfaenger fuer mehrfrequenzsignale | |
DE2953416A1 (en) | Synchronization of a data communication receiver with a received signal | |
DE69413264T2 (de) | Automatische Verstärkungsregelung für Burstsignale | |
DE69223892T2 (de) | Kreuzpolarisationsinterferenzkompensator | |
DE69325879T2 (de) | Verfahren und Schaltungsanordnung zur Berechnung des Kehrwerts der Amplitude eines Vektors | |
DE2800242A1 (de) | Verfahren und vorrichtung zum empfang und zur herstellung frequenzmodulierter signale | |
DE69127403T2 (de) | Adaptiver Entzerrer, der zur wirksamen Beseitigung eines nachbleibenden Schwunds in einem entzerrten Signal geeignet ist | |
DE69628109T2 (de) | Gerät zur Verminderung des Quantisierungsrauschens | |
DE3504890A1 (de) | Verfahren und vorrichtung zur frequenzmessung durch zaehlung der anzahl von nulldurchgaengen | |
DE69524331T2 (de) | Schaltung zur automatischen Verstärkungsregelung und Vorrichtung mit einer solchen Schaltung | |
DE2503934A1 (de) | Delta-modulator | |
DE4335228C2 (de) | Verfahren zur Empfangssynchronisation | |
DE69306893T2 (de) | Verfahren zur Bestimmung der Transmittanz einer Filterschaltung zur Umwandlung der Impulsantwort eines Filters in eine Impulsantwort mit minimaler Phase und Filter zur Durchführung des Verfahrens | |
DE69416756T2 (de) | Phasenregelkreis mit einem digitalen Filter | |
DE19639702C2 (de) | Verfahren und Anordnung zur Begrenzung des Restechos |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |