DE69324789T2

DE69324789T2 - Verfahren zur Filterung digitaler Signale mit hoher Auslösung und entsprechendem Aufbau digitaler Filter

Info

Publication number: DE69324789T2
Application number: DE69324789T
Authority: DE
Inventors: Alessandro Cremonesi; Carla Golla
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1993-01-29
Filing date: 1993-01-29
Publication date: 1999-09-16
Anticipated expiration: 2013-01-30
Also published as: EP0608664A1; US5594677A; JPH06350399A; EP0608664B1; JP3320542B2; DE69324789D1

Description

Die Erfindung betrifft ein Verfahren zum Filtern digitaler Signale mit hohen dynamischen Bereichen in ein schmaleres Band ihrer Abtastfrequenz.
Die Erfindung betrifft außerdem einen digitalen Filteraufbau, wie er durch das Verfahren erhalten wird.
Das Anwendungsgebiet der Erfindung bezieht sich insbesondere, wenn auch nicht ausschließlich, auf Digitalfilter vom nicht-rekursiven Linearphasentyp, als auch FIR-Filter (Filter mit endlicher Impulsantwort) bekannt, und die folgende Beschreibung bezieht sich auf dieses Anwendungsgebiet, allerdings nur zum Zweck der Darstellung.

TECHNISCHER HINTERGRUND

Bekanntlich sind Digitalfilter Bauelemente, die ein Eingangs-Abtastsignal in ein anderes abgetastetes Ausgangssignal mit einem vorbestimmten Frequenzgang umsetzen.
Unter einem abgetasteten Signal versteht man eine digitale Kodierung mit einer vorbestimmten Anzahl n von Bits, welche die Genauigkeit oder die Auflösung des Filters bestimmt.
Digitalfilter werden vornehmlich in Digital-Oszilloskopen, Spektrum- Analysatoren sowie in Audio- und Video-Signalprozessoren verwendet.
Darüberhinaus verbreitet sich der Einsatz derartiger Filter zunehmend aufgrund der zahlreichen Vorteile, die sie gegenüber entsprechenden Analogfiltern aufweisen.
Aus dem gleichen Grund ermöglichen Digitalfilter aber auch die Erzielung von sehr schmalen Übertragungsbändern und sind auch stabiler, sowohl bezüglich zeitlicher als auch phasenmäßiger Schwankungen der Versorgungsspannung und der Betriebstemperatur.
Es ist derzeitige Praxis, Digitalfilter als integrierte Schaltung unter Verwendung von Digital-Multiplizierern und -Addierern zu implementieren.
Digitale Multiplizierer lassen sich ausbilden mit Hilfe einer nicht- flüchtigen Speicherstruktur vom Typ der sogenannten Nachschlagetabelle oder "Look-up-table", bei der die Produkte der Eingangs-Abtastsignale mit den Koeffizienten der Filtertransferfunktionen gespeichert sind. Eine solche Struktur ist z. B. in einem Artikel "30-MSamples/s Programmable Filter Processor", IEEE Journal of Solid-State Circuits - Vol. 25, Nr. 6, Dezember 1990 beschrieben und außerdem in der italienischen Patentanmeldung 22954-A/88 der Anmelderin.
Wenngleich in vielfacher Hinsicht vorteilhaft, hat allerdings diese übliche Vorgehensweise den im folgenden diskutierten Nachteil.
Wenn n die Anzahl von Bits ist, die zum Abtasten des Eingangssignals verwendet wird, N die Gesamtzahl der Filterkoeffizienten ist, und p die Anzahl von Bits ist, die zum Speichern des Produkts der Abtastwerte und der Koeffizienten erforderlich ist, so ergibt sich die Speichergröße zu 2nNp.
Aus dem oben gesagten ist ersichtlich, daß zum Erhöhen der Abtastungsdarstellung des Eingangssignals zwecks Erhöhung der Filterauflösung, und sei es auch nur um ein einziges Bit, die Größe des Speichers verdoppelt werden muß.
Im Stand der Technik ist es nicht gelungen, eine brauchbare Lösung anzubieten, mit der das Erfordernis an einer derart großen Speicherausweitung vermieden wird, wenn es darum geht, eine verbesserte Filtergenauigkeit oder -Auflösung zu erreichen.
Eine bekannte Lösung ist in der japanischen Patentanmeldung JP-A-32 61 213 offenbart, die sich auf eine Digitalfilterschaltung bezieht, die ein abgetastetes Eingangs-Digitalsignal einer Parallelverarbeitung unterzieht. Diese Schrift vermittelt die Lehre, das Eingangssignal mit Hilfe eines Umschaltkreises 2 in zwei Signalfolgen aufzutrennen, wobei der Umschaltkreis zu Beginn der Filteroperation verwendet wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Filterverfahren und ein Digitalfilter zur Ausführung des Verfahrens zu schaffen, die derartige funktionelle und bauliche Besonderheiten aufweisen, daß eine Hochauflösungsverarbeitung von digitalen abgetasteten Signalen möglich ist, um dadurch die Beschränkungen der bekannten Vorgehensweisen zu überwinden.

OFFENBARUNG DER ERFINDUNG

Die Erfindung ist durch die beigefügten Ansprüche definiert.
Die grundlegende Idee der vorliegenden Erfindung ist die, das Eingangssignal unter Einsatz von mindestens zwei Filterbetriebsarten (d. h. zwei unterschiedlichen Typen von Übertragungsfunktionen) zu filtern, um anschließend die zwei verschiedenen digitalen Ausgangssignale, die durch jede Filteranordnung erzeugt wurde, unter Verwendung einer Addierschaltung neu zusammenzufügen.
Basierend auf dieser Idee wird die technische Aufgabe gelöst durch ein Filterverfahren der oben genannten Art, wie es in dem Kennzeichnungsteil des Anspruchs 1 definiert ist.
Außerdem wird die technische Aufgabe durch einen Digitalfilteraufbau gemäß Anspruch 5 gelöst.
Die Merkmale und Vorteile des erfindungsgemäßen Verfahrens werden deutlicher anhand der nachfolgenden detaillierten Beschreibung einer beispielhaften, nicht-beschränkenden Ausführungsform der Erfindung unter Bezugnahme auf einen in den begleitenden Zeichnungen dargestellten Digitalfilteraufbau.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockdiagramm, welches ein Verfahren zum Filtern von Digitalsignalen gemäß dem Stand der Technik veranschaulicht.
Fig. 2 zeigt ein digitales (PFP-) Filter in schematischer Form.
Fig. 3 zeigt den Frequenzgang des Filters nach Fig. 2 für eine erste Übertragungsfunktion.
Fig. 4 zeigt den Frequenzgang des Filters nach Fig. 2 für eine zweite Übertragungsfunktion.
Fig. 5 ist eine schematische Darstellung eines Digitalfilteraufbaus als Ausführungsform der Erfindung.
Fig. 6 zeigt das Steuersignalmuster der erfindungsgemäßen Filteranordnung.
Fig. 7 zeigt eine schematische Darstellung eines Filteraufbaus in Bezug auf denjenigen gemäß der Erfindung.

DETAILLIERTE BESCHREIBUNG

Bezugnehmend auf die Zeichnungen ist allgemein und schematisch bei 1 ein Digitalfilteraufbau als Ausführungsform der Erfindung dargestellt, mit dem Digitalsignale, die einen hohen dynamischen Bereich aufweisen, unter Verwendung eines schmalbandigen Filters 2 gefiltert werden.
Im wesentlichen ist dieser Aufbau 1 dazu ausgelegt, mit Digitalsignalen S zu arbeiten, welche mit mindestens sieben Bits kodiert sind.
Der Aufbau 1 umfaßt eine vorbestimmte Anzahl programmierbarer Digitalfilter, bezeichnet mit dem Akronym PFP.
Solche Filter 2 haben einen an sich bekannten Aufbau, wie er z. B. von der Anmelderin in ihrer italienischen Patentanmeldung 22954-A/88 beschrieben ist.
Jedes Filter 2 empfängt als Eingangsgröße ein gegebenes abgetastetes Signal x (n) und gibt ein anderes abgetastetes Signal aus, welches einen vorbestimmten Frequenzgang aufweist.
Das Filter 2 ist ein sogenanntes Linearphasen-FIR-Filter (FIR = Finite Impulse Response), was besagt, daß zu jedem diskreten Zeitpunkt das Eingangssignal x (n) und das Ausgangssignal y (n) durch folgende Beziehung miteinander verknüpft sind:
woraus ersichtlich ist, daß die Ausgangsabtastung y(n) nur von der derzeitigen und vergangenen Eingangsabtastungen abhängt.
Die Koeffizienten a(i) sind mit ihrer Anzahl N endlich und können aus der Filterimpulsantwort erhalten werden.
Außerdem läßt sich das Filter 2 durch eine sogenannte Übertragungsfunktion H(z) beschreiben, ausgedrückt als Funktion einer komplexen Variablen z und definiert als das Verhältnis H(z) der Transformation Z einer Folge von ausgegebenen Abtastsignalen y(nT) zu der Transformation Z einer Folge von Eingangs-Abtastsignalen x(nT).
Die schaltungstechnische Synthese jener Übertragungsfunktion ermöglicht in der Praxis das Implementieren des Filters 2 in Form einer einzigen integrierten PFP-Schaltung, so daß für jede digitale Eingangsgröße x(n) eine Ausgangsgröße y(n) erzeugt wird, wie sie durch die Gleichung (1) gegeben ist.
Die Signaleingänge des Filters 2 sind mit A0, ... A7 bezeichnet, die digitalen Ausgangssignale sind mit O0, ... O15 bezeichnet.
In vorteilhafter Weise enthält der Aufbau 1 eine Anzahl von Filtern 2 gemäß folgender Beziehung:
m = 2 (d-n+1) (2)
wobei d die Anzahl von Bits des Eingangssignals und n die Anzahl von Eingangsbits des Filters 2 ist.
Um die Erfindung am Beispiel vorzustellen, wird auf die derzeit bevorzugte, jedoch nicht beschränkend zu verstehende Ausführungsform des Filters 2 Bezug genommen, wobei sich versteht, daß Abwandlungen dieser Anordnung möglich sind, durch die Besonderheiten des derzeitigen Verfahrens möglicherweise noch besser zur Geltung kommt.
Der erfindungsgemäße Aufbau macht Gebrauch von der Möglichkeit, daß jedes Filter 2 ein digitales Signal behandeln kann, welches nach unterschiedlichen Übertragungsfunktionen quantisiert ist, welche mittels eines Signals ausgewählt werden, das an den Eingang C des Filters 2 gelegt wird.
Bei der in Fig. 5 gezeigten Ausführungsform werden sieben Bits umfassende Eingangssignale betrachtet: aus der Formel (2) ergibt sich, daß ein einzelnes Filter 2 erforderlich ist, wo hingegen im Stand der Technik nach Fig. 1 insgesamt vier Filter benötigt werden.
Das Signal S 1 wird an die Eingänge A0 bis A6 des Filters 2 gelegt. Das Filter 2 gibt ein sechszehn Bits umfassendes Signal F2 aus, welches der Eingangsseite eines Schalters (SW) 3 zugeführt wird.
Die Charakteristik des Signals S2, welches direkt von den Merkmalen des Filters 2 in seiner vorliegenden Ausführungsform abgeleitet wird, besteht darin, daß abwechselnd die durch die Filterauswahl I (Typ 6, d. h. Signal c = 5) und die durch die Filterauswahl II (Typ 7, d. h. Signal c = 6) gelieferte Transformation des programmierbaren Filters 2 angeboten wird.
Das Ausgangssignal S2 läßt sich durch folgende Formel darstellen:
Darüberhinaus alternieren die signifikanten Werte der Transformationen mit Null-Koeffizienten, wodurch der Frequenzgang des Filters 2 ein ähnliches Verhalten aufweist, wie es in den Fig. 3 bzw. 4 dargestellt ist.
Der Schalter 3 hat die Aufgabe, das Signal S2 abwechselnd dem Addierer 5 und dem Verzögerungsblock 4 zuzuleiten.
Letzterer führt eine Zeitverzögerung an, die der Zeit gleicht, welche der Filter 2 benötigt, um das Signal nach einer der beiden Übertragungsfunktionen I und II (Typ 6 und Typ 7) zu verarbeiten.
Dementsprechend erhält der Addierer 5 die Aufgabe, das endgültige Signal dadurch neu zu erstellen, daß er die Signale S2 so, wie sie aus dem Signal S 1 generiert und von den Filterfunktionen I bzw. II transformiert wurden, zu addieren.
Ein Taktsignal CK benötigt man sowohl für das Umschalten der Filterbetriebsart (alternativ von ci = 5 auf ci = 6) als auch zum Steuern des Schalters 3.
Das Ausgangssignal S3 von 5 repräsentiert die Gesamt-Filter- Übertragungsfunktion (5) doppelt
mit einer Anzahl signifikanter Werte gleich der Summe der signifikanten Werte jeder der zwei Übertragungsfunktionen.
Bei dem betrachteten Beispiel lassen sich für ein durch die vorliegende Ausführungsform des Filters 2 verarbeitetes symmetrisches Signal 63 signifikante Werte unter Verwendung eines einzigen Filters 2 erhalten.
Man beachte, daß es normalerweise lediglich die Erzeugung von nicht mehr als 32 Koeffizienten gestattet würde (Typ 6, ci = 5 31; Typ 7, ci = 6 32).
Da in dem Beispiel nach Fig. 1 ein Eingangssignal S 1 mit einer Kodierung von 7 Bits ausgewählt wurde, ergibt sich aus der Formel (1), daß nur ein Filter 2 verwendet zu werden braucht.
Zur weiteren Darstellung soll im folgenden das zum Stand der Technik in Beziehung stehende Beispiel nach Fig. 7 erläutert werden, bei dem das Eingangssignal 8 Bits umfaßt.
Aus der obigen Formel (2) läßt sich herleiten, daß hier zwei Filter 2 benötigt werden, im Gegensatz zu dem im Stand der Technik nach Fig. 1 erforderlichen vier Filter.
Genauer: die in Fig. 7 dargestellte Struktur ist eine Vereinfachung der Fig. 5, wobei der Schalter 3 und die Verzögerungsleitung 4 im Hinblick auf die spezielle Funktionsweise des Filters 2, nämlich die Anbindung an den zeitlichen Ablauf des Ausgangssignals S2, fortgelassen werden können.
Außerdem sei auf den Umstand hingewiesen, daß das Signal CK nicht mehr zum Umschalten zwischen Filterbetriebsarten (von I auf II oder vom Typ 6 auf den Typ 7) benötigt wird, da das erste Filter 2 durchgehend in der Filterbetriebsart I (Typ 6, ci = 5) arbeitet und das zweite Filter 2 durchgehend für das Filtern in der Betriebsart II (Typ 7, ci = 6) ausgewählt ist.
Der oben beschriebene Aufbau und das erläuterte Verfahren sind besonders vorteilhaft, wenn das Eingangssignal S mit sieben Bits kodiert ist.
In diesem Fall würde tatsächlich ein einziges PFP-Filter ausreichen, um ein hohes Maß an Genauigkeit bei der Filterung innerhalb kurzer Zeit zu erreichen.
Natürlich würde ein erhöhter dynamischer Bereich für das Ausgangssignal die Schaltung mit zusätzlicher Komplexität belasten, allerdings sollte nicht übersehen werden, daß die integrierten Schaltungen mit den Filtern 2 zu einem ziemlich geringen Preis verfügbar sind.
Somit hat das erfindungsgemäße Verfahren einen Hauptvorteil darin, daß es den Einsatz mehrerer integrierter PFP-Filter ermöglicht, die sich als zuverlässig ausgewiesen haben, im Gegensatz zu alternativen Vorgehensweisen, die kostenaufwendiger sind, sowohl im Entwurfsstadium als auch bei der Fertigung.

Claims

1. Verfahren zum Filtern eines digitalen Eingangssignals mit hohem dynamischen Bereich, um ein Ausgangssignal zu erhalten, umfassend die Schritte:

einen ersten Schritt des Filterns des Eingangssignals (S1) mit einer ersten Filteroperation, um ein erstes gefiltertes Signal zu erhalten;

einen zweiten Schritt des Filterns des eingegebenen digitalen Signals unter Verwendung einer zweiten Filteroperation, um ein zweites gefiltertes Signal zu erhalten; und

Summieren des ersten und des zweiten gefilterten Signals aus der jeweiligen Filteroperation, um das digitale Ausgangssignal (S2) zu erhalten;

dadurch gekennzeichnet,

daß der erste und der zweite Filterschritt unter Verwendung eines einzigen programmierbaren Filters (2) durchgeführt werden, und daß das erste und das zweite gefilterte Signal an den Ausgängen des programmierbaren Filters abwechselnd im Zeitmultiplex entsprechend einem Taktsignal (CK) bereitgestellt werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zwischen signifikante Abtastungen der Impulsantwort Nullwerte eingefügt werden.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Programmfilter (2) als Speicher die Ergebnisprodukte sämtlicher möglicher Eingangswerte in Form der Koeffizienten beinhaltet, welche sich auf die Impulsantwort für jede der möglichen Filterungsarten beziehen.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die während der verschiedenen Filteroperationen gefilterten Signale nach geeigneter Phasenanpassung aufsummiert werden, um das Gesamtergebnis der globalen Filterwirkung bereitzustellen.

5. Digitaler Filteraufbau hoher Auflösung zum Filtern eines digitalen Eingangssignals, um ein digitales Ausgangssignal zu erhalten, wobei der Filtertyp aufweist:

- ein programmierbares Digitalfilter (2) mit einer ersten und einer zweiten, abwechselnd auswählbarer Filterbetriebsart, mit einem Eingang zum Empfangen des digitalen Eingangssignals, und mit einem Ausgang, der ein Ausgangssignal bereitstellt;

- mindestens eine Speicherstruktur innerhalb des programmierbaren Digitalfilters, die als Eingangsgröße ein abgetastetes digitales Signal (S1) zum Umwandeln des Eingangssignals in ein Ausgangssignal (S2) aufweist, wobei das Ausgangssignal einen vorbestimmten Frequenzgang aufweist;

dadurch gekennzeichnet,

daß er außerdem aufweist:

- eine Einrichtung (C) zum Veranlassen des programmierbaren Digitalfilters (2), dem als Eingangsgröße das digitale Eingangssignal zugeführt wird, als Ausgangsgröße ein erstes und ein zweites gefiltertes Signal entsprechend einer ersten bzw. einer zweiten Filterungsbetriebsart, die durch ein Taktsignal (CK) ausgewählt wird, bereitzustellen;

- einen Schalter (3), der von dem Taktsignal (CK) gesteuert wird, um ein erstes gefiltertes Signal einem ersten Ausgang zuzuführen, und um ein zweites gefiltertes Signal einem zweiten Ausgang zuzuführen;

- einen Verzögerungsblock (4) zum Verzögern des ersten gefilterten Signals;

- einen Addierer (5) mit einem ersten und einem zweiten Eingang zum Empfangen des ersten und des zweiten gefilterten Signals und zum Addieren dieser Signale, um das digitale Ausgangssignal zu erhalten.

6. Aufbau nach Anspruch 5, dadurch gekennzeichnet, daß die Speicherstruktur eine Nachschlagetabelle ist, welche die Produkte sämtlicher möglicher Eingangswerte in Form der Koeffizienten enthält, die sich auf die Eingangsimpulsantwort für jede Filterungsbetriebsart bezieht, und die zyklisch gemäß einer ausgewählten Filterungsabfolge adressiert wird.

7. Aufbau nach Anspruch 5, dadurch gekennzeichnet, daß die Geschwindigkeit des Steuersignals und der Adressierung für den Speicher dem n-fachen der Eingangssignal-Geschwindigkeit entspricht, wobei n die Anzahl der Filterungsoperationen ist, die von ein und demselben Programmfilter auszuführen sind.