DE69317248T2 - Transistoranordnung - Google Patents

Description

• Die vorliegende Erfindung betrifft eine Transistoranordnung wie sie in dem Oberbegriff des Anspruchs 1 definiert ist.
• Eine solche Transistoranordnung kann z.B. in einer Endstufe eines Verstärkers, der eine Zweidraht-Kommunikationsleitung zur Übermittlung von beispielsweise Telefonsignalen antreibt, verwendet werden. Sie ist in der Technik bereits bekannt, beispielsweise aus dem US-Patent 4,682,054 und bildete einen Teil eines sogenannten Gegentaktschaltkreises (push-pull circuit). Sie enthält einen Feldeffekttransistor, der zwischen die Basis und den Kollektor des hier von einem einzelnen bipolaren Transistor gebildeten Bipolartransistormittels geschaltet ist, dessen Gate mit dem Eingangsanschluß verbunden ist und wobei das von einem Widerstand oder einem Übertragungsschalter gebildete Schaltmittel zwischen der Basis und dem Emitter des Bipolartransistors geschaltet ist. Wenn die Spannung an dem Eingangsanschluß abfällt, nimmt die Spannung an dem zweiten Anschluß, der in diesem Fall der Emitter des Bipolartransistors ist und einen Ausgang des Gegentaktschaltkreises bildet, zu und es fließt dann ein positiver Strom von dem ersten Anschluß, d.h. dem Kollektor des Bipolartransistors über diesen Bipolartransistor zu dem zweiten Anschluß. Die Spannung an dem Ausgang kann solange ansteigen, bis die Basis-Emitterspannung des Bipolartransistors, d.h. der Spannungsabfall über dem Widerstand oder dem Übertragungsschalter auf weniger als etwa 0,7 Volt abgefallen ist. Dann wird der Bipolartransistor abgeschaltet und der vorstehend erwähnte positive Strom fließt von dem ersten Anschluß über den Feldeffekttransistor und den Widerstand oder den Übertragungsschalter zu dem zweiten Anschluß. Aufgrund des Feldeffekttransistors wird der Ausgangsspannungshub erhöht, da die maximale Spannung an dem Ausgang nicht länger auf etwa 0,7 Volt unterhalb der Spannung an der Basis des Bipolartransistors beschränkt ist. Folglich kann die minimale Spannung über dem Bipolartransistor, d.h. zwischen dem ersten und dem zweiten Anschluß, etwa 0 Volt betragen (abhängig von dem Strom, der zu dem Ausgang geliefert werden soll), und der maximale Ausgangsspannungshub ist gleich der maximal möglichen Spannung über dem Bipolartransistor. Die letztere Spannung ist näherungsweise gleich der Kollektor-Emitter-Durchbruchspannung bei offener Basis des Bipolartransistors. Diese maximale Spannung zwischen dem ersten und dem zweiten Anschluß kann nur über dem Bipolartransistor auftreten, wenn sowohl dieser Transistor als auch der Feldeffekttransistor ausgeschaltet sind, so daß ein möglicher negativer Stromimpuls (d.h. in einem zu der vorstehend genannten positiven Spannung entgegengesetzten Sinn), der in einer mit dem Ausgang verbundenen Leitung injiziert, beispielsweise darin induziert wird, nicht von dieser bekannten Transistoranordnung weitergeleitet oder aufgenommen werden kann.
• Es sollte beachtet werden, daß der Übertragungsschalter der bekannten Transistoranordnung dauerhaft leitend ist und insofern vielmehr als ein Widerstand denn als ein realer Schalter arbeitet.
• Eine Aufgabe der vorliegenden Erfindung ist es, eine Transistoranordnung dieses vorstehenden bekannten Typs mit einem erhöhten maximalen Ausgangsspannungshub, die aber auch Strom aufnehmen kann, wenn der bipolare Transistor abgeschaltet ist, zu schaffen.
• Diese Aufgabe wird gemäß der Erfindung durch die in Anspruch 1 definierte Transistoranordnung gelöst.
• Das Schaltmittel wird geschlossen, wenn die Spannung zwischen dem Kollektor und dem Emitter des Bipolartransistormittels den vorbestimmten Wert überschreitet, wobei die maximale Spannung über diesem Bipolartransistormittel dann durch die sogenannte Kollektor-Emitter-Durchbruchsspannung bei kurzgeschlossener Basis, bezeichnet als BVCES, die, wie in der Technik bekannt, größer als die Kollektor-Emitter- Durchbruchsspannung bei offener Basis, bezeichnet als BVCEO und in der oben beschriebenen bekannten Anordnung anwendbar ist, gebildet wird. Daher ist ein erhöhter maximaler Ausgangsspannungshub möglich. Sobald das Schaltmittel geschlossen ist, kann das Bipolartransistormittel nicht länger Strom leiten, aber dieser Strom kann dann von dem Impedanzmittel, das parallel zu dem Bipolartransistormittel geschaltet ist, geliefert oder von diesem aufgenommen werden. Auf diese Weise kann ein möglicher negativer Stromimpuls wie vorstehend erwähnt von der Transistoranordnung weitergeleitet oder aufgenommen werden.
• Es sei angemerkt, daß neben einem Spannungsschutz andere Schutzmechanismen für einen Bipolartransistor vorgesehen sein können. Diese anderen Schutzmechanismen können mit der Spannungsschutzschaltung gemäß der vorliegenden Erfindung kombiniert sein, um den Transistor in verschiedenen Arbeitsbereichen zu schützen. Einer der Schutzmechanismen kann jedoch nicht den anderen ersetzen. Die europäische Patentanineldung EP 0 032 985 beschreibt z.B. eine Kurzschluß-Schutzanordnung, die einen Transistorschutz für Überhitzung schafft, immer wenn der Ausgangsstrom eines Leitungsantriebsschaltkreises niedrig bleibt, während der Eingangsstrom davon zunimmt. Eine derartige Kurzschluß- Schutzanordnung enthält typischerweise ein Stromerfassungsschema anstelle eines Spannungserfassungsmittels und berücksichtigt eine bestimmte Verzögerungszeitdauer, bevor es den Transistor ausschaltet, um geschützt zu sein, um dem Ausgangsstrom die Möglichkeit zu geben, dem Anstieg des Eingangsstromes zu folgen. Ein alternativer Kurzschluß-Schutzmechanismus ist in dem Patent der Vereinigten Staaten von Amerika US 4,771,357 beschrieben. Noch ein weiterer Schutzmechanismus für einen Transistor in einem Antriebsgerät ist in der japanischen Patentanmeldung JP-A-59-33910 mit dem Titel "Basisschaltkreis eines Transistors" beschrieben. Die darin offenbarte Anordnung schützt einen Transistor gegen große Verschiebungsströme, die durch Spannungsänderungen über den Kollektor- und Emitteranschlüssen des Transistors verursacht werden. Sie ist deshalb mit einem Spannungsänderungsdetektor ausgestattet.
• Ein weiteres charakteristisches Merkmal der vorliegenden Transistoranordnung besteht darin, daß das Impedanzmittel einen ersten Feldeffekttransistor enthält, dessen Drain- Source-Pfad zwischen dem ersten Anschluß und dem zweiten Anschluß gekoppelt ist und ein Gate enthält, das so vorgespannt ist, daß es diesem Strom ermöglicht, zu fließen.
• Ein weiteres charakteristisches Merkmal der vorliegenden Transistoranordnung besteht darin, daß das Impedanzmittel einen zweiten Feldeffekttransistor enthält, dessen Drain- Source-Pfad zwischen dem ersten Anschluß und dem zweiten Anschluß gekoppelt ist und von dem ein Gate mit dem Eingangsanschluß gekoppelt ist, um dem Strom zu ermöglichen, zu fließen.
• Das Gate muß so mit dem Eingangsanschluß gekoppelt sein, daß der zweite Feldeffekttransistor den vorstehend erwähnten umgekehrten Stromimpuls aufnehmen kann. Darüber hinaus muß dann der Eingangsanschluß in einer solchen Weise mit der Basis des Bipolartransistormittels gekoppelt sein, daß der zweite Feldeffekttransistor weiterhin in der Lage ist, einen Strom zu leiten, wenn das Bipolartransistormittel abgeschaltet ist, d.h. abhängig von der Polarität von sowohl dem Bipolartransistormittel als auch dem zweiten Feldeffekttransistor muß das an die Basis des Bipolartransistormittels angelegte Signal bezüglich jenem, das an das Gate des zweiten Feldeffekttransistors angelegt ist, invertiert oder nicht invertiert werden.
• Ein weiteres Merkmal der vorliegenden Transistoranordnung besteht darin, daß sie ferner einen dritten Feldeffekttransistor enthält, der zwischen den Kollektor und die Basis des Bipolartransistormittels geschaltet ist und von dem ein Gate so vorgespannt ist, um dem Strom zu ermöglichen, zu fließen.
• Wenn das Schaltmittel geschlossen ist, schafft dieser dritte Feldeffekttransistor einen zweiten leitenden Pfad parallel zu dem Impedanzmittel und dem Bipolartransistormittel zur Weiterleitung oder Aufnahme des umgekehrten Stromimpulses.
• Ein noch weiteres Merkmal der vorliegenden Transistoranordnung besteht darin, daß es ferner einen vierten Feldeffekttransistor enthält, der zwischen den Kollektor und die Basis des Bipolartransistormittels geschaltet ist, und von dem ein Gate mit dem Eingangsanschluß gekoppelt ist, um dem Strom zu ermöglichen, zu fließen.
• Wenn das Schaltmittel geschlossen ist, schafft dieser Feldeffekttransistor einen anderen leitenden Pfad parallel zu dem Impedanzmittel und dem Bipolartransistormittel zur Weiterleitung oder Aufnahme von umgekehrten Stromimpulsen. Der vierte Feldeffekttransistor kann auch verwendet werden, um das Signal an dem Eingangsanschluß zu invertieren, bevor es an die Basis des Bipolartransistormittels angelegt wird, wobei den Polaritätserfordernissen des voranstehenden Merkmals genügt wird.
• Ein noch weiteres Merkmal der vorliegenden Transistoranordnung besteht darin, daß das Bipolartransistormittel einen NPN-Transistor enthält.
• Somit wird, da NPN-Transistoren bessere Frequenzcharakteristiken als PNP-Transistoren haben, eine optimale Frequenzantwort der Transistoranordnung erzielt.
• Eine weitere Entwicklung der vorliegenden Transistoranordnung enthält ferner ein zweites Bipolartransistormittel, von dem ein Kollektor-Emitter-Pfad zwischen den zweiten Anschluß und einen dritten Anschluß geschaltet ist, und von dem eine Basis auch mit dem Eingangsanschluß gekoppelt ist, ein zweites Schaltmittel, das zwischen die Basis und einen Emitter des zweiten Bipolartransistormittels geschaltet ist und ein zweites Erfassungsmittel, das die Spannung zwischen dem zweiten Anschluß und dem dritten Anschluß erfaßt und das zweite Schaltmittel schließt, wenn die letztere Spannung einen zweiten vorbestimmten Wert überschreitet, und ein zweites Impedanzmittel, das ebenfalls zwischen den zweiten Anschluß und den dritten Anschluß geschaltet ist und das ausgelegt ist, einem Strom zu ermöglichen, von dem zweiten Anschluß zu dem dritten Anschluß zu fließen, wenn die Spannung über die letzteren Anschlüsse den zweiten vorbestimmten Wert überschreitet, und daß der zweite Anschluß einen Ausgang der Transistoranordnung bildet.
• Daher bilden das erstgenannte und das zweite Bipolartransistormittel zusammen einen sogenannten Gegentaktschaltkreis, der einen hohen Spannungshub an dem Ausgang hat. Tatsächlich ist dieser Ausgangsspannungshub lediglich durch die niedrigste der beiden Kollektor- Emitter-Durchbruchspannungen bei kurzgeschlossener Basis (BVCES) der beiden Bipolartransistormittel begrenzt. Ferner, wenn beide Bipolartransistormittel NPN-Typ Transistoren sind, wird eine gute Frequenzantwort erhalten.
• In einer weiteren Ausführungsform der vorliegenden Transistoranordnung enthält das Erfassungsmittel eine Zenerdiode, die in Serie mit einem Widerstand zwischen dem ersten Anschluß und dem zweiten Anschluß geschaltet ist, wobei der Widerstand zwischen die Zenerdiode und den zweiten Anschluß geschaltet ist und das ersterwähnte Schaltmittel von einem fünften Feldeffekttransistor gebildet wird, von dem ein Gate mit einem Koppelknoten zwischen dem Widerstand und der Zenerdiode gekoppelt ist.
• Wenn die Spannung zwischen dem ersten und dem zweiten Anschluß groß genug, d.h. wenigstens größer als die Zenerspannung der Zenerdiode, ist, beginnt ein Strom durch diese Zenerdiode und den Widerstand zu fließen und führt infolgedessen einen Spannungsabfall über dem Widerstand herbei. Wenn diese Spannung die sogenannte Schwellenspannung des fünften Feldeffekttransistors überschreitet, wird der letztere eingeschaltet, wobei das erste Schaltmittel geschlossen wird. Aus Gründen der Polarität, wenn das erste Bipolartransistormittel ein NPN- Transistor ist, ist der fünfte Feldeffekttransistor ein N- Kanal-Transistor, während ein PNP erstes Bipolartransistormittel mit einem P-Kanal fünften Feldeffekttransistor kombiniert ist. Der erste vorbestimmte Wert wird durch die Zenerspannung der ersten Zenerdiode bestimmt. Es ist zu beachten, daß ein ähnlicher Schaltkreis für das vorstehend erwähnte zweite Schaltmittel verwendet werden kann.
• Noch eine weitere Charakteristik der vorliegenden Transistoranordnung besteht darin, daß eine zweite Zenerdiode zwischen den Koppelknoten und die erste erwähnte Zenerdiode gekoppelt werden kann, daß ein drittes Schaltmittel zwischen den Emitter und den Verbindungspunkt zwischen der ersten Zenerdiode und der zweiten Zenerdiode geschaltet ist, wobei das dritte Schaltmittel geschlossen wird, wenn die Spannung über dem Widerstand einen vorbestimmten Schwellenwert überschreitet, und daß ein Stromspiegelschaltkreis vorgesehen ist, dem der durch die erste Zenerdiode fließende Strom eingegeben wird und von dem ein gespiegelter Strom zu dem Widerstand ausgegeben wird.
• Daher ist der erste vorbestimmte Wert für das Schließen des ersten Schaltmittels eine Funktion der Summe der Zenerspannungen der ersten und der zweiten Zenerdiode, da jedoch das dritte Schaltmittel einen Pfad für den Strom durch die erste Zenerdiode schafft, wenn es geschlossen ist und der Stromspiegelschaltkreis den gespiegelten Strom dem Widerstand zuführt, ist der erste vorbestimmte Wert für das Öffnen des ersten Schaltmittels weiterhin eine Funktion der Zenerspannung der ersten Zenerdiode, aber nicht der Zenerspannung der zweiten Zenerdiode. Daher, da das erste Schaltmittel bei verschiedenen Spannungen zwischen dem ersten und dem zweiten Anschluß öffnet und schließt, ist eine Hysterese geschaffen, die verhindert, daß das erste Schaltmittel wiederholt ein- und ausschaltet.
• Ein weiteres Merkmal der vorliegenden Transistoranordnung besteht darin, daß das dritte Schaltmittel durch einen sechsten Feldeffekttransistor gebildet wird, von dem ein Gate mit dem Koppelknoten verbunden ist.
• Wenn der fünfte und der sechste Feldeffekttransistor, die das erste bzw. das dritte Schaltmittel bilden, die gleiche sogenannte Schwellenspannung aufweisen, und wenn die Spannung über dem Widerstand diese Schwellenspannung erreicht, werden beide Schaltmittel geschlossen und die zweite Zenerdiode erfüllt keinen weiteren Zweck, bis das erste und das dritte Schaltmittel wieder geöffnet werden, weil die Spannung zwischen dem ersten und dem zweiten Anschluß unter den ersten vorbestimmten Wert fällt, um das erste Schaltmittel zu öffnen.
• Die vorstehend erwähnten und andere Ziele und Merkmale der Erfindung werden deutlicher und die Erfindung ihrerseits wird am besten verständlich unter Bezugnahme auf die folgende Beschreibung eines Ausführungsbeispiels, das in Verbindung mit den beigefügten Zeichnungen beschrieben wird, in denen:
• Fig. 1 eine Transistoranordnung nach der Erfindung zeigt; und
• Fig. 2 ein Erfassungsmittel darstellt, das in der Transistoranordnung der Fig. 1 verwendet wird.
• Die Transistoranordnung der Fig. 1 wird in einer letzten Stufe eines (nicht dargestellten) Verstärkers verwendet, der eine (nicht dargestellte) Zweidraht- Kommunikationsleitung, wie sie beispielsweise für die Übermittlung von Telefonsignalen verwendet wird, antreibt.
• Jeder Draht der Zweidraht-Leitung ist mit einem Ausgang einer der beiden ähnlichen Transistoranordnungen verbunden, von denen eine in Fig. 1 dargestellt ist. Die zwei Transistoranordnungen werden beispielsweise durch ein sogenanntes Differentialpaar, das komplementäre analoge Signale zu den jeweiligen Eingängen der beiden Transistoranordnungen liefert, entgegengesetzt angetrieben.
• Die in Fig. 1 gezeigte Transistoranordnung enthält die Totem-pole-Verbindung der zwei Bipolartransistormittel, die durch Darlington-verbundenen bipolar NPN-Transistorpaare Q1/Q2 und Q3/Q4 mit den Widerständen R1 und R2, die die Basis der Transistoren Q2 bzw. Q4 vorspannen, gebildet werden. Die Kollektoren von Q1 und Q2 sind beide mit einem ersten Versorgungsanschluß VCC verbunden, an dem eine gleichnamige positive Spannung VCC zur Verfügung gestellt wird, wobei R2 und der Emitter von Q4 mit einem zweiten Versorgungsanschluß VSS verbunden sind, an dem die gleichnamige negative Spannung VSS zur Verfügung steht. R1, der Emitter von Q2 und die Kollektoren von Q3 und Q4 sind an einen Ausgangsanschluß OUT der Transistoranordnung angeschlossen. Die Basis von Q1 ist über einen Schalter oder ein Schaltmittel SW1, das von einem in Fig. 2 gezeigten und nachfolgend diskutierten Erfassungsmittel gesteuert wird, mit OUT gekoppelt, während die Basis von Q3 über einen Schalter oder ein Schaltmittel SW2, das ähnlich zu SW1 ist, mit VSS gekoppelt ist. Die Basis von Q3 ist ferner über den Drain-Source-Pfad eines PMOS-Transistors PDS mit OUT gekoppelt, dessen Gate zusammen mit dem Gate eines anderen PMOS-Transistors PD4, der zwischen VSS und OUT geschaltet ist, mit dem Drain eines NMOS-Transistors ND1 verbunden ist, wobei die Source desselben mit VSS verbunden ist und das Gate desselben einen Eingangsanschluß IN der Transistoranordnung bildet. Das Drain von ND1 ist ferner mit den untereinander verbundenen Gate und Drain eines PMOS-Transistors PD3 gekoppelt, dessen Source mit der Source eines NMOS-Transistors ND3 verbunden ist. Das Gate und der Drain von ND3 sind auch untereinander verbunden und über den Source-Drain-Pfad des PMOS-Transistors PD1 mit VCC gekoppelt, wobei das Gate desselben mit einem Anschluß BIAS1 einer Vorspannungs-Spannungsquelle verbunden ist, die eine gleichnamige Vorspannung BIAS1 liefert. BIAS1 ist ferner auch mit dem Gate eines PMOS-Transistors PD2 verbunden, der zwischen VCC und die Basis von Q1 gekoppelt ist. Schließlich ist die Basis von Q1 auch mit der Source von ND3 über eine Diode D1 gekoppelt, während ein NMOS- Transistor ND2 zwischen VCC und OUT geschaltet ist und sein Gate mit dem Gate von ND3 verbunden ist. Zu bemerken ist, daß PD1 und PD2 Stromquellen darstellen, daß die Bipolartransistoren Q1/Q2 und Q3/Q4 einen in der Technik gutbekannten sogenannten Gegentaktschaltkreis bilden, und daß PD3 in Kombination mit D1 einen sogenannten Pegelverschieber bildet, der einen Klasse AB- Vorspannungsbetrieb des Gegentaktschaltkreises schafft, wie dies in der Technik ebenfalls bekannt ist.
• Wie bereits erwähnt werden die Schalter SW1 und SW2 über ein in Fig. 2 dargestelltes Erfassungsmittel gesteuert. Dieses Erfassungsmittel enthält zwei Zweige, die zwischen zwei Anschlüsse COLL und EM geschaltet sind. Ein erster Zweig umfaßt die Reihenschaltung der beiden Hauptpfade der zwei PMOS-Transistoren PS1 und PS3 und einer Zenderdiode ZD3 und ist parallel mit einem zweiten Zweig, der die Serienschaltung eines PMOS-Transistors PS2, einer Zenerdiode ZD1 und eines NMOS-Transistors NS1 umfaßt, der als ein Schaltmittel tätig ist. Die Gates von PS1 und PS2 sind beide mit einem Anschluß BIAS2 einer Vorspannungsquelle verbunden, die eine gleichnamige Vorspannung BIAS2 liefert, wobei das Gate von PS3 mit dem Drain von PS2, d.h. mit dem Verbindungspunkt zwischen PS2 und ZD1, verbunden ist. Das Gate von NST ist über die Serienschaltung einer Zenerdiode ZD2 und eine Diode D2 mit seinem Drain verbunden und ist über die Parallelverbindung eines Widerstands R3 und der Zenerdiode ZD3 mit seiner Source, d.h. mit dem Anschluß EM verbunden. Schließlich weist ein NMOS-Transistor NS2, dessen Gate mit jenem von NS1 verbunden ist, einen Hauptpfad auf, der zwischen dem Anschluß EM und einem Anschluß BAS geschaltet ist. NS2 bildet entweder den Schalter SW1 oder SW2 der Fig. 1, wobei der Anschluß BAS daher mit der Basis von Q1 oder Q3 verbunden ist, der Anschluß EM mit dem Emitter von Q2 oder Q4 verbunden ist, und der Anschluß COLL mit dem Kollektor der Transistoren Q1/Q2 bzw. Q3/Q4 verbunden ist. Es ist zu beachten, daß PS1, PS2 und PS3 einen Stromspiegelschaltkreis bilden, wie dies aus der folgenden Beschreibung des Betriebs der Transistoranordnung klar wird, wobei diese Beschreibung sowohl auf Fig. 1 als auch Fig. 2 Bezug nimmt.
• Wie vorstehend erwähnt wird die Transistoranordnung in einem Verstärker verwendet, der eine Zweidraht- Kommunikationsleitung antreibt, wobei jeder Draht davon mit einem Ausgang von einer von zwei ähnlichen Transistoranordnungen verbunden ist, deren Eingänge mit jeweiligen komplementären Analogsignalen angetrieben werden.
• Das an den Eingang IN der in Fig. 1 gezeigten Transistoranordnung gelieferte Analogsignal moduliert den Widerstand des Source-Drain-Pfades von ND1 und dabei die Spannung an dem Drain von ND1. Wenn die Spannung des analogen Signals ansteigt, nimmt der Widerstand des Drain- Source-Pfades ab, so daß die Spannung an dem Drain von ND1 abnimmt. Folglich, unter der Annahme, daß die Spannung bei OUT sich nicht ändert, nimmt der Widerstand des Drain- Source-Pfades sowohl von PD4 als auch PD5 ab, so daß, wenn der Schalter SW2 offen ist, d.h. die Basis von Q3 nicht mit VSS verbunden ist, Q3 und Q4 beide leitfähiger werden. Darüber hinaus bewirkt die Verminderung der Spannung an dem Drain von ND1, daß sich die Spannung an der Basis von Q1 über PD3 und D1 vermindert, wobei Q1 und Q2 weniger leitfähig werden. Als Folge davon, daß Q1 und Q2 weniger leitfähig werden und Q3 und Q4 leitfähiger werden, nimmt die Spannung bei OUT ab, wenn die Spannung bei IN zunimmt. In analoger Weise nimmt die Spannung bei OUT zu, wenn die Spannung bei IN abnimmt.
• Es ist anzumerken, daß bei dem vorstehend Beschriebenen die Spannung bei OUT als konstant angenommen wurde, was im allgemeinen nicht der Fall ist, in der Praxis die Folgerungen jedoch nicht ändert. Tatsächlich bildet es eine negative Rückkopplung, d.h. eine zunehmende Spannung bei IN bewirkt, daß die Spannung bei OUT abfällt und dabei eine geringere Vorspannung an Q3 und Q4 und eine größere Vorspannung an Q1 und Q2 abgibt, so daß sich die Spannung bei OUT weniger vermindert als in dem vorstehend beschriebenen theoretischen Beispiel, aber nichtsdestoweniger bei einer zunehmenden Spannung bei IN weiterhin abfällt.
• Wenn die Spannung bei IN ausreichend hoch ist, sind Q1 und Q2 vollständig abgeschaltet und eine große Spannung gleich VCC minus der Spannung bei OUT tritt über Q1 und Q2 auf. Q3 und Q4 sind dann leitend und die Spannung bei OUT wird durch die Spannung bei IN und durch die (nicht dargestellte) mit OUT verbundene Last bestimmt. Ein Strom fließt dann von der mit OUT verbundenen Leitung hauptsächlich über Q3 und Q4 zu VSS. Es ist hier zu beachten, daß dieser Strom von VCC über die zweite Transistoranordnung, die mit der zweiten Leitung der vorstehend erwähnten Zweidraht-Leitung verbunden ist, geliefert wird.
• Wenn, was vorkommen kann, ein Stromimpuls auf kapazitive oder induktive Weise in die Zweidraht-Leitung injiziert wird, und wenn dieser Impuls einen Strom ausgibt, der dem Strom, der zu dieser Zweidraht-Leitung von den beiden Transistoranordnungen geliefert wird, entgegengerichtet ist, dann wird dieser Stromimpuls von VCC zu der mit OUT verbundenen, in Fig. 1 gezeigten Leitung abgezogen und fließt über die zweite Transistoranordnung zu VSS. Dieser Strom wird jedoch von ND2 zur Verfügung gestellt, da Q1 und Q2 abgeschaltet sind. In ähnlicher Weise, wenn Q3 und Q4 abgeschaltet sind und ein in die Zweidraht-Leitung injizierter Strom zu VSS fließen muß, fließt er über PD4.
• Es ist zu beachten, daß der von der Stromquelle PD1 gelieferte Strom von ND3, sehr ähnlich wie in einem sogenannten Stromspiegel, der in der Technik gut bekannt ist, zu ND2 gespiegelt wird. Da die Quellen von ND2 und ND3 anders als in einem Stromspiegel nicht untereinander verbunden sind, ist der Strom durch ND2 nicht nur von dem Strom durch ND3, sondern auch von der Spannung an der Quelle von ND2, d.h. der Spannung bei OUT, bestimmt.
• Wenn, wie in dem vorhergehenden Fall, die Spannung bei IN so hoch ist, daß Q1 und Q2 vollständig abgeschaltet sind, dann tritt eine große Spannung über Q1 und Q2 auf. Bei ausgeschalteten Q1 und Q2 ist die maximale Spannung, der ermöglicht ist, über Q1 aufzutreten, dessen sogenannte Kollektor-Emitter-Durchbruchspannung bei offener Basis (BVCEO). Folglich kann die Spannung bei OUT nicht unter VCC minus BVCEO von Q1 fallen, solange SW1 offen ist. Es ist zu beachten, daß die maximale Spannung, die über Q2 ermöglicht ist, dessen sogenannte Kollektor-Emitter-Durchbruchspannung mit kurzgeschlossener Basis (BVCES) ist, da bei ausgeschaltetem Darlington-Paar Q1/Q2, d.h. bei ausgeschaltetem Q1, die Basis von Q2 über R3 zu seinem Emitter kurzgeschlossen ist. Da jedoch das Erfassungsmittel von Fig. 2 so entworfen ist, daß dann, wenn die Spannung zwischen VCC und OUT einen vorbestimmten Wert überschreitet, der niedriger als BVCEO ist, dieses Erfassungsmittel bewirkt, daß SW1 schließt, so daß die Basis von Q1 mit OUT verbunden wird. Folglich kann die maximale Spannung über Q1 und Q2 nun auf BVCES von Q1 (oder genauer auf die Kollektor-Emitter-Durchbruchspannung mit einem Widerstand R zwischen seinem Emitter und seiner Basis (BVCER), wobei R der niedrige Widerstand von SW1 bei geschlossenem Schalter ist) zunehmen, welcher höher als BVCEO ist. Es ist zu beachten, daß Q2 ein Transistor mit einer niedrigeren Transistor-Stromverstärkung (beta) als Q1 ist, so daß sein BVCES höher als der von Q1 ist. In ähnlicher Weise, wenn die Spannung zwischen OUT und VSS einen vorbestimmten Wert überschreitet, der niedriger als der BVCEQ von Q3 ist, dann wird SW2 durch ein Erfassungsmittel ähnlich zu jenem, das in Fig. 2 gezeigt ist, geschlossen.
• Der in Fig. 2 gezeigte Schaltkreis arbeitet wie folgt.
• Solange die Spannung zwischen dem mit den Kollektoren von Q1/Q2 oder Q3/Q4 verbundenen Anschluß COLL und dem mit dem Emitter von Q2 oder Q4 verbundenen Anschluß EM niedriger als die Zenerspannung von ZD1 ist, kann kein Strom durch PS2 fließen, und die Spannung an der Kathode von ZD1 ist gleich zu jener bei COLL, so daß PS3 dann ausgeschaltet ist. Folglich ist die Spannung an dem Gate von NS2 gleich jener an EM, wobei auch NS2 ausgeschaltet ist. Daher ist der Schalter SW1 oder SW2, der von NS2 gebildet wird, offen. Wenn die Spannung zwischen COLL und EM die Summe der Zenerspannungen von ZD1, ZD2 und der Vorwärtsspannung von etwa 0,7 Volt über D2 überschreitet, dann beginnt ein Strom durch PS2, ZD1, ZD2, D2 und R3 zu fließen, so daß die Spannung an dem Gate von PS3 abnimmt. Wenn diese Spannung niedrig genug ist, ist PS3 nicht länger abgeschaltet und ein Strom fließt von COLL über PS1, PS3 und R3 zu EM. Dabei nimmt die Spannung an dem Gate von NS2 zu und, wenn sie ausreichend hoch ist, ist NS2 nicht länger abgeschaltet, so daß der Schalter geschlossen wird. Auch NS1 ist dann nicht länger abgeschaltet, so daß der Strom, der durch PS2 und ZD1 fließt, nun durch NS1 statt durch ZD2, D2 und R3 fließt. Folglich, um den Schalter wiederum zu schließen, muß die Spannung zwischen COLL und EM bis unter die Zenerspannung von ZD1 abnehmen, wobei kein weiterer Strom durch PS2 fließen kann, die Spannung an der Kathode von ZD1 wiederum gleich jener von COLL wird und PS3 genauso wie NS2 wiederum abgeschaltet wird.
• Zusammenfassend wird der Schalter bei einer Spannung zwischen COLL und EM von etwa der Summe der Zenerspannungen von ZD1 und ZD2 geschlossen und wird bei einer Spannung von etwa der Zenerspannung von ZD1 wieder geöffnet. Auf diese Weise wird eine Hysterese geschaffen, die verhindert, daß der Schalter sich wiederholt öffnet und schließt. Es ist zu beachten, daß D2 verhindert, daß jeglicher Strom von dem Gate von NS1 über ZD2 zu dessen Drain fließt, wenn die Spannung an diesem Gate höher als an diesem Drain ist, und dabei verhindert, daß ZD2 von einem zu großen Strom in dieser Richtung beschädigt wird. Darüber hinaus, wenn ZD2 einen positiven Temperaturkoeffizienten aufweist, d.h. ZD2 eine sogenannte Lawinen-Durchbruch-Zenerdiode ist, dann schafft D2 eine Temperaturkompensation für ZD2. Eine ähnliche Diode wie D2 kann auch für ZD1 vorgesehen sein, aber nicht, wenn dies eine wahre Zenerdiode ist, d.h. nach dem sogenannten Zener-Effekt arbeitet. Schließlich ist es der Zweck von ZD3 zu vermeiden, daß die Spannung an dem Gate von NS2 zu hoch ansteigt. Es ist auch zu beachten, daß, wenn SW1 geschlossen ist, ein in diese Leitung injizierter Umkehrstromimpuls auch von PD2 statt lediglich über ND2 weitergeleitet werden kann. In ähnlicher Weise, wenn SW2 geschlossen ist, kann ein Umkehrstromimpuls sich auch über PDS anstatt nur über PD4 zu VSS absenken.
• Während die Prinzipien der Erfindung in Verbindung mit einer speziellen Vorrichtung beschrieben wurden, ist klar zu verstehen, daß diese Beschreibung nur anhand eines Beispiels als eine Beschränkung des Umfangs der Erfindung, die in den beigefügten Ansprüchen definiert ist, verstanden werden soll.

Claims (10)

1. Transistoranordnung, die ein Bipolartransistormittel (Q1/Q2, Q3/Q4), von dem ein Kollektor-Emitter-Pfad zwischen einen ersten Anschluß (VCC, OUT) und einen zweiten Anschluß (OUT, VSS) geschaltet ist und von dem eine Basis mit einem Eingangsanschluß (IN) gekoppelt ist, der die Transistoranordnung antreibt, und ein zwischen die Basis und einen Emitter des Bipolartransistormittels (Q1/Q2, Q3/Q4) geschaltetes Schaltmittel (SW1, SW2) enthält, dadurch gekennzeichnet, daß die Transistoranordnung ein Erfassungsmittel, das zwischen den ersten Anschluß (VCC, OUT) und den zweiten Anschluß (OUT, VSS) gekoppelt ist und ausgelegt ist, die Spannung über den Anschlüssen zu erfassen und das Schaltmittel (SW1, SW2) unmittelbar dann, wenn die Spannung einen vorbestimmten Wert überschreitet, zu schließen und ein Impedanzmittel (PD1/ND2/ND3, PD4), das parallel zu dem Bipolartransistormittel (Q1/Q2, Q3/Q4) zwischen den ersten Anschluß (VCC, OUT) und den zweiten Anschluß (OUT, VSS) gekoppelt ist und einen Eingang aufweist, zu dem der Eingangsanschluß (IN) gekoppelt ist, wobei das Impedanzmittel (PD1/ND2/ND3, PD4) ausgelegt ist, das Fließen von Strom zwischen dem ersten Anschluß (VCC, OUT), dem zweiten Anschluß (OUT, VSS) und dem Eingangsanschluß (IN) zumindest dann zu ermöglichen, wenn die Spannung den vorbestimmten Wert überschreitet, enthält.

2. Transistoranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Impedanzmittel (PD1/ND2/ND3) einen ersten Feldeffekttransistor (PD1), dessen Drain- Source-Pfad zwischen den ersten Anschluß (VCC) und den zweiten Anschluß (OUT) gekoppelt ist und von dem ein Gate so vorgespannt ist, um zu ermöglichen, daß der Strom fließt, enthält.

3. Transistoranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Impedanzmittel (PD4) einen zweiten Feldeffekttransistor (PD4) enthält, dessen Drain-Source-Pfad zwischen den ersten Anschluß (OUT) und den zweiten Anschluß (VSS) gekoppelt ist und von dem ein Gate mit dem Eingangsanschluß (IN) gekoppelt ist, um zu ermöglichen, daß der Strom fließt.

4. Transistoranordnung nach Anspruch 1, dadurch gekennzeichnet, daß sie ferner einen dritten Feldeffekttransistor (PD2) enthält, der zwischen den Kollektor und die Basis des Bipolartransistormittels (Q1/Q2) geschaltet ist und von dem ein Gate so vorgespannt ist, um zu ermöglichen, daß der Strom fließt.

5. Transistoranordnung nach Anspruch 1, dadurch gekennzeichnet, daß sie ferner einen vierten Feldeffekttransistor (PD5) enthält, der zwischen den Kollektor und die Basis des Bipolartransistormittels (Q3/Q4) geschaltet ist und von dem ein Gate mit dem Eingangsanschluß (IN) gekoppelt ist, um zu ermöglichen, daß der Strom fließt.

6. Transistoranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Bipolartransistormittel (Q1/Q2, Q3/Q4) einen NPN-Transistor enthält.

7. Transistoranordnung nach Anspruch 1, dadurch gekennzeichnet, daß sie ferner ein zweites Bipolartransistormittel (Q3/Q4), von dem ein Kollektor-Emitter-Pfad zwischen den zweiten Anschluß (OUT) und einen dritten Anschluß (VSS) geschaltet ist und von dem eine Basis auch mit dem Eingangsanschluß (IN) gekoppelt ist, ein zweites Schaltmittel (SW2), das zwischen die Basis und einen Emitter des zweiten Bipolartransistormittels (Q3/Q4) geschaltet ist, und ein zweites Erfassungsmittel, das die Spannung zwischen dem zweiten Anschluß (OUT) und dem dritten Anschluß (VSS) erfaßt und das zweite Schaltmittel (SW2) schließt, wenn die letztere Spannung einen zweiten vorbestimmten Wert überschreitet, und ein zweites Impedanzmittel (PD4), das ebenfalls zwischen den zweiten Anschluß (OUT) und den dritten Anschluß (VSS) geschaltet ist und das ausgelegt ist, zu ermöglichen, daß ein Strom von dem zweiten Anschluß (OUT) zu dem dritten Anschluß (VSS) fließt, wenn die Spannung über den letzteren Anschlüssen den zweiten vorbestimmten Wert überschreitet, enthält, und daß der zweite Anschluß (OUT) einen Ausgang der Transistoranordnung bildet.

8. Transistoranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Erfassungsmittel eine Zenerdiode (ZD1), die in Reihe mit einem Widerstand (R3) zwischen dem ersten Anschluß (VCC, OUT) und dem zweiten Anschluß (OUT, VSS) geschaltet ist, enthält, wobei der Widerstand (R3) zwischen die Zenerdiode (ZD1) und den zweiten Anschluß (OUT, VSS) geschaltet ist, und daß das erste erwähnte Schaltmittel (SW1, SW2) von einem fünften Feldeffekttransistor (NS2) gebildet ist, von dem ein Gate mit einem Koppelknoten zwischen dem Widerstand (R3) und der Zenerdiode (ZD1) gekoppelt ist.

9. Transistoranordnung nach Anspruch 6, dadurch gekennzeichnet, daß eine zweite Zenerdiode (ZD2) zwischen den Koppelknoten und die erste erwähnte Zenerdiode (ZD1) gekoppelt ist, daß ein drittes Schaltmittel (NS1) zwischen den Emitter und den Anschlußpunkt zwischen der ersten Zenerdiode (ZD1) und der zweiten Zenerdiode (ZD2) geschaltet ist, und daß das dritte Schaltmittel (NS1) geschlossen ist, wenn die Spannung über dem Widerstand (R3) einen vorbestimmten Schwellenwert überschreitet, und daß ein Stromspiegelschaltkreis (PS1, PS2, PS3) vorgesehen ist, zu dem der Strom, der durch die erste Zenderdiode (ZD1) fließt, eingegeben wird und von dem ein gespiegelter Strom zu dem Widerstand (R3) ausgegeben wird.

10. Transistoranordnung nach Anspruch 7, dadurch gekennzeichnet, daß das dritte Schaltmittel (NS1) von einem sechsten Feldeffekttransistor, von dem ein Gate mit dem Koppelknoten verbunden ist, gebildet ist.