[go: up one dir, main page]

DE69312939T2 - Integrierte Schaltung mit bidirektionnellem Anschlussstift - Google Patents

Integrierte Schaltung mit bidirektionnellem Anschlussstift

Info

Publication number
DE69312939T2
DE69312939T2 DE69312939T DE69312939T DE69312939T2 DE 69312939 T2 DE69312939 T2 DE 69312939T2 DE 69312939 T DE69312939 T DE 69312939T DE 69312939 T DE69312939 T DE 69312939T DE 69312939 T2 DE69312939 T2 DE 69312939T2
Authority
DE
Germany
Prior art keywords
pin
integrated circuit
comparator
input
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69312939T
Other languages
English (en)
Other versions
DE69312939D1 (de
Inventor
Marco Monti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of DE69312939D1 publication Critical patent/DE69312939D1/de
Application granted granted Critical
Publication of DE69312939T2 publication Critical patent/DE69312939T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731Optimisation thereof
    • H03K19/1732Optimisation thereof by limitation or reduction of the pin/gate ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Microcomputers (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die Erfindung betrifft eine integrierte Halbleiterschaltung mit einem Zweiwege-Anschlußstift.
  • Genauer gesagt betrifft die Erfindung eine integrierte Schaltung des Typs, der mindestens einen Eingangsanschluß und mindestens einen Ausgangsanschluß aufweist, um digitale und/oder analoge Signale zu empfangen bzw. abzugeben, wobei die Anschlüsse zu diskreten Schaltungsabschnitten der integrierten Schaltung gehören und verschiedene logische Funktionen implementieren. Die Anschlüsse teilen sich einen gemeinsamen Anschlußstift. Innerhalb der integrierten Schaltung befindet sich eine Schaltungseinrichtung, um den logischen Zustand an dem Stift nachzuweisen.
  • Bekanntlich stellen externe Anschlußstifte die Anschlüsse für ein eine elektronische integrierte Halbleiterschaltung enthaltendes Gehäuse dar. Sie ermöglichen, daß man ein solches Gehäuse mittels Schnellverbindung auf einer Trägerplatine gleichzeitig mit der Herstellung der elektrischen Verbindungen anbringen kann.
  • Eine Forderung auf diesem speziellen Anwendungsgebiet ist die Minimierung der Anzahl externer Anschlußstifte, um einerseits die Fertigungskosten des Gehäuses zu senken und andererseits die Effizienz und Zuverlässigkeit des in dem Gehäuse befindlichen elektronischen Bauelements zu steigern. Allerdings laufen dieser Forderung die eigenen Wünsche des Entwerfers der integrierten Schaltung zuwider, der vor die Aufgabe gestellt ist, eine Anzahl logischer Funktionen innerhalb der Schaltung einzurichten und zu implementieren, dann aber nur eine begrenzte Anzahl von Anschlußstiften zur Verfügung hätte, um die Schaltung mit der Außenumgebung zu verbinden. Ein weiteres Problem, mit dem der Entwickler integrierter Schaltungen konfrontiert ist, besteht darin, daß die Schaltung auch den Anforderungen der Gehäusenorm des Herstellers entsprechen soll. Es versteht sich daher, daß der derzeitige Trend einer verringerten Anzahl externer Anschlußsstifte zusätzliche Arbeit für den Entwickler bedeutet.
  • Aus den genannten Gründen wird dem Entwickler selten eine ausreichende Anzahl externer Anschlußstifte zur Verfügung gestellt, um sämtliche von ihm angestrebte Funktionen zu realisieren, und es müssen häufig Beschränkungen in der Leistungsfähigkeit der Schaltung und/oder der Möglichkeit der Schnittstellen-Verbindung bezüglich externer Schaltungen hingenommen werden.
  • Verständlicherweise wäre es wünschenswert, wenn ein einzelner Anschlußstift mehreren Funktionen dienen könnte, jedoch war dies bislang aus Furcht vor Störungen oder einer Wechselwirkung zwischen Funktionen nicht durchführbar.
  • Als Beispiel sei Fig. 1 betrachtet, die eine integrierte Schaltung mit emem ersten digitalen Ausgangsstift A zeigt, an dem ein Spannungswert anstehen kann, der entweder dem logisch niedrigen Pegel (0-2,5 V) oder dem logisch hohen Pegel (3,5-5 V) entspricht.
  • Andererseits ist ein zweiter Stift B vorgesehen, um als digitaler oder Steuereingang zu fungieren, und sein Zustand kann entweder dem Leerlauf oder der Masseverbindung entsprechen.
  • Man sieht also, daß, wenn die Stifte A und B zusammengelegt würden, ein bei B empfangenes Steuersignal mit dem korrekten Betrieb am Ausgang A kollidieren würde.
  • Eine zum Stand der Technik gehörige Lösung gemäß der japanischen Patentanmeldung JP-A-04 212 519 offenbart einen Zweiwege-Eingangspuffer mit einem Eingangsanschluß und einem Ausgangsanschluß zum Empfangen bzw. zum Abgeben digitaler Signale. Die Anschlüse gehören zu diskreten Schaltungsabschnitten, die verschiedene logische Funktionen implementieren.
  • Die Anschlüsse teilen sich einen einzelnen Anschlußstift 12, und es ist eine Schaltungseinrichtung vorgesehen, um den logischen Zustand dieses einzelnen Anschlußstifts nachzuweisen.
  • Eine ähnliche Lösung ist auch in den japanischen Patentanmeldungen JP- A-04 262 440 und JP-A-01 256 212 offenbart.
  • Allerdings schaffen diese Lösungen keine einfache Einrichtung zum Nachweisen des Zustands des Anschlußstifts mit dem Zweck, die Integration bei verringerter IC-Belegungsfläche zu vereinfachen.
  • Aufgabe der Erfindung ist die Schaffung einer verbesserten integrierten Schaltung, die solche baulichen und funktionellen Merkmale aufweist, daß die den früheren Vorgehensweisen anhaftenden Beschränkungen überwunden werden und der Einsatz einer geringeren Anzahl externer Anschlußstifte möglich wird.
  • Speziell besteht ein Ziel der Erfindung in der Schaffung einer integrierten Schaltung mit mindestens einem Zweiwege-Anschlußstift, das heißt einem Stift für eine duale Betriebsweise als Ausgangsanschluß oder als Eingangsanschluß,
  • Ein weiteres Ziel der Erfindung besteht darin, dafür zu sorgen, daß mindestens zwei diskrete Schaltungsfunktionen an den einen Anschlußstift geführt werden, welche verschiedene (digitale oder analoge) logische Funktionsweisen aufweisen, wobei die Ausführung der einen Funktion nicht in Relation steht zu derjenigen der anderen Funktion.
  • Die Lösungsidee gemäß der Erfindung besteht darin, einen einzelnen Anschlußstift vorzusehen, der als digitaler Ausgang und digitaler Eingang dient, wobei eine elektronische Einrichtung zum Nachweisen des logischen Zustands des Stifts dient.
  • Basierend auf obiger Lösungsidee wird die Aufgabe gelöst durch eine integrierte Schaltung der genannten Art, wie sie durch die Kennzeichnungsmerkmale der beigefügten Ansprüche definiert ist.
  • Die Merkmale und Vorteile der erfindungsgemäßen Schaltung ergeben sich aus der nachfolgenden Beschreibung einer Ausführungsform der Erfindung, die beispielhaft und ohne Beschränkung unter Bezugnahme auf die begleitenden Zeichnungen gegeben wird. Es zeigen:
  • Fig. 1 ein Skizze eines Abschnitts einer zum Stand der Technik zählenden integrierten Schaltung;
  • Fig. 2 ein Diagramm, welches eine Einzelheit einer integrierten Schaltung als Ausführungsform der Erfindung zeigt;
  • Fig. 3 eine Skizze, die die Einzelheiten aus Fig. 2 deutlicher veranschaulicht, und
  • Fig. 4 ein Diagramm einer Ausführungsform der Schaltung nach Fig. 3.
  • Bezugnehmend auf die in den Figuren dargestellte Zeichnung, ist bei 1 allgemein und schematisch eine integrierte Haltbleiterschaltung mit einem erfindungsgemäßen, externen Doppelfunktions-Zweiwege- Anschlußstift 2 dargestellt. Die Schaltung 1 kann zum Beispiel eine Audioeinrichtung sein, die aus dem Bereich der Anmelderin unter der Handelsbezeichnung TDA 7337 bekannt ist.
  • Der Stift 2 ist über einen Negator 4 an den Ausgang eines ersten Schaltungsabschnitts angeschlossen, der die Bezeichnung AMS (Automtic Music Sensor) trägt, und der Stift entspricht den typischen Schwellenwertspannungspegeln der CMOS-Technologie, was bedeutet, daß der an den Ausgang angelegte Spannungswert im Bereich von 0 bis 5 Volt liegt. Der Stift 2 ist außerdem an den Eingang eines zweiten Schaltungsabschnitts mit der Bezeichnung MUTE angeschlossen und dient zum Aktivieren und Deaktivieren der "Stummschalt"-Funktion der Audioschaltung.
  • Ebenfalls gemäß der Erfindung wäre es möglich, den Stift an einen anderen Schaltungsabschnitt anzuschließen, der einer anderen Funktion dient, beispielsweise zum Ermöglichen der "Standby"-Funktion der Audioschaltung.
  • Extern bezüglich der Schaltung 1 ist der Stift 2 über einen Widerstand Rest, dessen Wert bekannt und vorzugsweise auf 40 kOhm eingestellt ist, auf Schaltungsmasse gelegt. In Reihe zwischen dem Widerstand Rest und Schaltungsmasse liegt ein normalerweise offener Mikroschalter 5, entweder gebildet durch einen externen Schaltkreis mit offenen Kollektor oder ein Gate eines Mikroprozessors.
  • Der Spannungspegel am Stift 2 definiert den logischen Zustand des digitalen Ausgangssignals.
  • Wenn der Schalter 5 durch Erden des externen Widerstands Rest geschlossen wird, repräsentiert die an den Stift 2 angelegte Spannung den logischen Zustand eines Steuereingangswerts, und dementsprechend liefert der Stift den entsprechenden digitalen Befehl an die digitale Eingabefunktion.
  • Erfindungsgemäß befindet sich in vorteilhafter Weise eine Schaltungseinrichtung 10 im Inneren der Schaltung 1, um den logischen Zustand des Stifts 2 nachzuweisen und dessen Betriebsfunktionen zu eruieren als digitale Ausgangsgröße oder digitale Eingangsgröße.
  • Die Schaltungseinrichtung 10 enthält einen Vergleicher 7 mit einem ersten, invertierenden Eingang 8, an den eine Referenzspannung Vref gelegt ist, und einem zweiten, nicht-invertierenden Eingang 9, der an den Ausgang eines Betätigungsblocks 6 angeschlossen ist.
  • Der Block 6 enthält mindestens ein Paar normalerweise offener elektronischer Schalter 11 und 12, die betrieblich mit dem am Stift 2 vorhanden Spannungswert gekoppelt sind. Das heißt: Das Spannungssignal am Stift 2 wird abgegriffen und auf den Betätigungsblock 6 übertragen, um die Schalter 11 und 12 zu betätigen.
  • Eine interne Impedanz Rint der Schaltung 1 liegt zwischen dem Stift 2 und Masse und ermöglicht ein Nachweisen von Änderungen des am Stift 2 erscheinenden Spannungswerts.
  • Die parallelen Schalter 11 und 12 verbinden die einander abgewandten Anschlüsse der internen Impedanz Rint mit dem nicht-invertierenden Eingang 9 des Vergleichers 7.
  • Der Aufbau der Schaltungseinrichtung 10 innerhalb der erfindungsgemäßen Schaltung 1 wird im folgenden in weiterer Einzelheit unter besonderer Bezugnahme auf die in Fig. 4 dargestellte Ausführungsform erläutert.
  • Der interne Widerstand Rint wird gebildet durch einen Satz von Widerständen R1, R2 und R3, die zwischen Signal-Masse und dem Stift 2 in Reihe geschaltet sind, vorzugsweise haben diese Widerstände Werte von 6, 30 bzw. 6 kOhm.
  • Der erste Widerstand R1 ist mit seinem einen Anschluß an Masse gelegt, mit seinem anderen Anschluß ist er an den Drainanschluß eines ersten Feldeffekttransistors M1, vorzugsweise vom MOS-Typ, sowie an den Widerstand R2 angeschlossen. Dieser Transistor M1 ist mit seinem Source-Anschluß an den nicht-invertierenden Eingang 9 des Vergleichers 7 und an den Source-Anschluß eines zweiten MOS-Transistors M2 angeschlossen.
  • Dieser zweite Transistor M2 ist mit seinem Drain-Anschluß zwischen den zweiten Widerstand R2 und den dritten Widerstand R3 gekoppelt, sein Gate-Anschluß ist mit dem Eingang eines Negators 13 verbunden, dessen Ausgang an dem Gate-Anschluß des dritten Transistors M1 liegt.
  • Die beiden Transistoren M1 und M2 bilden grundsätzlich die gleichen Funktionen wie die beiden Schalter 11 und 12 der oben erläuterten Anordnung.
  • Die drei Widerstände R1, R2 und R3 sind Teile eines Netzwerks 14, welches auch einen vierten Widerstand R4 sowie einen dritten MOS- Transistor M3 beinhaltet. Der Widerstand R4 mit einem Wert von 40 kOhm liegt zwischen Masse und der Source des Transistors M3, dessen Drain-Anschluß mit dem Stift 2 gekoppelt ist.
  • Der Gate-Anschluß des Transistors M4 ist mit demjenigen eines fünften Transistors M5 zusammengeschaltet, der mit ersterem auch dadurch verbunden ist, daß die Source- und Drain-Anschlüsse gekoppelt sind.
  • Ein Vorspannwiderstand R5 von etwa 120 kOhm liegt zwischen dem Drain und der Source des fünften Transistors R5, während eine Stromquelle A1 einen Pol Vdd einer positiven 8-Volt-Versorgungsspannung mit dem Drain des Transistors M5 verbindet.
  • Ein Negator 15 ist mit seinem Ausgang an die Gate-Anschlüsse der Transistoren M4 und M5 sowie an das Gate des Transistors M2 gekoppelt.
  • Der Betrieb der erfindungsgemäßen Schaltung ist absehbar, diskutiert wird er in Verbindung mit vier unterschiedlichen möglichen Betriebsbedingungen.
  • Durch Betätigen des Mikroschalters 5 wird eine Änderung der internen Impedanz Rint abhängig davon hervorgerufen, ob der interne Widerstand Rest mit Masse verbunden ist oder nicht.
  • Die Änderung der internen Impedanz wird von dem Vergleicher 7 mit Hilfe einer Strom/Spannungs-Umsetzung nachgewiesen. Der Vergleicher 7 ändert den logischen Zustand an seinem Ausgang U und sendet ein Steuersignal an die interne Schaltung des IC1.
  • Es sei außerdem beachtet, daß die Änderung der internen Impedanz zu einer Änderung des Spannungswerts am Stift 2 führt. Insbesondere fällt die Spannung ab, wenn der externe Widerstand auf Masse gelegt wird.
  • Es ist ersichtlich, daß man für das Auftreten dieser Änderung innerhalb eines Bereichs von Werten sorgen muß, die mit den Bedingungen des Schaltungsbetriebs nach MOS-Techologie übereinstimmen.
  • Allerdings verursacht die Verbindung des externen Widerstands keine Änderung im logischen Zustand des Ausgabestifts 2.
  • Die Arbeitsweise der erfindungsgemäßen Schaltung lohnt eine Betrachtung im Lichte der in Fig. 4 dargestellten Ausführunsform. Vier unterschiedliche Betriebsbedingungen lassen sich unterscheiden, wie die folgende Analyse zeigt:
  • 1) Ein hoher Ausgangsspannungswert, während der Widerstand Rest nicht auf Masse liegt:
  • In diesem Fall ist der erste Transistor M1 leitend und der andere Transistor M2 sperrend. Der Strom aus der Stromquelle A1 fließt durch den Transistor M5 über die Widerstände R3, R2 und R1.
  • Die Stärke dieses Stroms ist so, daß der an den Eingang 9 des Vergleichers 7 von dem Transistor M5 gelegte Spannungswert höher ist als der Schwellenwert Vref. Damit hat der Ausgang U des Vergleichers einen logisch hohen Pegel etwa entsprechend A1*(R1+R2+R3). Der Spannungswert am Stift 2 ist ebenfalls hoch, jedoch konsistent mit den Spannungwerten, die typsich für CMOS-Technologie sind.
  • 2) Ein hoher Ausgangsspannungswert bei auf Masse gelegtem externen Widerstand. Dieser Fall ähnelt dem vorhergehenden Fall mit der Ausnahme, daß der externe Widerstand Rest bewirkt, daß der durch die Reihe von Widerständen R2, R2 und R3 fließende Strom abnimmt. Deshalb reicht der Spannungswert am Vergleichereingang 9 nicht aus, den Vergleicher umzuschalten.
  • Wie im vorhergehenden Fall beträgt die Spannung am Ausgang U des Vergleichers logisch niedrig und hängt ab von der Parallelschaltung zwischen den Widerständen R1, R2 und R3 und dem externen Widerstand Rest. Durch geeignetes Auswählen der Widerstandswerte wird es möglich, innerhalb dieses Bereichs der CMOS-Pegel für digitale Schwellenwerte zu bleiben.
  • Der Stift 2 wird jederzeit auflogisch hohem Pegel entsprechend A1*[(R1+R2+R3)//Rest] gehalten. Damit läßt sich sagen, daß die Verbindung des externen Widerstands lediglich eine Änderung des Spannungswerts am Ausgang U des Vergleichers bewirkt hat.
  • 3) Niedriger Ausgangsspannungswert bei nicht angeschlossenem Widerstand:
  • Der Strom A1 fließt durch die Widerstände R3, R2 und R1 sowie durch den Widerstand PS. Der Transistor M2 ist eingeschaltet, der Transistor M1 ist ausgeschaltet.
  • Die Spannung am Eingang 9 des Vergleichers, der an den Widerstand R2 angeschlossen ist, ist höher als der Referenz-Schwellenwert Vref, und der Ausgang U des Vergleichers 2 hat logisch hohen Pegel.
  • Allerdings ist der Spannungswert am Stift 2 niedrig und entspricht A1*[(R1+R2*R3)//R4] aufgrund der Parallelschaltung zwischen den Serienwiderständen R1, R2 und R3 und dem Widerstand R4.
  • 4) Ein niedriger Ausgangsspannungswert mit angeschlossenem Widerstand:
  • Etwas von dem Strom seitens der Stromquelle A1 wird in Richtung des externen Widerstands Rest, der auf Masse liegt, umgeleitet.
  • Die am Eingang 9 des Vergleichers 7 anstehende Spannung ist niedriger als der Schwellenwert Vref, und der Ausgang U liegt auflogisch niedrigem Pegel. Die Spannung am Stift 2 wird fixiert durch die Parallelschaltung des Widerstands R4, des externen Widerstands Rest und der Reihenschaltung R1, R2 und R3.
  • Daher unterschiedet sich die Spannung am Stift 2 von derjenigen gemäß obigem Fall (3), weist aber noch logisch niedrigen Pegel auf und ist konstistent mit der CMOS-Schaltungstechnologie, die sich an den Stift anschließt.
  • Beim Verbinden des externen Widerstands mit Masse wird eine Änderung im logischen Zustand des einzelnen Vergleichers ohne Änderung des logischen Werts am Ausgangsstift 2 verursacht. Der Spannungswert am Stift 2 ändert sich geringfügig in Abhängigkeit davon, ob der externe Widerstand angeschlossen ist, jedoch ist diese Änderung innerhalb der mit CMOS-Technologie konsistenten Werte tolerierbar.
  • Soweit die Verbindung des externen Widerstands den Erhalt eines Steuersignals an dem Stift 2 bedeutet, so ist auch erkennbar, daß der Stift 2, wenngleich er als Steuereingang betrieben wird, keine Änderung in seinem logischen Wert dann erfährt, wenn er als Ausgangsanschluß arbeitet.
  • Die erfindungsgemäße integrierte Schaltung löst die technische Aufgabe und führt zu einer Reihe von Vorteilen, darunter zweifelsfrei dem Umstand, daß man nun einen einzelnen Anschlußstift für zwei diskrete digitale Funktionen einsetzen kann, die ansonsten zwei verschiedene Steuerstifte erfordern würden, falls sie entsprechend dem Stand der Technik ausgeflihrt würden. Die zwei Funktionen unter Verwendung ein und desselben Anschlußstifts sind völlig unabhängig voneinander und sind CMOS-konsistent für den Wert des logischen Ausgangszustands. Damit weist der digitale Befehl an dem Stift 2 keinerlei Beziehung zu der von diesem Stift bedienten digitalen Ausgabefunktion auf.
  • In vorteilhafter Weise könnte die erfindungsgemäße Schaltung Anwendung finden bei der Messung von Änderungen der Ausgangsspannung an einem digitalen Ausgang, abhängig von dem Anschluß einer externen Impedanz bekannten Wertes.
  • Zahlreiche Änderungen und Abwandlungen in der oben erläuterten Schaltung sind im Rahmen des Schutzumfangs der Erfindung gemäß den beigefügten Ansprüchen möglich. Insbesondere könnte die erfindungsgemäße Schaltung mit einer Verzögerungsschaltung zum Vermeiden von Schaltspitzen ausgestattet sein.
  • Der Vergleicher 7 könnte als einzelnes Bipolar-Bauelement vom npn- Typ ausgebildet sein, und die STANDBY-Funktion würde die digitale Stummschalt-Funktion ersetzen.

Claims (7)

1. Integrierte Schaltung vom Typ mit mindestens einem Eingangsanschluß und mindestens einem Ausgangsanschluß zum Empfangen bzw. Abgeben digitaler und/oder analoger Signale, wobei die Anschlüsse zu diskrekten Schaltungsabschnitten der integrierten Schaltung gehören, die unterschiedliche logische Funktionen implementieren, und die Anschlüsse sich einen einzigen Anschlußstift (2) teilen, und innerhalb der integrierten Schaltung (1) eine Schaltungseinrichtung (10) zum Nachweisen des logischen Zustands des Stifts (2) ausgebildet ist, dadurch gekennzeichnet, daß die Einrichtung (10) eine Vergleichereinrichtung (7) aufweist, die an eine interne Impedanz (Rint) der Schaltung (1) angeschlossen ist und mit dieser zusammenarbeitet, wobei die Impedanz zwischen den Stift (2) und Masse geschaltet ist, um Änderungen des Spannungswerts an dem Stift durch Vergleich mit einer Referenzspannung (Vref) nachzuweisen.
2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Vergleichereinrichtung aufweist: einen Vergleicher (7) mit einem ersten Eingang (8), an dem die Referenzspannung (Vref) anliegt, und einem zweiten Eingang (9), der an einem Anschluß der internen Impedanz (Rint) angeschlossen ist.
3. Integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß der zweite Vergleichereingang (9) an den Ausgang eines Betätigungsblocks (6) angeschlossen ist, der mindestens ein Paar normalerweise offener elektronischer Schalter (11, 12) beinhaltet, die betrieblich mit dem an dem Stift (2) anstehenden Spannungswert gekoppelt sind, und daß die Schalter (11, 12) entgegengesetzte Abgriffe der internen Impedanz (Rint) mit dem Eingang (9) des Vergleichers (7) verbinden.
4. Integrierte Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Schalter (11, 12) als Feldeffekttransistoren (M1, M2) ausgebildet sind.
5. Integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die interne Impedanz (Rint) einen Satz von Widerständen (R1, R2, R3) aufweist, die in Reihe geschaltet sind.
6. Integrierte Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß der Satz mindestens drei Widerstände (R1, R2, R3) beinhaltet.
7. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß ihr ein externer Widerstand (Rest) zugeordnet ist, der über einen Mikroschalter (5) zwischen den Stift (2) und Signal-Masse gelegt ist.
DE69312939T 1993-10-29 1993-10-29 Integrierte Schaltung mit bidirektionnellem Anschlussstift Expired - Fee Related DE69312939T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP93830437A EP0651513B1 (de) 1993-10-29 1993-10-29 Integrierte Schaltung mit bidirektionnellem Anschlussstift

Publications (2)

Publication Number Publication Date
DE69312939D1 DE69312939D1 (de) 1997-09-11
DE69312939T2 true DE69312939T2 (de) 1998-01-02

Family

ID=8215242

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69312939T Expired - Fee Related DE69312939T2 (de) 1993-10-29 1993-10-29 Integrierte Schaltung mit bidirektionnellem Anschlussstift

Country Status (5)

Country Link
US (1) US5557236A (de)
EP (1) EP0651513B1 (de)
JP (1) JPH07183791A (de)
KR (1) KR950013044A (de)
DE (1) DE69312939T2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0743756B1 (de) * 1995-05-05 1997-08-13 Siemens Aktiengesellschaft Konfigurierbare integrierte Schaltung
JPH10332790A (ja) * 1997-06-05 1998-12-18 Mitsubishi Electric Corp 集積回路装置及びその検査方法
KR100657255B1 (ko) * 2000-06-16 2006-12-14 삼성전자주식회사 비디오 신호 처리 시스템
US6922820B1 (en) * 2000-10-12 2005-07-26 Cypress Semiconductor Corp. Circuit for generating silicon ID for PLDS
US7123729B2 (en) * 2001-10-09 2006-10-17 Thomson Licensing Dual use of an integrated circuit pin and the switching of signals at said pin
US6833728B2 (en) * 2001-10-23 2004-12-21 Infineon Technologies Ag Simultaneous bidirectional signal transmission
US7222198B2 (en) 2003-05-13 2007-05-22 Hewlett-Packard Development Company, L.P. System for transferring data between devices by making brief connection with external contacts that extend outwardly from device exterior
US7834235B2 (en) * 2006-08-31 2010-11-16 Kimberly-Clark Worldwide, Inc. System for interactively training a child and a caregiver to assist the child to overcome bedwetting
GB2484524A (en) 2010-10-14 2012-04-18 Powervation Ltd Pin programming a power supply controller
US9658664B2 (en) 2012-04-26 2017-05-23 Nxp Usa, Inc. Electronic device having a pin for setting its mode of operation and method to set a mode of operation for an electronic device having a pin
US20170294909A1 (en) * 2016-04-12 2017-10-12 Microchip Technology Incorporated Power-Up Based Integrated Circuit Configuration
JP7031636B2 (ja) * 2019-04-03 2022-03-08 カシオ計算機株式会社 電子機器、ウェアラブルデバイス、信号処理方法、及びプログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5526799A (en) * 1978-06-23 1980-02-26 Rca Corp Circuit having twoopurpose terminal
US4350906A (en) * 1978-06-23 1982-09-21 Rca Corporation Circuit with dual-purpose terminal
JPS5860825A (ja) * 1981-10-06 1983-04-11 Nec Corp 半導体回路
US4752700A (en) * 1985-01-31 1988-06-21 Maxim Integrated Products, Inc. Apparatus for pre-defining circuit characteristics
US4797569A (en) * 1987-01-27 1989-01-10 Maxim Integrated Products Apparatus for pre-defining circuit characteristics
US4835414A (en) * 1988-03-14 1989-05-30 Advanced Micro Devices, Inc. Flexible, reconfigurable terminal pin
JPH01256212A (ja) * 1988-04-06 1989-10-12 Matsushita Electric Ind Co Ltd 双方向バッファ回路
JPH03148827A (ja) * 1989-11-06 1991-06-25 Nec Ic Microcomput Syst Ltd 半導体集積回路
JPH04212519A (ja) * 1990-09-03 1992-08-04 Fujitsu Ltd バス端子の切替回路
JPH04262440A (ja) * 1991-02-18 1992-09-17 Nec Corp 半導体集積回路

Also Published As

Publication number Publication date
JPH07183791A (ja) 1995-07-21
DE69312939D1 (de) 1997-09-11
EP0651513A1 (de) 1995-05-03
KR950013044A (ko) 1995-05-17
EP0651513B1 (de) 1997-08-06
US5557236A (en) 1996-09-17

Similar Documents

Publication Publication Date Title
DE4108709B4 (de) Empfangskomparator
DE68918040T2 (de) Integrierte Halbleiterschaltung mit Ein- und Ausgangsanschlüssen, die einen unabhängigen Verbindungstest erlauben.
DE3705140C2 (de) In MOS-Technologie ausgeführte Einschalt-Rückstellschaltung für logische Schaltungsanordnungen, insbesondere für Peripherien von Mikroprozessoren
DE69312939T2 (de) Integrierte Schaltung mit bidirektionnellem Anschlussstift
DE68917111T2 (de) BICMOS-Treiberschaltung für CMOS-logische Schaltungen hoher Dichte.
EP0275941A2 (de) ECL-kompatible Eingangs-/Ausgangsschaltungen in CMOS-Technik
DE3784285T2 (de) Integrierte komplementaere mos-schaltung.
DE4135528A1 (de) Tristate-treiberschaltung
DE69725829T2 (de) Halbleiterausgangpufferschaltung
DE68925856T2 (de) Logische Bicmos-Schaltung
DE4201516A1 (de) Vorrichtung zum automatischen testen eines beanspruchungsbetriebes einer halbleiterspeichervorrichtung
WO2002019122A1 (de) Erkennung eines geräte-anschlusszustands beim usb
DE69014035T2 (de) Pegelverschiebeschaltung zum Erzielen einer Hochgeschwindigkeits-Verarbeitung und einer verbesserten Ausgangsstrom-Speisefähigkeit.
DE69426720T2 (de) Halbleiterschaltungsanordnung mit einer Kombination von CMOS- und bipolaren Schaltungen
DE2925331A1 (de) Schaltung mit doppelzweckanschluss
DE19936606C1 (de) Schaltungsanordnung zur Spannungsversorgung einer integrierten Schaltung über ein Pad mit Konfiguriermöglichkeit der integrierten Schaltung
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE69630018T2 (de) Logische schaltung für niedrige spannungen
EP0735493A1 (de) Bus-Treiberschaltung
DE69128987T2 (de) Gatterausgangsstruktur mit drei Zuständen, insbesondere für CMOS ICs
EP1065600B1 (de) Datenbus-Transmitter
DE2654575C2 (de) Elektronische Berührungsschaltvorrichtung
DE4007212C2 (de)
EP0689291B1 (de) MOS-Treiberschaltung
DE3485764T2 (de) Pmos-eingangspuffer kompatibel mit logischen eingaengen von einem nmos-mikroprozessor.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee