DE69232748T2

DE69232748T2 - Metall-Halbleiter Feldeffekttransistor hoher Leistung und hoher Frequenz, hergestellt aus Siliziumcarbid

Info

Publication number: DE69232748T2
Application number: DE69232748T
Authority: DE
Inventors: John W. Palmour
Original assignee: Cree Inc
Current assignee: Wolfspeed Inc
Priority date: 1991-06-14
Filing date: 1992-06-12
Publication date: 2003-08-07
Anticipated expiration: 2012-06-13
Also published as: DE69232748D1; ES2181671T3; ATE223109T1; EP0518683B1; JPH05175239A; US5270554A; JP3499884B2; EP0518683A1

Description

Die vorliegende Erfindung betrifft hochfrequente Metall-Halbleiter-Feldeffekttransistoren (MESFETs) hoher Leistung und insbesondere solche Transistoren, die in Siliciumcarbid ausgebildet sind.
Elektrische Schaltungen, die die Fähigkeit zur Handhabung hoher Leistungen erfordern (> 20 Watt), während sie auf hohen Frequenzen wie Funkfrequenzen (500 MHz), S- Band-Frequenzen (3 GHz) und X-Band-Frequenzen (10 GHz) arbeiten, haben sich in den letzten Jahren immer stärker verbreitet. Die Zunahme der Hochleistungs- Hochfrequenzschaltungen führte zu einer entsprechenden Bedarfszunahme für Transistoren, die zuverlässig bei Funkfrequenzen und darüber arbeiten können und dabei weiterhin in der Lage sind, höhere Leistungslasten zu bewältigen. Zuvor wurden bipolare Transistoren und Leistungs-Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs) für Hochleistungsanwendungen eingesetzt, aber die Leistungshandhabungsfähigkeit solcher Geräte ist bei höheren Betriebsfrequenzen im Allgemeinen begrenzt.
Sperrschicht-Feldeffekttransistoren (JFETs) wurden allgemein für Hochfrequenzanwendungen eingesetzt, aber die Leistungshandhabungsfähigkeit bisher bekannter JFETs ist begrenzt.
In neuerer Zeit wurden Metall-Halbleiter- Feldeffekttransistoren (MESPETs) für Hochfrequenzanwendungen entwickelt. Die MESFET-Konstruktion wird für Hochfrequenzanwendungen bevorzugt, weil nur Majoritätsträger Strom führen. Das MESFET-Design wird gegenüber aktuellen MOSFET-Designs bevorzugt, weil die reduzierte Gatekapazität kürzere Umschaltzeiten des Gateeingangs zulässt. Daher macht die Schottky-Gatestruktur des MESFET, obwohl alle Feldeffekttransistoren nur Majoritätsträger zum Führen von Strom einsetzen, den MESFET für Hochfrequenzanwendungen wünschenswerter.
Zusätzlich zum Strukturtyp, und vielleicht noch fundamentaler, beeinflussen auch die Charakteristiken des Halbleitermaterials, aus dem ein Transistor gebildet ist, die Betriebsparameter. Von den Charakteristiken, die die Betriebsparameter von Transistoren beeinflussen, haben die Elektronenmobilität, die Driftgeschwindigkeit gesättigter Elektronen, das elektrische Durchbruchfeld und die Wärmeleitfähigkeit den größten Einfluss auf die Hochfrequenz- und Hochleistungseigenschaften eines Transistors.
Die Elektronenmobilität beschreibt, wie stark die Bewegung eines Elektrons durch das Anliegen eines elektrischen Feldes beeinflusst wird. Wenn also ein bestimmtes Halbleitermaterial eine hohe Elektronenmobilität hat, dann wird ein geringeres elektrisches Feld benötigt, um dieselbe Anzahl von Elektronen zu bewegen, als dies bei einem Material mit einer niedrigeren Elektronenmobilität erforderlich ist. In der Vergangenheit wurden Halbleitermaterialien mit hoher Elektronenmobilität bevorzugt, weil mehr Strom bei einem geringeren Feld entwickelt werden konnte, was zu kürzeren Ansprechzeiten bei anliegendem Feld führte.
Die Driftgeschwindigkeit gesättigter Elektronen ist die höchste Geschwindigkeit, die ein Elektron im Halbleitermaterial erreichen kann. Materialien mit höheren Driftgeschwindigkeiten gesättigter Elektronen werden für Hochfrequenzanwendungen bevorzugt, weil die höhere Geschwindigkeit in kürzere Zeiten von Source zu Drain umgesetzt wird.
Ein elektrisches Durchbruchfeld ist die Feldstärke, bei der der Durchbruch der Schottky-Sperrschicht und der Strom durch das Gate des Bauelementes plötzlich zunimmt. Ein Material mit hohem elektrischem Durchbruchfeld wird für Hochfrequenz-Transistoren hoher Leistung bevorzugt, weil größere elektrische Felder von einem Material mit bestimmten Abmessungen unterstützt werden können. Größere elektrische Felder erlauben schnellere Transienten, da die Elektronen von größeren elektrischen Feldern schneller beschleunigt werden können als bei kleineren.
Wärmeleitfähigkeit ist die Fähigkeit des Halbleitermaterials, Wärme abzuführen. Bei typischen Betriebsvorgängen erzeugen alle Transistoren Wärme. Hochleistungs- und Hochfrequenztransistoren erzeugen wiederum gewöhnlich größere Wärmemengen als kleine Signaltransistoren. Mit zunehmender Temperatur des Halbleitermaterials nehmen die Sperrschicht-Leckstrome zu und der Strom durch den Feldeffekttransistor nimmt aufgrund eines Rückgangs der Trägermobilität mit zunehmender Temperatur ab. Wenn also die Wärme von dem Halbleiter abgeführt wird, dann bleibt das Material auf einer niedrigeren Temperatur und fähig, größere Ströme mit niedrigeren Leckströmen zu führen.
Das Magazin Applied Physics Letters, Bd. 51, Seiten 2028-2030, offenbart einen Metalloxid-Feldeffekttransistor (MOSFET), der so ausgelegt ist, dass er unter Hochtemperaturbedingungen stabil arbeitet. Der Transistor hat eine zylindrische Konfiguration und umfasst ein Substrat aus Siliciumcarbid (SiC) mit einer ersten Epitaxialschicht aus p-leitendem SiC, einer zweiten Epitaxialschicht aus n-leitendem SiC auf der ersten Schicht, konzentrischen Muldenregionen in der zweiten Epitaxialschicht mit höheren n-Typ-Trägerkonzentrationen als der Rest der zweiten Schicht, konzentrischen Drain- und Source-Elektroden, die auf den genannten Muldenregionen ausgebildet sind, und einer ringförmigen isolierten Poly- Si-Gateelektrode, die konzentrisch zwischen der Drain- und der Source-Elektrode angeordnet ist.
In der Vergangenheit wurden die meisten Hochfrequenz- MESFETs aus III-V Verbindungen des n-Typs wie Galliumarsenid (GaAs) aufgrund ihrer hohen Elektronenmobilitäten hergestellt. Diese Bauelemente ergaben zwar höhere Betriebsfrequenzen und mäßig höhere Leistungshandhabungsfähigkeit, aber die relativ niedrige Durchbruchspannung und die niedrigere Wärmeleitfähigkeit dieser Materialien haben deren Nutzen in Hochleistungsanwendungen begrenzt.
SiC ist seit vielen Jahren für seine ausgezeichneten physikalischen und elektronischen Eigenschaften bekannt, die theoretisch die Herstellung elektronischer Bauelemente zulassen müssten, die bei höheren Temperaturen, höherer Leistung und höherer Frequenz arbeiten können als Bauelemente, die aus Silicium (Si) oder GaAs hergestellt sind. Das hohe elektrische Durchbruchfeld von etwa 4 · 10&sup6; V/cm, die hohe Driftgeschwindigkeit gesättigter Elektronen von etwa 2,0 · 10&sup7; cm/s und die hohe Wärmeleitfähigkeit von etwa 4,9 W/cm-K bedeuten, dass SiC für Hochfrequenz- Hochleistungsanwendungen geeignet wäre.
Leider haben Schwierigkeiten bei der Herstellung die Nützlichkeit von SiC für Hochleistungs- und Hochfrequenzanwendungen begrenzt.
In neuerer Zeit wurden MESFETs mit Kanalschichten aus Siliciumcarbid auf Siliciumsubstraten hergestellt (siehe US-Patent Nr. 4,762,806 von Suzuki et al und 4,757,028 von Kondoh et al). Da die Halbleiterschichten eines MESFET epitaxial sind, beeinflusst die Schicht, auf der jede Epitaxialschicht aufwachsen gelassen wird, die Eigenschaften des Bauelementes. Somit hat eine auf einem Si-Substrat gewachsene epitaktische SiC-Schicht andere elektrische und thermische Eigenschaften als eine auf einem anderen Substrat gewachsene epitaktische SiC-Schicht. Das SiC auf im US-Patent Nr. 4,762,806 und Nr. 4,757,028 beschriebenen Si-Substrat-Bauelementen mag zwar verbesserte Wärmeeigenschaften gezeigt haben, aber der Einsatz eines Si-Substrats begrenzt die Fähigkeit solcher Bauelemente, Wärme abzuführen. Ferner führt das Wachstum von SiC auf Si zu Defekten in den epitaktischen Schichten, die zu einem hohen Leckstrom führen, wenn das Bauelement in Betrieb ist.
Es wurden weitere MESFETs mit SiC-Substraten entwickelt. Die US-Patentanmeldung mit der Seriennummer 07/540,488, deren Offenbarung hiermit in ihrer Gesamtheit durch Bezugnahme eingeschlossen ist, beschreibt einen Sie MESFET mit auf einem SiC-Substrat aufwachsen gelassenen epitaktischen Schichten aus SiC. Diese Bauelemente hatten verbesserte Wärmecharakteristiken gegenüber früheren Bauelementen aufgrund der verbesserten Kristallqualität der auf SiC-Substraten aufwachsen gelassenen epitaktischen Schichten. Zur Erzielung von hoher Leistung und hoher Frequenz müssen jedoch die Begrenzungen der niedrigeren Elektronenmobilität von SiC überwunden werden. Somit ist eine zusätzliche Entwicklung der Struktur des MESFET erforderlich.
Es ist daher eine Aufgabe der vorliegenden Erfindung, einen MESFET bereitzustellen, der bei hohen Frequenzen, bei hoher Leistung und bei hohen Temperaturen arbeiten kann und dabei den Vorteil der physikalischen Eigenschaften von Siliciumcarbid ausnutzen und die Probleme überwinden kann, die in einer Reihe früherer Versuche und Bauelemente festgestellt wurden.
Die Erfindung besteht in einem hochfrequenten Metall- Halbleiter-Feldeffekttransistor hoher Leistung gemäß Anspruch 1.
Damit die Erfindung besser verständlich wird, wird nunmehr auf die Begleitzeichnungen Bezug genommen, die bevorzugte und beispielhafte Ausgestaltungen illustrieren.
Dabei zeigt:
Fig. 1 eine Querschnittsdarstellung einr Ausgestaltung der vorliegenden Erfindung mit n&spplus; Mulden;
Fig. 2 eine Querschnittsdarstellung einer zweiten Ausgestaltung der vorliegenden Erfindung mit n&spplus; Mesas;
Fig. 3 eine Querschnittsdarstellung einer dritten Ausgestaltung der vorliegenden Erfindung mit n&spplus; Mulden und einer eingelassenen Pilzgatestruktur;
Fig. 4 eine Querschnittsdarstellung einer vierten Ausgestaltung der vorliegenden Erfindung mit nachträglich geätzten n&spplus; Mesas und einem selbst justierten Schottky- Gatekontakt; und
Fig. 5 eine Draufsicht auf eine Doppelkamm- Hochleistungsstruktur gemäß der vorliegenden Erfindung.
Fig. 1 illustriert eine erste Ausgestaltung des MESFET der vorliegenden Erfindung. Eine erste epitaktische Schicht 12 des p-Leitfähigkeitstyps wird auf einem Grund- Einkristall-Siliciumcarbidsubstrat 10 des Leitfähigkeitstyps p oder n aufwachsen gelassen. Die erste epitaktische Schicht aus p-leitendem Siliciumcarbid wird zwischen dem Substrat und einer epitaktischen n-Schicht angeordnet. Eine zweite epitaktische Schicht 14 des n- Leitfähigkeitstyps wird auf der ersten epitaktischen Schicht 12 aufwachsen gelassen. Mulden 16 und 18 des Leitfähigkeitstyps n&spplus; werden in der zweiten epitaktischen Schicht 14 ausgebildet. Die hierin verwendeten Begriffe n&spplus; oder p&spplus; beziehen sich auf Regionen, die durch eine höhere Trägerkonzentration definiert werden, als sie in benachbarten oder anderen Regionen derselben oder einer anderen epitaktischen Schicht oder eines anderen Substrats vorliegt. Eine optionale leitende Ebene 32 kann auf der gegenüberliegenden Seite des Substrats von der ersten epitaktischen Schicht 12 ausgebildet werden.
Ohmsche Kontakte 20 und 22 sind auf Mulden 16 und 18 ausgebildet, um einen Source-Kontakt 20 und einen Drain- Kontakt 22 zu erzeugen. Ein Schottky-Gatekontakt 24 ist auf der zweiten epitaktischen Schicht 14 zwischen dem Source- Kontakt 20 und dem Drain-Kontakt 22 ausgebildet. Gemäß der Illustration werden optionale Metalldeckschichten 26, 28 und 30 auf dem Source- und Drain-Kontakt 20 und 22 sowie dem Schottky-Gatekontakt 24 ausgebildet.
Die Struktur des Transistors gemäß Fig. 1 und den nachfolgenden Fig. 2 bis 4 bildet eine Mesa, die den Umfang des Bauelementes definiert. In einem Bauelement ohne epitaktische Schicht des p-Typs bilden Substrat und epitaktische Schicht des n-Typs eine Mesa mit Seitenwänden, die den Umfang des Transistors definieren. Die Seitenwände der Mesa verlaufen an der n-leitenden Schicht des Bauelementes vorbei nach unten. Die Mesa wird vorzugsweise so gebildet, dass sie in das Substrat des Bauelementes verläuft. Die Mesa verläuft an der Verarmungsregion des Bauelementes vorbei, um den Stromfluss in dem Bauelement zur Mesa zu begrenzen und die Kapazität des Bauelementes zu reduzieren. Wenn die Verarmungsregion des Bauelementes bis unter das Niveau der Mesa verläuft, dann verteilt sie sich auf Bereiche außerhalb der Mesa, was zu einer höheren Kapazität führt. Die Mesa wird vorzugsweise durch reaktives Ionenätzen des oben beschriebenen Bauelementes ausgebildet, aber es können auch andere, in der Fachwelt bekannte Methoden zum Ausbilden der Mesa angewendet werden. Wenn also keine Mesa verwendet wird, dann kann das Bauelement mit anderen Methoden wie z. B. Protonenbombardierung, Gegendotierung mit Ausgleichsatomen oder anderen in der Fachwelt bekannten Methoden isoliert werden.
Fig. 2 illustriert eine zweite Ausgestaltung des MESFET gemäß der vorliegenden Erfindung. Eine erste epitaktische Schicht 33 des p-Leitfähigkeitstyps wird auf einem Grund-Einkristall-Siliciumcarbidsubstrat 31 des Leitfähigkeitstyps p oder n aufwachsen gelassen. Die erste epitaktische Schicht aus p-leitendem Siliciumcarbid befindet sich zwischen dem Substrat und einer epitaktischen n-Schicht. Eine zweite epitaktische Schicht 35 des n- Leitfähigkeitstyps wird auf der ersten epitaktischen Schicht 33 aufwachsen gelassen. Regionen aus n&spplus; SiC werden zu Mesas 51 und 53 ausgebildet, die sich auf der zweiten epitaktischen Schicht 35 befinden. Die Mesas 51 und 53 können entweder durch epitaktisches Wachstum aus SiC des Leitfähigkeitstyps n&spplus; auf der n-leitenden epitaktischen Schicht und anschließendes Ätzen der dritten Schicht zur Bildung der Mesas oder durch Ätzen einer Region des Leitfähigkeitstyps n&spplus; der epitaktischen Schicht 35 des n- Leitfähigkeitstyps ausgebildet werden, um die Mesas 51 und 53 herzustellen. Ohmsche Kontakte 41 und 43 werden auf Mesas 51 und 53 ausgebildet, um einen Source-Kontakt 41 und einen Drain-Kontakt 43 zu bilden. Ein Schottky-Gatekontakt 45 wird auf der zweiten epitaktischen Schicht 35 zwischen dem Source-Kontakt 41 und dem Drain-Kontakt 43 ausgebildet. Wie illustriert, wird eine optionale Metalldeckschicht 47, 49 und 46 auf dem Source- und dem Drain-Kontakt 41 und 43 sowie dem Gatekontakt 45 gebildet. Eine optionale leitende Ebene 34 kann auf der gegenüberliegenden Seite des Substrats von der ersten epitaktischen Schicht 33 gebildet werden.
Fig. 3 illustriert eine dritte Ausgestaltung des MESFET der vorliegenden Erfindung, wobei der Schottky- Gatekontakt in die aktive Kanalschicht eingelassen ist.
Fig. 3 illustriert auch eine Ausgestaltung der vorliegenden Erfindung, bei der der Schottky-Gatekontakt ein Pilzgatekontakt ist. Eine erste epitaktische Schicht 57 des p-Leitfähigkeitstyps wird auf einem Grund-Einkristall- Siliciumcarbidsubstrat 55 des Leitfähigkeitstyps p oder n aufwachsen gelassen. Eine zweite epitaktische Schicht 59 des n-Leitfähigkeitstyps wird auf der ersten epitaktischen Schicht 57 aufwachsen gelassen. Die Mulden 37 und 63 des Leitfähigkeitstyps n&spplus; werden in der zweiten epitaktischen Schicht 59 ausgebildet. Ohmsche Kontakte 65 und 67 werden auf den Mulden 37 und 63 gebildet, um einen Source-Kontakt 65 und einen Drain-Kontakt 67 zu erzeugen. Ein Abschnitt der zweiten epitaktischen Schicht 59 wird beseitigt, um einen eingelassenen Abschnitt zwischen Source und Drain zu bilden. Ein Schottky-Gatekontakt 69 wird im eingelassenen Abschnitt der zweiten epitaktischen Schicht 59 zwischen dem Source-Kontakt 37 und dem Drain-Kontakt 63 gebildet. Der Schottky-Gatekontakt 69 hat eine Pilzstruktur. Der hierin verwendete Begriff Pilzgate ist eine Gatestruktur, deren Querschnittsfläche mit zunehmendem Abstand von der zweiten epitaktischen Schicht 59 zunimmt. Wie illustriert, kann der Schottky-Pilzgatekontakt 69 optional aus einer ersten Gateschicht aus einem Metall gebildet werden, das ausgewählt wird aus der Gruppe Platin, Platinsilicid oder Gold 76, das mit der aktiven Kanalschicht und einer zweiten Schicht aus Gold 78 oder einem anderen, auf der ersten Schicht ausgebildeten hoch leitenden Metall Kontakt erhält.
Wie illustriert, wird eine optionale Metallüberschicht 71 und 73 auf dem Source- und dem Drain-Kontakt 65 und 67 ausgebildet. Eine optionale leitende Ebene 75 kann auf der gegenüberliegenden Seite des Substrats von der ersten epitaktischen Schicht 57 ausgebildet werden.
Fig. 4 illustriert eine vierte Ausgestaltung der vorliegenden Erfindung, bei der die Source-Mesa 82 eine nachträglich geätzte Mesa ist. Der hierin verwendete Begriff nachträglich geätzte Mesa ist eine Mesa mit dem charakteristischen Seitenschnitt, der vom nachträglichen Ätzen resultiert, obwohl ein solcher Seitenschnitt auch mit anderen in der Fachwelt bekannten Methoden hergestellt werden kann. Fig. 4 illustriert eine Ausgestaltung der vorliegenden Erfindung noch genauer, bei der der Schottky- Gatekontakt ein selbst justierter Gatekontakt ist, so dass das Gate so nahe wie möglich an der Source positioniert werden kann. Eine erste epitaktische Schicht 88 des p- Leitfähigkeitstyps wird auf einem Grund-Einkristall- Siliciumcarbidsubstrat 83 des Leitfähigkeitstyps p oder n aufwachsen gelassen. Eine zweite epitaktische Schicht 84 des n-Leitfähigkeitstyps wird auf der ersten epitaktischen Schicht 88 aufwachsen gelassen. Regionen aus n&spplus; SiC werden in Mesas 82 und 86 ausgebildet, die sich auf der zweiten epitaktischen Schicht 84 befinden. Die Mesas 82 und 86 können entweder durch epitaktisches Aufwachsenlassen einer dritten epitaktischen Schicht aus n&spplus; Sic und anschließendes Ätzen der dritten Schicht zum Bilden der Mesa oder durch Ionenimplantation einer verdickten zweiten epitaktischen Schicht 84, gefolgt vom Ätzen der zweiten epitaktischen Schicht zur Erzeugung der Mesas 82 und 86 hergestellt werden. Ohmsche Kontakte 97 und 96 werden auf Mesas 82 und 86 ausgebildet, um einen Source-Kontakt 97 und einen Drain- Kontakt 96 zu erzeugen. Ein Schottky-Gatekontakt 92 wird auf der zweiten epitaktischen Schicht 84 zwischen dem Source-Kontakt 97 und dem Drain-Kontakt 96 gebildet.
Schichten aus Gatematerial 90 und 95 können bei Bedarf auf einem Abschnitt des Source-Kontakts 97 und des Drain- Kontakts 96 gebildet werden. Wie illustriert, wird eine optionale Metalldeckschicht 91, 94 und 93 auf dem aufgebrachtem Gatematerial 90 und 95 und dem Gatekontakt 92 gebildet. Eine optionale leitende Ebene 85 kann auf der gegenüberliegenden Seite des Substrats von der ersten epitaktischen Schicht 88 gebildet werden.
In jeder der oben beschriebenen Ausgestaltungen wird das Substrat aus Siliciumcarbid gebildet, das aus der Siliciumcarbidgruppe 6H, 4H, 15R oder 3C ausgewählt wird, und die epitaktischen Schichten werden aus Siliciumcarbid gebildet, das aus der Siliciumcarbidgruppe 6H, 4H, 15R oder 3C ausgewählt wird. Das Substrat 10, 31, 55 und 83 wird aus Grund-Einkristall-Siliciumcarbid des Polytyps 6H, 4H, 15R oder 3C gebildet und kann vom Leitfähigkeitstyp p oder n sein. Die ersten epitaktischen Schichten 12, 33, 57 und 88 werden aus Siliciumcarbid des p-Leitfähigkeitstyps des Polytyps 6H, 4H, 15R oder 3C gebildet.
Trägerkonzentrationen von bis zu etwa 3 · 10¹&sup7; cm&supmin;³ sind für die erste epitaktische Schicht geeignet, aber Trägerkonzentrationen von etwa 3 x 10¹&sup6; oder weniger werden bevorzugt. Geeignete Dotierungsmittel sind unter anderem Aluminium, Bor und Gallium. Die zweiten epitaktischen Schichten 14, 35, 59 und 84 werden aus Siliciumcarbid des n-Leitfähigkeitstyps des Polytyps 6H, 4H, 15R oder 3C gebildet. Trägerkonzentrationen des n-Typs der epitaktischen Schicht des n-Typs von etwa 2 · 10¹&sup6; bis etwa 2 · 10¹&sup8; cm&supmin;³ sind geeignet. Geeignete Dotierungsmittel sind unter anderem Nickel und Phosphor. Für die n&spplus; Regionen der oben beschriebenen Transistoren sind Trägerkonzentrationen von etwa 5 · 10¹&sup7; geeignet, aber Trägerkonzentrationen von etwa 2 · 10¹&sup8; oder höher werden bevorzugt. Die ohmschen Kontakte 20, 41, 65, 22, 43, 67, 97 und 96 werden vorzugsweise aus Nickel oder anderen geeigneten Metallen gebildet. Die Schottky-Gatekontakte 24, 45, 69 und 92 sind vorzugsweise aus Platin oder Platinsilicid gebildet, aber es können auch andere Metalle wie Gold, die in der Fachwelt bekannt sind, zur Erzielung des Schottky-Effekts eingesetzt werden. Die oben beschriebenen Bauelemente haben bei Bedarf eine Deckschicht auf den ohmschen Kontakten und dem Gatekontakt, wobei die Deckschicht 26, 30, 47, 71, 28, 46, 49, 73, 91, 94 und 93 aus Gold, Silber, Aluminium, Platin und Kupfer besteht. Es können noch weitere geeignete, hoch leitende Metalle für die Deckschicht eingesetzt werden. Die oben beschriebenen Bauelemente können auch eine Passivierungsschicht (nicht dargestellt) aufweisen, die exponierte Bereiche der Schichten des n-Leitfähigkeitstyps, die Seitenwände der Mesas und ein eventuelles exponiertes Substrat von Schichten des p-Leitfähigkeitstyps bedeckt. Die Passivierungsschicht kann bei Bedarf selektiv auf allen nichtmetallischen Oberflächen des Bauelementes positioniert werden. Eine Passivierungsschicht aus Siliciumdioxid wird bevorzugt, aber es können auch andere Materialien, die in der Fachwelt bekannt sind, eingesetzt werden.
Die Dicke der n-leitenden Region unter dem Gatekontakt definiert die Querschnittshöhe der Kanalregion des Bauelementes und wird auf der Basis der gewünschten Pinch- off-Spannung des Bauelementes und der Trägerkonzentration ausgewählt. Unter Berücksichtigung der Trägerkonzentration der zweiten epitaktischen Schicht kann die für eine bestimmte Pinch-off-Spannung benötigte Schichttiefe leicht mit in der Fachwelt bekannten Methoden errechnet werden. Somit werden Dicke und Trägerkonzentration der epitaktischen Schicht des n-Typs so gewählt, dass eine Pinch-off-Spannung zwischen etwa -5 Volt und -15 Volt entsteht. Für ein Bauelement mit einem Substrat des n-Typs muss die Dicke der vergrabenen Schicht des p- Leitfähigkeitstyps der oben beschriebenen Bauelemente so groß sein, dass der Durchbruch der Gatesperrschicht vor der Verarmung der Schicht des p-Leitfähigkeitstyps erfolgt. Für ein Bauelement mit einem Substrat des p-Typs muss die Dicke der vergrabenen Schicht des p-Leitfähigkeitstyps und des Substrats der oben beschriebenen Bauelemente so groß sein, dass der Durchbruch der Gatesperrschicht vor der Verarmung der Schicht mit p-Leitfähigkeitstyp und des Substrats erfolgt.
Es wurden oben die bevorzugten Ausgestaltungen der vorliegenden Erfindung beschrieben. Die oben beschriebene erste epitaktische Schicht kann jedoch bei Bedarf weggelassen werden, so dass ein Transistor mit einer einzigen epitaktischen Schicht aus SiC mit n- Leitfähigkeitstyp entsteht, die entweder auf einem teilisolierenden Substrat oder auf einem Substrat des p- Typs gebildet ist. Beim Herstellen eines Bauelementes mit einer einzigen epitaktischen Schicht wird für das Substrat des Bauelementes vorzugsweise Siliciumcarbid des p- Leitfähigkeitstyps mit den Trägerkonzentrationen gemäß Beschreibung für die vergrabene Schicht des p-Typs oder eines teilisolierenden Substrats bevorzugt.
Die oben beschriebenen MESFET-Strukturen führen zu Transistoren, die bei Frequenzen von bis zu 1,9 GHz arbeiten. Eine höhere Leistung kann durch Wählen der Gate- und Source-Abmessungen der oben beschriebenen MESFET- Strukturen erzielt werden, die den Effekt der relativ niedrigen Elektronenmobilität von Sie minimieren und gleichzeitig die Vorzüge der relativ hohen Driftgeschwindigkeit gesättigter Elektronen und der Durchbruchspannung von Sie maximieren.
Beim Wählen der Abmessungen des MESFET wird die Breite des Gates als die Abmessung des Gates lotrecht zum Stromfluss definiert. Wie in den Querschnittsdarstellungen der Fig. 1 bis 3 gezeigt, verläuft die Gatebreite in die und aus der Seite. Die Länge des Gates ist die Abmessung des Gates parallel zum Stromfluss. Wie in den Querschnittsdarstellungen der Fig. 1 bis 4 sichtbar, ist die Gatelänge die Abmessung des Gates 24, 45, 69 und 92, die mit der zweiten epitaktischen Schicht 14, 35, 59 und 84 in Kontakt ist. Eine dritte wichtige Abmessung ist der Abstand zwischen Source und Gate, der in den Querschnittsdarstellungen der Fig. 1 bis 4 als der Abstand von den n&spplus; Mulden oder Mesas zum Gatekontakt 24, 45, 59 und 92 gezeigt ist.
Um den Effekt der niedrigen Elektronenmobilität zu minimieren, muss der Abstand zwischen Source und Gate so klein wie möglich gehalten werden, ohne einen erheblichen Source-zu-Gate-Leckstrom zuzulassen. In einer Ausgestaltung der vorliegenden Erfindung ist der Abstand zwischen Source- und Schottky-Gatekontakt groß genug, um den Fluss eines erheblichen Leckstroms von der Source zum Gate zu verhindern, wenn eine Vorspannung an das Gate angelegt wird, und klein genug, um den Effekt der niedrigen Elektronenmobilität von Siliciumcarbid zu minimieren. Dies bedeutet typischerweise, dass der Gatekontakt so nahe wie möglich am Source-Kontakt liegen muss, ohne mit dem Source- Kontakt oder der n&spplus; Source-Mesa oder Mulde in Kontakt zu kommen. Durch Positionieren des Gates so nahe wie möglich an der Source-Region wird die elektrische Feldintensität in der Region des Transistors maximiert, wo die Elektronen beschleunigt werden, so dass der Effekt der niedrigen Elektronenmobilität von SiC reduziert wird. Der Abstand zwischen Source- und Schottky-Kontakt beträgt etwa 1 um oder weniger. Der Abstand zwischen Gate und Drain des Bauelementes muss groß genug sein, um die Gate-zu-Drain- Verarmungsverteilung des Bauelementes zu unterstützen. Diese Abstände liegen gewöhnlich zwischen etwa 0,5 um und etwa 2 um.
In einer Ausgestaltung der vorliegenden Erfindung hat der Schottky-Metall-Gatekontakt eine Breite und eine Länge, die so gewählt werden, dass die in die Source- und Drain- Kontakte reflektierte Leistung im Wesentlichen null beträgt, wenn eine Spannung über die Source- und Drain- Kontakte und eine Vorspannung an den Schottky-Metall- Gatekontakt angelegt werden.
Um den Effekt der niedrigen Elektronenmobilität noch weiter zu minimieren, muss die Länge des Gate-Kontaktes so gering wie möglich gehalten werden. Schottky-Gates sind typischerweise kürzer als 1,5 um. Durch Minimieren der Länge des Gates erhöht sich die Intensität des elektrischen Feldes unter dem Gate. Die Zunahme der elektrischen Feldintensität entsteht dadurch, dass dieselbe Spannung über eine kleinere Fläche angelegt wird. Durch diese Zunahme der elektrischen Feldintensität wird die Beschleunigung der Elektronen im Gatebereich erhöht, und dadurch werden die Effekte der niedrigen Elektronenmobilität von Siliciumcarbid verringert. Es ist somit wünschenswert, die Länge des Gates zu minimieren und somit die Intensität des elektrischen Feldes unter dem Gate zu maximieren.
Um eine höhere Leistungshandhabungsfähigkeit zu ermöglichen, muss der Gatekontakt so breit wie möglich gehalten werden. Mit abnehmender Länge des Gates und zunehmender Breite des Gates nimmt jedoch die Ausgangsimpedanz des Transistors ab. Die Abnahme der Ausgangsimpedanz kann die Fähigkeit des Transistors, bei hohen Frequenzen zu arbeiten, beeinträchtigen, da es zu Impedanzabgleichproblemen kommen kann. Wenn ein Transistor mit charakteristischer Ausgangsimpedanz mit einer Schaltung mit einer charakteristischen Eingangs Impedanz verbunden wird, dann wird ein Teil der auf die Eingänge der Schaltung treffenden Leistung zurück in den Transistor reflektiert. Die Gesamtmenge der vom Transistor übertragenen Leistung und die Menge der zum Transistor reflektierten Leistung wird anhand der Differenz zwischen der Eingangsimpedanz der Schaltung und der Ausgangsimpedanz des Transistors bestimmt. Wenn die beiden Impedanzen abgeglichen sind, wird die gesamte Leistung vom Transistor übertragen. Die beiden Impedanzen können im Wesentlichen mit Hilfe einer Abgleichschaltung oder einem anderen in der Fachwelt bekannten Mittel abgeglichen werden. Der Transistor ist dann auf die Schaltung impedanzabgeglichen, wenn die vom Transistor reflektierte Leistung im Wesentlichen null ist und somit im Wesentlichen die gesamte Leistung vom Transistor übertragen wird. Im Sinne der vorliegenden Spezifikation ist die vom Transistor reflektierte Leistung dann im Wesentlichen null, wenn weniger als etwa 10% der Leistung in den Transistor reflektiert wird. Daher wird das Gate so kurz und so breit wie möglich gehalten, ohne Impedanzabgleichprobleme bei den gewünschten Betriebsfrequenzen zu verursachen. Diese Kombination aus Gatelängen und -breiten führt zu einem Transistor mit der maximalen Leistungshandhabungsfähigkeit für den gewünschten Betriebsfrequenzbereich. Ausgangsimpedanzen von mehr als etwa 50 Ohm sind zwar gewöhnlich wünschenswert, aber Ausgangsimpedanzen von nur etwa 1 Ohm bis etwa 10 Ohm sind möglich, obwohl ein Abgleich auf niedrige Impedanzen nur über eine geringe Bandbreite erzielt werden kann. Länge und Breite des Schottky-Gatekontakts können so gewählt werden, dass die Reflexion von Leistung bei einem Betrieb bei Frequenzen von etwa 0,5 GHz bis etwa 30 GHz minimiert wird.
Über die obigen Ausgestaltungen hinaus, resultiert eine Abnahme des Leckstroms durch die erste epitaktische Schicht 12, 33, 57 und 88 bei Pinch-off-Bedingungen von einer Dotierung der ersten epitaktischen Schicht zum Erzeugen einer teilisolierenden Schicht. Demgemäß ist es wünschenswert, wenn die erste epitaktische Schicht aus teilisolierendem Siliciumcarbid gebildet wird. Alternativ ist es, wenn keine epitaktische Schicht des p-Typs vorhanden ist, wünschenswert, das Substrat aus teilisolierendem Siliciumcarbid zu bilden. Zusätzlich können sowohl die erste epitaktische Schicht als auch das Substrat aus teilisolierendem Siliciumcarbid gebildet werden. Die erste epitaktische Schicht 12, 33, 57 und 88 kann mit einem tiefen Dotierungsmittel wie Bor zum Erzeugen einer teilisolierenden Schicht dotiert werden. Durch Erzeugen einer Schicht aus SiC mit einem spezifischen Widerstand von etwa 10.000 Ohm-cm oder höher wird der Leckstrom durch die erste epitaktische Schicht 12, 33, 57 und 88 stark reduziert. Eine Zunahme des spezifischen Widerstandes der ersten epitaktischen Schicht ist jedoch wünschenswert und würde zu einer Abnahme des Leckstroms durch die erste epitaktische Schicht führen. Eine teilisolierende Schicht kann aus mit Bor dotiertem SiC gebildet werden. Eine teilisolierende Schicht wird vorzugsweise durch einen epitaktischen Einbau von tiefen Dotierungsmitteln in SiC erzeugt, aber es können auch andere Methoden wie Ionenimplantation, Protonenbombardierung oder andere Methoden des Bildens einer teilisolierenden Siliciumcarbidschicht, die in der Fachwelt bekannt sind, angewendet werden.
Fig. 5 illustriert eine Hochleistungsstruktur der vorliegenden Erfindung. Die in Fig. 5 gezeigte Struktur ist eine Doppelkammstruktur mit einer Mehrzahl von Source- Regionen 60 und Drain-Regionen 62. Source- und Drain- Regionen 60 und 62 werden aus ohraschen Kontaktmetallen wie Ni hergestellt und bilden die ohmschen Kontakte des Transistors. Source- und Drain-Regionen 60 und 62 werden durch einen Source-Kontakt 64 und einen Drain-Kontakt 66 miteinander verbunden, die aus hoch leitenden Metallen wie Aluminium, Silber, Gold, Platin, Kupfer oder anderen gebildet sein können. Die Schottky-Gatekontakte 68 liegen zwischen jeder Source-Region 60 und Drain-Region 62. Die Schottky-Gatekontakte 68 werden aus geeigneten Schottky- Metallen wie Platin, Platinsilicid, Gold oder anderen gebildet. Die Gatekontakte 68 sind durch Kontaktinseln 80, die ebenfalls aus geeigneten Schottky-Metallen gebildet sein können, mit der Gate Verbindung 70 verbunden. Bei Bedarf kann eine Deckschicht aus hoch leitendem Metall wie Aluminium, Silber, Gold, Platin, Kupfer oder anderen auf dem Schottky-Metallkontakt ausgebildet sein. Die Gate Verbindung kann aus einem beliebigen geeigneten hoch leitenden Metall wie Aluminium, Silber, Gold, Platin, Kupfer oder anderen gebildet sein und braucht nicht mit dem Gatedeckschichtmetall identisch zu sein. Die Gate- 68, Source- 60 und Drain-Region 62 sind alle auf einer n-Kanal- Mesa 72 ausgebildet. Jeder der Kontaktbereiche wird auf einem aufgebrachten Isolator ausgebildet und abseits der n- Kanal-Mesa 72 positioniert. Auch die Source- und Drain- Verbindungen werden durch einen aufgebrachten Isolator getrennt. Jede der oben beschriebenen Strukturen unter Verwendung von n&spplus; Mesas oder Mulden kann zum Bilden von Drain- und Source-Regionen in der in Fig. 4 gezeigten Doppelkammstruktur eingesetzt werden. Länge und Anzahl von Gatefingern 68 werden auf der Basis der gewünschten Betriebsfrequenzen und des gewünschten Leistungsbereiches gewählt. Hohe Gatebreiten können aufgrund verteilter Übertragungsleitungseffekte zu einer Degradation führen. Aufgrund der verteilten Übertragungsleitungseffekte ist es wünschenswert, dass die Länge der Finger der Struktur geringer ist als etwa 1/20 der Wellenlänge der beabsichtigten Betriebsfrequenz. So sind beispielsweise Finger von 2 mm für 500 MHz, 250 um für 10 GHz usw. wünschenswert. Nach dem Definieren der Länge der Finger wird deren Anzahl durch die obigen Faktoren begrenzt. Die Anzahl der Finger und die Gatelängen werden, wie oben beschrieben, durch die Eingangsimpedanz des resultierenden Transistors begrenzt. Daher müssen Gatelängen und Fingerzahl so gewählt werden, dass Impedanzabgleichprobleme für die gewünschte Betriebsfrequenz minimiert werden. Unter Verwendung der Doppelkammstruktur können Ausgangsleistungen von etwa 630 W bei 500 MHz, 158 W bei 3 GHz bis etwa 45 W bei 10 GHz erzielt werden. Es können Ausgangsleistungen erzielt werden, die etwa das 5-fache des Leistungsniveaus betragen, das mit Si- und GaAs-Bauelementen mit ähnlichen Abmessungen für einen bestimmten Betriebsfrequenzbereich von bis zu 20 GHz erzielt wird.
Die Erfindung und ihre Vorteile werden anhand der folgenden Beispiele besser verständlich:

1. Beispiel

Die Substrate für diese Transistoren wurden von 6H- SiC-Einkristallkörpern zerschnitten. Die Körper wurden geringfügig mit Stickstoff dotiert und waren vom n-Typ. Die Körper wurden zerschnitten, geläppt und zu Wafern poliert, die für ein epitaktisches Wachstum geeignet waren.
Dünnfilme aus monokristallinem 6H-SiC (0001), sowohl vom p- als auch vom n-Typ, wurden epitaktisch auf diesen 6H-SiC (0001) Wafern des n-Typs aufwachsen gelassen. Der im Querschnitt in Fig. 2 gezeigte MESFET bestand aus einer 2 um starken epitaktischen Schicht des p-Typs aus 6H-SiC mit einer Trägerkonzentration im Bereich von 1-2 · 10¹&sup6; cm&supmin;³ , die auf dem 6H-SiC Substrat des n-Typs aufwachsen gelassen wurde. Diese Schicht des p-Typs diente als vergrabene Schicht zum Begrenzen des Stroms auf eine dünne aktive Region des n-Typs, die nachfolgend aufwachsen gelassen wurde. Diese obere epitaktische Schicht hatte eine Trägerkonzentration im Bereich von 9 · 10¹&sup6; cm&supmin;³ und eine Dicke von etwa 0,32 um.
Das Design des Hochfrequenz-SiC-MESFET hoher Leistung hatte eine Gatebreite von 1 mm, bestehend aus zwei 500 um langen Gatefingern. Die Gatelängen variierten zwischen 0,6 um und 1,5 um, um höhere Drain-Spannungen zuzulassen. Der Abstand zwischen Source und Gate betrug 1 um für alle Bauelemente, ausgenommen der geringsten Gatelänge, die einen Abstand von etwa 0,5 um hatte. Um die Gatekapazität zu minimieren, hatte der Gatekontaktinselbereich einen Durchmesser von 100 um und war auf einem aufgebrachten Isolator platziert. Source- und Drain-Metalldeckschichten wurden verwendet, um den Kontakt für Sondenprüfungen sowie Drahtbonden zu verbessern.
Bauelemente wurden mit Mulden und Mesas hergestellt. Diese Bauelemente wurden wie folgt hergestellt. Das gesamte Bauelement wurde zunächst auf einer Mesa isoliert. Unter Verwendung konventioneller Fotolithografietechniken wurde ein gesputteter Aluminiumfilm auf der SiC-Oberfläche strukturiert, der als Maske für das reaktive Ionenätzen der Isolationsmesa diente. Das Material um die Mesa wurde so tief weggeätzt, dass die obere Schicht des n-Typs in die vergrabene Schicht des p-Typs penetrierte. Das Al wurde dann abgelöst, Polysilicium wurde aufgebracht und strukturiert, so dass Fenster für die Source- und Drain- Struktur geöffnet wurden. Die Proben wurden dann mit N&spplus; zum Bilden von n+ Source- und Drain-Mulden unter Verwendung des Polysilicium als Implantationsmaske ionenimplantiert. Die Implantate wurden nachfolgend ausgeheilt und die Proben wurden oxidiert, um eine dünne Passivierungsschicht aus SiO&sub2; aufwachsen zu lassen. Eine 500 nm dicke Schicht aus SiO&sub2; wurde dann mit einem chemischen Tieftemperaturauftragsprozess über dem dünnen thermischen Oxid aufgebracht. Diese Schicht wurde zur Bildung der mittleren Gatekontakt-Isolationsinsel und der Verbindungsstege strukturiert. Fenster für die Source- und Drain-Kontakte wurden dann im SiO&sub2; geöffnet, und die Niohmschen Kontakte wurden aufgebracht und mit der Liftoff -Technik strukturiert. Nach dem Ausheilen dieser ohmschen Kontakte wurde der feinlinige Schottky-Gatekontakt aus Platin mit einer 0,75 um Golddeckschicht unter Verwendung eines Exzimerlaser-Scheibenrepeaters strukturiert. Zum Schluss wurde die Gatekontaktinselmetallisierung aufgebracht und auf der SiO- Isolationsinsel strukturiert.
Bauelemente mit einer Mesa-Source- und Drain-Struktur wurden wie folgt hergestellt. Nach dem epitaktischen Wachstum der n-Typ-Kanalschicht wurde eine weitere n-Typ- Schicht mit starker Stickstoffdotierung auf der Oberseite aufwachsen gelassen. Diese Schicht hatte typischerweise eine Dicke von 0,2 um und eine Dotierung von 1 · 10¹&sup9; cm&supmin;³ . Source und Drain wurden dadurch definiert, dass die n&spplus; Schicht durch reaktives Ionenätzen entfernt wurde, ausgenommen dort, wo sich die Source- und Drain-Kontakte befinden sollten, mit Hilfe derselben Maske, die auch für die Ionenimplantate verwendet wurde. Die Isolatorschichten und Gatekontakte wurden dann auf die geätzte Kanalschicht aufgebracht, genau wie dies auch für die oben erörterten Bauelemente geschah.

Claims

1. Feldeffekttransistor mit Metall-Halbleiterübergang mit hoher Leistung und hoher Frequenz mit

einem Grund-Einkristall-Siliciumcarbidsubstrat (10, 31...),

einer epitaktischen Schicht (14, 35...) aus Siliciumcarbid mit n-Leitfähigkeit, getragen auf dem genannten Substrat, wobei die genannte n-leitende epitaktische Schicht (14, 35...) eine solche Dicke und Trägerkonzentration hat, dass sie eine Pinch-off-Spannung von zwischen -5 Volt und -15 Volt liefert,

mehreren abwechselnden Source- und Drain-Strukturen (60, 62), welche Muldenbereiche (16, 18...) in der genannten epitaktischen Schicht (14, 35...) oder Mesas (51, 53...) darauf aufweisen und höhere n-leitende Trägerkonzentrationen haben als die genannte n-leitende epitaktische Schicht (14, 35...) und ohmsche Kontakte (20, 22, 41, 43...) auf den genannten Muldenbereichen oder Mesas aufweisen, die zur Ausbildung von Source- und Drain- Kontakten (64, 66) miteinander verbunden sind, und

mehreren elektrisch miteinander verbundenen Schottky- Metallkontakten (68), die auf der genannten n-leitenden epitaktischen Schicht (14, 35...) zwischen benachbarten Source- und Drain-Strukturen (60, 62) zur Ausbildung mehrerer aktiver Kanäle in der genannten n-leitenden epitaktischen Schicht zwischen der genannten Mehrzahl von Source- und Drain-Strukturen, wenn eine Vorspannung an die Schottky-Metallkontakte angelegt wird, verteilt sind,

wobei jeder der genannten Schottky-Kontakte von der benachbarten Source-Struktur um etwa 1 um oder weniger beabstandet, aber mit der Source-Struktur nicht in Kontakt ist, so dass der Effekt der geringen Elektronenmobilität von Siliciumcarbid minimiert wird, und groß genug ist, um das Fließen von irgendeinem erheblichen Leckstrom von der Source zu dem Schottky-Metallkontakt zu verhindern, wenn eine Vorspannung am Schottky-Kontakt anliegt, und

wobei jeder Schottky-Kontakt eine Länge hat, so dass eine Gate-Länge von etwa 1,5 um oder weniger ausgebildet wird.

52. Transistor nach Anspruch 1, welcher eine zweite epitaktische Schicht (12, 33...) aus Siliciumcarbid mit p- Leitfähigkeit zwischen dem genannten Substrat (10, 31...) und der genannten n-leitenden epitaktischen Schicht (14, 35...) umfasst.

3. Transistor nach Anspruch 1 oder 2, wobei das genannte Substrat (10, 31...) und die genannte n-leitende epitaktische Schicht (14, 35...) eine Mesa ausbilden, welche Seitenwände hat, die den Umfang des genannten Transistors definieren, wobei sich die genannten Seitenwände der genannten Mesa nach unten und durch die genannte n-leitende epitaktische Schicht erstrecken.

4. Transistor nach Anspruch 1, 2 oder 3, wobei das genannte Substrat (10, 31...) Siliciumcarbid ist, welches aus der Gruppe ausgewählt ist, die aus 6H-, 4H-, 15R- oder 3C-Siliciumcarbid besteht, und die oder jede epitaktische Schicht aus Siliciumcarbid besteht, welches aus der Gruppe ausgewählt ist, die aus 6H-, 4H-, 15R- oder 3C- Siliciumcarbid besteht.

5. Transistor nach Anspruch 1, 2, 3 oder 4, welcher eine leitende Ebene (32, 34...) auf dem genannten Substrat (10, 31...) gegenüber der genannten epitaktischen Schicht (14, 35...) umfasst.

6. Transistor nach einem der vorangegangenen Ansprüche, welcher eine Deckschicht (26, 28, 30...) auf jedem der genannten ohmschen Kontakte (20, 22...) und den genannten Schottky-Metallkontakten umfasst, wobei die genannte Deckschicht ein Metall ist, welches aus der Gruppe ausgewählt ist, die aus Aluminium, Silber, Gold, Platin und Kupfer besteht.

7. Transistor nach einem der vorangegangenen Ansprüche, wobei das genannte Substrat (10, 31...) ein teilisolierendes Siliciumcarbid ist.

8. Transistor nach Anspruch 2 oder einem der vorangegangenen, von Anspruch 2 abhängigen Ansprüche, wobei die p-leitende epitaktische Schicht (12, 33...) ein teilisolierendes Siliciumcarbid ist.

9. Transistor nach Anspruch 7 oder 8, wobei das genannte teilisolierende Siliciumcarbid ein Siliciumcarbid mit einem darin enthaltenen tiefen Dotierungsmittel ist.

10. Transistor nach Anspruch 9, wobei das tiefe Dotierungsmittel Bor ist.

11. Transistor nach Anspruch 7, 8, 9 oder 10, wobei das genannte teilisolierende Siliciumcarbid einen spezifischen Widerstand von mehr als etwa 10.000 Ω-cm hat.

12. Transistor nach einem der vorangegangenen Ansprüche, wobei die genannten Schottky-Metallkontakte in die n- leitende Schicht (59) eingelassen sind.

13. Transistor nach einem der vorangegangenen Ansprüche, wobei die genannten Schottky-Metallkontakte (69) Pilzgatekontakte sind.

14. Transistor nach einem der vorangegangenen Ansprüche, wobei die genannten Schottky-Metallkontakte (24, 45...) ein Metall enthalten, welches aus der Gruppe ausgewählt ist, die aus Gold, Platin und Platinsilicid besteht.