DE69231173T2

DE69231173T2 - Demodulatorschaltung für MSK-Signale

Info

Publication number: DE69231173T2
Application number: DE69231173T
Authority: DE
Inventors: Takahiro Chihara; Masao Miyazaki; Tomozo Ohta
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1991-09-25
Filing date: 1992-09-02
Publication date: 2000-12-14
Anticipated expiration: 2012-09-03
Also published as: JPH0591150A; US5278514A; EP0534180B1; EP0534180A3; DE69231173D1; JP2795761B2; EP0534180A2

Description

HINTERGRUND DER ERFINDUNG

1. Gebiet der Erfindung

Die Erfindung betrifft eine Demodulatorschaltung für MSK-Signale zum Demodulieren eines MSK(Minimum Shift Keying = Minimalumtastung)-Signals.

2. Beschreibung der einschlägigen Technik

Eines der in jüngerer Zeit für die Funkkommunikation entwickelten digitalen Modulationssysteme ist das MSK-Modulationssystem, das bedeutet, dass ein FSK(Frequency Shift Keying = Frequenzumtastung)-System mit kontinuierlicher Phase und Demodulationsindex 0,5 eine Markierungsfrequenz (fm) und eine Raumfrequenz (fs) auf Übertragungsdaten 1, 0 hin überträgt. Das MSK-Modulationssystem zeigt den Vorteil, dass es widerstandsfähig gegen lichtlineare Verzerrungen ist, und zwar wegen konstanter Amplitude des Modulationsträgers. Ein herkömmliches Verfahren zum Demodulieren eines MSK-Signals beinhaltet typischerweise orthogonale synchrone Demodulation unter Wiedergabe eines Trägers, der phasenmäßig mit einem Träger f0 am Sendeende synchronisiert ist.
Fig. 4 ist ein Blockdiagramm, das eine herkömmliche Demodulatorschaltung für MSK-Signale mit einem derartigen Verfahren zeigt. Gemäß dieser Zeichnung wird an einem Eingangsanschluss 10 eingegebenes MSK-Signal orthogonaler Synchrondemodulation durch Demodulatoren 12 und 13 auf Grundlage des Ausgangssignals einer Trägerwiedergabeschaltung 21, die ei nen mit dem Träger f0 am Sendeende phasensynchronisierten Träger wiedergibt, und eines anderen Signals, das durch einen 90º-Phasenschieber 14 um 90º gegenüber diesem Signal phasenverschoben ist, unterzogen. Dann werden die Bänder der demodulierten Analogsignale durch Tiefpassfilter 15 bzw. 16 begrenzt, gefolgt von einer Umsetzung der jeweiligen Analogsignale in digitale Signale durch Identifikationsschaltungen 17 und 18. Indessen wird das durch eine Takasignal-Wiedergabeschaltung 30 wiedergegebene Taktsignal durch einen 1/2-Dividierer 31 einer 1/2-Frequenzdivision unterzogen, um es als Zeitsteuerungsimpuls für die Identifikationsschaltungen 17 und 18 zu verwenden, in denen im Allgemeinen A/D-Wandler verwendet werden.
Ein derartiges Demodulationssystem wird angesichts der gesonderten Demodulationen für eine normale Komponente (Achse I) und eine orthogonale Komponente (Achse Q) als Paralleldemodulationssystem bezeichnet. Die in digitale Signale umgesetzten Daten I und Q werden zur Fehlerkorrektur in eine Fehlerkorrekturschaltung 40 eingegeben und dann an einem Ausgangsanschluss 50 ausgegeben. Im Allgemeinen werden Fehlerkorrekturcodes dazu verwendet, für hohe Qualität des Übertragungsvermögens zu sorgen, wobei die Fehlerkorrekturschaltung 40 häufig als LSI vorhanden ist. Z. B. ist die Fehlerkorrekturschaltung 40 im Fall der Verwendung eines Faltungscodes als Fehlerkorrekturcode als Viterbidecoder-LSI ausgebildet, die die Daten I und Q empfängt.
Das obige MSK-Demodulationssystem ist ein solches auf Grundlage paralleler Demodulation, das sowohl für die Achse I als auch die Achse Q jeweils eine Identifikationsschaltung benötigt, wodurch ein derartiger Schaltungstyp im Allgemeinen teuer ist, was also zu höheren Kosten führt.
Andererseits wird beim Verwenden eines A/D-Wandlers für eine Identifikationsschaltung häufig ein AGC(automatic gain control = automatische Verstärkungsregelung)-Verstärker vor dem A/D-Wandler angebracht, um eine Beeinträchtigung der Fehlerrate durch Variation des Eingangspegels am A/D-Wandler zu verhindern, wobei auch in diesem Fall sowohl für die Achse I als auch die Achse Q ein AGC-Verstärker erforderlich ist, was die Konstruktion verkompliziert und erneut zu höheren Kosten führt.
Darüber hinaus müssen, um ein Doppelsystem auszubilden, die Identifikationsschaltungen für die Achse I und die Achse Q dasselbe Identifikations-Funktionsvermögen aufweisen, wobei es derzeit ziemlich schwierig ist, derartige Schaltungen, die über den gesamten Bereich der Betriebstemperatur stabil arbeiten, in Massen herzustellen.
Das Dokument US 4,647,864 im Stand der Technik offenbart einen Sinus-Cosinus-Nichtkohärenzdemodulator mit variabler Verzögerung, der digitale Daten wiedergewinnt, die durch Winkelmodulation mittels Frequenzumsetzung eines Trägersignals auf eine ausgewählte ZF-Frequenz auf das Hochfrequenz- Trägersignal aufgebracht wurden. Das ZF-Signal wird mit einer Abtastfrequenz abgetastet, und dann werden die Abtastwerte sortiert, um ein Paar von Signalen I und Q mit Quadraturphase im Grundband zu liefern.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe der Erfindung, eine Demodulatorschaltung für MSK-Signale zu schaffen, die Phasensynchronisierung bei einfacherer Konstruktion, niedrigeren Kosten und stabilem Betrieb ermöglicht.
Um diese Aufgabe zu lösen, ist durch die Erfindung eine Demodulatorschaltung für MSK-Signale geschaffen, wie sie im Anspruch 1 spezifiziert ist.
Bevorzugte Ausführungsformen der Erfindung sind in den Unteransprüchen beschrieben.
Die erfindungsgemäße Demodulatorschaltung für MSK-Signale umfasst eine Trägerwiedergabeschaltung zum Wiedergeben eines Trägers, der mit einer Komponente einer Markierungsfrequenz oder einer Raumfrequenz eines empfangenen MSK-Signals phasensynchronisiert ist, einen Demodulator zum Ausführen synchroner Demodulation des MSK-Signals mittels des wiedergegebenen Trägers, eine Identifikationsschaltung zum Umsetzen des analogen Ausgangssignals des Demodulators in serielle digitale Daten sowie eine Seriell-Parallel-Wandlerschaltung zum Unterteilen der seriellen digitalen Daten in ungeradzahlige und geradzahlige Bits, um parallele digitale Daten zu erzielen.
Gemäß der Erfindung ist es möglich, eine Handhabung mit einem einzelnen System einer Identifikationsschaltung vorzunehmen, um das analoge Ausgangssignal eines Demodulators in digitale Daten umzusetzen, was die Verwendung eines einzelnen Systems eines AGC-Verstärkers ermöglicht, was, wenn verwendet, in sehr effektiver Weise zu einer Vereinfachung, geringeren Kosten und höherer Stabilität der Schaltung führt.
Weitere Aufgaben und Vorteile der Erfindung werden aus der folgenden Beschreibung des bevorzugten Ausführungsbeispiels der Erfindung, wie es in den beigefügten Zeichnungen veranschaulicht ist, ersichtlich.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockdiagramm eines Ausführungsbeispiels einer erfindungsgemäßen Demodulatorschaltung für MSK-Signale;
Fig. 2 ist ein Schaltbild, das ein konkretes Beispiel einer in Fig. 1 dargestellten Seriell-Parallel-Wandlerschaltung zeigt; Fig. 3 ist ein Diagramm, das Signalverläufe in jeweiligen Teilen zum Erläutern des Betriebs der in Fig. 1 dargestellten Schaltung zeigt; und Fig. 4 ist ein Blockdiagramm einer herkömmlichen Demodulatorschaltung für MSK-Signale.

BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS

Fig. 1 zeigt ein Ausführungsbeispiel der Erfindung. In der Zeichnung bezeichnet die Bezugszahl 10 einen Eingangsanschluss, 11 bezeichnet ein Bandpassfilter, 20 bezeichnet eine Trägerwiedergabeschaltung zum Wiedergeben eines Trägers, der mit einer Komponente einer Markierungsfrequenz fm oder einer Raumfrequenz fs eines MSK-Signals phasensynchronisiert ist, 12 bezeichnet einen Demodulator zum Ausführen synchroner Demodulation des über das Bandpassfilter 11 ausgegebenen MSK-Signals mittels des durch die Trägerwiedergabeschaltung 20 wiedergegebenen Trägers, 17 bezeichnet eine Identifikationsschaltung, die das vom Demodulator 12 ausgegebene analoge Ausgangssignal unter Verwendung eines von einer Taktsignal-Wiedergabeschaltung 30 wiedergegebenen Taktsignals als Zeitsteuerungsimpuls in ein digitales Signal umsetzt, 19 bezeichnet eine Seriell-Parallel-Wandlerschaltung, die von der Identifikationsschaltung 17 ausgegebene serielle Daten unter Verwendung eines durch einen 1/2-Dividierer 31 auf 1/2 geteilten Taktsignals in parallele Daten I, Q umsetzt, und 50 bezeichnet einen Ausgangsanschluss.
Nun wird erläutert, wie die obige Demodulatorschaltung für MSK-Signale arbeitet. Bei der obigen herkömmlichen Demodulatorschaltung für MSK-Signale wird ein Träger, der mit dem Träger f0 am Sendeende phasensynchronisiert ist, wiedergegeben, um synchrone Demodulation auszuführen, während bei diesem Ausführungsbeispiel synchrone Demodulation mittels einer Trägerkomponente der Markierungsfrequenz fm oder der Raumfrequenz fs erfolgt, die aus dem MSK-Signal entnommen wurde.
Das am Eingangsanschluss 10 eingegebene Band des MSK-Signals wird durch das Bandpassfilter 11 begrenzt, um durch den Demodulator 12 synchroner Demodulation mittels des Ausgangssignal der Trägerwiedergabeschaltung 20 unterzogen zu werden. Das Ausgangssignal des Demodulators 12 wird durch die Identifikationsschaltung 17 von einem analogen Signal in ein digitales Signal umgesetzt. Von der Identifikationsschaltung 17 ausgegebene serielle Daten werden durch die Seriell-Parallel-Umsetzschaltung 19 in parallele Daten I, Q umgesetzt, um in die Fehlerkorrekturschaltung 40 eingegeben zu werden, in der die Daten korrigiert werden, um am Ausgangsanschluss 50 korrekte Daten auszugeben.
Nun wird dies etwas detaillierter erläutert. Im Allgemeinen ist ein MSK-Signal Y(t) wie folgt repräsentiert:
Y(t) = cos {ω&sub0; + ui·ωd)t+Φ0} (1)
wobei ω0 die Winkelfrequenz des Trägers bezeichnet, ωd 1/4 einer Taktsignal-Winkelfrequenz bezeichnet, ui den digitalen Wert -1 oder +1 bezeichnet, der einem Sendedatenwert von 0 bzw. 1 entspricht, und Φ0 die Anfangsphase (0 oder π) bezeichnet.
Nachfolgend wird Φ0 als 0 angenommen, da die Allgemeingültigkeit nicht beeinflusst ist, wenn dies angenommen wird. Dann wird nachfolgend synchrone Demodulation unter Verwendung einer entnommenen Trägerkomponente der Markierungsfrequenz fm (fm = f0 + fd) angenommen, wobei dasselbe Ergebnis durch synchrone Demodulation unter Verwendung einer entnommenen Trägerkomponente der Raumfrequenz fs (fs = f0 - fd) erzielt wird.
Wenn nun der Phasenfehler als 0 angenommen wird, ist das durch die Trägerwiedergabeschaltung 20 wiedergegebene Trägersignal wie folgt repräsentiert:
C (t) = cos (ωm t) = cos (ω0 + ωd)t (2)
Daher wird, wenn das durch die obige Formel (1) repräsentierte MSK-Signal synchroner Demodulation mittels des durch die obige Formel (2) repräsentierten Signals unterzogen wird, das folgende Ausgangssignal D(t) vom Demodulator 12 erhalten:
D(t) - (1/2)cos{(ui-1) · ωd t} (3)
Demgemäß gilt im Fall des Sendedatenwerts = - 1, d. h. von ui = +1, das Folgende:
D(t) = 1/2 (4)
Indessen gilt im Fall des Sendedatenwerts = - 0, d. h. ui = -1, das Folgende:
D(t) = (1/2)cos(2ωd t) (5)
Fig. 3 zeigt die Signalverläufe der jeweiligen Teile in Fig. 1 beispielhaft für den Fall des Sendedatenwerts "0101001". Der dem in Fig. 3(a) dargestellten Sendedatenwerte entsprechende Wert von ui ist in Fig. 3(b) dargestellt, und dies führt zu einer Variation der MSK-Signalfrequenz, wie in Fig. 3(c) dargestellt, entsprechend derartigen Werten.
Daher ist das Ausgangssignal D(t) des Demodulators 12 dergestalt, wie es in Fig. 3(d) dargestellt ist, was sich aus den obigen Formeln (4) und (5) ergibt. Anders gesagt, ist das Ausgangssignal D(t) während der Perioden T2, T4 und T7, in denen Sendedaten = 1 gilt, d. h., in denen das MSK-Signal die Markierungsfrequenz fm zeigt, ein bestimmtes Gleichsignal, während es in Perioden T1, T3, T5 und T6, in denen Sendedatenwert = 0 gilt, d. h. in denen das MSK-Signal die Raumfrequenz fs zeigt, ein Wechselsignal ist. Übrigens hat jede der Perioden T1 bis T7 eine Länge, die einem Zyklus des Taktsignals entspricht. Daher hat das Ausgangssignal D(t) des Demodulators 12 in jeder der Perioden T1, T3, T5 und T6 eine Frequenz, die der halben Taktsignalfrequenz entspricht.
Das Ausgangssignal D(t) des Demodulators 12 wird durch die Identifikationsschaltung 12 unter Verwendung eines Taktsignals CLK als Zeitsteuerungsimpuls, wie in Fig. 3(e) dargestellt, identifiziert, wobei das Taktsignal durch die Taktsignal-Wiedergabeschaltung 30 wiedergegeben wird, was zu einem digitalen Signal E(t) führt, wie es in Fig. 3(f) dargestellt ist. Dann wird dieses digitale Signal E(t) durch die Seriell-Parallel-Wandlerschaltung 19, die über D-Flipflops 191 und 192 verfügt, wie es in Fig. 2 dargestellt ist, in parallele Daten I(t) und Q(t) aufgeteilt.
Anders gesagt, wird das Ausgangssignal 1/2 CLK des 1/2-Dividierers 31, wie in Fig. 3(g) dargestellt, dazu verwendet, das Ausgangssignal E(t) der Identifikationsschaltung 17 mittels des D-Flipflops 191, wie in Fig. 2 dargestellt, einzuspeichern, um den Datenwert I(t) zu erhalten, wie es in Fig. 3(h) dargestellt ist. Andererseits wird das Umkehrsignal zum Ausgangssignal 1/2 CLK des 1/2-Dividierers 31, wie in Fig. 3(i) dargestellt, das vom Inverter 193 ausgegeben wird, dazu verwendet, das Ausgangssignal E(t) der Identifikationsschaltung 17 mittels des D-Flipflops 192, wie in Fig. 2 dargestellt, einzuspeichern, um den Datenwert Q(t) zu erhalten, wie es in Fig. 3(j) dargestellt ist. Bei der obigen Seriell- Parallel-Umsetzung wird der demodulierte serielle Datenwert E(t) in ungeradzahlige und geradzahlige Bits aufgeteilt, d. h. in die parallelen Datenwert I(t) und Q(t).
Eine derartige Seriell-Parallel-Umsetzung verdoppelt selbstverständlich die Periode der parallelen Daten I(t) und Q(t) gegenüber der der ursprünglichen seriellen Daten E(t). Außerdem können die parallelen Daten I(t) und Q(t), die hier um 90º zueinander phasenverschoben sind, dadurch in Phase gebracht werden, dass sie mittels anderer D-Flipflops mit demselben Takt zwischengespeichert werden, bevor sie in die Fehlerkorrekturschaltung 40, falls erforderlich, eingegeben werden.

Claims

1. Demodulatorschaltung für MSK(Minimum Shift Keying)-Signale mit:

- einer Trägerwiedergabeschaltung (20) zum Wiedergeben eines Trägers;

- einem Demodulator (12) zum Ausführen synchroner Demodulation eines empfangenen MSK-Signals mittels des wiedergegebenen Trägers;

- einer Identifikationsschaltung (17) zum Umsetzen des analogen Ausgangssignals des Demodulators in serielle digitale Daten; und

- einer Seriell-Parallel-Wandlerschaltung (19) zum Aufteilen der seriellen digitalen Daten in ungeradzahlige und geradzahlige Bits, um parallele digitale Daten zu erhalten;

dadurch gekennzeichnet, dass

- die Trägerwiedergabeschaltung den Träger mit Phasensynchronisierung mit einer Komponente einer Markierungsfrequenz oder einer Raumfrequenz des MSK-Signals wiedergibt.

2. Demodulatorschaltung für MSK-Signale nach Anspruch 1, bei der die Seriell-Parallel-Wandlerschaltung ein erstes und ein zweites D-Flipflop (191, 192) aufweist, deren Datenanschlüsse (D) die von der Identifikationsschaltung ausgegebenen seriellen digitalen Daten empfangen, wobei der Taktsignalanschluss (C) des ersten D-Flipflops ein abgespieltes Taktsignal empfängt, das frequenzmäßig auf die Hälfte geteilt wurde, und wobei ein Taktsignalanschluss (C) des zweiten D-Flipflops das abgespielte Taktsignal, das frequenzmäßig auf die Hälfte geteilt wurde, über einen Inverter (193) empfängt.

3. Demodulatorschaltung für MSK-Signale mach Anspruch 1, bei der eine Fehlerkorrekturschaltung (40) mit dem Ausgang der Seriell-Parallel-Wandlerschaltung (19) verbunden ist.