DE69223428T2

DE69223428T2 - Datenkommunikationssystem auf einer Serienbusbasis und Überwachungsstation zur Verwendung mit einem derartigen System

Info

Publication number: DE69223428T2
Application number: DE69223428T
Authority: DE
Inventors: Bernard Van Steenbrugge
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1991-02-04
Filing date: 1992-01-29
Publication date: 1998-06-04
Anticipated expiration: 2012-01-30
Also published as: FI920463L; DE69223428D1; FI920463A0; KR920016956A; EP0498494B1; US5448554A; EP0498494A1; JPH0575630A; ATE161133T1; KR100218199B1

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Frfindung bezieht sich auf ein Datenkommunikationssystem auf einer Serienbusbasis mit einer Vielzahl von angeschlossenen Sende- bzw. Empfangsstationen zum Austausch von Mehrbit-Nachrichten, die in physischen Rahmen angeordnet sind und eine Folge bestehend aus einem Startsignal, Adressensignalen und weiteren Signalen und auch Steuersignale enthalten, wobei jeder genannte Rahmen einen Dialog zwischen den Rahmen unterstützt, indem er sowohl Schreib- als auch Leseinformationen als zu einer tatsächlichen Hauptstation gehörig enthält.
Ein Einkanalbus wurde in der US-Patentschrift 4.429.384 (1)HN 9737) beschrieben, das durch Nennung als hierin aufgenommen betrachtet wird. Ein derartiger Kommunikationsbus ist insbesondere für die Übertragung von Steuersignalen zwischen verschiedenen Geräten der Unterhaltungselektronik, Geräten für Haushaltsaufgaben und Geräten für die Erzeugung verschiedener Steuersignale für Wartungs- und Verwaltungsaufgaben im Haushalt geeignet. Eine andere Art eines Serienbusses ist in der US-Patentschrift 4.689.740 dargelegt. Dieser spezielle Serienbus enthält getrennte Takt- und Datenleitungen. Noch ein anderer Aufbau umfaßt eine einzelne Datenleitung, eine einzelne Taktleitung und eine einzelne Wortfreigabeleitung. Ein weiterer Aufbau beinhaltet eine einzelne Datenleitung, eine einzelne Bitsynchronisationsleitung und eine einzelne Wortsynchronisationsleitung. Seriell bedeutet in diesem Zusammenhang, daß die gesendeten Informationen durch höchstens zwei Leitungssignale dargestellt werden, wobei im Fall von zwei Leitungen der Informationsbitfluß durch eine logische Kombination aus den Signalen auf den beiden Leitungen dargestellt wird. Beispiele sind eine Exklusiv- ODER-Funktion und eine Ausführung durch ein verdrilltes oder symmetrisches Leitungspaar, wobei die Informationen durch entgegengesetzte Signale auf den beiden Leitungen dargestellt werden. Außer der einen oder den beiden informationsübertragenden Leitungen wird jegliche andere Leitung ausschließlich für die Steuerung bzw. für die Synchronisierung der Übertragung genutzt. Der Einfachheit halber wird nachfolgend nur das System aus dem zuerst erwähnten Patent berücksichtigt. Ein realistisches System enthält nun natürlich mindestens eine Sendestation und mindestens eine Empfangsstation. Eine weitere Unterscheidung wird zwischen Hauptstation (Master) und Unterstation (Slave) gemacht. Die Hauptstation synchronisiert im allgemeinen die Übertragung im Zusammenhang mit dem gesamten Rahmen. Verschiedene andere Übertragungskonfigurationen wie Eins-zu-Eins, Eins-zu-Viele und andere sind allgemein bekannt. Der Rahmen besteht nun im allgemeinen aus einer Folge von einem Startbit, Modusbits, welche die gewünschte Übertragungsfrequenz angeben, einer Master-Adresse, einer Slave-Adresse und Daten. Auch wurden weitere Steuerbits definiert, und es wurde das Rücksenden einer Quittung durch den Empfänger berücksichtigt, der im Prinzip sowohl die Hauptstation als auch die Unterstation sein kann. Eine positive Quittung gibt die nächste Ubertragung (wie z.B. ein nächstes Byte) frei. Eine negative Quittung kann zu einer Wiederholung der Übertragung führen. Da Haupt- und Unterstation auf Bitebene kaum miteinander in Beziehung stehen, kann das spezielle Ergebnis der Übertragung spürbare Auswirkungen auf die weitere Synchronisation haben. Andere Busanordnungen haben nun andere Standards für die Startsignale, die Adressensignale, die Steuersignale und die weiteren Signale, wobei die letzteren natürlich auch die Datensignale umfassen, die die von der Unterstation oder Zielstation wirklich benötigten Informationen darstellen. In gewissen Situationen kann die Sendestation als Hauptstation (d.h. Synchronisationsstation) und die Empfangsstation als Unterstation funktionieren, dies ist jedoch keine Voraussetzung, da auch die Zielstation die Synchronisationsstation für die Nachricht sein kann. Fs kann ebenso eine getrennte Synchronisationsstation vorhanden sein.
Ein Kommunikationssystem wird im Hinblick auf Stationen genutzt, die aus Geräten verschiedener Hersteller bestehen. Es hat sich gezeigt, daß es ratsam ist, derartige Stationen durch eine Überwachungsstation auf korrektes Funktionieren prüfen zu können. Die Stationsfunktion kann auf die korrekte Wechselwirkung mit dem entsprechenden Bus auf Protokollebene hin geprüft werden oder alternativ auf die korrekte Ausführung eines Anwendungsprogramms auf Fehlersuchebene hin. Desweiteren kann der Bus selbst geprüft werden.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist dementsprechend unter anderem eine Aufgabe der vorliegenden Erfindung, ein System wie dargelegt und ausgerüstet mit einer Überwachungsstation zur flexiblen Prüfung zu schaffen.
Entsprechend einem ihrer Aspekte wird die Aufgabe erfindungsgemäß dadurch gelöst, daß das genannte System eine Überwachungsstation (30) enthält, die folgendes umfaßt:
eine Busschnittstelle (40, 46, 48, 50, 52, 54; 72; 92) zur Emulation einer nicht festgeschriebenen Empfangsstation im Hinblick auf jegliches vorliegende Bussignal und unabhängig von der Quelle eines derartigen Signals, wobei die genannte Busschnittstelle Abtastmittel (40) zum Abtasten jedes Busbits und Rahmenverarbeitungsmittel (48) zum Bestimmen eines Bitabtastzeitpunktes der genannten Abtastmittel (40) für jedes Busbit enthält, wobei der jeweilige Abtastzeitpunkt für ein jeweiliges Master-to-Slave- Bit und ein Slave-to-Master-Bit unterschiedlich ist; und
einen Rahmenpufferspeicher (44; 74; 94, 96), der unabhängig durch die genannte Schnittstelle versorgt wird und zum einheitlichen Speichern der entsprechenden Teile eines empfangenen Rahmens dient.
Die Busschnittstelle steuert den Empfang der Rahmen unter Bussynchronisation. Für die Abtastung von Bits von der Hauptstation zur Unterstation und von der Unterstation zur Hauptstation wird eine unterschiedliche Zeitsteuerung verwendet. Der Rahmenpufferspeicher ermöglicht eine Zwischenspeicherung bis zu dem Zeitpunkt, an dem eine weitere Verarbeitung oder Auswertung erforderlich oder möglich ist. Die Speicherung ist für alle Rahmen einheitlich, so daß jeder Rahmen die gleiche Speichermenge ergibt (falls sich der Rahmen als nützlich erwiesen hat, denn im Prinzip ist eine Zurückweisung eines schlechten Rahmens möglich, noch bevor sein Inhalt erfaßt werden konnte). Wenn der Rahmen zum Beispiel nicht mit den Zeitsteuerungsanforderungen übereinstimmt, kann er nie funktionstüchtige Informationen enthalten. Außerdem erfolgt die Speicherung unabhängig von der tatsächlichen Quelle des betreffenden Bits, so daß die gesamten Aspekte des Dialogs festgestellt werden können.
Es ist anzumerken, daß vom Abus-Netzwerk (Elektronik, Band 38, Nr.4, 17.02.89, S.102-105) her bekannt ist, daß ein Empfangsregister als Busüberwachungseinheit verwendet werden kann. Im Abus-Netzwerk werden jedoch keine Rahmenadressen und kein Dialog zwischen den Rahmen genutzt. Auf der Grundlage des Prinzips einer Rundfunkübertragung ist jede Empfangsstation in der Lage, sowohl eine Nachricht als auch die Quittungsbits für die Nachricht zu empfangen. Im Gegensatz zu dem erfindungsgemäßen System kann die Abus-Busüberwachungseinheit dieselbe Abtastzeitsteuerung wie eine Empfangsstation nutzen. Einige Besonderheiten der Emulation einer nicht festgeschriebenen Empfangsstation werden nachfolgend erläutert.
Vorteilhafterweise enthält der genannte Rahmenpufferspeicher zwei Bereiche, die jeweils alle relevanten Teile von mindestens einem Rahmen enthalten, wobei die genannte Überwachungsstation Steuermittel zur alternativen Steuerung eines der genannten Bereiche im Lesemodus und des anderen genannten Bereichs im Schreibmodus enthält. Neben der bestmöglichen Anpassung an das Busprotokoll im Schreibbereich kann der Lesebereich insbesondere bei der Auswertung entweder auf der Grundlage seines eigenen Inhalts oder auf der Grundlage des nachfolgend im Schreibbereich zu speichernden Rahmens genutzt werden. Dadurch wird die Flexibilität des Verfahrens dahingehend erhöht, daß das Ergebnis einer Prüfung auch die Verwendung eines oder mehrerer vorheriger Rahmen nach sich ziehen kann. Durch diese Maßnahme auf Hardwareebene im Rahmenpufferspeicher erhöht sich die Geschwindigkeit enorm.
Vorzugsweise enthält die genannte Überwachungsstation außerdem maskierte Komparatormittel zum Vergleichen jeglichen unmaskierten Teils eines auf dem genannten Bus übertragenen Rahmens mit einem oder mehreren entsprechenden Standard-Teilinhalten und von dem genannten Rahmenpufferspeicher gespeiste Verknüpfungsmittel, um unter der Steuerung eines "gleich"-Signals von den genannten Komparatormitteln die entsprechenden Teile des zugehörigen Rahmens mit Prüfdaten-Verarbeitungsmitteln zu verknüpfen. Nach einer vorläufigen Speicherung bis zu dem Zeitpunkt, an dem die Gleichheit oder die Verschiedenheit des/der unmaskierten Bereiche(s) in bezug auf den/die Standardbereich(e) bestimmt ist, kann durch die Verknüpfung entweder der gesamte Rahmen oder nur ein sekundär ausgewählter Teil davon zu den Datenverarbeitungsmitteln übertragen werden. Die Speicherung im Rahmen ist unabhängig von der Nachricht als Ganzem. In bezug auf ihre einzelnen Teile ist die Speicherung in einer speziellen Prüfung für alle Rahmen einheitlich, es können jedoch auch gewisse Teile der Rahmen einheitlich außer Betracht gelassen werden, wie zum Beispiel das Startsignal. Die Speicherung kann bis zum Ende der Nachricht fortgesetzt werden. Alternativ kann sie unterbrochen werden, sobald eine Diskrepanz (= nicht gleich) auftaucht. Gleichheit kann bedeuten: Gleichheit mit einem speziellen Informationsinhalt, Gleichheit mit jeglichem einer Vielzahl von Informationsinhalten oder Gleichheit mit jeglichem Inhalt innerhalb einer festgelegten Reihe von Informationsinhalten. Im allgemeinen ermöglicht die Hardwarefilterung in der Überwachungsstation höchste Geschwindigkeit.

WEITERE ASPEKTE DER ERFINDUNG

Vorzugsweise enthalten die genannten Prüfdaten-Verarbeitungsmittel Anzeigemittel zum Anzeigen der Prüfungsauswertungsdaten, wie zum Beispiel statistische Daten zu Modusart, Quellenadresse, Zieladresse, Steuerinformation oder alternativ Nachrichteninhalt, Auftreten von Fehlern, angeforderte Wiederholungen, nicht reagierende Ziele und viele andere. Der Ausdruck "Anzeige" ist hierbei so zu verstehen, daß er Druck- oder andere Hardcopy-Mittel umfaßt. Die Anzeige kann symbolisch sein, d.h. ein spezielles Ereignis wird verbal dargestellt, zum Beispiel "Station Y reagiert nicht auf Station X", "Wiedergabe der Tabellenstatistik als Histogramm oder Tortendiagramm", "Wiedergabe der Zeitsteuerungsdaten als Bildspur", usw.
Die Auswahl einer speziellen Information zur Übertragung zu den Prüfungsauswertungsmitteln kann auf zwei Ebenen bedingt sein, nämlich erstens, ob ein bestimmter Rahmen ohnehin ausgewahlt wird, und zweitens dadurch, daß der/die davon übertragene(n) Teil(e) durch den Inhalt dieses Rahmens oder eines anderen Rahmens mitbestimmt werden kann/können. Die Anordnung der beiden Pufferbereiche erfolgt vorzugsweise derart, daß ein Einzelrahmen-Pufferspeicherbereich im Schreibmodus gesteuert wird, während der andere Bereich, der einen oder mehrere Teilbereiche enthalten kann, in bezug auf die Prüfungsauswertungsmittel im Lesemodus gesteuert wird.
Die Umschaltung auf den Empfang einer nächsten Sitzung wird durch die Auswahl eines nächsten Ein-Rahmen-Bereichs aus der Pufferspeicherkapazität durchgeführt. Eine weitere Anordnung sieht so aus, daß der Schreibbereich festgelegt wird und zwischen aufeinanderfolgenden Rahmen ein Fast-Copy-Verfahren vom Schreibbereich zum Lesebereich eingesetzt wird. Derartige Mechanismen sind an sich in der Pufferspeichertechnik wohlbekannt und bedürfen keiner ausführlichen Darlegung.
Die Erfindung bezieht sich außerdem auf eine Prüfüberwachungsstation zum Einsatz mit einem auf einem Serienbus basierenden Datenkommunikationssystem. Eine derartige Überwachungsstation stellt ein wertvolles Auswertungsmittel insbesondere in einer Umgebung bestehend aus Geräten verschiedener Hersteller dar. Vorzugsweise können die Verknüpfungsmittel software-gesteuert sein. Dies ermöglicht eine Prüfung auf höherer Ebene, wie zum Beispiel die Messung von Zeitverzögerungen zwischen einer speziellen Anfrage von einer ersten Station und deren Ausführung durch eine zweite Station, wenn auch die Ansprechzeit einer derartigen Softwaresteuerung oft wesentlich länger ist.
Im besonderen wird die genannte Überwachungsstation zur Uberwachung von in physikalischen Rahmen angeordneten Mehrbit-Nachrichten geschaffen, wobei die Rahmen eine Folge aus einem Startsignal, Adressensignalen und weiteren Signalen und auch Steuersignale enthält, die auf dem genannten Bus übertragen werden, wobei die genannte Überwachungsstation zur Überwachung der genannten Rahmen folgendes beinhaltet: Steuersignale für den Dialog zwischen den Rahmen, die sowohl Schreib- als auch Leseinformationen als zu einer tatsächlichen Hauptstation gehörig enthalten; eine Busschnittstelle zur Emulation einer nicht festgeschriebenen Empfangsstation im Hinblick auf jegliches vorliegende Bussignal und unabhängig von der Quelle dieses Signals und einen unabhängig von der genannten Schnittstelle gespeisten Rahmenpufferspeicher zum einheiflichen Speichern der entsprechenden Teile jeglichen empfangenen Rahmens. Die Auswahl eines zu übertragenden Rahmens zur weiteren Auswertung kann auf verschiedenen Ebenen bedingt sein, nämlich erstens, ob ein bestimmter Rahmen ohnehin ausgewählt wird, und zweitens dadurch, daß der/die davon übertragene(n) Teil(e) durch den Inhalt dieses Rahmens mitbestimmt werden kann/können. Eine geeignete Anordnung würde derart aussehen, daß eine spezielle "gleich"-Signalisierung die Verknüpfung einer speziellen Folgenlänge "vorheriger" bzw. "späterer" Rahmen steuern könnte, natürlich vorausgesetzt, daß die Pufferkapazität ausreicht. Die Überwachungsstation ermöglicht vorzugsweise die Abtastung von sowohl Lese-(Steuer)bits als auch Schreibbits. Dadurch wird ein großer Meßbereich abgedeckt. Insbesondere weist die Überwachungsstation unterschiedliche Zeitsteuerungen von einer Standardstation auf, so daß ein optimaler Empfang gesichert ist, ohne die normalen Abstriche beim Preis/Leistungs- Verhältnis, wie sie bei einer kostengünstigen Unterstation auftreten (können). Der Bus kann insbesondere ein D²B sein, der für den heutigen oder zukünftigen Einsatz ausgiebig behandelt wurde.
Weitere vorteilhafte Aspekte sind in den abhängigen Ansprüchen dargelegt.

KURZE BESCHREIBUNG DER ZEICHNUNG

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Figur 1 ein Blockschaltbild eines Datenkommunikationssystems mit angeschlossener Überwachungsstation;
Figur 2 das D²B-Rahmenformat;
Figur 3 ein Blockschaltbild aller Teile des Überwachungssystems;
Figur 4 ein Blockschaltbild des Pufferspeichers und seiner näheren Umgebung;
Figur 5 eine Registerbeschreibung des Komparatoraufbaus.
Im Anhang sind verschiedene Zeitsteuerungsvorschriften des D²B im allgemeinen und der Überwachungsstation hierfür im besonderen aufgeführt. Außerdem kann die Erfindung mit geeigneten und unkomplizierten Abänderungen der Ausführungsform mit anderen Serienbusprotokollen eingesetzt werden.

BESCHREIBUNG EINES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS

Figur 1 zeigt ein Blockschaltbild eines beispielhaften Datenkommunikationssystems mit angeschlossener Überwachungsstation. Hierbei stellt Block 20 einen Fernsehtuner, Block 22 einen Fernsehmonitor und Block 24 ein Bildplatten-Wiedergabegerät dar. Die drei Blöcke stellen zusammen die gewünschte Funktionalität für Unterhaltungselektronik dar. Zu diesem Zweck sind sie über eine High-Speed-Signalleitung 26 zur Übertragung von Videosignalen miteinander verbunden. Außerdem verbindet ein Twisted-Pair-D²8-Bus 28 die Blöcke 20...24 für den Austausch von Steuerbefehlen, Statussignalen und Daten, die zur Unterstützung der Benutzerfunktionalität erforderlich sind. Beispiele hierfür sind: "Wiedergabe", "lauter", "Tageszeit", "Status angeben", "Alarm" und vieles mehr Außerdem ist die Überwachungsstation 30 zu Prüfzwecken mit dem Bus 28 verbunden. Sie kann mit dem Videobus 26 verbunden sein oder auch nicht. Prüfung kann sowohl Prüfung wänrend als auch Prüfung nach der Herstellung der verschiedenen Blöcke 20.. .24 bedeuten. Sie kann auch eine spezielle Benutzersonderfunktion in der Konsumentenumgebung bedeuten, zum Beispiel zur Überwachung eines D²B-Systems, das von mehreren Personen genutzt wird, zur Kontrolle der Verwendungsart, der Verwendungshäufigkeit, der Systemeignung und anderem. Die speziellen Funktionen der Blöcke 20...24 sowie auch das Vorhandensein der Datenleitung 26 sind keine Besonderheiten der vorliegenden Erfindung.
In dieser Hinsicht faßt Figur 2 kurz das D²B-Nachrichten-/Rahmenformat zusammen. Hierbei symbolisiert 31 ein Startbit mit festgelegtem Format und 32 drei Modusbits, die eine beabsichtigte Übertragungsgeschwindigkeit anzeigen, gesteuert von einer Taktfrequenz, die für Modus 0 6/8 MHz, für Modus 1 6/2 MHz und für Modus 2 6 MHz beträgt. Außerdem hat jeder Modus eine vorher festgelegte maximale Rahmenlänge. Dann folgen ein Master-Adressensignal mit einem zugehörigen Paritätsbit 33, ein Slave-Adressensignal mit zugehörigem Paritätsbit, das ein vom Slave erzeugtes Quittungssignal enthält, eine Steuerbitfolge mit zugehöriger Parität und Quittungsbits 35 und ein Datenbyte mit zugehörigem Paritätsbit, Quittungsbit und Datenendbit 36. In diesem Beispiel wird nur ein Datenbyte übertragen. Im Fall einer längeren Nachricht hat jedes Byte ein Datenendbit mit Vorgabewert, während nur das letzte Datenbyte ein aktives Datenendbit erhält. Die Daten können von der Hauptstation zur Unterstation oder in umgekehrter Richtung übertragen werden. Der Empfänger sendet immer das Quittungsbit.
In Figur 1 besteht die Überwachungsstation 30 nun aus den folgenden untergeordneten Systemen, die in TTL-Logik ausgeführt sind: Abtast-Flip-Flop 40, Schieberegister 42, Registerspeicher 44, Taktgeber 46, Rahmenverarbeitungseinheit 48, Bitsequencer 50, Bitzahler 52, Decoder für letztes Byte 54. Die Rahmenverarbeitungseinheit 48 führt die zentrale Steuerung für die Überwachungsstation durch, die durch Impulszählung (der Taktimpulse von Taktgeber 46) den Abfragezeitpunkt für jedes ankommende Bit im Abtast-Flip-Flop 40 bestimmt. Die Anzahl der Taktimpulse ist für jede Bitkategorie und jeden ihrer Zustände (niedrig/hoch) festgelegt. Diese Zahlen wurden in einem nicht dargestellten Parameter-ROM-Speicher gespeichert, der zu Beginn des zugehörigen Zustands oder Bits gelesen wird, um ein Zählregister im Taktgeber 46 zu füllen, das nachfolgend unter Synchronisierung der Impulse des Taktgebers 46 heruntergezählt wird. Beim Erreichen des Zählerstandes Null wird erstens das Herunterzählen gestoppt und außerdem ein Abtastzeitpunkt gesteuert. Diese Abtastzeitpunkte wurden so gewählt, daß eine optimale Abfragezuveilässigkeit erzielt wird und daß sie sich von Standard-Abfragezeitpunkten für eine "normale" Unterstation unterscheiden. Der Bitsequencer 50 zählt alle Nachrichtenbits durch einen Bitende-Impuls von der Rahmenverarbeitungseinheit 48. Die Bitleitung 56 signalisiert durch einen Kategoriecode, welche Bitkategorie zur Zeit vorliegt. Der Bitzähler 52 zählt die Nachrichtenbits, damit auf der Grundlage der Zählung und des protokollierten Nachrichtenformats bestimmt werden kann, zu welcher Kategorie das nächste Bit gehört, welchen Zweck es erfüllt und an welchen Zeitpunkten es abgefragt werden soll. Der Bitsequencer 50 kann somit das letzte Bit einer bestimmten Nachricht, eines Bytes usw. durch die Protokolldefinition aller Elemente der Nachricht erfassen. Das 8-Bit-Schieberegister 42 erhält abgetastete Bitwerte für die Reihen-Parallel-Umsetzung, wie sie von der Datenbreite des Schreibspeichers 44 vorgegeben wird. Letzterer speichert unter der Steuerung eines Auswahlsignals von der Rahmenverarbeitungseinheit 48 einen oder mehrere sequentielle Rahmen. Es besteht eine byte-breite Kommunikation in beiden Richtungen mit dem Lesespeicher 45 eines nicht dargestellten Hauptrechners, wobei dieser Hauptrechner die Auswertung vornimmt und auch die tatsächliche für den Busmodus geeignete Zeitsteuerung regelt. Der Schreibspeicher 44 wird nachfolgend in bezug auf Figur 4 näher beschrieben. Der Taktgeber 46 decodiert zusätzlich zu den bisherigen Funktionen auch die Modusbits und überträgt ein 2-Bit-Modussignal auf Leitung 58. Nach dem Beginn einer Nachricht arbeiten zuerst alle angeschlossenen Stationen im niedrigsten Modus. Durch das Modussignal können sie auf eine höhere Bitratenfrequenz getrieben werden. Die Knotenleitung 58 signalisiert den vorliegenden Modus (einen von drei). Die Rahmenverarbeitungseinheit 48 bestimmt auch, ob eine adressierte Station eine positive bzw. eine negative Quittung ausgibt. In jedem Fall wird das Quittungsbit immer abgetastet. Außerdem wird eine Paritätsprüfung im Hinblick auf die empfangenen Nachrichtenteile durchgeführt.
Spezielle Funktionen der Überwachungsstation sind die folgenden: Während der Quittungsbits und anderer Slave-to-Master-Bits werden dem Serienbus im Gegensatz zu "echten" Unterstationen keine Daten zugeführt. Während aller Bits wird eine korrekte Abtastung spezifiziert. Verschiedene Steuerbits werden nicht auf die übliche Weise decodiert. So ist zum Beispiel die "Verriegelung" mit einer anderen Station strikt verboten. Die Überwachungsstation ist in der Lage, zwischen Master-to-Slave- und Slave-to-Master-Bits insofern zu unterscheiden, als sie unterschiedlichen Zeitsteuerungen unterliegen. Die Rückstellung der Überwachungsstation beim Auftreten einer anormalen Nachrichtenbedingung wird auch nicht durchgeführt. Im allgemeinen verhält sich die Überwachungsstation wie eine Unterstation sowohl für die Standardbits eines Rahmens als auch in bezug auf jegliches Quittungsbit, das von einer normalen Unterstation, die nicht die Überwachungsstation ist, zurückgesendet werden müßte. Sie bleibt somit vollständig stumm. Der Schreibspeicher 44 ist mit dem Lesespeicher 45 des Hauptrechners auf einer 8-Bit-breiten Datenebene verbunden; der Taktgeber 46 überträgt auf Leitung 58 Modusbits, und die Rahmenverarbeitungseinheit 48 überträgt auf Leitung 49 ein Interrupt-Bit, wenn ein Rahmenende entdeckt wurde.
Im allgemeinen können die Blöcke in Figur 1 aus herkömmlichen TTL- Bausteinen aufgebaut sein.
Erfindungsgemäß können nun die folgenden Triggerformate von der Überwachungsstation spezifiziert werden:
Modussignale xxx
Master-Adresse xxxx xxxx xxxxx
Slave-Adresse xxxx xxxx xxxx
Steuerbits xxxx
Die letzten beiden Kategorien enthalten jeweils einen Quittungsbitplatz.
Der Benutzer kann nun eine beliebigen Inhalt eines Bits oder einer Bitgruppe dieser Tabelle festlegen, die berücksichtigt werden müssen, um eine Situation "gleich/nicht gleich" zu erzeugen, während jegliches andere Bit "don't care" bleibt. Alternativ können entsprechende unterschiedliche Inhalte für einen Teil dieser Bits festgelegt werden, wie z.B. alle Nachrichten, die entweder eine spezielle Station als Hauptstation oder eine spezielle Station als Unterstation haben. Fäne weitere Möglichkeit besteht in einem Satz spezieller Adressen oder einem speziellen Adressenbereich. Der obengenannte Bitsatz hat sich als besonders vorteilhaft erwiesen. Andere Bits sind weniger interessant: Datenbits enthalten zu viele Schwankungen von Nachricht zu Nachricht, Paritätsbits stellen selbst keine Informationen über die Nachricht dar. Wenn nun innerhalb einer speziellen Nachricht eine Gleichheit mit den festgelegten Bits auftritt, wird ein Trigger ausgelöst, der definitiv wird, wenn tatsächlich die Slave-Quittungsbits von der adressierten Unterstation erzeugt wurden.
Figur 3 stellt ein Blockschaltbild der gesamten Teile der Überwachungsstation dar. Hierbei ist der D²B-Bus 70 mit der D²B-Einheit 72 entsprechend Vorrichtung 30 in Figur 1 kombiniert. Wie bereits erläutert ermöglicht die Vorrichtung 30 die Prüfung und Überwachung jeglichen auf Bus 70 übertragenen Bits. Als nächstes tauscht die Vorrichtung 30 8-Bit-Bytes mit dem nachfolgend beschriebenen Datenpufferspeicher 74 aus. Der Datenpufferspeicher 74=44 ist mit dem Sequencer 76 mit direktem Speicherzugriff über byte-breite Adressen- bzw. Datenleitungen kombiniert. Das Element 80 ist ein Hauptrechner mit herkömmlichem Aufbau, der auch den Lesepufferspeicher 45 aus Figur 1 enthält. Das Element 78 ist ein Triggerdetektor, der ein Triggerstartsignal an den Sequencer mit direktem Speicherzugriff ausgibt. Der Triggerdetektor empfängt die Informationen zur Erfassung vom Hauptrechner und vergleicht sie mit den ankommenden Abtastsignalen von den Busnachrichten. Aus diesem Grund wird er direkt von der D²B-Schnittstelle 72 gespeist. Sobald am Rahmenende eine positive Erfassung vorliegt, wird der Sequencer mit direktem Zugriff gestartet, um den Hauptrechner mit den notwendigen Rahmendaten zu versorgen. Außerdem erfolgt gleichzeitig eine nicht dargestellte Programmunterbrechung für den Hauptrechner. Die Auswahl im Pufferspeicher durch den Sequencer mit direktem Speicherzugriff beruht auf beliebigen Rahmenbytes.
Figur 4 zeigt ein Blockschaltbild des Pufferspeichers 74 und seiner Umgebung. Der D²B-Bus 90 ist an das D²B-Zeitsteuerungselement 92(=72) angeschlossen.
Der Pufferspeicher selbst besteht aus zwei getrennten Hälften 94, 96, die jeweils die erforderlichen Teile eines zu untersuchenden Rahmens enthalten können. Der Pufferspeicher kann jedoch alternativ einen Schreibbereich für einen einzelnen Rahmen und einen Lesebereich zur Aufnahme einer Folge vorher empfangener Rahmen enthalten. Dadurch wird es ermöglicht, beim Auftreten eines positiven Vergleiches (gleich) in der Vorrichtung 78 aus Figur 3 ausgewählte vergangene oder Ereignisrahmen zum Hauptrechner zu übertragen, um eine genauere Auswertung der Übertragungsfolge durchzuführen. Die Leitung 98 überträgt die Rahmenelemente zum Gleichheitsdetektor 78 im Block 100, der auch den Hauptrechner symbolisiert (100=76+78+80). Die gestrichelten Linien bedeuten physisches oder logisches Umschalten zwischen den Bereichen 94, 96 (Fast-Copy für physisches Umtauschen, Adressenänderung für logisches Umtauschen). Das Umtauschen erfolgt vorzugsweise virtuell oder logisch im Gegensatz zu physisch.
Nun kann jedes Bit der obigen Triggertabelle als 1, 0 oder "don't care" festgelegt werden. Zuerst ist die Unterstation im Falle einer negativen Quittung nicht aktiv, wodurch die Hauptstation zumindest außerhalb der Steuerbits sofort gestoppt wird. Während der Steuerbits kann eine Wiederholung durchgeführt werden. Diese Vereinbarung wurde in der US-Patentschrift 4.937.816 (PHN 12.484) unter dem Namen des Anmelders beschrieben und wird durch Nennung als hierin aufgenommen betrachtet. Die durchgeführte Wiederholung erzeugt den Trigger 1 (2-Bit-codiert). Nach einer negativen Steuerquittung sendet die Hauptstation keine weiteren Bytes. Falls zu diesem Zeitpunkt ein beliebiges Flip-Flop der Überwachungsstation gesetzt wurde, wird der Sequencer zum Auswerten des vorherigen Rahmenteils trotzdem gestartet, wodurch auch die Auswertung von Übertragungen ermöglicht wird, die nur teilweise erfolgreich waren. Dies ist Trigger 2. Bei einer positiven Quittung folgt eine Reihe von Datenbytes - daraus ergibt sich Trigger 3.
Figur 5 zeigt eine Registerbeschreibung zum Abtasten und Vergleichen der Bits des zum Hauptrechner zu übertragenden Rahmens. Es ist anzumerken, daß Benutzerdaten weder erfaßt noch gespeichert werden, insofern, als die Überwachungsstation ? die gesamten Busfunktionen erfaßt, jedoch nicht die Anwendungsebene. Die Bytes kommen sequentiell von oben an, als erstes rechts das Bit mit der geringsten Wertigkeit. Gewisse Halbbytes werden in codierter Form gespeichert, wie sie von der Rahmenverarbeitungseinheit (Figur 1) erzeugt werden. Nun gibt Byte 1 in der oberen Reihe die Anzahl der Datenbytes in der Nachricht an, wie sie von der Überwachungsstation selbst spezifiziert wurden, die sie genau zählt. Im D²B ist die Anzahl der Bytes nicht im voraus bekannt, da nicht quittierte Bytes vom Sender wiederholt werden, jedoch unabhängig von der Quittierung überwacht werden. Das Protokoll spezifiziert die maximale Anzahl der Datenbytes pro Rahmen. Bei Modus 0 ist dies 10, bei Modus 1 ist dies 43 und bei Modus 2 ist dies 151; die Aufstellung wurde nicht soweit erweitert, daß alle Modus-2-Rahmen mit voller Länge berücksichtigt werden. 43 ist somit als 00101011 codiert, was bedeutet, daß die Bits 17, 16 spezifisch Null sind. Die Bits 27- 22 sind Null, die Bits 21, 20 geben das Modusbit an, d.h. 00 ist ein empfangener Modus-0-Rahmen, 01 ein empfangener Modus-1-Rahmen und 10 ein weitergegebener Modus-2-Rahmen, der jedoch nicht vollständig empfangen wurde, da die Bitverarbeitungseinheit bis jetzt nicht so ausgelegt wurde, das sie die hohe Geschwindigkeit von Modus 2 verarbeiten kann. Die Bits 37-34 sind "don't care", die Bits 33-30 geben die Quelladresse des hochwertigen Halbbytes an. Die Bits 47-44 und 43-40 geben die Halbbytes mittlerer bzw. niedriger Wertigkeit an. Die Bits 57-54 sind "don't care", die Bits 53-50, 67-64 und 63-60 geben die Halbbytes hoher, mittlerer bzw. niedriger Wertigkeit der Zieladresse an. Die Bits 77-74 sind "don't care", die Bits 73-70 sind Steuerbits, die die Richtung, verriegelt/nicht verriegelt bzw. Daten-/Prüfstatus angeben. Die Bits 87-80, 97-90, 107-100, 117-110, 127-120, 137-130 sind Quittungsbits der Nachrichtendatenbytes, bis zu maximal 43 Bytes insgesamt in Modus 1, was in der Tat bedeutet, daß die Bits 137-133 unerheblich sind.

ANHANG:

Zur ausführlicheren Darlegung ist nachfolgend die Zeitsteuerung verschiedener Bitkategorien sowohl für Standardstationen als auch für die Überwachungsstation aufgeführt. Alle Intervalle sind in Tatttzyklen angegeben.
Die Werte von t1 und ta in Klammern beziehen sich auf Masteradressenbits, die anderen Werte beziehen sich auf Modusbits.
Die Werte in runden Klammern 0 beziehen sich nur auf das Paritätsbit der MASTER- Adresse. Die Werte in eckigen Klammern U beziehen sich auf:
- das erste Bit des Prüffeldes
- das erste Bit jedes Datenbytes beim Schreibvorgang
- das Quittungsbit bei Daten beim Lesevorgang
Idem, soweit für die Überwachungsstation geändert.
Die Werte in Klammern () beziehen sich auf:
- das Quittungsbit SLAVE an MASTER
- das erste Bit für jedes Datenbyte, das bei einem Lesevorgang nicht das erste Datenbyte in einem Rahmen ist.
Idem, soweit für die Überwachungsstation geändert

Claims

1. Datenkommunikationssystem auf der Basis eines Serienbusses (28; 70; 90) mit einer Vielzahl von angeschlossenen Sende- bzw. Empfangsstationen (20, 22, 24) zum Austausch von Mehrbit-Nachrichten, die in physischen Rahmen angeordnet sind und eine Folge bestehend aus einem Startsignal (31), einem Master-Adressensignal (33), einem Siave-Adressensignal (34) und weiteren Signalen (32, 36) und auch Steuersignale (35) enthalten, wobei jeglicher genannte Rahmen einen Dialog zwischen den Rahmen unterstützt, indem er sowohl Schreib- als auch Leseinformationen als zu einer tatsächlichen Hauptstation gehörig enthält, dadurch gekennzeichnet, daß

das genannte System eine Überwachungsstation (30) enthält, die folgendes umfaßt:

eine Busschnittstelle (40, 46, 48, 50, 52, 54; 72; 92) zur Emulation einer nicht festgeschriebenen Empfangsstation im Hinblick auf jegliches vorliegende Bussignal und unabhängig von der Quelle eines derartigen Signais, wobei die genannte Busschnittstelle Abtastmittel (40) zum Abtasten jeglichen Busbits und Rahmenverarbeitungsmittel (48) zum Bestimmen eines Bitabtastzeitpunktes der genannten Abtastmittel (40) für jedes Busbit enthält, wobei der jeweilige Abtastzeitpunkt für ein jeweiliges Master-to-Slave-Bit und ein Slave-to-Master-Bit unterschiedlich ist; und

einen unabhängig von der genannten Schnittstelle gespeisten Rahmenpufferspeicher (44; 74; 94, 96) zum einheitlichen Speichern der entsprechenden Teile jeglichen empfangenen Rahmens.

2. System nach Anspruch 1, wobei der genannte Rahmenpufferspeicher zwei Bereiche (94, 96) beinhaltet, die jeweils alle relevanten Teile von mindestens einem Rahmen enthalten, wobei die genannte Überwachungsstation (30) Steuermittel (78) zur alternativen Steuerung eines der genannten Bereiche im Lesemodus und des anderen genannten Bereichs im Schreibmodus enthält.

3. System nach Anspruch 1 oder 2, wobei die genannte Überwachungsstation (30) außerdem folgendes enthält: maskierte Komparatormittel (78) zum Vergleichen jeglichen unmaskierten Teils von jeglichem auf dem genannten Bus übertragenen Rahmen mit einem oder mehreren entsprechenden Standardteilinhalten und von dem genannten Rahmenpufferspeicher gespeiste Verknüpfungsmittel (76) zum Verknüpfen der entsprechenden Teile des zugehörigen Rahmens mit Prüfdaten-Verarbeitungsmitteln (80), gesteuert von einem Signal "gleich" von den genannten Komparatormitteln (78).

4. System nach Anspruch 3, wobei die genannten Prüfdaten-Verarbeitungsmittel (80) Datenanzeigemittel zur Anzeige von Prüfungsauswertungsdaten enthalten.

5. System nach Anspruch 4, wobei die genannten Datenanzeigemittel eine symbolische Anzeige ermöglichen.

6. System nach Anspruch 2, wobei die genannten Bereiche physikalisch stabil sind und abwechselnd im genannten Lese- bzw. Schreibmodus gesteuert werden.

7. System nach Änspruch 4, wobei die genannten Bereiche physikalisch stabil sind, konstant gesteuert werden und Kopiermittel zur Durchführung einer Fast- Copy vom Schreib- zum Lesebereich zwischen dem Empfang zusammenhängender Rahmen enthalten.

8. System nach einem der Ansprüche 1 bis 7, wobei die genannte Überwachungsstation Zeitsteuerungsmittel (46, 48) zur Überwachung jeglichen Busbits an Zeitsteuerungszeitpunkten gemäß einem Zeitsteuerungsschema enthält, das sich von jeglicher Standardstations-Schnittstelle unterscheidet.

9. Überwachungsstation (30) zum Einsatz mit einem Serienbus mit mehreren Sendern/Empfängern (28; 70; 90) zur Überwachung von in physischen Rahmen angeordneten Mehrbit-Nachrichten, wobei die Rahmen eine Folge aus einem Startsignal (31), einem Master-Adressensignal (33), einem Slave-Adressensignal (34) und weiteren Signalen (32, 36) enthalten und auch Steuersignalen (35), die auf dem genannten Bus übertragen werden, wobei die genannte Überwachungsstation (30) zur Überwachung der genannten Rahmen einschließlich Steuersignalen für den Dialog zwischen den Rahmen, die sowohl Schreib- als auch Leseinformationen als zu einer tatsächlichen Hauptstation gehörig beinhalten, folgendes umfaßt:

eine Busschnittstelle (40, 46, 48, 50, 52, 54; 72; 92) zur Emulation einer nicht festgeschriebenen Empfangsstation im Hinblick auf jegliches vorliegende Bussignal und unabhängig von der Quelle dieses Signals, wobei die genannte Busschnittstelle Abtastmittel (40) zum Abtasten jeglichen Busbits und Rahmenverarbeitungsmittel (48) zum Bestimmen eines Bitabtastzeitpunktes der genannten Abtastmittel (40) für jedes Busbit enthält, wobei der jeweilige Abtastzeitpunkt für ein jeweiliges Master-to-Slave- Bit und ein Slave-to-Master-Bit unterschiedlich ist; und

10. Überwachungsstation (30) nach Anspruch 9, wobei der genannte Rahmenpufferspeicher zwei Bereiche (94, 96) enthält, die jeweils alle entsprechenden Teile von mindestens einem Rahmen enthalten, wobei die genannte Überwachungsstation (30) Steuermittel (78) zur alternativen Steuerung eines der genannten Bereiche im Lesemodus und des anderen genannten Bereichs im Schreibmodus enthält.

11. Überwachungsstation (30) nach Anspruch 9 oder 10, die maskierte Komparatormittel (78) zum Vergleichen jeglichen unmaskierten Teils von jeglichem auf dem genannten Bus übertragenen Rahmen mit einem oder mehreren entsprechenden Standardteilinhalten und von dem genannten Rahmenpufferspeicher gespeiste Verknüpfungsmittel (76) zum Verknüpfen der entsprechenden Teile des zugehörigen Rahmens mit Prüfdaten-Verarbeitungsmitteln (80), gesteuert von einem Signal "gleich" von den genannten Komparatormitteln, enthält.

12. Überwachungsstation (30) nach Anspruch 9, 10 oder 11, die mit softwaregesteuerten Verknüpfungsmitteln ausgestattet ist.

13. Überwachungsstation (30) nach einem der Ansprüche 9 bis 12, die mit Zeitsteuerungsmitteln (46, 48) gemäß einem Zeitsteuerungsschema versehen ist, das sich von jeglicher Standardstations-Schnittstelle unterscheidet.

14. Überwachungsstation (30) nach einem der Ansprüche 9 bis 13 zum Einsatz mit einem Ein-Kanal-Serienbus mit durchgeführtem D²B-Protokoll.

15. Überwachungsstation (30) nach Anspruch 10, die maskierte Komparatormittel (78) zum Vergleichen jeglichen unmaskierten Teils von jeglichem auf dem genannten Bus übertragenen Rahmen mit einem oder mehreren entsprechenden Standardteilinhalten und von dem genannten Rahmenpufferspeicher gespeiste Verknüpfungsmittel (76) zum Verknüpfen der entsprechenden Teile eines speziellen in dem genannten einen Bereich gespeicherten Rahmens als früher empfangen bzw. eines speziellen Rahmens der nachfolgend von dem genannten anderen zu empfangenden Bereich, gesteuert von einem Signal "gleich" von den genannten Komparatormitteln (78), enthält.

Zeichnungsinschrift:

Fig. 1

42 8-Bit-Schieberegister

45 Lesespeicher

46 Taktgeber

SAMPLE = ABTASTSIGNAL

MODE = MODUS

48 Rahmenverarbeitungseinheit

50 Bitsequencer

52 Bitzähler

54 Decoder für letztes Byte

HOST INT = HAUPTRECHNER INTERRUPT