[go: up one dir, main page]

DE69126095T2 - Integriertes Schaltungsgerät mit Macro-Prüffunktion - Google Patents

Integriertes Schaltungsgerät mit Macro-Prüffunktion

Info

Publication number
DE69126095T2
DE69126095T2 DE69126095T DE69126095T DE69126095T2 DE 69126095 T2 DE69126095 T2 DE 69126095T2 DE 69126095 T DE69126095 T DE 69126095T DE 69126095 T DE69126095 T DE 69126095T DE 69126095 T2 DE69126095 T2 DE 69126095T2
Authority
DE
Germany
Prior art keywords
terminals
terminal
output
input
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69126095T
Other languages
English (en)
Other versions
DE69126095D1 (de
Inventor
Yasuyuki Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Publication of DE69126095D1 publication Critical patent/DE69126095D1/de
Application granted granted Critical
Publication of DE69126095T2 publication Critical patent/DE69126095T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505Test of Modular systems, e.g. Wafers, MCM's
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31701Arrangements for setting the Unit Under Test [UUT] in a test mode

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die Erfindung betrifft eine integrierte Schaltungsvorrichtung, die aus einer Mehrzahl von Funktionsmakrozellen zusammengesetzt ist, und insbesondere eine integrierte Schaltungsvorrichtung mit einer oder mehreren Makrozellen (im Folgenden als "Mega-Makro" bezeichnet), die im Voraus als Bibliothek eines großen Standardfunktionsblocks ausgestaltet sind, mit null oder mehr Makrozellen (im Folgenden als "Benutzer-Makro" bezeichnet), die durch Kombination einer Mehrzahl Standardgrundzellen ausgebildet sind, und mit einem Schnittstellen-Block, der aus einer Mehrzahl von Zellen zusammengesetzt ist, die als Bibliothek eines Standardfunktionsblocks zum Übertragen von Signalen zwischen externen Anschlüssen und einem internen Bereich ausgestaltet sind.
  • Bei der integrierten Schaltungsvorrichtung in einem Standardzellensystem, das durch Verdrahtung von einem/mehreren Mega-Makros und von einem/mehreren Benutzer-Makros ausgebildet ist, wird in vielen Fällen der folgende Test durchgeführt. Ein bestimmter Modus wird eingestellt, um die Anschlüsse der Makrozellen (im Folgenden als "Makro" bezeichnet) auf externe Anschlüsse der integrierten Schaltungsvorrichtung jeweils aufzuteilen. Ein Signal wird an jedem der Makroanschlüsse über jeden der externen Anschlüsse angelegt, um direkt die Ausgabe der externen Anschlüsse zu beobachten. Somit kann jedes der Makros individuell getestet werden. Im Folgenden wird ein solches Testverfahren als "Makro-Isolations-Test" bezeichnet.
  • In den Zeichnungen wird eine Erläuterung eines Beispiels der bekannten integrierten Schaltungen gegeben, die in der Lage sind, solch einen Makro-Isolations-Test durchzuführen.
  • Fig. 1 zeigt eine Anordnung der bekannten integrierten Ein- Chip-Schaltungsvorrichtung 1. Wie in Fig. 1 gezeigt wird, ist die integrierte Schaltung 1 aus Mega-Makros 2, 3, einem Benutzer-Makro 8 und einem Eingabe/Ausgabe-Schnittstellenmakro 7 zusammengesetzt. Das Eingabe/Ausgabe-Schnittstellenmakro 7 dient als eine Schnittstelle zwischen externen Anschlüssen (im Folgenden als "Pin" bezeichnet) eines Chips der integrierten Schaltungsvorrichtung und Gates innerhalb des Chips. Das Eingabe/Ausgabe-Schnittstellen-Makro 7 ist aus Eingabe-Schnittstellen-Blöcken 8, 9, einem Ausgabe- Schnittstellen-Block 10 und einem Eingabe/Ausgabe-Schnittstellen-Block 11 zusammengesetzt, und diese Blöcke dienen zur Übertragung von Signalen zwischen Pins A, B, C und D und den zugehörigen Gates innerhalb der integrierten Schaltungsvorrichtung 1.
  • Das Mega-Makro 2 ist mit einem Signal-Eingabe-Anschluß in1, einem Signal-Eingabe/Ausgabe-Anschluß io1 und zwei Ausgabe- Anschlüssen out1 und out2 ausgestattet. Um klar die Attribute dieser Anschlüsse zu zeigen, ist das Mega-Makro 2 in einer solchen Form dargestellt, daß ein Makrokern 4, der ein Körper des Megamakros ist, von den anderen Pufferabschnitten getrennt ist. Genauer gesagt, der Eingabe-Anschluß in1 des Megamakros 2 ist mit dem Anschluß C1 des Makrokerns 4 über einen Eingabe-Puffer 201 verbunden, der Eingabe/Ausgabe-Anschluß io1 ist mit den Anschlüssen C3 und C4 des Makrokerns 4 über einen Eingabe/Ausgabe-Puffer 202 verbunden, der erste Ausgabe-Anschluß out1 ist mit dem Anschluß C2 des Makrokerns 4 über einen Ausgabe-Puffer 203 verbunden, und der zweite Ausgabe-Anschluß out2 ist mit dem Anschluß C5 über einen Ausgabe-Puffer 204 verbunden. Es sei angemerkt, daß die Ausgabe am Ausgabe-Anschluß out2 des Megamakros 2 den Eingabe/Ausgabe-Zustand des Eingabe/Ausgabe- Anschluß io1 darstellt, der Signalpegel "HIGH", nämlich "1" am Ausgabe-Anschluß out2, einen "Eingabe-Zustand" am Anschluß io1 darstellt, während der Signalpegel "low", nämlich "0", am Anschluß out2 einen "Ausgabezustand" des Ausgabe-Anschlusses out1 darstellt. Im Folgenden wird der Signalpegel "HIGH" einfach als "1" bezeichnet, und der Signalpegel "LOW" wird einfach als "0" bezeichnet.
  • In ähnlicher Weise ist das Megamakro 3 ebenfalls in den Makrokern 5, der ein Körper des Makros ist, und andere Pufferabschnitte unterteilt. Genauer gesagt, der Eingabe-Anschluß in1 des Megamakros 3 ist mit dem Anschluß C8 des Makrokerns 5 über einen Eingabe-Puffer 301 verbunden. Der erste Ausgabe-Anschluß out1 ist mit dem Anschluß C7 über einen Ausgabe-Puffer 302 verbunden, der zweite Ausgabe-Anschluß out2 ist mit dem Anschluß C8 des Makrokerns 5 über einen Dreizustands-Ausgabe-Puffer 303 verbunden, und der dritte Ausgabe-Anschluß out3 ist mit dem Anschluß C9 über einen Ausgabe-Puffer 304 verbunden. Es sei angemerkt, daß der Ausgabe-Zustand des Ausgabe-Anschlusses out3 des Megamakros anzeigt, ob der zweite Ausgabe-Anschluß out2 in seinem "Hochimpedanzzustand" ist, wobei "1" am Ausgabe-Anschluß out3 den Hochimpedanzzustand an dem zweiten Ausgabe- Anschluß out2 darstellt, wohingegen "0" am Ausgabe-Anschluß out3 den Pegelausgabezustand von "0" oder "1" am zweiten Ausgabe-Anschluß out2 darstellt.
  • Fig. 2 zeigt eine bekannte Anordnung, bei der eine Testschaltung 21 der Schaltung 1 hinzugefügt ist, so daß der Makro-Isolations-Test für die Megamakros 2, 3 durchgeführt werden kann. In Fig. 2 stellt eine integrierte Schaltungsvorrichtung 25 die integrierte Schaltungsvorrichtung 1 dar, die mit einer Makro-Isolations-Schaltung ausgestattet ist.
  • In Fig. 2 erzeugt ein Dekoder 13 drei getrennte Signale M1TEST, M2TEST und NORMAL beruhend auf den Signalen, die über die Eingabe-Schnittstellen-Blöcke 12&sub1; und 12&sub2; von den Pins T1 und T2 der Schaltungsvorrichtung 25 eingegeben werden. Das Signal M1TEST ist "1", wenn das Mega-Makro 2 isoliert getestet werden soll, das Signal M2TEST ist "1", wenn das Mega-Makro 3 isoliert getestet werden soll, und das Signal NORMAL ist "1" im Normalzustand, wenn die integrierte Schaltungsvorrichtung 25 in dem Zustand äquivalent der integrierten Schaltungsvorrichtung 1 gesetzt ist. Somit definieren die Eingaben der Pins T1 und T2 die Isolationstestzustände. Auswahlvorrichtungen 16, 17 und 18&sub1; bis 18&sub3; in der Testschaltung 21 arbeiten wie folgt. Die Auswahlvorrichtung 16 erzeugt an ihrem Ausgabe-Anschluß O das Signal an ihrem Eingabe-Anschluß N in Abhängigkeit vom Signal M2TEST = "0" bzw. das Signal an ihrem Eingabe-Anschluß M2 in Abhängigkeit von dem Signal M2TEST = "1". Die Auswahlvorrichtung 17 erzeugt an ihrem Ausgabe-Anschluß O das Signal an ihrem Eingabe-Anschluß N in Abhängigkeit von dem Signal M1TEST "0" bzw. das Signal an ihrem Eingabe-Anschluß M1 in Abhängigkeit von dem Signal M1TEST "1". Die Auswahlvorrichtungen 18&sub1;, 18&sub2; und 18&sub3; erzeugen an ihren Ausgabe- Anschlüssen O das Signal an ihren Eingabe-Anschlüssen N in Abhängigkeit von dem Signal NORMAL "1", das Signal an ihrem Eingabe-Anschluß M1 in Abhängigkeit von dem Signal M1TEST = "1" bzw. das Signal an ihren Eingabe-Anschlüssen M2 in Abhängigkeit von dem Signal M2TEST = "1".
  • Der Betrieb der Testschaltung 21 in der integrierten Schaltungsvorrichtung 25 wird erläutert.
  • In dem Zustand, in dem das Signal NORMAL = "1" ist, erzeugen alle Auswahivorrichtungen 16, 17, 18&sub1;, 18&sub2; und 18&sub3; an ihren Ausgabe-Anschlüssen O das Signal an ihren Eingabe-Signalen N. Dann ist das Signal M1TEST = "0" und somit die Ausgabe des Dreizustands-Puffers 14 in seinem Hochimpedanzzustand, so daß die integrierte Schaltungsvorrichtung 25 im wesentlichen äquivalent der integrierten Schaltungsvorrichtung 1 ist.
  • In dem Fall, in dem das Signal M1RTEST = "1" ist, verbinden die Auswahlvorrichtungen 17, 18&sub1;, 18&sub2; und 18&sub3; den Eingabe- Anschluß in1 des Megamakros 2 mit dem Pin A, den ersten Ausgabe-Anschluß out1 mit dem Pin C und dem Eingabe/Ausgabe-Anschluß io1 mit dem Pin D über den Eingabe/Ausgabe-Schnittstellen-Block 11 in einem Zustand, in dem die Eingabe- und Ausgabe-Seiten voneinander getrennt sind. Des weiteren ist der zweite Ausgabe-Anschluß out2 des Megamakros 2 mit dem Eingabe/Ausgabe-Steueranschluß 20 des Eingabe/Ausgabe-Schnittstellen-Blocks 11 verbunden. Und der Anschluß out2 repräsentiert im wesentlichen den Eingabe/Ausgabe-Zustand des Eingabe/Ausgabe-Anschlusses io1, so daß der Zustand des Pins D es erlaubt, die Zustände beider Anschlüsse io1 und io2 zu erkennen. Somit kann der Makro-Isolations-Test für das Makro 2 über die Pins A, C und D durchgeführt werden.
  • In dem Zustand, in dem das Signal M2TEST = "1" ist, verbinden die Auswahlvorrichtungen 16, 18&sub1;, 18&sub2; und 18&sub3; die Anschlüsse in1, out1 und out2 mit den Pins A, C bzw. D. Des weiteren ist der Anschluß out3 des Megamakros 3 mit dem Eingabe/Ausgabe-Steueranschluß 20 des Eingabe/Ausgabe- Schnittstellen-Blocks 11 verbunden, so daß die Zustände des Anschlusses out3 über den Zustand des Pins D beobachtet werden können. Somit kann der Makro-Isolations-Test über die Pins A, C und D durchgeführt werden.
  • Die bekannte integrierte Schaltungsvorrichtung mit der Makro-Iolations-Testschaltung hat jedoch den folgenden Nachteil.
  • Wie aus Fig. 2 zu ersehen ist, sind die Auswahlvorrichtungen 16, 17, 18&sub1; - 18&sub3; für den Makro-Isolations-Test zwischen den in Fig. 1 gezeigten Makros eingefügt. Dies führt zu einem Nachteil bezüglich der Signalausbreitungsverzögerung in dem Normalmodus. Wenn insbesondere eine größere Anzahl von Megamakros dem Isolationstest unterzogen werden soll, werden die in der Testschaltung enthaltenen Auswahlvorrichtungen groß, und somit wird der Einfluß der im Normalmodus auftretenden Verzögerung sehr ernst. Aus diesem Grund muß eine Gestaltung beruhend auf einer sorgfältigen Betrachtung für solche Abschnitte ausgeführt werden, in denen ein kritischer Weg vorhanden ist, und es besteht die Notwendigkeit für eine präzise Zeitsteuerung, die gesteuert werden muß, aufgrund der Geschwindigkeit, um einen nachteiligen Effekt bei diesen Abschnitten zu vermeiden. Dies macht es sehr schwierig, den bekannten Makro-Isolations- Test auszugestalten. Das bekannte Design für den Makro-Isolations-Test neigt dazu, einige Fehler für einen einfachen logischen Pegel (Pegel beim Logikdesign) sowie für die Charakteristik, wie dem kritischen Weg, zu erzeugen.
  • Des weiteren ist das Schaltdiagramm, das eine von mehreren zusätzlichen Schaltungen begleitete Testschaltung enthält, wie es in Fig. 2 gezeigt ist, wesentlich komplizierter und schwieriger zu lesen, als die Schaltung in dem Normalzustand, wie es in Fig. 1 gezeigt ist, wodurch es schwierig wird, die Schaltung zu analysieren und Fehler zu beheben.
  • Wie vorangehend beschrieben wurde, führt die integrierte Schaltungsvorrichtung, die die bekannte Makro-Isolations- Testtechnik annimmt, dazu, daß ein Designer große Mühe beim Schritt des Testdesigns hat, so daß die für die Entwicklung der gewünschten integrierten Schaltungsvorrichtungen benötigte Zeit verlängert wird.
  • V. Immaneni und andere: "Direct access test scheme - design of block and core cells for embedded ASICsS" in Proceedings of the International Test Conference vom 10. bis 14. September 1990, Seiten 488-492, IEEE, New York, US, beschreiben eine integrierte Schaltungsvorrichtung entsprechend dem Oberbegriff von Anspruch 1. In diesem Dokument liefert ein Testschema getrennte Tests für individuelle Block- oder Kernzellen unter Verwendung von geprüfter Testvektoren, und die Designmodifikationen der Block- und der Kernzellen zur Aufnahme des Testschemas werden diskutiert.
  • Eine Aufgabe der Erfindung ist es, eine verbesserte integrierte Schaltungsvorrichtung zu schaffen, die das Design eines Megamakro-Isolations-Tests vereinfacht und es einem Designer erlaubt, eine Schaltungsvorrichtung in einem Normalmodus zu entwerfen, die keine Zugeständnisse für die Anwesenheit einer Testschaltung macht, wodurch es leicht wird, die Schaltung zu analysieren und Fehler zu beseitigen, so daß die Mühe bei Testdesign für einen Designer beseitigt werden kann, wodurch die für die Entwicklung der integrierten Schaltung benötigte Zeit verkürzt wird.
  • Diese Aufgabe wird durch eine integrierte Schaltungsvorrichtung nach Anspruch 1 gelöst, wobei die abhängigen Ansprüche weitere Entwicklungen der Erfindung betreffen.
  • Genauer gesagt ist erfindungsgemäß zumindest eines der Megamakros oder der Interfaceblock mit zwei Satzen jeweiliger Anschlüsse - einem Testmodus-Anschluß, gültig in einem Testmodus, und einem Normalmodusanschluß, gültig in einem Normalmodus - ausgestattet, so daß die Ausgestaltung des Normalmodus durch die Normalmodusverdrahtung mit Verdrahtung der Normalmodusanschlüsse des Megamakros und des Schnittstellen-Blöcke durchgeführt werden kann, und daß die Ausgestaltung für den Megamakro-Isolations-Test durch eine Testmodusverdrahtung ausgebildet sein kann, die individuell die jeweiligen Testmodusanschlüsse des Megamakros und des Schnittstellen-Blocks verdrahtet.
  • Die Ausgestaltung des Megamakro-Isolations-Tests ist einfach eine Arbeit zur Ausbildung von Dekodern und der Verdrahtung der Anschlüsse. Diese Arbeit ist sehr leicht, so daß sie leicht automatisiert werden kann, ohne daß ein menschlicher Fehler auftritt.
  • Die Normalmodusverdrahtung und die Testmodusverdrahtung können individuell ausgestaltet sein, so daß in Bezug auf die Charakteristik ein Designer die Schaltung für einen Normalmodus ohne Zugeständnisse an die Anwesenheit der Testschaltung ausgestalten kann.
  • Wenn das Schaltdiagramm mit weggelassenem Testmodusverdrahtungsteil gezeigt wird, kann sie als sehr klare Schaltung dargestellt werden, wobei die Testschaltung unterdrückt ist. Somit kann das Schaltdiagramm leicht analysiert und Fehler beseitigt werden.
  • Dementsprechend ist die Mühe, die ein Designer für das Testdesign aufwenden muß, verringert, so daß die für die Entwicklung einer integrierten Schaltungsvorrichtung benötigte Zeit verkürzt werden kann.
  • Die obengenannte und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung der bevorzugten Ausführungsformen der Erfindung, die unter Bezug auf die beiliegenden Zeichnungen erläutert sind, offensichtlich. In den Figuren zeigt:
  • Fig. 1 ein Blockdiagramm eines Beispiels der bekannten integrierten Schaltungsvorrichtungen;
  • Fig. 2 ein Blockdiagramm der bekannten integrierten Schaltung mit einer Megamakrotestschaltung;
  • Fig. 3A und 3B Blockdiagramme der Megamakros entsprechend der ersten erfindungsgemäßen Ausführungsform;
  • Fig. 4A bis 4C Blockdiagramme der Schnittstellen-Blöcke entsprechend der gleichen Ausführungsformen der Erfindung;
  • Fig. 5 ein Blockdiagramm der integrierten Schaltungsvorrichtung mit einer Testschaltung, die die in den Figuren 3A, 3B bzw. den 4A - 4C gezeigten Megamakros und Schnittstellen-Blöcke enthält;
  • Fig. 6A und 6B Blockdiagramme der Megamakros entsprechend der zweiten erfindungsgemäßen Ausführungsform;
  • Fig. 7 ein Blockdiagramm des Schnittstellen-Blöcke entsprechend der selben erfindungsgemäßen Ausführungsform; und
  • Fig. 8 ein Blockdiagramm der integrierten Schaltungsvorrichtung mit einer Testschaltung, welche die in den Figuren 6A, 6B bzw. Fig. 7 gezeigten Megamakros und die Schnittstellen-Blöcke verwirklicht.
  • Nun wird unter Bezug auf die beiliegenden Zeichnungen eine Erläuterung einiger Ausführungsformen gegeben.
  • Die Figuren 3A und 3B zeigen die Struktur jeweiliger Megamakros 31 bzw. 41 entsprechend einer erfindungsgemäßen Ausführungsform. Die Fig. 4A, 4B und 4C zeigen die Struktur der jeweiligen Schnittstellen-Blöcke 51, 52 bzw. 53.
  • In den Figuren 3A und 3B sind die Megamakros 31 und 41 Megamakros, wo die Erfindung auf die in Fig. 1 gezeigten Megamakros 2 und 3 angewendet wird.
  • Das Megamakro 31 entspricht dem Megamakro 2 in Fig. 1, und das Megamakro 41 entspricht dem Megamakro 3 in Fig. 1. Aus wahlvorrichtungen 32, 47 und 48 geben, wenn die Eingabe an ihren Anschlüssen C "0" ist, an ihre Ausgabe-Anschlüsse O den Eingabe-Signalwert an ihrem Anschluß N weiter, wohingegen, wenn der Eingang an ihrem Anschluß C = "1" ist, sie an ihren Ausgabe-Anschlüssen O den Eingabe-Signalwert an ihren Anschlüssen T ausgeben. Das Megamakro 31 enthält wie das in Fig. 1 gezeigte Megamakro 2 einen Makrokern 4. Der Betrieb des Megamakros 31 wird nun individuell für die Fälle beschrieben, in denen der Pegel des Anschlusses TEST des Megamakros 31 gleich "0" und "1" ist.
  • (i) Test = "0";
  • Die Auswahlvorrichtung 32 gibt das Eingabe-Signal an ihrem Anschluß N an den Anschluß O so daß das Eingabe-Signal an dem Anschluß Nin1 dem Anschluß C1 des Makrokerns 4 unverändert eingegeben wird. Dann wird die Eingabe an dem Anschluß Tin1 ignoriert. Obwohl die Ausgabe des Anschlusses C2 des Makrokerns 4 an einen Anschluß Nout1 unverändert ausgegeben wird, wird sie wegen eines Dreizustand-Puffers 35 an der Endstufe nicht an einen Anschluß Tout1 ausgegeben, wodurch der Anschluß Tout1 in einen Hochimpedanzzustand versetzt wird. Ein Anschluß Nio1 dient, wenn die Ausgabe an einem Anschluß C5 gleich "0" ist, als ein Ausgabe-Anschluß zur Ausgabe eines Ausgabe-Signalwertes an einem Anschluß C4, und wenn die Ausgabe an dem Anschluß C5 gleich "1" ist, dient der Anschluß Nio1 als Eingabe-Anschluß zur Eingabe eines Signals an einen Anschluß C3. Ein Anschluß Tio1 ist immer in einem Eingabe-Zustand gesetzt. Die Ausgabe an dem Anschluß T5 wird an einen Anschluß Nout2 unverändert ausgegeben, wohingegen ein Anschluß Tout2 in einen Hochimpedanzzustand mittels des Dreizustand-Puffers 35 gesetzt ist.
  • (ii) Test = "1";
  • Die Auswahlvorrichtung 32 gibt das Eingabe-Signal von dem Anschluß T zu dem Anschluß O, so daß das Eingabe-Signal von dem Anschluß Tin1 dem Anschluß C1 des Makrokerns 4 unverändert eingegeben wird. Dann wird die Eingabe am Anschluß Nin1 ignoriert. Die Ausgabe am Anschluß C2 des Makrokerns 4 wird an beide Anschlüsse Tout1 und Nout1 unverändert ausgegeben. Der Anschluß Tio1 dient, wenn die Ausgabe an dem Anschluß C5 gleich "0" ist, als ein Ausgabe-Anschluß zur Ausgabe des Signalwertes an dem Anschluß C4, und wenn die Ausgabe an dem Anschluß C5 gleich "1" ist, gibt der Anschluß Tio1 ein Signal an den Anschluß C3 ein. Andererseits ist der Anschluß Nio1 immer in einem Eingabe-Zustand gesetzt. Die Ausgabe an dem Anschluß C5 wird im Allgemeinen an beide Anschlüsse Tout2 und Nout2 ausgebeben.
  • Wie vorangehend beschrieben wurde, dient, wenn die Eingabe am Anschluß TEST gleich "0" ist, das Megamakro 31 als das Megamakro mit der gleichen Funktion wie das Megamakro 2 (Fig. 1) mittels der Anschlüsse Nin1, Nout2, Nio1 und Nout2 (im Folgenden werden diese vier Anschlüsse als "Normalmodusanschlüsse" des Megamakros 31 bezeichnet). Wenn andererseits die Eingabe am Anschluß TEST gleich "1" ist, dient das Megamakro 31 als das Megamakro mit der gleichen Funktion wie das Megamakro 2 mittels der Anschlüsse Tin1, Tout1, Tio1 und Tout2 (diese vier Anschlüsse werden im Folgenden "Testmodusanschlüsse" des Megamakros 31 bezeichnet)
  • Als nächstes wird der Betrieb des Megamakros 41 entsprechend dem Megamakro 3 in Fig. 1 im Anschluß beschrieben.
  • In Übereinstimmung mit der Eingabe am Anschluß TEST steuert das Megamakro 41 auch die Signalwerte an den anderen Anschlüssen. Genauer gesagt, wenn die Eingabe an dem Anschluß TEST gleich "0" ist, dient das Megamakro 41 als das Megamakro mit der gleichen Funktion wie das Megamakro 3 (Fig. 1) mittels der Anschlüsse Nin1, Nout1, Nout2 und Nout3 (diese vier Anschlüsse werden im Folgenden als "Normalmodusanschlüsse" des Megamakros 41 bezeichnet). Wenn andererseits die Eingabe an dem Anschluß TEST gleich "1" ist, dient das Megamakro 41 als das Megamakro mit der gleichen Funktion wie das Megamakro 3 mittels der Anschlüsse Tin1, Tout2 und Tout3 (diese vier Anschlüsse werden im Folgenden als "Testmodusanschlüsse" des Megamakros 41 bezeichnet).
  • Der Schnittstellen-Blockabschnitt, auf den die erste erfindungsgemäße Ausführungsform angewendet wird, besteht aus einer Eingabe-Schnittstellen-Blockeinheit 51 (Fig. 4A), einer Ausgabe-Schnittstellen-Blockeinheit 52 (Fig. 4B) und einer Eingabe/Ausgabe-Blockeinheit 53 (Fig. 4C). Die Auswahlvorrichtung 58 (in der Blockeinheit 52) und die Auswahlvorrichtungen 59, 60 (in der Elockeinheit 53) geben, wenn die Eingabe an ihren Anschlüssen C gleich "0" ist, die Eingabe an ihrem Anschluß N an die Anschlüsse O aus, und wenn die Eingabe an ihren Anschlüssen C gleich "1" ist, geben sie die Eingabe an den Anschlüssen T an die Anschlüsse O aus. Die Eingabe-Schnittstellen-Blockeinheit 51 enthält einen Eingabe-Sschnittstellen-Block 54, die Ausgabe- Schnittstellen-Blockeinheit 52 enthält einen Ausgabe- Schnittstellen-Block 55, und der Eingabe/Ausgabe-Schnittstellen-Block 53 enthält eine Eingabe-Schnittstellen- Blockeinheit 56 und einen Dreizustands-Ausgabe-Schnittstellen-Block 57. In Übereinstimmung mit dem Ausgabe-Signal an dem Anschluß 0 der Auswahlvorrichtung 60, welches ein bei niedrig aktives Steuersignal ist, empfängt der Dreizustands-Schnittstellen-Block 57 eine Ausgabe an dem Anschluß O der Auswahlvorrichtung 59 als Dateneingabe. Die Dateneingabe-Schnittstellen-Blockeinheit 51 nimmt an ihrem Anschluß-Pin das Eingabe-Signal auf, welches über einen Pin eingegeben wird, und gibt das entsprechende Signal an den Anschlüssen Nout und Tout über den Schnittstellen-Block 54 aus (im Anschluß werden diese Anschlüsse Nout und Tout als "Normalmodus-Anschluß bzw. "Testmodus-Anschluß" der Eingabe-Schnittstellen-Blockeinheit 51 bezeichnet).
  • Die Ausgabe-Schnittstellen-Blockeinheit 52 gibt an ihrem Anschluß-Pin über den Ausgabe-Schnittstellen-Block 55 das Signal an ihrem Anschluß Nin aus, wenn das Signal an dem Anschluß TEST gleich "0" ist, oder das Signal an ihrem Anschluß Tin, wenn das Signal an ihrem Anschluß TEST gleich "1" ist (Im Anschluß werden diese Anschlüsse Nin und Tin als "Normalmodusanschluß" bzw. aus "Testmodus-Anschlüsse" der Ausgabe-Schnittstellen-Blockeinheit 52 bezeichnet).
  • Die Eingabe/Ausgabe-Schnittstellen-Blockeinheit 53 gibt, wenn das Signal an dem Anschluß TEST gleich "0" ist, das Eingabe-Signal an dem Anschluß-Pin an den Anschluß Nout1 aus und empfängt von dem Anschluß Nin die Daten, die an den Anschluß-Pin ausgegeben werden, und von dem Anschluß Nin das Steuersignal für die Eingabe/Ausgabe-Umschaltung (im Folgenden werden die Anschlüsse Nout1, Nin1 und Nin2 als "Normalmodusanschlüsse" der Eingabe/Ausgabe-Schnittstellen- Blockeinheit 53 bezeichnet). Wenn andererseits das Signal an dem Anschluß TEST gleich "1" ist, empfängt die Eingabe/Ausgabe-Schnittstellen-Blockeinheit 53 an ihrem Anschluß Tin2 das Eingabe/Ausgabe-Umschaltsteuersignal und an dem Anschluß Tio1 die Eingabe/Ausgabe-Daten, die an dem Anschluß-Pin ausgegeben werden sollen (Im Folgenden werden diese Anschlüsse Tio1 und Tin2 als "Testmodus-Anschlüsse" der Eingabe/Ausgabe-Schnittstellen-Blockeinheit 53 bezeichnet).
  • Somit wurden unter Bezug auf die Figuren 3A, 3B und die Figuren 4A bis 4C die Megamakros und die Schnittstellen- Blockeinheiten, auf die die erste erfindungsgemäße Ausführungsform angewendet wurde, erläutert. Nun wird unter Bezug auf Fig. 5 eine Erläuterung eines bestimmten Beispiels gegeben, bei dem diese Komponenten angewendet bzw. in einer tatsächlichen integrierten Schal tungsvorn chtung integriert sind, um den Makro-Isolations-Test zu bilden.
  • Fig. 5 zeigt eine Anordnung der integrierten Schaltungsvorrichtung 71, die die in den Figuren 3A und 3B gezeigten Megamakros 31, 41 und die in den Figuren 4A bis 4C gezeigten Eingabe/Ausgabe- und Eingabe/Ausgabe-Schnittstellen- Blockeinheiten 51, 52 bzw. 53 enthält. Zusätzlich zu den Megamakros 31, 41 und den Eingabe-, Ausgabe- und Eingabe/Ausgabe-Schnittstellen-Blockeinheiten 51, 52 und 53 enthält die integrierte Schaltungsvorrichtung 71 Schnittstellen-Blöcke 72, 73 und 74 und einen Dekoder 77. Der durch diese Komponenten ausgebildete Teil erzeugt beruhend auf den Signalen, die von den Pins T1 und T2 eingegeben werden, ein Signal M1TEST, das "1" ist, wenn das Megamakro 31 dem Isolationstest ausgesetzt wird, ein Signal M2TEST, das gleich "1" ist, wenn das Megamakro 41 dem Isolationstest unterzogen wird, und ein Signal NORMAL, das gleich "1" in einem Normalzustand ist. Das Signal M1TEST wird dem Anschluß TEST des Megamakros 31 zugeführt, das Signal M2TEST wird dem Anschluß TEST des Megamakros 41 zugeführt, und das Signal, welches das logische ODER-Produkt der Signale M1TEST und M2TEST ist, welches von einem ODER-Gate 78 entnommen wird, wird an die jeweiligen Anschlüssen TEST der Ausgabe-Schnittstellen-Blockeinheit 52 und der Eingabe/Ausgabe--Schnittstellen-Blockeinheit 53 geliefert.
  • In Fig. 5 werden die Verdrahtungen zwischen den Benutzermakro 6 und den jeweiligen Normalmodus-Anschlüssen der Megamakros 31, 41 und der Schnittstellen-Blockeinheiten 51, 52 und 53 auf die gleiche Art wie die Verdrahtungen bei den jeweiligen Makros innerhalb der integrierten Schaltungsvorrichtung aus Fig. 1 ausgebildet. Genauer gesagt werden die Verdrahtungen entsprechend der Übereinstimmung zwischen den Anschlüssen Nin1, Nout1, Nio1 und Nout2 des Megamakros 31 und der Anschlüsse in1, out1, io1 und out2 des Megamakros 2, zwischen den Anschlüssen Nin1, Nout1, Nout2 und Nout3 des Megamakros 41 und den Anschlüsse in1, out1, out2 und out3 des Megamakros 3, zwischen dem Anschluß Nout der Eingabe-Schnittstellen-Blockeinheit 51 und dem Ausgabe-Anschluß des Schnittstellen-Blöcke 8, zwischen dem Ausgabe- Anschluß des Eingabe-Schnittstellen-Blocks 72 und dem Ausgabe-Anschluß des Schnittstellen-Blöcke 9, zwischen dem Anschluß Nin der Ausgabe-Schnittstellen-Blockeinheit 52 und dem Eingabe-Anschluß des Schnittstellen-Blöcke 10 und zwischen den Anschlüssen Nout1, Nin1 und Nin2 der Eingabe/Ausgabe-Schnittstellen-Blockeinheit 53 und dem Datenausgabe-Anschluß, dem Dateneingabe-Anschluß und dem Eingabe/Ausgabe-Steueranschluß des Schnittstellen-Blöcke 11 ausgeführt (Im Folgenden wird jede dieser Verdrahtungen als "Normalmodusverdrahtung" bezeichnet).
  • Des weiteren werden die Testmodusanschlüsse der Megamakros 31 und 41 direkt verdrahtet oder mit den Testmodus-Anschlüssen der Schnittstellen-Blockeinheiten 51, 52 und 53 verbunden (solche Verdrahtungen zwischen den Testmodus-Anschlüssen werden im Folgenden als "Testmodusverdrahtung" bezeichnet).
  • Eine Erläuterung im Zusammenhang mit dem Betrieb der integrierten Schaltungsvorrichtung 71 bezüglich ihres Testmodus und ihres Normalmodus wird gegeben.
  • Zunächst wird in dem Normalmodus, in dem beide Ausgabe-Signale M1TEST und M2TEST von dem Dekoder 77 gleich "0" sind, der Pegel "0" an die jeweiligen Anschlüsse TEST der Megamakros 31 und 41 und der Schnittstellen-Blockeinheiten 52 und 53 angelegt. Somit sind bei den Megamakros 31, 41 und den Schnittstellen-Blöcken 52, 53 deren Normalmodusanschlüsse gültig.
  • Wie vorangehend beschrieben wurde, sind die Verdrahtungen zwischen den Normalmodus-Anschlüssen jenen zwischen den Makros der in Fig. 1 gezeigten integrierten Schaltungsvorrichtung 1 äquivalent, so daß die integrierte Schaltungsvorrichtung 71 logisch äquivalent zu der integrierten Schaltungsvorrichtung 1 ist.
  • Als nächstes ist der Betrieb, wenn das Signal M1TEST gleich "1" ist, wie folgt.
  • In diesem Fall wird "0" dem Anschluß TEST des Megamakros 41 eingegeben, so daß alle Testmodusanschlüsse des Megamakros 41 auf eine hohe Impedanz gesetzt sind, wenn sie von außerhalb des Megamakros 41 betrachtet werden. Des weiteren wird "1" den jeweiligen Anschlüssen TEST des Megamakros 31 und der Schnittstellen-Blockeinheiten 52 und 53 eingegeben, so daß bezüglich des Megamakros 31 und der Schnittstellen- Blockeinheiten 52 und 53 alle deren Testanschlüsse gültig sind. Deshalb können die Testmodusanschlüsse des Megamakros 31 an den Pins A, C und D in einer solchen Art beobachtet werden, daß der Anschluß Tin an dem Pin A, der Anschluß Tout1 an dem Pin C und die Anschlüsse Tio1 und Tout1 an dem Pin D beobachtet werden. Somit kann der Makro-Isolations- Test für das Megamakro 31 durchgeführt werden.
  • In ähnlicher Weise können, wenn das Testsignal M2TEST gleich "1" ist, alle Testanschlüsse des Megamakros 41 über die Pins A, C und D beobachtet werden, so daß der Makro- Isolations-Test auch für das Megamakro 41 ausgeführt werden kann.
  • Nun wird unter Bezug auf die Figuren 6A, 6B, 7 und 8 die zweite erfindungsgemäße Ausführungsform erläutert.
  • Die Figuren 6A und 6B zeigen Megamakros 81 und 82 entsprechend der zweiten erfindungsgemäßen Ausführungsform Fig. 7 zeigt eine Schnittstellen-Blockeinheit 91 entsprechend der gleichen erfindungsgemäßen Ausführungsform.
  • Die in den Figuren 6A und 6B gezeigten Megamakros 81 und 82 entsprechen den Megamakros, bei denen die Erfindung auf die Megamakros 2 und 3 aus Fig. 1 angewendet wird.
  • Bei dem Megamakro 81 sind seine Anschlüsse Nin1, Nout1, Nio1 und Nout1 Normalmodusanschlüsse, und seine Anschlüsse Tin1, Tout1, Tin3, Tout2 und Tout3 sind Testmodusanschlüsse. Die Anschlüsse zum Übertragen von Signalen von bzw. an den Makrokern 4, welcher der Hauptkörper des Megamakros 81 ist, dienen als Normalmodusanschlüsse, wenn das Signal TEST gleich "0" ist, und als Testmodusanschlüsse, wenn das Signal TEST gleich "1" ist.
  • Das Megamakro 81 entsprechend dieser zweiten Ausführungsform unterscheidet sich von dem Megamakro 31 entsprechend der ersten Ausführungsform dahingehend, daß der Testmodus- Anschluß entsprechend dem Normalmodus-Eingabe/Ausgabe-Anschluß Nio1 aus zwei getrennten Anschlüssen, dem Eingabe- Anschluß Tin3 und dem Ausgabe-Anschluß Tout3, zusammengesetzt ist.
  • Andererseits sind bei dem Megamakro 82 dessen Anschlüsse Nin1, Nout1, Nout2 und Nout3 Normalmodus-Anschlüsse, und seine Anschlüsse Tin1, Tout1, Tout2 und Tout3 sind Testmodusanschlüsse. Das Megamakro 82 entsprechend dieser zweiten Ausführungsform unterscheidet sich von dem Megamakro 41 entsprechend der ersten Ausführungsform dahingehend, daß der Testmodus-Anschluß Tout2 entsprechend dem Normalmodusanschluß Nout2, welcher die Dreizustandsausgaben von dem Megamakro 82 liefert, entweder "1" oder "0" liefert, aber nicht in einen Hochimpedanzzustand gesetzt ist.
  • Bei der in Fig. 7 gezeigten Schnittstellen-Bloqkeinheit 91 entsprechend der zweiten erfindungsgemäßen Ausführungsform sind die Anschlüsse Nout1, Nin1 und Nin2 die Normalmodusanschlüsse, und die Anschlüsse Tout1 und Tin1 sind die Testmodusanschlüsse. Die Schnittstellen-Blockeinheit 91 entsprechend der zweiten Ausführungsform unterscheidet sich von der Schnittstellen-Blockeinheit 53 entsprechend der ersten Ausführungsform dahingehend, daß der Testmodus-Anschluß aus zwei Anschlüssen zusammengesetzt ist, nämlich aus dem Eingabe-Anschluß Tin1 und dem Ausgabe-Anschluß Tout1, die voneinander getrennt sind, und wobei ein Anschluß IOMOD als Umschalt-Eingabe/Ausgabe der Schnittstellen-Blockeinheit 91 in dem Testmodus dient, wobei das Signal TEST gleich "1" ist.
  • Fig. 8 zeigt eine Anordnung der integrierten Schaltungsvorrichtung 92, die durch die in den Fig. 6A und 6B gezeigten Megamakros 81, 82 und die in Fig. 7 gezeigte Schnittstellen-Blockeinheit 91 zusammengesetzt ist. Die Bezugszeichen 91&sub1;, 91&sub2;, 91&sub3;, 91&sub4; und 91&sub5; bezeichnen Schnittstellen- Blockeinheiten, die der Schnittstellen-Blockeinheit 91 äquivalent sind. Die Normalmodusverdrahtungen bei der integrierten Schaltungsvorrichtung 92, nämlich die Verdrahtungen zwischen den Normalmodus-Anschlüssen der Megamakros 81, 82 und jenen der Schnittstellen-Blockeinheiten 91&sub1; bis 91&sub5; zu dem Benutzermakro 6, sind auf die gleiche Art ausgebildet, wie die Verdrahtungen zwischen den Makros in der integrierten Schaltungsvorrichtung 1, die in Fig. 3 gezeigt ist. Andererseits sind die Testmodusverdrahtungen ausgebildet, indem direkt die Testmodusanschlüsse des Megamakros 81, 82 mit jenen der Schnittstellen-Blockeinheiten 91&sub1; bis 91&sub5; verbunden sind. Da nun der Pegel "1" an den Anschlüssen IOMOD der Schnittstellen-Blockeinheiten 91&sub1;, 91&sub2; und der Pegel "0" an den Anschlüssen IOMOD der Schnittstellen- Blockeinheiten 91&sub3; bis 91&sub5; anliegt, wird in dem Testmodus jede der Schnittstellen-Blockeinheiten 91&sub1; und 91&sub2; als Eingabe-Schnittstellen-Block dienen und jede der Schnittstellen-Blockeinheiten 91&sub3; bis 91&sub5; als Ausgabe-Schnittstellen- Block. Des weiteren dienen, wie bereits beschrieben wurde, alle Testmodusanschlüsse der Megamakros 81 und 82 entweder als Eingabe- oder Ausgabe-Anschlüsse, so daß der Testmodus- Anschluß zur Eingabe des Megamakros mit dem Testmodus-Anschluß Tout des Schnittstellen-Blöcke verbunden ist, der der Eingabe in dem Testmoduszustand gewidmet ist, und so daß der Testmodus-Anschluß für die Ausgabe des Megamakros mit dem Testmodus-Anschluß Tin verbunden ist, der der Ausgabe in dem Testmodus gewidmet ist.
  • Wie aus der bisher gegebenen Erläuterung verständlich ist, werden, bei der Ausgestaltung der erfindungsgemäßen integrierten Schaltungsvorrichtung, die Megamakros und Schnittstellen-Blöcke mit zwei Sätzen jeweiliger Anschlüsse ausgestattet - den Testmodus-Anschlüssen, gültig in dem Testmodus, und den Normalmodus-Anschlüssen, gültig in dem Normalmodus - so daß die Ausgestaltung des Normalmodus durch die Normalmodusverdrahtung durch Verdrahtung der Normalmodusanschlüsse der Megamakros und der Schnittstellen- Blöcke ausgebildet sein kann, und wobei die Ausgestaltung des Megamakro-Isolations-Tests durch die Testmodusverdrahtung durch individuelles Verdrahten der jeweiligen Testmodusanschlüsse der Megamakros und der Schnittstellen-Blöcke ausgeführt werden kann.
  • Somit wird die Ausgestaltung der Megamakro-Isolations-Tests eine einfache Arbeit mit Ausbilden von Dekodern und der Verdrahtung der Anschlüsse. Diese Arbeit ist sehr einfach, so daß sie leicht automatisiert werden kann, ohne daß menschliche Fehler auftreten.
  • Die Normalmodusverdrahtungen und die Testmodusverdrahtungen können individuell gebildet werden, so daß bezüglich der Charakteristik ein Designer die Schaltungsvorrichtung in einem Normalmodus ausgestalten kann, ohne Zugeständnisse an die Anwesenheit einer Testschaltung zu machen.
  • Da das Schaltdiagramm mit weggelassenem Testmodusverdrahtungsabschnitt gezeigt werden kann, kann es als sehr stark vereinfachte Schaltung illustriert werden, wobei die Testschaltung unterdrückt wird. Deshalb kann das Schaltdiagramm leicht analysiert und Fehler beseitigt werden.
  • Dementsprechend wird die Mühe, die einem Designer für Testdesign aufwenden muß, verringert, so daß die für die Entwicklung einer integrierten Schaltungsvorrichtung benötigte Zeit verkürzt werden kann.
  • Erfindungsgemäß wird eine integrierte Schaltungsvorrichtung geschaffen, bei der zumindest ein Megamakro (Megamakros) und ein Schnittstellen-Blockabschnitt Mittel zum Umschalten eines Modus zwischen einem Testmodus und einem Normalmodus und zwei Sätze jeweiliger zugeordneter Anschlüsse hat, welche in dem Testmodus bzw. im Normalmodus gültig sind, und die zur Übertragung von Signalen an bzw. von einer internen Schaltung dienen. Deshalb kann das Design eines Megamakro- Isolations-Tests vereinfacht werden, und ein Designer kann die Schaltung auch in einem Normalmodus ohne Zugeständnisse an die Anwesenheit einer Testschaltung ausgestalten, wodurch es einfach wird, die Schaltung zu analysieren und Fehler zu beseitigen, so daß die Mühe des Testdesigns für einen Designer beseitigt werden kann, wodurch die für die Entwicklung einer integrierten Schaltung benötigte Zeit verkürzt wird.
  • Während die Erfindung in ihrem bevorzugten Ausführungsform beschrieben wurde, ist es zu verstehen, daß die verwendeten Worte eher Worte der Beschreibung als Begrenzung sind und daß Änderungen innerhalb des Rahmens der beiliegenden Ansprüche vorgenommen werden können, ohne vom wahren Rahmen der Erfindung in seinem breitesten Aspekt abzuweichen.

Claims (4)

1. Integrierte Schaltungsvorrichtung mit einer oder mehreren Makrozellen (31, 41; 81, 82), von denen jede im Voraus als Bibliothek eines Standardfunktionsblocks in großem Maßstab gestaltet wurde, und einem Schnittstellenblockabschnitt (76; 96) aus einer Anzahl von Zellen (51, 52, 53; 91&sub1; - 91&sub5;), von denen jede als eine Bibliothek eines Standardfunktionsblocks gestaltet ist, zum Übertragen von Signalen zwischen externen Anschlüssen (A, B, C, D, E) und einer internen Schaltung, wobei die Makrozelle aufweist:
Erste Schaltmittel (32, 47, 48) zum Schalten eines Modus zwischen einem normalen Modus und einem Testmodus in Abhängigkeit von einem zugeführten Eingangssignal,
eine erste Gruppe von Anschlüssen (Nin, Nio, Nout), die in dem Normalmodus gültig sind, zum Übertragen von Signalen an und von der internen Schaltung während des Normalmodus und eine zweite Gruppe von Anschlüssen (Tin, Tio, Tout), die in dem Testmodus gültig sind, zum Übertragen von Signalen an und von der internen Schaltung während des Testmodus,
wobei der Schnittstellenblockabschnitt aufweist:
Zweite Schaltmittel zum Schalten eines Modus zwischen dem Normalmodus und dem Testmodus in Abhängigkeit von dem zugeführten Eingangssignal,
eine dritte Gruppe von Anschlüssen (Nin, Nout), die in dem Normalmodus gültig sind, zum Übertragen von Signalen von und an die interne Schaltung während des Normalmodus, und
eine vierte Gruppe von Anschlüssen (Tin, Tout), die in dem Testmodus gültig sind, zum Übertragen von Signalen an und von der internen Schaltung während des Testmodus,
gekennzeichnet durch Mittel zum Einstellen der zweiten Gruppe von Anschlüssen in einen hochimpedanten Zustand während des Normalmodus und
Mittel, die es erlauben, daß jede der Makrozellen über die externen Anschlüsse der integrierten Schaltungsvorrichtung direkt getestet werden durch direktes Verbinden der zweiten Gruppe von Anschlüssen jeder Makrozelle und der vierten Gruppe von Anschlüssen des Schnittstellenblockabschnitts in dem Testmodus.
2. Integrierte Schaltungsvorrichtung nach Anspruch 1 mit weiterhin einem oder mehreren Benutzermakros (6) aus Standardbasiszellen, wobei ihre Eingangs- und Ausgangsanschlüsse (in, io, out) mit der ersten Gruppe von Anschlüssen der Makrozellen und der dritten Gruppe von Anschlüssen des Schnittstellenblocks verbunden sind.
3. Integrierte Schaltungsvorrichtung nach Anspruch 1, wobei die zweite Gruppe von Anschlüssen der Nakrozellen Anschlüsse (Tin3, Tout) aufweist, die einzeln der Eingabe und der Ausgabe zugewiesen sind.
4. Integrierte Schaltungsvorrichtung nach Anspruch 1, wobei jede der Zellen des Schnittstellenblockabschnitts die vierte Gruppe von Anschlüssen (Tin, Tout) aufweist, die einzeln der Eingabe und der Ausgabe zugeordnet sind.
DE69126095T 1990-11-05 1991-11-04 Integriertes Schaltungsgerät mit Macro-Prüffunktion Expired - Fee Related DE69126095T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2300370A JP2643585B2 (ja) 1990-11-05 1990-11-05 集積回路

Publications (2)

Publication Number Publication Date
DE69126095D1 DE69126095D1 (de) 1997-06-19
DE69126095T2 true DE69126095T2 (de) 1997-12-11

Family

ID=17883964

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69126095T Expired - Fee Related DE69126095T2 (de) 1990-11-05 1991-11-04 Integriertes Schaltungsgerät mit Macro-Prüffunktion

Country Status (4)

Country Link
US (1) US5363381A (de)
EP (1) EP0484861B1 (de)
JP (1) JP2643585B2 (de)
DE (1) DE69126095T2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005407A (en) * 1995-10-23 1999-12-21 Opmax Inc. Oscillation-based test method for testing an at least partially analog circuit
GB2312048B (en) * 1996-04-12 2000-08-09 Advanced Risc Mach Ltd Integrated circuit testing
JP3938220B2 (ja) * 1996-11-29 2007-06-27 富士通株式会社 大規模集積回路装置の製造方法及び大規模集積回路装置
US6272657B1 (en) * 1999-10-19 2001-08-07 Atmel Corporation Apparatus and method for progammable parametric toggle testing of digital CMOS pads

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0731225B2 (ja) * 1983-08-19 1995-04-10 株式会社東芝 半導体集積回路装置
JPH0691140B2 (ja) * 1986-07-11 1994-11-14 日本電気株式会社 半導体集積回路
JP2513762B2 (ja) * 1988-01-29 1996-07-03 株式会社東芝 論理回路
US5153509A (en) * 1988-05-17 1992-10-06 Zilog, Inc. System for testing internal nodes in receive and transmit FIFO's
US4926363A (en) * 1988-09-30 1990-05-15 Advanced Micro Devices, Inc. Modular test structure for single chip digital exchange controller
JPH0389182A (ja) * 1989-08-31 1991-04-15 Sharp Corp 集積回路装置
US5027183A (en) * 1990-04-20 1991-06-25 International Business Machines Isolated semiconductor macro circuit
US5161159A (en) * 1990-08-17 1992-11-03 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with multiple clocking for test mode entry
US5101153A (en) * 1991-01-09 1992-03-31 National Semiconductor Corporation Pin electronics test circuit for IC device testing

Also Published As

Publication number Publication date
EP0484861A2 (de) 1992-05-13
US5363381A (en) 1994-11-08
EP0484861A3 (en) 1993-03-31
JPH04172276A (ja) 1992-06-19
DE69126095D1 (de) 1997-06-19
EP0484861B1 (de) 1997-05-14
JP2643585B2 (ja) 1997-08-20

Similar Documents

Publication Publication Date Title
DE3587715T2 (de) Integrierte Schaltung.
DE3650102T2 (de) Anordnung und Verfahren zur Berechnung zyklischer redundanter Kode.
DE3709032C2 (de)
DE69030528T2 (de) Verfahren und Anordnung zum Testen von Schaltungsplatten
DE69713084T2 (de) Verfahren und vorrichtung zur erzeugung einer programmierbaren verzögerung
DE68918040T2 (de) Integrierte Halbleiterschaltung mit Ein- und Ausgangsanschlüssen, die einen unabhängigen Verbindungstest erlauben.
DE19581814B4 (de) Halbleiter-Testchip mit waferintegrierter Schaltmatrix
DE3130714A1 (de) "testsystem fuer integrierte halbleiterschaltungselemente mit integration grossen massstabs"
DE69526811T2 (de) Integrierte Halbleiterschaltung mit zwei Versorgungsspannungen
DE69625293T2 (de) Prüfmodusmatrixschaltkreis für einen eingebetteten Mikroprozessorkern
DE2335785C3 (de) Schaltungsanordnung zum Prüfen einer Matrixverdrahtung
DE3832113C2 (de)
DE3788586T2 (de) Schaltung zur Prüfung des Eingangsspannungssignals für eine halbleiterintegrierte Schaltung.
DE68927984T2 (de) Logikschaltung mit einer Prüffunktion
DE69031291T2 (de) Testmethode, Testschaltung und integrierter Halbleiterschaltkreis mit Testschaltung
DE69533567T2 (de) Vorrichtung und Verfahren zum Auffinden von False-Timing-Paths in digitalen Schaltkreisen
DE69026899T2 (de) Integriertes Halbleiterschaltungsgerät mit Prüfschaltung
DE69724318T2 (de) Prüfung und Reparatur einer eingebetteten Speicherschaltung
DE3850547T2 (de) Speicher mit eingebautem Logik-LSI und Verfahren zum LSI-Prüfen.
DE60208062T2 (de) Digitales system und entsprechendes verfahren zur fehlererkennung
DE68929258T2 (de) Mikrorechner und Prüfverfahren
EP0203535B1 (de) Verfahren zur Simulation eines Fehlers in einer logischen Schaltung und Schaltungsanordnung zur Durchführung desselben
DE10032256C2 (de) Chip-ID-Register-Anordnung
DE69126095T2 (de) Integriertes Schaltungsgerät mit Macro-Prüffunktion
EP0283906A1 (de) Verfahren und Schaltungsanordnung zum Prüfen eines Halbleiterspeichers

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee