[go: up one dir, main page]

DE69120783T2 - Elektronischer Analog-Digitalwandler - Google Patents

Elektronischer Analog-Digitalwandler

Info

Publication number
DE69120783T2
DE69120783T2 DE69120783T DE69120783T DE69120783T2 DE 69120783 T2 DE69120783 T2 DE 69120783T2 DE 69120783 T DE69120783 T DE 69120783T DE 69120783 T DE69120783 T DE 69120783T DE 69120783 T2 DE69120783 T2 DE 69120783T2
Authority
DE
Germany
Prior art keywords
input
output
analog
voltage
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69120783T
Other languages
English (en)
Other versions
DE69120783D1 (de
Inventor
Franc Eferl
Andrej Zatler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Application granted granted Critical
Publication of DE69120783D1 publication Critical patent/DE69120783D1/de
Publication of DE69120783T2 publication Critical patent/DE69120783T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245Details of sampling arrangements or methods
    • H03M1/125Asynchronous, i.e. free-running operation within each conversion cycle
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1033Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44Sequential comparisons in series-connected stages with change in value of analogue signal
    • H03M1/445Sequential comparisons in series-connected stages with change in value of analogue signal the stages being of the folding type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Description

  • Die vorliegende Patentanmeldung bezieht sich im Allgemeinen auf elektronische Analog-Digitalumsetzer.
  • Bei den meisten bekannten Analog-Digitalumsetzern wird die Umsetzung einer analogen elektrischen Spannung m eine digitale Ausgangsdarstellung auf eine konsekutive Weise durchgefuhrt. Ein solcher 5-Bit-Umsetzer wird in DE 24 14 865 A1 beschrieben. Bei der Bestimmung des Wertes eines einzelnen Bits wird durch einen, d. h. einen von fünf vorhandenen, seitens der logischen Stufe diesem Bit zugeordneten gesteuerten Verstärker eine diesem Bit zugehörige Spannung an einen der Eingänge eines Komparators zugeleitet, an dessen zweiten Eingang die umzuwandelnde Spannung zugeleitet wird. Die Bitwerte werden durch die logische Stufe bestimmt. Das Bestimmungsverfahren fängt bei dem höchstwertigen Bit an und wird schrittweise bis zum niederwertigsten Bit fortgesetzt.
  • Weiterhin ist aus DE 38 29 730 A1 ein Analog-Digital-Folge-Umsetzer bekannt, bei welchem der Eingang für analoge Spannung und der Ausgang eines Digital- Analogumsetzers an einen invertierenden Eingang eines Komparators angeschlossen sind, dessen Eingang an Masse angeschlossen ist und dessen Ausgang an den Eingang eines Registers angeschlossen ist. Der Registerausgang ist durch eine Sammelschiene an den Eingang des genannten Digital-Analogumsetzers angeschlossen. Der beschriebene Umsetzer ermöglicht eine sehr schnelle Annäherung der tatsächlichen digitalen Darstellung an die Eingangsspannung.
  • Elektronische Analog-Digital-Folge-Umsetzer benotigen eine bestimmte Zeit, daß die Quantisierung der Eingangsspannung nach sämtlichen Bits der digitalen Ausgangs-Darstellung durchgeführt wird. Darum ist eine Umsetzung schnell variierender Signale nicht durchführbar. Darüber hinaus sind wegen ungleichzeitiger Erscheinungen digitaler Ausgangssignale Latchschaltungen nötig, wodurch solche Umsetzer komplizierter werden.
  • Zur Durchführung der gesamten Umsetzung benötigen parallele elektronische Analog-Digital-Folge-Umsetzer nur einen Schritt und deswegen ist die Quantisierungszeit kürzer. So ist ein Analog-Digital-Blitz-Umsetzer bekannt. In dem N-Bit- Analog-Digital-Blitz-Umsetzer wird die Eingangsspannung an erste 2N - 1 Komparatoren gespeist, deren andere Eingänge an Ausgänge eines aus genau so vielen Widerständen zusammengesetzten Spannungsteilers angeschlossen sind, um 2N - 1 Quantisierungs-Spannungsniveaus zu erhalten. Der Ausgang jedes einzelnen Komparators ist über seine eigene Latchschaltung - alle Latchschaltungen sind an einen gemeinsamen Taktgeber angeschlossen - an einen entsprechenden Eingang einer Kodiereinrichtung angeschlossen, an deren Ausgang die digitale Darstellung der Eingangsspannung erscheint. Für hohe N ist die Schaltung des Blitz-Umsetzers ziemlich groß und deswegen wird die obere Betriebsfrequenzgrenze durch die Laufzeit des Signals im Umsetzer gesetzt.
  • Analog-Digitalumsetzer, die auf einem der vorliegenden Erfindung ähnlichen Grundprinzip basieren, sind in US-A-3 577 139 und FR-A-1 550 362 beschrieben.
  • Der vorangehenden Betrachtung des Standes der Technik zufolge ist die Aufgabe der Erfindung, einen elektronischen Analog-Digitalumsetzer zu schaffen, der eine Hochbit-Umsetzung schnell varuerender analoger Eingangsspannungen ermöglichen wird, wobei die Umsetzung in einem Schritt und ohne Abtastung durchgeführt werden soll.
  • Mit der genannten Aufgabe vor Augen ist der erfindungsgemäße elektronische Analog-Digitalumsetzer durch Merkmale der Kennzeichen der Patentansprüche 1 und 2 gekennzeichnet.
  • Der erfindungsgemäße elektronische Analog-Digitalumsetzer ist vorteilhafterweise aus einer geringen Zahl der Bauteile zusammengesetzt und doch ermöglicht er eine Umsetzung analoger Hochfrequenz-Eingangsspannungen in ihre digitale Hochbit- Darstellung.
  • Andere Aufgaben, Vorteile und Merkmale der Erfindung sind aus der folgenden detaillierten Beschreibung eines Ausführungsbeispiels in Verbindung mit den zugehörigen Zeichnungen ersichtlich. Die Erfindung wird nun anhand der Zeichnung näher erläutert. Es zeigen:
  • Fig. 1 einen elektronischen N-Bit-Analog-Digitalumsetzer nach der Erfindung und
  • Fig. 2a-e Graphen der Zeitverläufe der analogen Eingangsspannung, des Absolutwertes der Spannung am Eingang der Quantisierungsstufen 1 und 2 sowie der Spannungen am Ausgang des Operationsverstärkers, am Komparatorausgang und am Ausgang der genannten zwei Stufen.
  • Eine Schaltung des elektronischen N-Bit-Analog-Digitalumsetzers nach der Erfindung ist in Fig. 1 dargestellt. Der Umsetzer ist zur Umsetzung analoger Spannungssignale V0 mit einer Amplitude innerhalb des Spannungsintervalls (-Uo, +Uo) entworfen worden.
  • In der Polaritäts-Quantisierungsstufe ist der Umsetzereingang i an den nichtinvertierenden Eingang eines Komparators 05 angeschlossen, dessen invertierender Eingang an Masse angeschlossen ist. Der Ausgang des Komparators 05 ist an den Ausgang o0 für das Polaritätsbit angeschlossen, das die Polarität der analogen Eingangsspannung V0 bestimmt.
  • Quantisierungsstufen 1, ..., N zur Bestimmung der Werte einzelner Bits sind identisch. In jeder Quantisierungsstufe 1, ..., N ist der invertierende Eingang eines Operationsverstärkers 14, ..., N4, dessen nichtinvertierender Eingang an Masse angeschlossen ist, durch einen Widerstand 12,..., N2 an den Ausgang eines Vollwegpräzisionsgleichrichters 11, ..., N1 und durch einen Widerstand 131, ..., N31 an den Gleitkontakt eines Potentiometers 132, ..., N32 angeschlossen. Der erste feste Kontakt des Potentiometers ist an Masse angeschlossen, während sein anderer Kontakt an eine Spannungsquelle U1, ..., UN angeschlossen ist. Der invertierende Eingang des Operationsverstärkers 14, ..., N4 ist weiterhin durch einen Widerstand 141, ..., N41 an den Ausgang des Operationsveratärkers und an den nichtinvertierenden Eingang des Komparators 15, ..., N5 angeschlossen, während sein Eingang an Masse angeschlossen ist. Der Ausgang dieses Komparator ist an den ersten Eingang eines Antivalenzgliedes 16, ..., N6 angeschlossen, dessen Ausgang an den Ausgang o1, ...,oN des zugehörigen Bits angeschlossen ist. Die Polaritätsquantisierungsstufen und andere Quantisierungsstufen sind so untereinander verbunden, daß der Eingang des Gleichrichters 11 der Quantisierungsstufe 1 an den Umsetzereingang i angeschlossen ist, in irgendwelcher anderen Stufe 2, ..., N jedoch der Eingang des Gleichrichters 21, ..., N1 an den Ausgang des Operationsverstärkers 14, 24, ..., (N-1)4 in der vorangeschalteten Quantisierungsstufe angeschlossen ist, und daß der zweite Eingang des Antivalenzgliedes 16, 26, ..., N6 an den Umsetzerausgang o0, o1, ..., o(N-1) der vorangehenden Quantisierungsstufe angeschlossen ist.
  • Der Verstärkungsfaktor des Operationsverstärkers 14, ..., N4 ist gleich 2. Die Potentiometer 132, 232, ..., N32 sind so eingestellt, daß ihr Gleitkontakt an eine Spannung -Uo/2 gebracht wird. Die Einstellung dieser Spannungen in dem erfindungsgemäßen Umsetzer beginnt beim Potentiometer 132 in der ersten Quantisierungsstufe 1. Die Spannung an seinem Gleitkontakt darf um eine Offset-Verschiebung des Operationsverstärkers 14 von der idealen, oben festgestellten Spannung abweichen und auch die Abweichung seines Verstärkungsfaktors kann berücksichtigt wird. Stufenweise wird der ganze Umsetzer eingestellt.
  • Der erfindungsgemaße elektronische Analog-Digitalumsetzer funktioniert folgendermaßen. Die Variationen der analogen Eingagsspannung V0, die sich mit der Zeit innerhalb der Grenzen -Uo und +Uo ändert, Uo ist z.B. gleich 10 V, und an den Umsetzereingang i gespeist wird, spiegeln sich mit geringen Zeitverzögerungen in den Spannungen V1, V2, ..., VN am Ausgang des Operationsverstärkers in jeder Quantisierungsstufe 1, 2, ..., N wider. Deswegen treten diese Zeitverzögerungen in Bezug zur analogen Eingangsspannung V0, deren Zeitverlauf in Fig. 2a gezeigt wird, in Fig. 2b, 2c, 2d und 2e nicht in Erscheinung. An den Ausgängen der Vollwegpräzisionsgleichrichter 11, 21, ..., N1 erscheinen die Spannungen V0 , V1 , ..., V(N-1) (Fig. 2b), die den Absolutwerten der Spannungen V0, V1, ..., V(N-1) gleich sind. Sobald die analoge Eingangsspannung V0 keinen konstanten Wert hat, haben die Spannungen Vi von einer bestimmten Stufe an einen gebrochenen Zeitverlauf und die Zahl der Nulldurchgänge der Spannungen V1, V2, ... am Ausgang der Operationsverstärker 14, 24, ... wird von einer Stufe zur nächsten verdoppelt (Fig. 2c). Die Nulldurchgänge der Spannungen V1, V2, ..., VN werden durch Spannungsimpulse V1', V2', ..., VN' am Ausgang der Komparatoren 15, 25, ..., N5 (Fig. 2d) dargestellt. Am Ausgang der Antivalenzglieder 16, 26, ..., N6 erscheinen die Impulse Vo1, Vo2, ..., VoN (Fig. 2e), die zusammen mit dem Polaritätsbitimpuls Vo0 die digitale N-Bit-Darstellung der analogen Eingangsspannung V0 wiedergeben. Einer der beiden Eingänge des Antivalenzgliedes 16, 26, N6 ist an den digitalen Ausgang o0, o1, ..., o(N-1) für das vorangehende Bit angeschlossen. An den Ausgängen o0, o1, ..., oN erscheint die digitale Darstellung der analogen Eingangsspannung V0 nahezu im Rhythmus der Spannung V0. Die Spannung V0 wird durch einen versetzten Binärkode dargestellt, wobei die Polarität der Eingangsspannung V0 am Ausgang o0 zum Ausdruck kommt.
  • Die digitale Darstellung der analogen Eingangsspannung variiert gleichzeitig mit dem Variieren der analogen Eingangsspannung auch deshalb, weil in dem erfindungsgemäßen Umsetzer kein Abtasten durchgeführt wird, was im Gegensatz zu jedem anderen bekannten Analog-Digitalumsetzer steht.
  • Die erreichbare Auflösung, d. h. die Zahl N, der digitalen Darstellung hängt selbstverständlich von der Qualität der eingebauten elektronischen Elemente ab. In dem Ausführungsbeispiel des Umsetzers wurde eine große Genauigkeit der digitalen Darstellung sogar bei N ≥ 20 erreicht. Die obere Frequenzgrenze ist jedoch grundsätzlich bloß durch die Verzögerung des Zeitverlaufes der Spannung VN in Bezug auf den Zeitverlauf der analogen Eingangsspannung V0, also durch das Ausmaß der Umsetzerschaltung festgelegt.
  • Der erfindungsgemäße elektronische Analog-Digitalumsetzer ist vielseitig anwendbar. Der Vorteil des Umsetzers nach der Erfindung tritt deutlich überall hervor, wo die digitale Ausgangsdarstellung mit der Eingangsvariable schritthalten muß. Der erfindungsgemäße Umsetzer wird daher vorteilhaft in Regelsystemen für schnell variierende Eingangsvariablen angewendet, in Präzisionsvoltmetern, in Speicheroszilloskopen, in Umformern zum Umformen nichtelektrischer Variablen in elektrische Variablen und in ähnlichen Anwendungen.

Claims (2)

1. Elektronischer Analog-Digital-Umsetzer zum Umsetzen analoger Spannungssignale mit einer Amplitude innerhalb des Spannungsintervalls (-Uo, +Uo) in eine digitale N-Bit-Darstellung dieser Signale, wobei der Analog-Digital-Umsetzer eine Polaritätsquantisierungsstufe (0) und wenigstens eine Quantisierungsstufe (1, ..., N) umfaßt und jeder der Bit-Ausgänge (oO, ..., o(N-1)) der ersten N Quantisierungsstufen (0, ..., N-1) an den ersten Eingang eines Antivalenzgliedes (16, ..., N6) der daran folgenden Quantisierungsstufe (1, ..., N) angeschlossen ist, wobei der Ausgang des Antivalenzgliedes (16, ..., N6) an den Bit-Ausgang (o1, ..., oN) der relevanten Quantisierungsstufe (1, ..., N) angeschlossen ist, dadurch gekennzeichnet, daß in der Polaritätsquantisierungsstufe (0) der Eingang (i) des Umsetzers an den nichtinvertierenden Eingang eines Komparators (05) der Polarität angeschlossen ist, dessen invertierender Eingang an Masse angeschlossen ist und dessen Ausgang an dessen Ausgang an den Polaritätsbit-Ausgang (o0) angeschlossen ist, daß in der Quantisierungsstufe (1, ..., N) der invertierende Eingang eines Operationsverstärkers (14, ..., N4), dessen nichtinvertierender Eingang an Masse angeschlossen ist, durch einen ersten Widerstand (12, ..., N2) an den Ausgang eines Vollwegpräzisionsgleichrichters (11, ..., N1) angeschlossen ist und durch einen zweiten Widerstand (131, ..., N31) an den Gleitkontakt eines Potentiometers (132, ..., N32) angeschlossen ist, dessen eine feste Klemme an Masse angeschlossen ist und die andere an eine Spannungsquelle (U1, ..., UN) angeschlossen ist, und durch einen dritten Widerstand (141, ..., N41) an den Ausgang des Operationsverstärkers (14, ..., N4) und an den nichtinvertierenden Eingang eines Komparators (15, ..., N5) angeschlossen ist, dessen invertierender Eingang an Masse angeschlossen ist und dessen Ausgang an den zweiten Eingang des Antivalenzgliedes (16, ..., N6) angeschlossen ist, und daß der Eingang des Vollwegpräzisionsgleichrichters (11) der ersten Quantisierungsstuffe an den Umsetzereingang (i) angeschlossen ist und der Eingang des Vollwegpräzisionsgleichrichters (21, ..., N1) der übrigen Quantisierungsstuffen an den Ausgang der Operationsverstärker (14, ..., (N-1)4) der vorangehenden Quantisierungsstufe angeschlossen ist.
2. Elektronischer Analog-Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß der Verstärkungsfaktor des Operationsverstärkers (14, ..., N4) gleich 2 ist und der Gleitkontakt des Potentiometers (132, ..., N32) an die Spannung -Uo/2 gebracht wird.
DE69120783T 1990-12-10 1991-12-10 Elektronischer Analog-Digitalwandler Expired - Fee Related DE69120783T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
YU232190 1990-12-10

Publications (2)

Publication Number Publication Date
DE69120783D1 DE69120783D1 (de) 1996-08-14
DE69120783T2 true DE69120783T2 (de) 1997-02-06

Family

ID=25557613

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69120783T Expired - Fee Related DE69120783T2 (de) 1990-12-10 1991-12-10 Elektronischer Analog-Digitalwandler

Country Status (5)

Country Link
US (1) US5227791A (de)
EP (1) EP0492267B1 (de)
JP (1) JPH05206855A (de)
AT (1) ATE140347T1 (de)
DE (1) DE69120783T2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2684253B1 (fr) * 1991-11-22 1994-02-18 Daniel Collobert Convertisseur analogique-numerique neuronique.
WO2012033864A2 (en) * 2010-09-08 2012-03-15 Syntropy Systems Multi-bit sampling and quantizing circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577139A (en) * 1967-06-12 1971-05-04 Bunker Ramo Analog-to-digital converter
FR1550362A (de) * 1967-11-06 1968-12-20
GB1277423A (en) * 1968-05-31 1972-06-14 Atomic Energy Authority Uk Improvements in or relating to analogue to digital converters
JPS4930383B1 (de) * 1969-02-14 1974-08-13
GB1266962A (de) * 1969-05-05 1972-03-15
US3688221A (en) * 1971-03-02 1972-08-29 Krone Gmbh Two-stage pcm coder with compression characteristic
DE2414865A1 (de) * 1974-03-27 1975-10-02 Ferranti Ltd Analog-digital-umformer
GB2028037A (en) * 1978-05-31 1980-02-27 British Aerospace Analogue to digital converter
US4777470A (en) * 1987-09-28 1988-10-11 Burr-Brown Corporation High speed successive approximation register in analog-to-digital converter

Also Published As

Publication number Publication date
DE69120783D1 (de) 1996-08-14
ATE140347T1 (de) 1996-07-15
EP0492267B1 (de) 1996-07-10
US5227791A (en) 1993-07-13
EP0492267A3 (en) 1993-06-16
JPH05206855A (ja) 1993-08-13
EP0492267A2 (de) 1992-07-01

Similar Documents

Publication Publication Date Title
DE2300320C2 (de) Elektronische Anordnung zum Verstärken von Analogsignalen mit einem Signalverstärker
DE2838849C2 (de)
DE4003758A1 (de) Verfahren und vorrichtung zum umformen von analog/digital-nichtlinearitaeten in statisches rauschen
DE68926719T2 (de) Paralleler Analog-Digitalwandler
DE3933491C2 (de)
DE2201939C3 (de) A-Codierer mit automatischem Ladungsabgleich
DE2461378A1 (de) Bipolarer analog-digital-umsetzer
DE69120783T2 (de) Elektronischer Analog-Digitalwandler
DE2845635C2 (de) Analog/Digital-Wandler
EP0541878A1 (de) Delta-Sigma-Analog/Digital-Wandler
DE2612764C2 (de) Spannungs-Frequenz-Wandler
DE69228444T2 (de) Analog-Digitalwandler
DE3901399A1 (de) Anordnung zur umsetzung analoger signale in digitale
DE2615162B1 (de) Schaltungsanordnung zur Linearisierung der Ausgangssignale von Messfuehlern
DE1300967B (de) Rueckkopplungscoder fuer die Pulscodemodulation
DE1298549B (de) Mehrkanaliger Analog-Digital-Umsetzer
DE2436238A1 (de) Nicht linearer analog-digital-umsetzer zur verdichtungscodierung
DE3045018C2 (de)
DE2930040C2 (de) Verfahren zur Fehlerkorrektur bei integrierenden Analog-Digital-Wandlern
EP0448071B1 (de) Regeleinrichtung für Funkempfänger
DE2045540B2 (de) Nichtlinearer Kodierer und nichtlinearer Dekoder
WO1994024770A1 (de) Vorrichtung zum digitalisieren einer analogspannung
DE1951146A1 (de) Phasenkomparator
DE1562030C (de) Schaltungsanordnung zur Erzeugung einer N förmigen Ubertragungskurve
DE1762313B2 (de) Kodierer in kaskadenschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee