[go: up one dir, main page]

DE69112693T2 - Verfahren zur Einkapselung einer Halbleitervorrichtung. - Google Patents

Verfahren zur Einkapselung einer Halbleitervorrichtung.

Info

Publication number
DE69112693T2
DE69112693T2 DE69112693T DE69112693T DE69112693T2 DE 69112693 T2 DE69112693 T2 DE 69112693T2 DE 69112693 T DE69112693 T DE 69112693T DE 69112693 T DE69112693 T DE 69112693T DE 69112693 T2 DE69112693 T2 DE 69112693T2
Authority
DE
Germany
Prior art keywords
chip
plastic
mold
conductor
finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69112693T
Other languages
English (en)
Other versions
DE69112693D1 (de
Inventor
Yukio Asami
Hiroyuki Fukazawa
Akira Kojima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE69112693D1 publication Critical patent/DE69112693D1/de
Application granted granted Critical
Publication of DE69112693T2 publication Critical patent/DE69112693T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitereinrichtung.
  • Es gibt inehrere bekannte Verfahren zur Herstellung einer Halbleitereinrichtung, bei denen ein Halbleiterchip in ein Kunststoffgehäuse vergossen wird. Fig. 4 zeigt einen bekannten "Kontaktfleck"-Aufbau, bei dem ein Chip c mit einem Kontaktfleck mittels eines Bond-Materials d gebondet wird, beispielsweise einer Silberpaste oder einer Gold-Silizium- Eutektoid-Verbindung. Der Kontaktfleck a ist mit einem peripheren Teil eines Systemträgers (lead frame) mittels Verbindungsfinger a' verbunden. Mehrere Finger b erstrecken sich aus dem peripheren Bereich des Systemträgers, wobei jeder Leiterbahnfinger b mit einer entsprechenden Elektrode des Chips c durch einen entsprechenden Bonddraht e verbunden wird. Der Chip c, der Kontaktfleck a, die Bonddrähte e und die inneren Enden der Finger a', b werden dann in einer Werkzeugform angeordnet und zu einem Kunststoffgehäuse vergossen.
  • Ein weiterer bekannter "Chip-auf-Leiter"-Aufbau ist in Fig. 5 gezeigt. In diesem Fall ist ein Isolator f, beispielsweise eine Polyamid-Folie, auf den inneren Enden der Finger b angeordnet, ein Halbleiterchip c ist auf dem Isolator f angeordnet und die Elektroden des Halbleiterchips c sind mit entsprechenden Innenenden der Leiterbahnfinger b durch entsprechende Bonddrähte e verbunden. Dann wird dieser Zusammenbau wieder zu einem Kunststoffgehäuse vergossen.
  • Ein anderer bekannter "Leiter-auf-Chip"-Aufbau ist in Fig. 6 gezeigt. In diesem Fall ist eine Oberfläche des Halbleiterchips c mit Ausnahme der darauf befindlichen Elektroden mit einem Isolator f bedeckt, Leiterbahnfinger b sind auf dem Isolator f angeordnet, und Leiterbahnfinger b sind mit entsprechenden Elektroden durch entsprechende Bonddrahte e kontaktiert. Diese Anordnung wird wieder zu einem Kunststoffgehäuse vergossen.
  • Schließlich zeigt die Fig. 7 eine bekannte "direkte" Kontaktierung, bei welcher Elektrodenflecken g eines Halbleiterchips c sich nach oben von der oberen Oberfläche des Chips c aus erstrecken, und wobei die inneren Enden der Finger b direkt mit den Elektrodenflecken g verbunden sind. Diese Anordnung wird dann zu einem Kunststoffgehäuse vergossen.
  • Man wünscht, daß die Höhe der Halbleitereinrichtung so klein wie möglich ist. Bei dem Kontaktfleckaufbau, der oben beschrieben wurde, addiert sich jedoch die Dicke des Kontaktflecks a und des Bond-Materials d zur Höhe des Gehäuses. Bei den Chip-auf-Leiter und der Leiterbahn-auf- Chip-Ausbildungen der oben beschriebenen Bauart addieren sich die Dicke der Isolatoren f und der Leiterbahnfinger d zur Höhe des Gehäuses. Bei der Direktverbindung des oben beschriebenen Aufbaus addieren sich die Dicke der Leiterbahnfinger b und die Höhe der Elektrodenflecken zur Gesamthöhe der Halbleitergehäuses. Weiter leidet der Kontaktfleckaufbau an dem Problem, daß die Einrichtung aufgrund der Unterschiede der Koeffizienten der thermischen Ausdehnung des Kontaktflecks a, des Halbleiterchips c und des Kunststoffs des Gehäuses aufgrund von Wärme verspannt werden kann, wodurch die Bondverbindung zwischen dem Chip c und dem Kontaktfleck a, zwischen dem Kontaktfleck a und dem Kunststoffgehäuse oder zwischen dem Chip und dem Kunststoffgehäuse brechen können
  • Die Aufgaben, mit denen sich die vorliegende Erfindung befaßt, sind wie folgt Ermöglichung einer Herstellung einer Halbleitereinrichtung, die eine verminderte Höhe aufweist; Verminderung der thermischen Beanspruchungen im Halbleitergehäuse; und/oder eine verläßliche Herstellung der Halbleitereinrichtung, so daß die Gefahr klein wird, daß Bonddrähte gebrochen oder kurzgeschlossen werden, während das Kunststoffgehäuse um die Anordnung des Chips, der Bonddrähte und der Leiter hergestellt wird.
  • Die Patent Abstracts of Japan der Patentanmeidung JP- A-60-037754 und die EP-A-0 366 386 zeigen jeweils eine Chip- Baugruppe ohne Kontaktfleck, jedoch mit Bonddrähten, die sich zwischen den Leiterbahnfingern und Elektrodenflecken erstrecken; sie sprechen jedoch nicht das Problem der Bonddrähte an, die gebrochen oder kurzgeschlossen werden können, wenn das Plastikgehäuse gebildet wird.
  • Die Patent Abstracts of Japan der Patentanmeldung JP- A-01-262115 zeigen einen Leiter-auf-Chip-Aufbau und eine Form, die gleitende Anschlüsse aufweist, die die Leiter auf der Oberseite des Chips und der Unterseite des Chips während des Kunststoffspritzens kontaktieren, um den Chip zu halten. Erfindungsgemäß wird ein Verfahren zur Herstellung einer Halbleitereinrichtung bereitgestellt, das folgende Schritte aufweist:
  • Bereitstellen eines Halbleiterchips, wobei der Halbleiterchip eine obere Oberfläche und eine untere Oberfläche hat und eine Vielzahl von Elektroden, die auf der oberen Oberfläche gebildet sind;
  • Bereitstellen eines Systemträgers, der keinen Kontaktfleck hat, wobei der Systemträger einen peripheren Bereich aufweist, der einen Bereich zur Aufnahme des Chips und einer Vielzahl von Leiterbahnfingerbereichen und Bewegungsbeschränkungsfingerbereichen umgibt, die sich vom peripheren Bereich in Richtung auf diesen Bereich erstrecken und an der Außenseite dieses Bereichs enden;
  • Anordnen des Chips in diesem Bereich so, daß die Leiterbahnfingerbereiche und die Bewegungsbeschränkungsfingerbereiche nicht den Chip berühren;
  • Kontaktieren jeder der Elektroden mit einem entsprechenden der Leiterbahnfingerbereiche mit einem entsprechenden Bonddraht;
  • Bereitstellen einer Form mit einer Formmulde und zumindest einem Ansatz, der in die Mulde hineinragt;
  • Anordnen des Chips in dieser Formmulde, so daß dieser Ansatz sich in Richtung auf den Chip erstreckt, jedoch nicht die obere oder untere Oberfläche des Chips berührt;
  • Einspritzen von Kunststoff in die Formmuide, wodurch der Chip und die Bonddrähte zu einem Kunststoffgehäuse vergossen werden, so daß die Leiterbahnfingerbereiche aus dem Gehäuse herausragen und das Kunststoffgehäuse unmittelbar sowohl die obere Oberfläche als auch die untere Oberfläche des Ghips berührt, und
  • Durchtrennen eines jeden der Leiterbahnfingerbereiche vom peripheren Bereich des Rahmens.
  • Es folgt nun eine Beschreibung einer bevorzugten Ausführungsform und Beispiel der vorliegenden Erfindung mit Hilfe der Zeichnungen, in denen:
  • Fig. 1 eine perspektivische Teilansicht eines Systemträgers zeigt, mit dem zwei Halbleiterchips kontaktiert werden;
  • Fig. 2 eine Querschnittsansicht eines Formwerkzeugs ist, in welchem ein Systemträger und ein Halbleiterchip untergebracht ist;
  • Fig. 3 eine Querschnittsansicht eines Kunststoffgehäuses ist, wie es durch das Formwerkzeug von Fig. 2 gebildet wurde;
  • Fig. 4 eine Querschnittsansicht einer bekannten Kontaktfleckform eines Systemträgers und eines Halbleiterchips ist;
  • Fig. 5 eine perspektivische Ansicht einer Chip-auf- Leiter-Form der Anordnung eines Halbleiterchips und des Systemträgers ist;
  • Fig. 6 eine perspektivische Ansicht einer bekannten Leiter-auf-Chip-Anordnung einer Anordnung eines Halbleiterchips und eines Systemträgers ist; und
  • Fig. 7 eine Querschnittsansicht einer bekannten direkten Verbindungsart der Anordnung eines Halbleiterchips mit dem Systemträger ist.
  • Gemäß Fig. 1 bis 3 weist ein Systemträger 1 zur Herstellung von mehreren Halbleitereinrichtungen Öffnungen 2 auf, um Halbleiterchips 7 in einer Längsanordnung in regelmäßigen Intervallen aufzunehmen. Die Öffnungen 2 sind anstelle der Kontaktflecken vorgesehen, die bei dem bekannten Kontaktfleckaufbau vorgesehen sind. Jede Öffnung 2 weist eine solche Größe auf, daß der entsprechende Chip 7 durch die Öffnung durchfallen werden könnte.
  • Der Systemträger 1 hat periphere Rahmenelemente 5, die jede Öffnung 2 umgeben, Traversen 4, die Bereiche des Systemträgers für jeden Chip miteinanderverbinden, Leiterbahnfinger 3, die sich in Richtung auf jede Öffnung 2 erstrecken, und Finger 6 zur Beschränkung der horizontalen Bewegung, die sich nach innen von den Seitenbereichen der Rahmenelemente 5 in Richtung auf die Öffnungen erstrecken.
  • Jeder Halbleiterchip 7 ist in der entsprechenden Öffnung 2 angeordnet. Die Größe der Öffnung 2 (die durch die inneren Enden der Leiterbahnfinger 3 und der Bewegungsbeschränkungsfinger 6 bestimmt ist) ist derart, daß die Leiterbahnfinger 3 und die Bewegungsbeschränkungsfinger 6 nicht den Chip 7 kontaktieren.
  • Jeder Chip 7 hat eine Vielzahl von Elektroden 9, wobei jede Elektrode mit dem inneren Ende eines entsprechenden Fingers der Leiterbahnfinger 3 über einen entsprechenden Bonddraht 8 verbunden ist. Damit wird jeder Halbleiterchip 7 mit dem Systemträger 1 lediglich durch die Bonddrähte 8 elektrisch kontaktiert.
  • Der Systemträger 1 mit den darauf kontaktierten Chips 7 wird in einem Spritzwerkzeug, wie in Fig. 2 gezeigt ist, angeordnet. Das Spritzwerkzeug weist einen unteren Spritzwerkzeugteil 10 und einen dazugehörigen oberen Spritzwerkzeugteil 11 auf, wobei die Leiterbahnfinger und die Bewegungsbeschränkungsfinger durch Kanäle 14 zwischen den Werkzeugteilen 10, 11 verlaufen. Beide Werkzeugteile 10, 11 sind mit vertikalen Bewegungsbeschränkungsansätzen 12 versehen, die sich in Richtung auf den Chip erstrecken, jedoch leicht von der oberen und unteren Oberfläche des Chips getrennt sind. Nachdem der Chip 7 in dem Spritzwerkzeug angeordnet ist, der lediglich durch den Systemträger 1 und die Bonddrähte 8 gelagert ist, wird Kunststoff in die Formmulde des Spritzwerkzeugs eingespritzt, um den Halbleiterchip, die Bonddrähte 8 und die inneren Enden der Leiterbahnfinger 3 zu einem Kunststoffgehäuse 3 zu vergießen, wie in Fig. 3 gezeigt ist.
  • Obwohl der Kunststoff eine ausreichend niedrige Viskosität im Anfangsstadium der Einspritzung des Kunststoffs in die Formmulde hat, tendiert der Kunststoff dazu, den Chip 7 in vertikaler Richtung entweder in den unteren Werkzeugteil 10 oder den oberen Werkzeugteil 11 zu drängen, und zwar aufgrund der leichten Unterschiede beim Widerstand entgegen dem Fluß des Kunststoffs zwischen den unteren und oberen Oberflächen des Halbleiterchips 7. Die vertikale Bewegung des Ohips 7 wird jedoch durch die vertikalen Bewegungsbeschränkungsansätze 12 eingeschränkt, so daß der Chip 7 sich nicht wesentlich in Richtung auf den unteren Teil 10 oder den oberen Werkzeugteil 11 bewegen kann. Beim Fortschreiten der Einspritzung wird der Kunststoff gleichmäßig innerhalb der Formmulde verteilt, wobei der Kunststoff dazu tendiert, die Lücken zwischen den Spitzen der vertikalen Bewegungsbeschränkungsansätze 11 und den oberen und unteren Oberflächen des Chips auszufüllen. Wenn die Einspritzung des Kunststoffs abgeschlossen ist, tendiert der Chip 7 dazu, in seine Ursprungsposition innerhalb des Spritzwerkzeugs zurückzukehren, so daß eine teilweise Freilegung des Chips an den Stellen der Bewegungsbeschränkungsansätze 12 unwahrscheinlich ist. Die Viskosität des Kunststoffs, der eingespritzt wird, kann weiter dazu neigen, den Chip seitwärts in der Spritzform zu verschieben. Die Seitwärtsbewegung des Chips ist jedoch nicht nur durch die Bonddrähte 8 eingeschränkt, sondern auch durch die horizontalen Bewegungsbeschränkungsfinger 6. Wenn die Spitze eines oder mehrer der horizontalen Bewegungsbeschränkungsfinger 6 möglicherweise im Kontakt mit einer Seitenoberfläche des Chips verbleibt, nachdem der Kunststoff ausgehärtet ist, entsteht dadurch kein Problem, da die Teile der horizontalen Bewegungsbeschränkungsansätze, die sich nach außen vom Kunststoffgehäuse 13 erstrecken, nachfolgend abgetrennt werden.
  • Nachdem der Kunststoff ausgehärtet ist, werden der untere und obere Werkzeugteil 10, 11 getrennt, und der Systemträger mit den Gehäusen, die kunststoffumspritzt sind, wird entfernt. Dann werden die Teile 6 zur Beschränkung der horizontalen Bewegung bündig an der Seite jedes Gehäuses 6 abgeschnitten und die Leiterbahnfinger 3 werden jeweils an einer Stelle abgetrennt, die vom Kunststoffgehäuse beabstandet ist, um somit individuelle Verbindungsleiter für die Chips zu bilden.

Claims (3)

1. Verfahren zur Herstellung einer Halbleitereinrichtung, das folgende Schritte aufweist:
Bereitstellen eines Halbleiterchips (7), wobei der Halbleiterchip eine obere Oberfläche und eine untere Oberfläche hat und eine Vielzahl von Elektroden (9), die auf der oberen Oberfläche gebildet sind;
Bereitstellen eines Systemträgers (1), der keinen Kontaktfleck hat, wobei der Systemträger einen peripheren Bereich (5) aufweist, der einen Bereich zur Aufnahme des Chips und einer Vielzahl von Leiterbahnfingerbereichen (3) und Bewegungsbeschränkungsfingerbereichen (6) umgibt, die sich vom peripheren Bereich in Richtung auf diesen Bereich erstrecken und an der Außenseite dieses Bereichs enden;
Anordnen des Chips in diesem Bereich so, daß die Leiterbahnfingerbereiche (3) und die Bewegungsbeschränkungsfingerbereiche (6) nicht den Chip (7) berühren;
Kontaktieren jeder der Elektroden mit einem entsprechenden der Leiterbahnfingerbereiche mit einem entsprechenden Bonddraht (8);
Bereitstellen einer Form (10, 11) mit einer Formmulde und zumindest einem Ansatz (12), der in die Mulde hineinragt;
Anordnen des Chips in dieser Formmulde, so daß dieser Ansatz (12) sich in Richtung auf den Chip erstreckt, jedoch nicht die obere oder untere Oberfläche des Chips berührt;
Einspritzen von Kunststoff in die Formmulde, wodurch der Chip und die Bonddrähte zu einem Kunststoffgehäuse (13) vergossen werden, so daß die Leiterbahnfingerbereiche aus dem Gehäuse herausragen und das Kunststoffgehäuse unmittelbar sowohl die obere Oberfläche als auch die untere Oberfläche des Chips berührt, und
Abtrennen eines jeden der Leiterbahnfingerbereiche vom peripheren Bereich des Rahmens.
2. Verfahren nach Anspruch 1, wobei unmittelbar vor dem Einspritzungsschritt der Chip mechanisch mit dem peripheren Bereich lediglich durch die Bonddrähte und die Leiterbahnfingerbereiche kontaktiert wird.
3. Verfahren nach Anspruch 1 oder 2, wobei die Form eine Vielzahl von Ansätzen (12) aufweist, die sich in Richtung auf den Chip erstrecken, jedoch nicht die obere und untere Oberfläche des Chips berühren, wenn der Chip in der Formmulde angeordnet wird.
DE69112693T 1990-04-25 1991-04-24 Verfahren zur Einkapselung einer Halbleitervorrichtung. Expired - Fee Related DE69112693T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2109934A JP2890662B2 (ja) 1990-04-25 1990-04-25 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム

Publications (2)

Publication Number Publication Date
DE69112693D1 DE69112693D1 (de) 1995-10-12
DE69112693T2 true DE69112693T2 (de) 1996-02-01

Family

ID=14522816

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69112693T Expired - Fee Related DE69112693T2 (de) 1990-04-25 1991-04-24 Verfahren zur Einkapselung einer Halbleitervorrichtung.

Country Status (5)

Country Link
US (1) US5289033A (de)
EP (1) EP0454440B1 (de)
JP (1) JP2890662B2 (de)
KR (1) KR100222349B1 (de)
DE (1) DE69112693T2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956423A (en) * 1985-10-29 1990-09-11 Occidental Chemical Corporation Hot-melt adhesives
FI90850C (fi) * 1992-05-29 1994-04-11 Idesco Oy Menetelmä muovista ruiskuvalettavan kuljetus- tai säilytysrakenteen varustamiseksi etäluettavalla saattomuistilla ja etäluettavalla saattomuistilla varustettu muovista ruiskuvalettu kuljetus- tai säilytysrakenne
DE4231705C2 (de) * 1992-09-22 1998-04-30 Siemens Ag Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung
JPH07273669A (ja) * 1992-12-21 1995-10-20 Sony Corp エラー訂正方法
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US6148673A (en) * 1994-10-07 2000-11-21 Motorola, Inc. Differential pressure sensor and method thereof
US5660461A (en) * 1994-12-08 1997-08-26 Quantum Devices, Inc. Arrays of optoelectronic devices and method of making same
JP3290869B2 (ja) * 1995-11-16 2002-06-10 株式会社東芝 半導体装置
JPH1117557A (ja) * 1997-05-01 1999-01-22 Mitsubishi Electric Corp 誤り訂正方法及び誤り訂正装置
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
DE10227936C1 (de) * 2002-06-21 2003-05-15 Heraeus Gmbh W C Verfahren zur Herstellung von Systemträgern aus metallischem Trägerband sowie Metallstreifen mit Trägerbereich für elektrische Bauelemente
DE10243515A1 (de) * 2002-09-19 2004-04-01 Robert Bosch Gmbh Sensor
DE10247610A1 (de) * 2002-10-11 2004-04-29 Micronas Gmbh Elektronisches Bauelement mit einem Systemträger
US20040113240A1 (en) 2002-10-11 2004-06-17 Wolfgang Hauser An electronic component with a leadframe
US8080444B2 (en) * 2010-01-14 2011-12-20 Freescale Semiconductor, Inc. Method for forming a packaged semiconductor device having a ground plane
JP6104545B2 (ja) * 2012-09-19 2017-03-29 シャープ株式会社 半導体装置の製造方法、および成形部材
JP2019121722A (ja) * 2018-01-10 2019-07-22 株式会社ディスコ パッケージ基板の製造方法
US12142549B2 (en) * 2018-07-03 2024-11-12 Texas Instruments Incorporated Wafer stencil for controlling die attach material thickness on die

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3802069A (en) * 1972-05-04 1974-04-09 Gte Sylvania Inc Fabricating packages for use in integrated circuits
US4012766A (en) * 1973-08-28 1977-03-15 Western Digital Corporation Semiconductor package and method of manufacture thereof
US4069924A (en) * 1976-11-18 1978-01-24 Western Electric Co., Inc. Methods and apparatus for positioning an article laterally on a support
US4255851A (en) * 1978-12-06 1981-03-17 Western Electric Company, Inc. Method and apparatus for indelibly marking articles during a manufacturing process
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
US4331740A (en) * 1980-04-14 1982-05-25 National Semiconductor Corporation Gang bonding interconnect tape process and structure for semiconductor device automatic assembly
JPS6037754A (ja) * 1983-08-10 1985-02-27 Seiko Epson Corp フラツトパツケ−ジ
US4812421A (en) * 1987-10-26 1989-03-14 Motorola, Inc. Tab-type semiconductor process
GB2178894B (en) * 1985-08-06 1988-07-27 Gen Electric Co Plc Preparation of fragile devices
US4756080A (en) * 1986-01-27 1988-07-12 American Microsystems, Inc. Metal foil semiconductor interconnection method
JPS6331149A (ja) * 1986-07-25 1988-02-09 Fujitsu Ltd 半導体装置
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
US4855807A (en) * 1986-12-26 1989-08-08 Kabushiki Kaisha Toshiba Semiconductor device
US4806409A (en) * 1987-05-20 1989-02-21 Olin Corporation Process for providing an improved electroplated tape automated bonding tape and the product produced thereby
JPH01262115A (ja) * 1988-04-14 1989-10-19 Seiko Epson Corp Ｉｃ封止用射出成形金型
US4994895A (en) * 1988-07-11 1991-02-19 Fujitsu Limited Hybrid integrated circuit package structure
US5018003A (en) * 1988-10-20 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Lead frame and semiconductor device
US4924291A (en) * 1988-10-24 1990-05-08 Motorola Inc. Flagless semiconductor package
JPH02134852A (ja) * 1988-11-15 1990-05-23 Nec Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
KR100222349B1 (ko) 1999-10-01
JP2890662B2 (ja) 1999-05-17
EP0454440A1 (de) 1991-10-30
US5289033A (en) 1994-02-22
KR910019187A (ko) 1991-11-30
DE69112693D1 (de) 1995-10-12
JPH047848A (ja) 1992-01-13
EP0454440B1 (de) 1995-09-06

Similar Documents

Publication Publication Date Title
DE69112693T2 (de) Verfahren zur Einkapselung einer Halbleitervorrichtung.
DE69321266T2 (de) Halbleiteranordnung mit Überchipanschlüssen
DE69315451T2 (de) Chipträgerpackung für gedruckte Schaltungsplatte, wobei der Chip teilweise eingekapselt ist, und deren Herstellung
EP1160887B1 (de) Halleffekt-Sensorelement mit integrierten Kondensatoren
DE3782406T2 (de) Plastikverpackung fuer hochfrequenz-halbleiteranordnungen.
DE68910738T2 (de) Hohle Plastikpackung für Halbleiteranordnungen.
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
EP2163145B1 (de) Elektronikmodul und verfahren zur herstellung eines elektronikmoduls
DE4241684C2 (de) Halbleiterbauteilgehäuse
DE10147955A1 (de) Halbleitervorrichtung
DE19723203A1 (de) Halbleiterbauteil in Chipgröße und Verfahren zum Herstellen desselben
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE3236567A1 (de) Optischer koppler mit einem leiterrahmen sowie leiterrahmen dafuer
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
EP1119823B1 (de) Biometrischer sensor und verfahren zu dessen herstellung
DE4337675A1 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE102009008738A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE3810899C2 (de)
DE3212442A1 (de) Gehaeuseanordnung mit paarweise miteinander ausgerichteten leitungsanschluessen, insbesondere zur kapselung von halbleiterbauteilen
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
WO2017060280A1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
DE69024731T2 (de) Verfahren zur Herstellung einer plastikumhüllten Halbleiteranordnung
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE69034069T2 (de) Verfahren zur Verpackung einer Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee