DE69106713T2

DE69106713T2 - Detektorschaltung.

Info

Publication number: DE69106713T2
Application number: DE69106713T
Authority: DE
Inventors: Martin Fischer
Original assignee: Hewlett Packard GmbH Germany
Current assignee: Verigy Singapore Pte Ltd
Priority date: 1991-11-11
Filing date: 1991-11-11
Publication date: 1995-05-11
Anticipated expiration: 2011-11-12
Also published as: JPH05223900A; JP3308996B2; US5336944A; DE69106713D1; EP0541837B1; EP0541837A1

Description

Die vorliegende Erfindung bezieht sich auf eine Detektorschaltung zum Erfassen von Zustandsänderungen eines unbekannten binären Signals, bevorzugterweise für eine Testvorrichtung für integrierte Schaltungen.
Im allgemeinen regen Testvorrichtungen für integrierte Schaltungen einen oder mehrere Anschlußstifte eines zu testenden Geräts (DUT = Device Under Test) an, und warten dann auf die Reaktion des DUT. Um die Reaktion zu qualifizieren, erfaßt eine Reaktionseinheit den Zustand des Ausgangssignals des DUT zu bestimmten Zeitpunkten, und/oder führt bei Zustandsänderungen, die während eines vorgeschriebenen Zeitfensters auftreten, eine Triggerung aus.
Die letztere Funktion, d.h. die Erfassung von Zustandsänderungen eines unbekannten binären Signals während vorbestimmter Zeitintervalle ist bereits in der DE-C-3346942 beschrieben. Die in diesem Dokument beschriebene Schaltung verwendet für den Vergleich zwei D-Flip-Flops.
Ein weiterer, höher entwickelter Ansatz ist in der EP-B-325670 offenbart. Zwei flankengesteuerte D-Flip-Flops werden durch zwei Impulsfolgen abwechselnd aktiviert. Der D-Eingang jedes Flip-Flops ist mit dem Ausgang eines jeweiligen ODER-Gatters verbunden, wobei die Q-Ausgänge der Flip-Flops auf einen Eingang des jeweiligen ODER-Gatters zurückgekoppelt sind. Die Rückkopplungsschleifen sperren folglich das jeweilige Flip-Flop, sobald ein Übergang eines unbekannten binären Signals während eines vorgeschriebenen Zeitfensters auftritt. Die Flip-Flops sind fähig Signale zu speichern, und folglich sind sie als eine Art Latch (Zwischenspeicher) wirksam.
Beide bekannten Ansätze verwenden D-Flip-Flops als Hauptkomponenten der Detektorschaltung. Die Verwendung von D-Flip-Flops bedeutet jedoch eine erhebliche Wiederherstellungszeit in der Schaltung. Die erforderlichen Wiederherstellungzeiten begrenzen ihrerseits die Anwendbarkeit der Detektorschaltung bezüglich zweier Aspekte:
1. Ein wechselwirkender oder Störimpuls mit kurzer Impulsbreite kann nicht erfaßt werden. Dies liegt daran, daß die Wiederherstellungszeit des Flip-Flops größer ist als die Dauer des Störimpulses, so daß die Rückkopplungsschleife das Flip-Flop nicht sperren kann. Der Entwurf nach dem Stand der Technik begrenzt folglich die erfaßbare Impulsbreite von Störimpulsen.
2. Die erforderliche Wiederherstellungszeit erzwingt eine mäßige Wiederholungsrate der vordefinierten Steuerungsfenster, was seinerseits zu mäßigen Testfrequenzen und langen Testzyklen führt.
Die obigen Auswirkungen beschränken die Anwendbarkeit der Schaltungen nach dem Stand der Technik bezüglich integrierter Schaltungen mit komplexer Funktionalität, wie z.B. neuen Mikroprozessoren, RISC-CPUs (RISC = Reduced Instruction Set Circuit = Reduzierter Befehlssatz) und deren periphere ICs (= Integrated Circuit = integrierte Schaltung).
Die US-A-4680542 offenbart eine Logiksonde, die fähig ist, Signalübergänge zu erfassen, und die zwei Komparatoren und entsprechende monostabilie Schaltungen verwendet. Der jeweilige Ausgang der monostabilen Schaltungen wird über einen Gleichrichter an einen Integrator geführt. Ein Satz von weiteren Komparatoren führt die Signale dann über Speicher an eine Anzeigeeinheit.
Es ist deshalb eine Hauptaufgabe der vorliegenden Erfindung, eine Detektorschaltung nach der oben beschriebenen Art zu schaffen, die die Nachteile vermeidet, die aus der erforderlichen Wiederherstellungszeit der Flip-Flops resultieren. Gemäß der vorliegenden Erfindung wird diese Aufgabe durch eine Detektorschaltung mit den folgenden Charakteristika gelöst:
1. Zumindest einer Komparatorschaltung, die das unbekannte binäre Signal an einem Eingang und eine Referenzspannung an dem anderen Eingang empfängt,
2. einen 1-aus-n-Dekodierer, der mit dem Ausgang der Komparatorschaltung verbunden ist, und
3. zumindest einer Latchschaltung, die mit einem jeweiligen Ausgang des 1-aus-n-Dekodierers verbunden ist, wobei die Latchschaltung eine Rückkopplungsschleife umfaßt, die durch ein Steuerungssignal aktiviert werden kann, wobei der Ausgang der zumindest einen Latchschaltung die Zustandsänderungen anzeigen kann.
Das unbekannte binäre Signal eines zu testenden Geräts (DUT) wird folglich einem Komparator zugeführt, der das Signal mit einer vorbestimmten Referenzspannung vergleicht. Der Ausgang des Komparators kann z.B. 0 Volt sein, wenn das unbekannte binäre Signal unterhalb der Referenzspannung liegt, sund er kann 5 Volt sein, wenn das unbekannte binäre Signal die Referenzspannung übersteigt. Das Ausgangssignal des Komparators wird dann einem 1-aus-n-Decodierer zugeführt. Der 1-aus-n-Decodierer übersetzt das Komparatorausgangssignal in einen binären Code. Jede mögliche (oder zulässige) Kombination von Eingangspegeln aktiviert einen - und nur einen - der Ausgänge des 1-aus-n-Decodierers. 1-aus-n-Dekodierer dieser Art sind in Fachkreisen wohl bekannt, siehe z.B. den SN 7442 1-aus-10-Decodierer in TTL-Technologie. Decodierer, die auf die vorliegende Erfindung besonders angepaßt sind, werden in der genauen Beschreibung beschrieben. Im einfachsten Fall, in dem lediglich eine Komparatorschaltung vorgesehen ist, wird der 1-aus-n-Decodierer ein 1-aus-2-Decodierer sein.
Folglich entspricht jeder Ausgang des 1-aus-n-Decodierers einem bestimmten Zustand des unbekannten binären Signales. Im einfachsten Fall eines 1-aus-2-Decodierers zeigt ein Ausgang des Decodierers einen "0"-Pegel des unbekannten binären Signals, und der andere Ausgang zeigt einen "1"-Pegel an.
Zumindest ein Ausgang des Decodierers wird einer Latchschaltung zugeführt, die eine Rückkopplungsschleife umfaßt, die durch ein Steuerungssignal aktiviert werden kann. Das Steuerungssignal definiert ein Zeitfenster, während dem die auftretenden Pegel des unbekannten binären Signals aufgezeichnet werden sollen.
Es ist aus der obigen Beschreibung offensichtlich, daß jedes Ausgangssignal des 1-aus-n-Decodierers einem bestimmten Pegel des unbekannten binären Signals entspricht. Wenn das Steuerungssignal die Rückkopplungsschleife aktiviert, wird der entsprechende Pegel des unbekannten binären Signals gespeichert. Solange das Steuerungssignal die Rückkopplungsschleife aktiviert, zeigt jeder Ausgang einer Latchschaltung folglich an, ob das unbekannte binäre Signal während des Anlegens des Steuerungssignals in einem bestimmten logischen Zustand war.
Es ist offensichtlich, daß es vorteilhaft ist, jeden Ausgang des 1-aus-n-Decodierers mit einer Latchschaltung der oben beschriebenen Art zu verbinden. Jeder Zustand des unbekannten binären Signals während des Anlegens des Steuerungssignals, d.h. während eines Zeitfensters, kann so erfaßt werden. In dem Fall, in dem jedoch lediglich ein bestimmter logischer Pegel interessiert, kann eine einzelne Latchschaltung ebenfalls ausreichend sein.
Wie oben beschrieben wurde, ist lediglich ein Komparator erforderlich, um den "0"- und den "1"-Zustand des unbekannten binären Signals zu unterscheiden. Bei einem bevorzugten Ausführungsbeispiel der Erfindung sind jedoch zwei Komparatoren vorgesehen. Diese Komparatoren empfangen unterschiedliche Referenzspannungen, so daß es möglich ist, zwischen einem "0"-, einem "1"- und einem dazwischen liegenden Zustand zu unterscheiden. Dies ist besonders nützlich, wenn eine Zwei-Pegel-Logik verwendet wird; die Bänder für den "0"- und den "1"-Pegel werden dann sehr klein sein, und der dazwischen liegende Pegel wird recht breit sein. Das grundsätzlich zugrundeliegende Schema kann jedoch auch auf eine Mehrzahl von Komparatoren ausgeweitet werden, z.B. im Fall einer Mehr-Pegel-Logik.
Die Detektorschaltung gemäß der vorliegenden Erfindung benötigt keine Flip-Flops, um die Zustände des unbekannten binären Signals zu speichern. Folglich ist das Wiederherstellungszeitproblem ausgeschlossen. Deshalb kann das zu testende Gerät mit einer erheblich höheren Frequenz getestet werden, als die, die durch Schaltungen nach dem Stand der Technik bereitgestellt wird. Ferner können sogar sehr kurze Störimpulse aufgezeichnet werden.
Bevorzugterweise rastet die Rückkopplungsschleife die Latchschaltung ein, wenn das Ausgangssignal des 1-aus-n-Decodierers während eines Zeitfensters, das durch das Steuerungssignal definiert ist, auf einem bestimmten logischen Zustand, bevorzugterweise einer logischen "1", ist, oder in diesen Zustand eintritt. Es ist offensichtlich, daß abhängig von der Polarität des Steuerungssignals und der verwendeten Schaltung die Detektorschaltung nicht nur den logischen Zustand "1" auslöst, sondern ebenfalls einen logischen Zustand "0" oder andere Zustände des unbekannten binären Signals.
Die oben beschriebene Detektorschaltung kann ebenfalls verwendet werden, um alle logischen Zustände des unbekannten binären Signals während eines vorgeschriebenen Zeitfensters aufzuzeichnen. Es wurde jedoch bereits erwähnt, daß die Reaktionseinheit einer Testvorrichtung für eine integrierte Schaltung ebenfalls fähig sein sollte, den logischen Zustand zu willkürlichen Zeitpunkten aufzuzeichnen. Bei Detektorschaltungen nach dem Stand der Technik wurde eine zweite Schaltung (z.B. ein flankengesteuertes Flip-Flop) für diese Aufgabe verwendet. Dieses Flip-Flop umfaßte keine Rückkopplungsschleife.
Aus diesem Grund erforderten Reaktionseinheiten nach dem Stand der Technik zwei Detektorschaltungen, eine für die Erfassung von Zustandsänderungen während eines vorgeschriebenen Zeitfensters, und die zweite zum Testen des logischen Zustands zu irgendeinem Zeitpunkt. Dies erhöhte die Kosten und die Komplexität des Detektors. Weiterhin mußten die zwei Detektorschaltungen getrennt kalibriert werden.
Bei einem vorteilhaften Ausführungsbeispiel der vorliegenden Erfindung werden diese Nachteile gelöst. Gemäß diesem Ausführungsbeispiel überträgt die Latchschaltung das Ausgangssignal des 1-aus-n-Decodierers, wenn die Rückkopplungsschleife durch das Steuerungssignal deaktiviert ist. D.h. die Detektorschaltung hat eine doppelte Funktion: solange das Steuerungssignal in seinem "inaktiven" Zustand (z.B. "0") ist, arbeitet die Detektorschaltung wie ein Übertragungsgatter, d.h. sie ist für den logischen Zustand, der durch den 1-aus-n-Decodierer angezeigt wird, "transparent". In diesem Betriebsmodus kann die vorliegende Detektorschaltung verwendet werden, um den logischen Zustand des unbekannten binären Signals zu einem willkürlichen Zeitpunkt zu testen. Wenn das Steuerungssignal in seinen aktiven Zustand tritt, definiert es andererseits ein Zeitfenster und am Ende des Zeitfensters zeigen die Ausgangssignale der Latchschaltungen alle logischen Zustände des unbekannten binären Signals während der Dauer des Fensters an. Dies ist die zweite Funktion der vorliegenden Detektorschaltung.
Die neue Schaltung kombiniert folglich zwei Funktionalitäten, wodurch die Notwendigkeit für eine zweite Kalibrierung und die Kosten für eine zweite Schaltung ausgeschlossen wird. Das Wiederherstellungszeitproblem, das bei den beiden oben beschriebenen Detektorschaltungen nach dem Stand der Technik zugrundeliegt, wird vermieden.
Bei einem bevorzugten Ausführungsbeispiel der Erfindung besteht die Latchschaltung grundsätzlich aus
- einem ersten Gatter,
wobei ein erster Eingang des ersten Gatters mit dem einen jeweiligen Ausgang des 1-aus-n-Decodierers verbunden ist, und
- einem zweiten Gatter,
wobei ein erster Eingang des zweiten Gatters das Steuerungssignal empfängt,
wobei der zweite Eingang des zweiten Gatters mit einem Ausgang des ersten Gatters verbunden ist, und
wobei ein Ausgang des zweiten Gatters mit einem zweiten Eingang des ersten Gatters verbunden ist.
Die Wiederherstellungszeit eines solchen Latchs liegt in der Größenordnung der Laufzeitverzögerung eines einzelnen Gatters, die erheblich niedriger ist als die Wiederherstellungszeit eines Flip-Flops. Tatsächlich muß das Ausgangssignal des 1-aus-n-Decodierers lediglich ein einzelnes Gatter passieren. Im Fall, daß das Steuerungssignal "aktiv" ist und ein Übergang des unbekannten binären Signals von "0" auf "1" auftritt, oder in dem Fall, daß das unbekannte binäre Signal bereits "1" war, als das Steuerungssignal in seinen "aktiven" Zustand eingetreten ist, wird die Rückkopplungsschleife aktiviert, was die zwei Gatter sperrt. Am Ende des Zeitfensters, das durch das Ende des aktiven Zustands des Steuerungssignals definiert ist, zeigen die Latches alle logischen Zustände des unbekannten binären Signals während des Zeitfensters an.
Wenn andererseits das Steuerungssignal in seinem "inaktiven" Zustand ist, sind die Rückkopplungsschleife und das zweite Gatter ebenfalls inaktiv, so daß die Latchschaltung die Ausgabe des 1-aus-n-Decodierers "überträgt".
Bevorzugterweise ist das erste Gatter ein ODER-Gatter und das zweite Gatter ist ein UND-Gatter. Solange das Steuerungssignal "0" ist, wird der Ausgang des UND-Gatters ebenfalls "0" sein, und der Ausgang des ODER-Gatters wird der Ausgabe des 1-aus-n-Decodierers folgen. Im Fall, daß das Steuerungssignal "1" wird, und der Ausgang des 1-aus-n-Decodierers "1" ist oder wird, wird das UND-Gatter eine "1" als Ausgangssignal erzeugen, so daß das Ausgangssignal der Latchschaltung permanent "1" wird. Solange das Steuerungssignal aktiv ist, werden beide Eingänge des UND-Gatters "1" sein.
Obwohl die obigen Beschreibungen für ein Ausführungsbeispiel gemacht wurden, das geeignet ist, um einen Übergang des Ausgangs eines 1-aus-n-Decodierers von "0" auf "1" zu erfassen, ist es offensichtlich, daß ein ähnlicher Entwurf verwendet werden kann, um Zustandsänderungen von "1" auf "0" zu erfassen. Ferner kann die Polarität des Steuerungssignals oder der Ausgänge des 1-aus-n-Decodierers umgekehrt werden. Andere Gatter als die oben beschriebenen ODER/UND-Kombinationen können ebenfalls verwendet werden; eine dieser Kombinationen wird in der detaillierten Beschreibung beschrieben.
Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist der Ausgang der Latchschaltung mit einer Abtastschaltung, bevorzugterweise einer Abtast-und-Halte-Schaltung verbunden. Bei dieser Konfiguration ist es möglich, das Ausgangssignal des Latchs zu jedem Zeitpunkt für eine weitere Verarbeitung abzutasten; z.B. kann das Abtasten am Ende des "Zeitfensters" auftreten (d.h. kurz bevor das Steuerungssignal von seinem aktiven Zustand in seinen inaktiven Zustand zurückkehrt), so daß der Ausgang der Abtastschaltung ein stabiles Signal erzeugt, das anzeigt, ob das DUT während des Zeitfensters in dem entsprechenden Zustand war. Es ist offensichtlich, daß in dem Fall, in dem mehrere Latchschaltungen verwendet werden, Abtastschaltungen, die mit dem Ausgang jeder Latchschaltung verbunden sind, bevorzugt werden, so daß alle Zustände des unbekannten binären Signals während des Zeitfensters getestet werden können.
Bei einem bevorzugten Ausführungsbeispiel ist die Abtastschaltung ein Flip-Flop, insbesondere ein D-Flip-Flop. Im Fall, daß eine Mehrzahl von D-Flip-Flops verwendet werden, können diese durch einen gemeinsamen Impuls getaktet (ausgelöst) werden.
Die Erfindung bezieht sich ebenfalls auf ein Verfahren zum Erfassen von Zustandsänderungen eines unbekannten binären Signals, bevorzugterweise bei einer Testvorrichtung für integrierte Schaltungen, wobei das Verfahren die folgenden Schritte aufweist:
1. Zuführen eines unbekannten binären Signals zu einem Eingang zumindest einer Komparatorschaltung, wobei der andere Eingang der Komparatorschaltung eine Referenzspannung empfängt,
2. Zuführen eines Ausgangssignals der Komparatorschaltung zu einem Eingang eines 1-aus-n-Decodierers und
3. Zuführen eines Ausgangssignals des 1-aus-n-Decodierers an zumindest eine jeweilige Latchschaltung, die eine Rückkopplungsschaltung umfaßt, die durch ein Steuerungssignal aktiviert werden kann, wobei der Ausgang der zumindest einen jeweiligen Latchschaltung die Zustandsänderungen anzeigen kann.
Bei einem bevorzugten Ausführungsbeispiel umfaßt das Verfahren ferner den zusätzlichen Schritt des Zuführens eines Ausgangssignals der Latchschaltung zu einem Eingang einer Abtastschaltung, bevorzugterweise eine Abtast-und-Halte-Schaltung, wie z. B. einem D-Flip-Flop.
Vorteilhafterweise können die Logikschaltungen, die bei der vorliegenden Erfindung verwendet werden, Differentialeingänge und -ausgänge verwenden, um die Betriebsgeschwindigkeit zu erhöhen, und um die Schaltungen auszugleichen.
Weitere Merkmale und Vorteile der Erfindung werden in der folgenden detaillierten Beschreibung offenbart.
Die Erfindung wird nun durch ein nicht-beschränkendes Beispiel anhand der beiliegenden Zeichnungen beschrieben, in denen:
Fig. 1 ein erstes Ausführungsbeispiel einer Detektorschaltung gemäß der vorliegenden Erfindung darstellt,
Fig. 2 ein Zeitverlaufsdiagramm der Schaltung in Fig. 1 ist,
Fig. 3 einen Decodierer zeigt, der mit dem Ausführungsbeispiel aus Fig. 1 verwendet werden kann,
Fig. 4 ein alternatives Ausführungsbeispiel für die Latchschaltung zeigt,
Fig. 5 ein zweites, vereinfachtes Ausführungsbeispiel einer Detektorschaltung gemäß der vorliegenden Erfindung zeigt, und
Fig. 6 eine Decodiererschaltung für den Detektor in Fig. 5 zeigt.
Bei dem Ausführungsbeispiel in Fig. 1 wird das unbekannte binäre Signal einem Eingang 1 einer Detektorschaltung, die im allgemeinen mit dem Bezugszeichen 2 versehen ist, zugeführt. D.h. der Eingang 1 ist mit einem Anschlußstift eines zu testenden Geräts (DUT) in einer Testvorrichtung für integrierte Schaltungen in elektrischen Kontakt.
Das am Eingang 1 empfangene Signal wird an die nicht-invertierenden Eingänge der zwei Komparatoren 5 und 6 (über die Leitungen 3 und 4) zugeführt. Die invertierenden Eingänge der Komparatoren sind mit jeweiligen Referenzspannungsquellen 7 und 8 verbunden. Die zwei Differnezspannungen sind unterschiedlich und stellen folglich zwei unterschiedliche Grenzen bereit. Bei dem gezeigten Ausführungsbeispiel ist die Referenzspannung Vr2 kleiner als die Referenzspannung Vr1, d.h. Vr2 < Vr1. Wenn z.B. eine 5 V-Logikschaltung verwendet wird, kann Vr2 gleich 0,4 V sein, und Vr1 kann gleich 2,4 V sein.
Wenn das am Eingang 1 empfangene unbekannte binäre Signal deshalb unter Vr2 liegt, werden beide Komparatoren 5 und 6 eine "0" (oder eine negative) Spannung erzeugen. In dem Fall, daß die Spannung des unbekannten binären Signals Vr2 überschreitet, aber unter Vr1 liegt, wird die Spannung am Ausgang 9 des Komparators 6 etwa die Versorgungsspannung sein, und die Spannung an der Ausgangsleitung 10 des Komparators 5 wird 0 V sein. Im Fall, daß die Spannung des unbekannten binären Signals sowohl Vr2 als auch Vr1 übersteigt, werden beide Ausgangssignale der Komparatoren 5 und 6 etwa der (positiven) Versorgungsspannung entsprechen. Um die Referenz zu vereinfachen, wird das unbekannte binäre Signal am Eingang 1 als "A" bezeichnet, wohingegen die Ausgangssignale der Komparatoren 5 und 6 als "B" und "C" bezeichnet werden.
Die Signale B und C werden den Eingängen eines 1-aus-3-Decodierers 11 zugeführt. Der Betrieb eines solchen Decodierers ist im allgemeinen in Fachkreisen bekannt. Er decodiert jede zulässige Kombination der Eingangssignale B und C in ein bestimmtes Ausgangssignal, d.h. einer der Ausgänge ist immer "wahr" (wenn eine positive Logik verwendet wird entspricht dies "hoch"), und die anderen sind "falsch". Bei dem dargestellten Beispiel arbeitet der 1-aus-3-Decodierer 11 gemäß der folgenden Wahrheitstabelle:
In der obigen Tabelle wurden die Ausgangssignale des Detektors 11 auf den Ausgangsleitungen 12, 13 und 14 mit D, E und F bezeichnet. Es wird darauf hingewiesen, daß das Signal F auf der Ausgangsleitung 14 einem "niedrigen" Zustand des unbekannten binären Signals A entspricht, d.h. das Signal F ist "hoch" (im Fall, daß eine positive Logik verwendet wird), wenn die Spannung des unbekannten binären Signals A unter Vr2 und Vr1 ist. Auf ähnliche Weise decodiert das Ausgangssignal E den "Zwischen"-Zustand des Signals A, d.h. Vr2 < A < Vr1. Das Ausgangssignal D zeigt den "hohen Zustand" des Signals A an, d.h. A > Vr1 > Vr2. Folglich ist immer eines der Ausgangssignale des 1-aus-3-Decodierers 11 eine logische "1", die den derzeitigen Zustand des unbekannten binären Signals A anzeigt, wohingegen die anderen Ausgänge 0 sind.
Es wird darauf hingewiesen, daß der Zustand B = 1, C = 0 durch den 1-aus-3-Decodierer 11 nicht decodiert wird, nachdem dieser Zustand nicht auftreten kann.
Der 1-aus-3-Decodierer 11 kann in jeder geeigneten Technologie und mit irgendeiner Logik, die die Funktion der obigen Wahrheitstabelle durchführt, ausgeführt sein. Ein Beispiel einer Decodierschaltung ist in Fig. 3 gegeben. Das am Eingang 15 empfangene Signal B wird direkt an den Ausgang 16 weitergegeben, der dem D-Ausgang entspricht. D.h., wenn B = 1 ist, dann ist D = 1, wie es durch die untereste Zeile der obigen Wahrheitstabelle gezeigt ist. Es wird darauf hingewiesen, daß in diesem Fall E = F = 0 gilt.
Wenn die Decodierschaltung aus Fig. 3 "0"-Signale an den Eingängen 15 und 17 (B = C = 0) empfängt, dann ist das Ausgangssignal F (Ausgang 18) 1, nachdem das NOR-Gatter 19 als ein Inverter arbeitet. Wenn B = 0 und C = 1, empfängt das NOR-Gatter 20 andererseits zwei "0"-Signale an seinen Eingängen, so daß auf der Ausgangsleitung 21 E = 1 ist. Dies sind die Funktionen, die durch die erste und die zweite Zeile der obigen Wahrheitstabelle definiert sind.
Es ist offensichtlich, daß das Ausführungsbeispiel in Fig. 3 lediglich ein erläuterndes Ausführungsbeispiel eines 1-aus-3-Decodierers ist, und daß andere Decodierer, die die obige Wahrheitstabelle ausführen, genauso gut verwendet werden können. Es kann z.B. wünschenswert sein, einen komplexeren Entwurf zu verwenden, der das Signal zwischen dem Eingang 15 und dem Ausgang 16 puffert, oder ähnliches.
Zurückkehrend zu Fig. 1 werden die Ausgangssignale D, E und F des 1-aus-3-Decodierers 11 den entsprechenden Latchschaltungen 22, 23 und 24 zugeführt. Wenn man die Latchschaltung 22 betrachtet, wird das Signal D (Leitung 12) einem Eingang eines ODER-Gatters 25 zugeführt. Der Ausgang dieses ODER-Gatters ist mit K bezeichnet (Leitung 26) und wird zu einem ersten Eingang (Leitung 27) eines UND-Gatters 28 zurückgeführt. Der zweite Eingang dieses UND-Gatters empfängt (über den Eingang 29 und die Leitung 30) ein Steuerungssignal G. Der Ausgang des UND-Gatters 28 (Leitung 31, Signal 1) wird dem zweiten Eingang des ODER-Gatters 25 zugeführt.
Solange das Steuerungssignal "0" ist, d.h. G = 0, ist der Ausgang des UND-Gatters 28 (Signal I) ebenfalls 0. Deshalb folgt der Ausgang des ODER-Gatters 25 (Signal K) dem Pegel des Signals D. Dies ist der "transparente" oder "Übertragungs"-Betriebsmodus des Latchs 22.
Der zweite Betriebsmodus - Erfassung von Zuständen oder Zustandsänderungen während eines vorgeschriebenen Zeitfensters - wird ausgeführt, wenn das Steuerungssignal das Latch 22 aktiviert, d.h. G = 1. Das Steuerungssignal G definiert ebenfalls das "Zeitfenster", d.h. das Zeitfenster wird durch die Länge des Steuerungsimpulses G definiert (diese Definition des "Zeitfensters" bezieht die Abtast-und-Halte-Schaltungen, nämlich die D-Flip-Flops 38 bis 40, die im folgenden beschrieben werden, nicht mit ein, d.h. das "externe" Zeitfenster unterscheidet sich von der hier verwendeten Terminologie).
Es sei angenommen, daß D = 0, wenn das Steuerungssignal in seinen aktiven Zustand tritt, d.h. G = 1. Nachdem der zweite Eingang (Leitung 27) des UND-Gatters 28 immer noch ein "0" empfängt, ist das Signal 1 auf der Leitung 31 ebenfalls "0", und deshalb ändert das Ausgangssignal K der Latchschaltung 22 seinen Zustand nicht. Sobald das Signal D jedoch "1" wird, wird das Ausgangssignal K ebenfalls "1", und das UND-Gatter 28 wird auf ähnliche Weise ein "1"-Signal erzeugen, nachdem seine beiden Eingänge "1" sind. D.h. I = 1. Es kann ohne weiteres gesehen werden, daß die Latchschaltung 22 nun "gesperrt" bzw. "eingerastet" ist, d.h. sie wird ihren Ausgangszustand K = 1 so lange halten, solange das Signal G "1" ist. Dies erfolgt, da I = 1 ist, so daß das ODER-Gatter 25 immer ein Ausgangssignal K = 1 erzeugt, solange G = 1 ist.
Deshalb wird der Zustand K = 1 sogar dann gehalten, wenn das Signal D auf "0" zurückkehrt. Mit anderen Worten werden sogar Übergangspegel oder Impulse, die während des Zeitfensters auftreten, durch die Latchschaltung 22 aufgezeichnet. Sogar sehr kurze Störimpulse können aufgezeichnet werden, wenn ihre Dauer zumindest länger ist als die Laufzeitverzögerungszeit des UND-Gatters 28 (das erforderlich ist, um die Latchschaltung 22 "einzurasten"). Diese Laufzeitverzögerungszeit ist jedoch erheblich kürzer als die Wiederherstellungszeit von Flip-Flops nach dem Stand der Technik, so daß sogar Übergänge von sehr kurzer Dauer durch die Detektorschaltung gemäß der vorliegenden Erfindung zuverlässig aufgezeichnet werden.
Ein weiterer interessierender Fall ist derjenige, in dem das Signal D bereits "1" ist, wenn das Steuerungssignal G in seinen "1"-Zustand eintritt. ln diesem Fall empfängt das UND-Gatter 28 immer zwei "1"-Eingangssignale am Beginn des Zeitfensters, so daß die Latchschaltung sogar vom Beginn des Fensters ab gesperrt bzw eingerastet ist.
Folglich zeigt das Ausgangssignal K zuverlässig an, ob das Signal D während des Zeitfensters jemals "1" war, d.h. ob das unbekannte binäre Signal A jemals im "0"-Zustand war.
Sobald das Steuerungssignal G auf seinen "0"-Zustand zurückkehrt, arbeitet die Latchschaltung 22 wieder im "transparenten" Modus.
Die anderen Latchschaltungen 23 und 24, die aus den UND-Gattern 32 und 33 und den ODER-Gattern 34 und 35 gebildet sind, arbeiten auf die gleiche Art wie die Latchschaltung 22. D.h. das Ausgangssignal M des Latchs 23 (Leitung 36) folgt dem Signal E, solange G = 0, und speichert jeden möglichen Zustand während des Zeitfensters, das durch das Steuerungssignal G definiert ist, bei dem E = 1 ist. Das Signal M entspricht einem "Zwischen"-Zustand des unbekannten binären Signals A. Auf ähnliche Weise reflektiert das Ausgangssignal O (Leitung 37) des Latchs 24 den "niedrigen" Zustand des Signals A.
Die Signale K, M und O werden den D-Eingängen der jeweiligen D-Flip-Flops 38, 39 und 40 zugeführt. Die Flip-Flops sind flankengesteuert, d.h. sie speichern den Zustand des D-Eingangs, wenn das Taktsignal H (Eingang 41, Leitung 42) einen positiven Übergang von "0" auf "1" zeigt. Deshalb reflektieren die Ausgangssignale L, N und P der D-Flip-Flops 38, 39 und 40 (Ausgänge 43, 44 und 45) den Zustand der Eingangssignale K, M und O zu dem Zeitpunkt des letzten positiven Übergangs des Taktsignals H.
Die D-Flip-Flops 38, 39 und 40 (die als Abtast-und-Halte-Schaltungen in dem gezeigten Ausführungsbeispiel verwendet werden) können deshalb den Zustand des unbekannten binären Signals A zu jedem Zeitpunkt speichern, wenn die Latchschaltungen 22, 23 und 24 im "transparenten" Modus betrieben werden, d.h. G = 0. Sobald das Ausgangssignal der Flip-Flops stabil ist, ist eine weitere Verarbeitung einfach. Dies ist der erste Betriebsmodus der vorliegenden Detektorschaltung. Wenn andererseits die Zustände des unbekannten binären Signals A während eines vorgeschriebenen Zeitfensters getestet werden sollen, wird ein positiver Übergang eines Taktsignals H kurz vor dem Ende des Zeitfensters angelegt. Wenn die Ausgänge der Flip-Flops z.B. L = 1, N = 1 und P = 0 sind, bedeutet dies, daß das unbekannte binäre Signal A während des Zeitfensters in den Zuständen "hoch" und "zwischen" war. Dies ist der zweite Betriebsmodus (es ist offensichtlich, daß im ersten Betriebsmodus mit "transparenten" Latchschaltungen lediglich eines der Signale L, N und P im "1"-Zustand sein wird, wohingegen die anderen "0" sein werden).
Es ist offensichtlich, daß die Detektorschaltung, die in Fig. 1 gezeigt ist, verändert werden kann, solange ihre grundsätzliche Funktionalität beibehalten wird. Fig. 4 stellt z.B. ein alternatives Ausführungsbeispiel einer Latchschaltung 22 dar. Dieses Ausführungsbeispiel ist für eine Technologie entworfen, die eine einfache Ausführung von NAND-Gattern ermöglicht, und folglich die NAND-Gatter 46, 47 und 48 verwendet. Das NAND-Gatter 47 empfängt das Signal D am Eingang 49 und arbeitet als ein Inverter. Das Steuerungssignal G ist dem Eingang 50 zugeführt, d.h. dem ersten Eingang des NAND-Gatters 46. Solange das Steuerungssignal G = 0 ist, ist der Ausgang des NAND-Gatters 46 (Leitung 51) "1", so daß der Ausgang des NAND-Gatters 48 (Signal K, Ausgang 52) das Inverse des Signals auf Leitung 53 ist. Das Signal auf der Leitung 53 ist andererseits das Inverse des Signals D, so daß K = D ist. Dies ist der "transparente" Betriebsrnodus des Latchs.
Wenn andererseits das Steuerungssignal in seinen aktiven Zustand eintritt, d.h. G = 1, ist das Signal auf der Leitung 51 das Inverse des Ausgangssignals K. Wenn D Eins ist oder wird, ist das Signal auf der Leitung 53 "0", so daß K = 1 ist. Dieser Zustand wird gehalten, solange G = 1 ist, sogar dann, wenn D auf "0" zurückkehrt. Deshalb veranlaßt G = 1 die Latchschaltung aus Fig. 4, in dem zweiten Betriebsmodus zu arbeiten, in dem Zustände oder Zustandsänderungen des unbekannten binären Signals aufgezeichnet werden. Sobald G auf "0" zurückkehrt, geht das Latch wieder in seinen "transparenten" Betriebsmodus.
Es ist offensichtlich, daß andere Konfigurationen einer Decodierschaltung oder eines Latchs dieselbe Funktion erfüllen können; z.B. kann eine inverse Logik ("0" = wahr, "1" = falsch) verwendet werden.
Der Betrieb der Detektroschaltung aus Fig. 1 wird nun anhand des Zeitverlaufsdiagramms in Fig. 2 genauer beschrieben. Fig. 2a stellt die Pegel des unbekannten binären Signals A über die Zeit dar; in diesem Diagramm sind die Referenzspannungen Vr2 und Vr1 ebenfalls dargestellt. Fig. 2b und 2c zeigen das Zeitverlaufsdiagramm der Ausgangssignale B und C der Komparatoren 5 und 6. Fig. 2d, 2e und 2f zeigen den Verlauf der Ausgangssignale D, E und F des 1-aus-3-Decodierers 11. Fig. 2g stellt den Zeitverlauf des Steuerungssignals G dar. Fig. 2h, 2i und 2k sind die Zeitverlaufsdiagramme der Ausgangssignale K, M und O der Latchschaltungen 22, 23 und 24. Fig. 2l ist der Zeitverlauf des Taktsignals H, und Fig. 2m, 2n und 2o stellten den Zeitverlauf der Ausgangssignale L, N und P dar.
In einem ersten Betriebsmodus von t = 0 bis t = t7 ist die Detektorschaltung in ihrem "transparenten" oder "Übertragungs"-Betriebsmodus betrieben, d.h. das Steuerungssignal ist G = 0. Zwischen t = 0 und t = t1 ist das unbekannte binäre Signal A unterhalb der unteren Referenzspannung Vr2, so daß beide Komparatoren einen Ausgang von 0 V erzeugen (Fig. 2b und 2c). Der Decodierer 11 aktiviert folglich seinen F-Ausgang (F = 1), wohingegen die anderen Ausgänge "0" sind.
Zwischen t = t1 und t = t3 überschreitet das unbekannte binäre Signal A beide Referenzspannungen, so daß sowohl der B- als auch der C-Ausgang "1" ist. Dieser Zustand wird durch den Decodierer 11 in D = 1, E = 0 und F = 0 decodiert.
Zwischen t = t3 und t = t5 ist das unbekannte binäre Signal A in dem Zwischenbereich, d.h. Vr2 wird überschritten, wohingegen Vr1 nicht überschritten wird. Deshalb gilt B = 0 und C = 1. Der Zwischenzustand wird durch den 1-aus-3-Decodierer 11 in D = 0, E = 1 und F = 0 decodiert.
Nach t = t5 kehrt das unbekannte binäre Signal A auf seinen "niedrigen" Zustand zurück. Es wird darauf hingewiesen, daß das Signal nicht genau 0 V ist, sondern immer noch in dem niedrigen Bereich ist. Die Signale D bis F kehren folglich in ihre anfänglichen Zustände zurück.
Es wird darauf hingewiesen, daß zu jedem gegebenen Zeitpunkt lediglich eines der Signale D, E und F in dem "1"-Zustand ist, wohingegen die anderen "0" sind. Dies erfolgt aufgrund der Funktion eines 1-aus-n-Decodierers, der immer einen und nur einen seiner Ausgänge aktiviert.
Wie es bereits erwähnt wurde, arbeitet die Detektorschaltung zwischen t = 0 und t = t7 in ihrem "transparenten" Betriebsmodus. Deshalb folgen die Signale K, M und O (Fig. 2h bis 2k) dem Pegel der Signale D, E und F (geringe Zeitverschiebungen, die durch die Gatterlaufzeit hervorgerufen wurden, wurden in Fig. 2 nicht eingezeichnet).
Die Signale K, M und O können zu jedem geeigneten Zeitpunkt abgetastet werden, um die Ausgabe des zu testenden Geräts zu diesem Zeitpunkt zu erfassen und eine stabile Anzeige eines solchen Zustands herzustellen. Bei dem gezeigten Beispiel zeigt das Taktsignal H aktive positive Übergänge (von "0" auf "1") bei t = t2, t = t4 und bei t = t6. Zu diesen Zeitpunkten werden die Zustände der Signale K, M und O in den Flip-Flops 38 bis 40 gespeichert. Bei t = t2 wird z.B. der Zustand L = 1, N = 0 und P = 0 abgetastet, wodurch angezeigt ist, daß das unbekannte binäre Signal bei t = t2 in dem "hohen" Zustand war. Auf ähnliche Weise wird der Zwischenzustand des Signals A bei t = t4 gespeichert, und sein "0"-Pegel wird bei t = t6 gespeichert.
Der zweite Betriebsmodus der erfindungsgemäßen Detektorschaltung ist durch die Steuerungssignalimpulse 54-57 gezeigt. Jeder dieser Impulse definiert ein Zeitfenster.
Während des ersten Zeitfensters 54 (zwischen t = t7 und t = t9) behält das unbekannte binäre Signal A seinen "0"-Zustand bei. Deshalb erzeugt der positive Übergang des Taktsignals H bei t = t8 einen L = 0, N = 0 und P = 1 Ausgang, der anzeigt, das das unbekannte binäre Signal A während des gesamten Zeitfensters 54 in dem "0"-Zustand war.
Während des zweiten Zeitfensters 55 (zwischen t = t10 und t = t14) zeigt das unbekannte binäre Signal A einen Übergang in seinen "1"-Zustand bei t = t11. Dies veranlaßt, daß das Signal K in seinen "1"-Zustand geht. Es wird darauf hingewiesen, daß das Signal O (das einen "0"-Zustand des unbekannten binären Signals anzeigt) seinen "1"-Zustand beibehält, d.h. es kehrt bei t = t11 nicht auf den "0"-Zustand zurück. Dies liegt daran, daß die Latchschaltung 24 eingerastet ist, solange G = 1 ist. Auf ähnliche Weise kehrt das Signal K bei t = t12 nicht auf seinen "0"-Zustand zurück, wenn das unbekannte Signal A auf "0" zurückkehrt, was seinerseits durch den Rastmechanismus des Latchs verursacht ist.
Bei t = t13 werden die Signale K, M und O abgetastet (positiver Übergang des Taktsignals H). Die Abtastung wird knapp vor dem Ende des Zeitfensters 54 durchgeführt. Die Flip-Flops speichern nun den Zustand L = 1, N = 0 und P = 1, wodurch angezeigt ist, daß das unbekannte binäre Signal A während des Zeitfensters 55 in dem "0"- und "1"-Zustand war.
Während des Zeitfensters 56 (zwischen t = t15 und t = t19) treten zwei Übergänge des binären Signals A auf, nämlich von "0" auf "1" bei t = t16 und von "1" auf "zwischen" bei t = t17. Dies verursacht, daß die Signale K und M bei t = t16 bzw. t = t17 in ihren "1"-Zustand gehen (das Signal O behält seinen "1"-Zustand bei). Das Abtasten bei t = t18 ergibt folglich L = 1, N = 1 und P = 1, wodurch angezeigt ist, daß das unbekannte binäre Signal A während des Zeitfensters 56 in allen drei Zuständen war.
Ein unterschiedlicher Zeitverlauf des unbekannten binären Signals A ist während des vierten Zeitfensters 57 (zwischen t = t20 und t = t25) gezeigt. D.h. bei t = t21 zeigt das Signal A einen Übergang von seinem Zwischenzustand auf "1", und zwischen t = t21 und t = t23 fällt das Signal A ab. Dieser Zeitverlauf überquert die obere Referenzspannung Vr1 bei t = t22 und den unteren Spannungsreferenzpegel Vr2 bei t = t23. Es ist offensichtlich, daß das unbekannte binäre Signal A während des Zeitfensters 57 in allen drei Zuständen war. Dies wird durch das Abtasten, das bei t = t24 auftritt, bestätigt, das L = 1, N = 1 und P = 1 ergibt.
Ein vereinfachtes Ausführungsbeispiel einer Detektorschaltung gemäß der vorliegenden Erfindung ist in Fig. 5 gezeigt. Diese Detektorschaltung ist nur fähig, zwei Pegel (z.B. "0" und "1") des Signals A' aufzuzeichnen.
Das unbekannte binäre Signal A' wird einem Eingang 58 zugeführt und von dort dem nicht-invertierenden Eingang eines Komparators 59, der den Pegel von A' mit einer Referenzspannung Vr (Bezugszeichen 60) vergleicht. Es wird darauf hingewiesen, daß, nachdem lediglich zwei unterschiedliche Zustände bei diesem Ausführungsbeispiel unterschieden werden müssen, lediglich ein Komparator erforderlich ist. Der Ausgang des Komparators (Signal B', Leitung 61) wird dem Eingang eines 1-aus-2-Decodierers 62 zugeführt, der das Eingangssignal B' in zwei Ausgangssignale D' (Leitung 63) und E' (Leitung 64) decodiert. Das Signal D' ist "1", wenn das unbekannte binäre Signal A' die Referenzspannung Vr überschreitet, und das Signal D' ist "1", wenn das unbekannte binäre Signal A' unterhalb der Referenzspannung ist. D.h. die Wahrheitstabelle des 1-aus-2-Decodierers 62 lautet wie folgt:
Der Betrieb eines 1-aus-2-Decodierers 62 kann deshalb durch die Bool'sche Gleichtung D' = B' und E' = B' ausgeführt werden. Fig. 6 zeigt die einfachste Ausführung eines solchen Decodierers, der lediglich einen Inverter 65 erfordert.
Die Latches 66 und 67 (Fig. 5) sind zu den Latches 22, 23 und 24 aus Fig. 1 identisch. Sie sind aus UND-Gattern 68 und 69 und ODER-Gattern 70 und 71 gebildet. Auf ähnliche Weise entsprechen die D-Flip-Flops 72 und 73 den D-Flip-Flops in dem Ausführungsbeispiel aus Fig. 1. Die Signale G', K', M', H', L' und N' entsprechen ebenfalls den Signalen G, K, O, H, L und P aus Fig. 1.

Claims

1. Detektorschaltung (2) zum Erfassen von Zustandsänderungen eines unbekannten binären Signals (A, A'), bevorzugterweise für eine Testvorrichtung für integrierte Schaltungen, die folgende Merkmale aufweist:

(1.1) zumindest eine Komparatorschaltung (5, 6; 59), die das unbekannte binäre Signal (A; A') an einem Eingang und einer Referenzspannung (Vr1, Vr2; Vr) an dem anderen Eingang empfängt;

(1.2) einen 1-aus-n-Decodierer (11; 62), der mit dem Ausgang der Komparatorschaltung (5, 6; 59) verbunden ist,

(1.3) zumindest eine Latchschaltung (22-24; 66, 67), die mit einem jeweiligen Ausgang des 1-aus-n-Decodierers (11; 62) verbunden ist, wobei die Latchschaltung (22-24; 66, 67) eine Rückkopplungsschleife (27) umfaßt, die durch ein Steuerungssignal (G; G') aktiviert werden kann, wobei der Ausgang der zumindest einen Latchschaltung (22-24; 66, 67) die Zustandsänderungen anzeigen kann.

2. Detektorschaltung (2) nach Anspruch 1, bei der die Rückkopplungsschleife (27) die Latchschaltung (22-24; 66, 67) einrastet, wenn das Ausgangssignal des 1-aus-n- Decodierers (11; 62) während eines Zeitfensters, das durch das Steuerungssignal (G; G'), das die Rückkopplungsschleife (27) aktiviert, definiert ist, auf einem bestimmten logischen Zustand ist oder in diesen eintritt, der bevorzugterweise eine logische "1" ist.

3. Detektorschaltung (2) nach Anspruch 1, bei der die Latchschaltung (22-24; 66, 67) das Ausgangssignal des 1-aus-n-Decodierers (11; 62) überträgt, wenn die Rückkopplungsschleife (27) durch das Steuerungssignal (G; G') deaktiviert ist.

4. Detektorschaltung (2) gemäß einem der vorhergehenden Ansprüche, bei der die Latchschaltung (22-24; 66, 67) grundsätzlich folgende Merkmale aufweist:

(4.1) ein erstes Gatter (25, 34, 35; 48; 70, 71),

(4.1.1) wobei ein erster Eingang des ersten Gatters (25, 34, 35; 48; 70, 71) mit dem einen jeweiligen Ausgang des 1-aus-n-Decodierers (11; 62) verbunden ist, und

(4.2) ein zweites Gatter (28, 32, 33; 46; 68, 69),

(4.2.1) wobei ein erster Eingang des zweiten Gatters (28, 32, 33; 46; 68, 69) das Steuerungssignal (G; G') empfängt,

(4.2.2) wobei ein zweiter Eingang des zweiten Gatters (28, 32, 33; 46; 68, 69> mit einem Ausgang des ersten Gatters (25, 34, 35; 48; 70, 71) verbunden ist, und

(4.2.3) wobei ein Ausgang des zweiten Gatters (28, 32, 33; 46; 68, 69) mit einem zweiten Eingang des ersten Gatters (25, 34, 35; 48; 70, 71) verbunden ist.

5. Detektorschaltung (2) nach Anspruch 4, bei der das erste Gatter (25, 34, 35; 70, 71) ein ODER-Gatter ist und das zweite Gatter (28, 32, 33; 68, 69) ein UND-Gatter ist.

6. Detektorschaltung (2) nach einem der vorhergehenden Ansprüche, bei der der Ausgang der Latchschaltung (22-24; 66, 67) mit einer Abtastschaltung, bevorzugterweise einer Abtast-und-Halte-Schaltung, verbunden ist.

7. Detektorschaltung (2) gemäß Anspruch 6, bei der die Abtastschaltung ein Flip-Flop, bevorzugterweise ein D-Flip-Flop (38-40; 72, 73), ist.

8. Detektorschaltung (2) gemäß einem der vorhergehenden Ansprüche, 30 die zwei Komparatorschaltungen (5, 6) und drei Latchschaltungen (22-24) umfaßt, und bei der der 1-aus-n-Decodierer (11) ein 1-aus-3-Decodierer ist.

9. Verfahren zum Erfassen von Zustandsänderungen eines unbekannten binären Signals (A; A'), bevorzugterweise bei einer Testvorrichtung für integrierte Schaltungen, wobei das Verfahren folgende Schritte umfaßt:

(9.1) Zuführen eines unbekannten binären Signals (A; A') zu einem Eingang von zumindest einer Komparatorschaltung (5, 6; 59), wobei der andere Eingang der Komparatorschaltung (5, 6; 59) eine Referenzspannung (Vr1, Vr2; Vr) empfängt,

(9.2) Zuführen eines Ausgangssignals der Komparatorschaltung (5, 6; 59) zu einem Eingang eines 1-aus-n-Decodierers (11; 62),

(9.3) Zuführen eines Ausgangssignals des 1-aus-n-Decodierers (11; 62) zu zumindest einer jeweilige Latchschaltung (22-24; 66, 67), die eine Rückkopplungsschleife (27) umfaßt, die durch ein Steuerungssignal (G; G') aktiviert werden kann, wobei der Ausgang der zumindest einen jeweiligen Latchschaltung (22-24; 66, 67) die Zustandsänderungen anzeigen kann.

10. Verfahren gemäß Anspruch 9, das den zusätzlichen Schritt des Zuführens eines Ausgangssignals der Latchschaltung (22-24; 66, 67) zu einem Eingang einer Abtastschaltung, bevorzugterweise einer Abtast-und-Halte-Schaltung, umfaßt.