-
Die Erfindung betrifft integrierte Speicherschaltungen,
insbesondere, aber nicht ausschließlich, nichtflüchtige,
elektrisch programmierbare Speicher.
-
Bei Speichern mit hoher Kapazität (mehrere zehntausend
Speicherzellen) werden gewöhnlich zur Verbesserung der
Herstellungsausbeute der Speicherebene mehrere Redundanz-Spalten
(oder -Zeilen) zugeordnet, die dazu bestimmt sind,
fehlerhafte Spalten (oder Zeilen) der Speicherebene zu ersetzen (vgl.
EP-A-O 264 893). Im folgenden ist der Einfachheit halber nur
noch von Spalten die Rede, aber es könnte sich auch um Zeilen
handeln.
-
Der Ersatz muß für den Benutzer transparent sein, d.h. daß er
autorisiert ist, zum Adressierungseingang des Speichers eine
Adresse zu schicken, die einer fehlerhaften Spalte
entspricht; die interne Redundanzverschaltung übernimmt dann die
Neutralisierung der fehlerhaften Spalte und das Auslesen oder
Einschreiben einer Information in die Zelle einer
Ersatzspalte, anstatt zu versuchen, sie aus einer Zelle der
fehlerhaften Spalte auszulesen oder sie einzuschreiben.
-
Diese Transparenz macht es unbedingt erforderlich, an den
Eingang des Speichers Erkennungsschaltungen für die
fehlerhaften Adressen, Abwahlschaltungen für die Neutralisierung
der fehlerhaften Spalten sowie Leitwegschaltungen zu den
Ersatzspalten zu setzen.
-
Alle diese Schaltungen modifizieren demnach stark die
ursprüngliche Decodierung der Adressen des Speichers, die darin
bestand, eine bestimmte Spalte einer bestimmten
Eingangsadresse zuzuordnen.
-
Allerdings ist es so, daß außer der normalen
Verwendungsbetriebsart der Speicher (Auslesen und Einschreiben durch einen
Benutzer bei vollständiger Transparenz in dem Fall, wo
Redundanzspalten in Betrieb genommen wurden), eine zweite, die
Testbetriebsart existiert.
-
Es ist nämlich erforderlich, daß alle Speicherzellen getestet
werden, bevor die Schaltung als zum Verkauf geeignet erklärt
wird. Der Test besteht insbesondere darin, alle Zellen aus
ihrem anfänglichen Zustand (Ursprungszustand) in einen
"programmierten" Zustand zu programmieren und zu überprüfen, ob
sie korrekt programmiert sind. Im übrigen werden allgemein im
Verlauf dieses Tests fehlerhafte Spalten erfaßt und
Ersatzspalten in Betrieb genommen.
-
Der Test einer Speicherzelle kann einige Millisekunden in
Anspruch nehmen. Integrierte Schaltungen werden aber in
Chargen hergestellt, und jede Charge beinhaltet etwa zehnmal eine
Siliziumscheibe, die jeweils mehrere Zehnfache an Chips
aufweisen, die ihrerseits jeweils mehrere Zehn- oder
Hunderttausende von Speicherzellen aufweisen; die Testoperationen
können dann eine beträchtliche Zeit in Anspruch nehmen, da
systematisch alle Zellen getestet werden müssen.
-
Zur Verringerung dieser Testzeit wurde vorgeschlagen, daß die
Zellen nach einem Muster (z.B. einem Schachbrettmuster)
programmiert werden, das die gleichzeitige Programmierung
mehrerer Spalten von Speicherpunkten ermöglicht. Mit anderen
Worten, in der Testbetriebsart wird ein und dieselbe Information
gleichzeitig parallel auf einmal in mehrere Spalten,
beispielsweise 2 oder 4 oder 8 Spalten eingeschrieben, anstelle
des individuellen Einschreibens in eine Spalte, dann in eine
andere, usw. Die Testzeit wird im gleichen Maße aufgeteilt
(vgl. EP-A-0 050 005).
-
In der Folge kann mit "Gruppentest" diejenige Testbetriebsart
bezeichnet werden, bei der mehrere Spalten auf einmal
programmiert werden.
-
Nach der Erfindung hat man bemerkt, daß bei den existierenden
Speichern nicht zweimal in Folge ein Gruppentest durchgeführt
werden konnte, während dies unter bestimmten Umständen sehr
wohl erforderlich sein kann.
-
So ist es bespielsweise erforderlich, einen Test für eine
ganze Charge erneut zu beginnen, falls im Verlauf des Tests
der Charge eine falsche Operation durchgeführt wurde oder der
Tester ausgefallen ist, und der Ausfall nicht schnell genug
bemerkt worden ist, usw.
-
Der Test in "Gruppen"-Betriebsart kann auch nicht für bereits
getestete Chargen erneut durchgeführt werden: bei einigen
Chips sind nämlich bereits Redundanzspalten (unumkehrbar) in
Betrieb genommen worden, und diese Inbetriebnahme geht einher
mit starken Modifizierungen der internen Adressierung des
Speichers. Allerdings benötigt die "Gruppen"-Testbetriebsart
ebenfalls eine Modifizierung der internen Adressierung des
Speichers, da sie die gleichzeitige Adressierung mehrerer
Spalten erfordert.
-
Man hat festgestellt, daß die Adressierungsmodifizierungen
aufgrund der Inbetriebnahme von Redundanzspalten in der
Praxis mit den Adressierungsmodifizierungen zur Durchführung
einer Gruppentestbetriebsart unvereinbar waren. Es ist
demnach nicht möglich, einen Gruppentest erneut durchzuführen,
wenn der erste durchgeführte Test zur Inbetriebnahme von
Ersatzspalten geführt hat.
-
Bei einer speziellen Ausführung des Speichers ist ein
Spaltenadressendecodierer (DEC) vorgesehen, der an
Adresseneingängen (A1 ...) die Bits einer Spaltenadresse und an
komplementären Eingängen (NA1 ...) die Komplemente dieser Bits
empfängt, ein Redundanzspeicher (MR, MR') zur Speicherung der
Adressen fehlerhafter Spalten, eine Vergleichsschaltung (SW,
CMP) zum Vergleich der empfangenen Adressen und der Adressen
fehlerhafter Spalten; wobei die Vergleichsschaltung ein NOR-
Gatter (CMP) mit mehreren Eingängen enthält, wobei jeder
Eingang ein Bit empfängt, dessen Logikpegel von der Identität
zwischen einem an einem Eingang des Decodierers empfangenen
Bit und einem entsprechenden Bit des Redundanzspeichers
abhängt; wobei ein Auswahl-/Abwahlmittel (DSL) vorgesehen ist,
um eine Ersatzspalte auszuwählen und gleichzeitig die Auswahl
aller anderen Spalten zu sperren, wenn der Ausgang des NOR-
Gatters anzeigt, daß eine empfangene Adresse mit einer
fehlerhaften Adresse identisch ist; wobei der Gruppentest von
einer Logikschaltung gesteuert wird, die als Reaktion auf ein
Gruppentest-Steuersignal (G) einen Identischen Logikpegel an
wenigstens einen Eingang und einen entsprechenden
komplementären Eingang des Decodierers anlegt, um gleichzeitig eine
Spaltengruppe auszuwählen, wobei das Gruppentest-Steuersignal
an die Vergleichsschaltung angelegt wird, um gleichzeitig
jede Ersatzspalte einer fehlerhaften Spalte dieser Gruppe
auszuwählen, und wobei das Gruppentest-Steuersignal an die
Auswahl-/Abwahlmittel (DSL) angelegt wird, um die Sperrung
der Auswahl aller anderen Spalten aufzuheben.
-
Die Charakteristika und Vorteile der Erfindung ergeben sich
bei der Lektüre der folgenden detaillierten Beschreibung
unter Bezugnahme auf die beigefügten Zeichnungen; darin zeigen
-
- Fig. 1 eine Redundanzspeicherschaltung, die nach der
Inbetriebnahme der Redundanz keinen Gruppentest erlaubt;
-
- Fig. 2 eine Speicherschaltung nach der Erfindung, die einen
Gruppentest selbst nach der Inbetriebnahme der Redundanz
erlaubt.
-
In Fig. 1 ist die globale Architektur der integrierten
Speicherschaltung dargestellt, die nach der Inbetriebnahme der
Redundanz keinen Gruppentest mehr erlaubt. Das dargestellte
Beispiel betrifft einen Speicher mit Adressierung der Spalten
durch vier Adreßbits, wobei zwei Redundanzspalten zwei
fehlerhafte Spalten ersetzen können, sowie mit einer
Gruppentest-Betriebsart, die es ermöglicht, vier Spalten auf einmal
zu programmieren. Selbstverständlich ist diese Ausführung nur
als vereinfachtes Beispiel gegeben, wobei die Anzahl der
Adreßbits und der Spalten in der Praxis sehr viel höher ist.
-
Die Speicherebene mit ihren Zellenzeilen und -spalten ist
nicht dargestellt; der Zugang zu den Speicherzellenspalten
der Speicherebene wird durch einen Spaltenadressendecodierer
(DEC) hergestellt, dessen Ausgänge PYM in gleicher Anzahl wie
die Spalten des Speichers vorgesehen sind: jede
Ausgangsleitung ermöglicht es, eine bestimmte Spalte des Speichers
auszuwählen, wenn sie sich auf dem geeigneten Logikpegel
befindet.
-
Der Decodierer empfängt an Adreßbiteingängen sowie an
komplementären Eingängen die Adreßbits A1, A2, A3, A4 bzw. die
Komplemente NA1, NA2, NA3, NA4 dieser Bits.
-
Für eine gegebene Adresse wird von dem Decodierer eine
gegebenen Spalte ausgewählt. Zwingt man aber einen Eingang und
einen komplementären Eingang (z.B. A1 und NA1) auf den
gleichen Logikpegel 1 (anstelle komplementärer Pegel 1 und 0),
dann werden zwei Spalten ausgewählt. Und zwingt man zwei
Eingänge und die beiden entsprechenden, komplementären Eingänge
(z.B. A1 und A2 sowie NA1 und NA2) alle auf den gleichen
Logikpegel 1, dann werden gleichzeitig vier Spalten ausgewählt.
Die auf diese Weise gleichzeitig ausgewählten vier Spalten
sind durch die anderen Adreßbits (hier A3 und A4) definiert.
-
Dies wird ausgenutzt, um in der Test-Betriebsart einen
"Gruppen"-Test mit gleichzeitiger Programmierung von mehreren
Spalten durchzuführen.
-
Dafür wird an eine Einheit aus Logikgattern (NOR-Gattern) ein
Gruppentest-Steuersignal G angelegt, die zwischen die
Adreßeingänge des Speichers und die Eingänge des Decodierers
gelegt sind. Befindet sich G auf dem Logikpegel 1, dann wird
ein Pegel 1 gleichzeitig an den Eingängen A1, A2 und den
komplementären Eingängen NA1 und NA2 des Decodierers angelegt.
Bei G = 0 sind die Eingänge NA1 und NA2 die Komplemente der
Eingänge A und A2. Das Signal G wirkt bei dieser Ausführung
nicht auf die anderen Adreßbits, wo der Gruppentest in der
gleichzeitigen Programmierung von vier Spalten besteht.
-
Für die Reparatur fehlerhafter Spalten ist der Speicher auf
folgende Weise organisiert: eine Abwahlschaltung DSL
ermöglicht es, die von dem Decodierer bezeichnete Spalte
abzuwählen und statt dessen eine Ersatzspalte auszuwählen. Diese
Schaltung DSL empfängt die Ausgänge PYM des Decodierers und
ein Abwahlsteuersignal CAB. Befindet sich CAB auf dem
Logikpegel 1, dann ist der Ausgang PYM gesperrt und erlaubt nicht
mehr die Auswahl der durch den Decodierer bezeichneten
Spalte. Das Signal CAB wird von einer Vergleichsschaltung CMP
geliefert; es befindet sich auf 1, wenn die am Eingang des
Decodierers präsentierte Adresse eine Adresse einer
fehlerhaften Spalte ist.
-
Genauer empfängt die Schaltung DSL die Ausgänge PYM zur
Bezeichnung der auszuwählenden Spalte, und sie stellt unter der
Kontrolle des Abwahlsignals CAB soviele Ausgänge YM bereit,
die Auswahlsteuerleitungen für die Spalten des Speichers
sind, sowie einen zusätzlichen Ausgang YR, der eine
Auswahlsteuerleitung für eine erste redundante Spalte ist.
-
Bei dem dargestellten Beispiel sind nämlich zwei
Redundanzspalten vorgesehen, beispielsweise eine der einen
Spaltenhälfte und eine der anderen Hälfte zugeordnete, oder beide
sind der Gesamtheit der Spalten zugeordnet; das Signal CAB
ermöglicht es, eine fehlerhafte Spalte abzuwählen, um statt
dessen die erste Ersatzspalte auszuwählen; diese Auswahl
geschieht über die Steuerleitung YR; ein Signal CAB' ermöglicht
es, eine fehlerhafte Spalte abzuwählen, um eine andere
Ersatzspalte auszuwählen, wobei eine andere Steuerleitung YR'
aktiviert wird.
-
Die Adressen der fehlerhaften Spalten, die beim Test des
Speichers ausfindig gemacht wurden, werden in
Redundanzspeichern
gespeichert, die in Form von Schmelzbatterien oder
elektrisch programmierbaren und nicht löschbaren Speichern
(UPROM) realisiert sind. Eine erste Adresse mit vier Bits
wird in einer der ersten Ersatzspalte zugeordneten
Speicherzone MR gespeichert; eine weitere Adresse kann in einer
zweiten Redundanzspeicherzone MR' gespeichert werden, die der
zweiten Ersatzspalte zugeordnet ist. Diese beiden Adressen
stellen die Adressen der beiden fehlerhaften Spalten des
Speichers dar.
-
Durch einen Vergleich zwischen der empfangenen Adresse und
der in dem Speicher MR gespeicherten Adresse wird das
Abwahlsignal CAB erstellt. Durch einen Vergleich zwischen der
empfangenen Adresse und der in MR' gespeicherten Adresse wird
das Signal CAB' erstellt.
-
Der Vergleich wird ausgehend von Schaltungen durchgeführt,
die auf folgende Weise organisiert sind: die Adreßbits der
fehlerhaften Spalte des Speichers MR, die durch die Ausgänge
NF1, NF2, NF3, NF4 dargestellt sind, dienen dazu, jeweils
eine Verzweigung SW1 bzw. SW2, SW3, SW4 zu steuern. Diese
Verzweigung empfängt im übrigen die an einem Eingang und dem
jeweiligen komplementären Eingang des Decodierers präsent
sind. So empfängt die Verzweigung SW1 als Steuersignal NF1
(erstes Adreßbit einer fehlerhaften Spalte) und als zu
verzweigende Signale A1 (erster Eingang des Decodierers DEC) und
NA1 (erster komplementärer Eingang des Decodierers). Nach dem
Zustand von NF1 wird A1 oder NAI zum Ausgang von SW1
verzweigt. Das Ausgangssignal XA1 der Verzweigung SW1 ist dann
gleich 0, wenn das gespeicherte Adreßbit dem am Eingang des
Speichers empfangenen Adreßbit entspricht. Wenn alle in dem
Speicher MR gespeicherten Adreßbits genau den von dem
Speicher empfangenen Adreßbits entsprechen, dann gehen alle
Ausgangssignale XA1 bis XA4 der am Ausgang des
Redundanzspeichers geschalteten Verzweigungen auf 0. Dann wird das Abwahl
signal CAB aktiviert. Ein einfaches NOR-Gatter (in der Figur
mit CMP bezeichnet), das alle Signale XA1 bis XA4 empfängt,
liefert an seinem Ausgang das Signal CAB. Dieses NOR-Gatter
ist hier durch parallel liegende Transistoren realisiert,
deren Gates die Signale XA1 bis XA4 empfangen.
-
Die Erstellung des Signals CAB' ist identisch, ausgehend vom
Inhalt des Speichers MR'.
-
In der Praxis wird zur Erstellung von XA1 ausgehend von NF1,
von A1und von NA1 eine kleine Verzweigungsschaltung SW1 mit
zwei zwischen A1 und NA1 in Reihe liegenden
N-Kanal-Transistoren verwendet, wobei ihre Gates von NF1 bzw. dem Kehrwert
von NF1 gesteuert sind. Die anderen Verzweigungsschaltungen
sind identisch.
-
Diese Schaltung liefert also XA1 wie gewünscht (XA1 = 0, wenn
das empfangene Adreßbit dem gespeicherten Bit entspricht) nur
dann, wenn A1 und NA1 tatsächlich komplementäre Signale sind.
Sind A1 und NA1 beide gleich 1, dann kann XA1 nichts anderes
als 1 sein. Und wenn XA1 (oder XA2) gleich 1 ist, dann kann
das Signal CAB nicht mehr zu 1 übergehen.
-
Daraus ergibt sich, daß die Redundanzspalte nicht ausgewählt
werden kann, sobald A1 und NA1 beide gleich 1 sind; nun
passiert genau dies in der Gruppentest-Betriebsart: A1 und NA1
sind beide gleich 1, ebenso wie im übrigen A2 und NA2.
-
Beim ersten Test des Speichers hat dies keine Bedeutung,
keine Redundanzspalte wurde in Betrieb genommen. Soll aber nach
der Inbetriebnahme der Redundanzspalten ein zweiter Test
durchgeführt werden, weil fehlerhafte Spalten vorhanden sind,
dann werden die fehlerhaften Spalten erneut getestet, aber
offensichtlich besteht nicht mehr die Möglichkeit, sie zu
reparieren, da dies bereits geschehen ist; und selbst wenn
sie erneut ersetzt würden, dann könnte man auf alle Fälle
nicht überprüfen (in der Gruppentest-Betriebsart), ob die
Reparatur korrekt ist.
-
Es ist also zu verstehen, daß die erneute Durchführung eines
Gruppentests nicht möglich ist.
-
Bei der Schaltung von Fig. 2 wird der Gruppentest wieder
möglich.
-
Dafür ist vorgesehen, daß die Vergleichsschaltungen (NOR-
Gatter CMP und die Verzweigungen SW1 bis SW4) modifiziert
sind, um die systematische Abwahl der Redundanzspalten in der
Gruppentest-Betriebsart zu verhindern.
-
Bei dem beschriebenen Beispiel ist das NOR-Gatter CMP auf
folgende Weise modifiziert: es empfängt das Komplement NG des
Gruppentest-Steuersignals G. Dieses Signal NG untersagt das
Auf-Null-Stellen des Signals CAB unter der Wirkung der
Signale XA1 und XA2, d.h. der Ausgangssignale der Verzweigungen
SW1 und SW2, die den Gruppenadreßbits beim Gruppentest
entsprechen.
-
Entsprechen also die Bits A3 und A4 einer Adresse einer
fehlerhaften Spalte, dann geht das Signal CAB auf 1 und
ermöglicht die Auswahl der Redundanzspalte; dann ist nämlich die
fehlerhafte Spalte eine der vier durch den Gruppentest
ausgewählten Spalten, und sie muß durch die Redundanzspalte
ersetzt werden.
-
Allerdings sollten die vier Gruppenspalten nicht abgewählt
werden, da sie getestet werden sollen (während der Übergang
des Signals CAB auf 1 sie alle abwählt); deshalb wird in die
Abwahlschaltung DSL ein Logik-Gatter ND geschaltet, das das
Signal CAB oder sein Komplement und das Signal G des
Gruppentests oder sein Komplement empfängt; dieses Gatter
neutralisiert die Abwahl, wenn das Signal G angibt, daß man sich in
der Gruppentest-Betriebsart befindet. Das ND-Gatter
verhindert, daß das Signal CAB die Übertragung der Ausgangssignale
PYM des Decodierers zu den Spalten der Speicherebene berührt.
-
Selbstverständlich sind die gleichen Vorkehrungen für die
Erstellung und Übertragung des Signals CAB' getroffen:
Modifizierung eines NOR-Gatters CMP' durch das Signal NG und die
Zwischenschaltung eines von G gesteuerten Logik-Gatters ND'.