[go: up one dir, main page]

DE69030864T2 - Verfahren der in-situ-Dotierung von abgeschiedenem Silizium - Google Patents

Verfahren der in-situ-Dotierung von abgeschiedenem Silizium

Info

Publication number
DE69030864T2
DE69030864T2 DE69030864T DE69030864T DE69030864T2 DE 69030864 T2 DE69030864 T2 DE 69030864T2 DE 69030864 T DE69030864 T DE 69030864T DE 69030864 T DE69030864 T DE 69030864T DE 69030864 T2 DE69030864 T2 DE 69030864T2
Authority
DE
Germany
Prior art keywords
silicon
deposition
dopant
tbp
silane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69030864T
Other languages
English (en)
Other versions
DE69030864D1 (de
Inventor
Thomas E Tang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of DE69030864D1 publication Critical patent/DE69030864D1/de
Publication of DE69030864T2 publication Critical patent/DE69030864T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Diese Erfindung liegt im Gebiet der integrierten Schaltungen und betrifft insbesonders ein Verfahren zum Abscheiden eines dotierten Siliciumfilms auf einer Oberfläche eines Substrats.
    • Hintergrund der Erfindung
  • Auf dem Gebiet der integrierten Halbleiterschaltungen, insbesondere dort, wo Silicium der wesentliche Halbleiter ist, ist die Verwendung nichtmonokristallinen Siliciums weitverbreitet geworden. Beispielsweise wird dotiertes polykristallines Silicium weithin als Gatematerial für Metall-Oxid-Halblgiter- Transistoren (MOS-Transistoren) verwendet, da seine Austrittsarbeit die Herstellung von Hochleistungs-Anreicherungstransistoren erleichtert. Weiterhin ist die Leitfähigkeit von dotiertern polykristallinen Silicium ausreichend hoch, daß es als Verbindungsmaterial in integrierten Schaltungen verwendet werden kann.
  • Ein Film aus polykristallinem Silicium (üblicherweise als Polysilicium bezeichnet) wird im allgemeinen durch chemische Abscheidung aus der Gasphase, gewöhnlich durch Zersetzen von Silangas (SiH&sub4;-Gas) bei niedrigem Druck, gebildet. Ein übliches Verfahren zur Bildung eines Films dotierten Polysiliciums besteht darin, einen undotierten Polysiliciumfilmabzuscheiden und dann den abgeschiedenen Film durch Diffusion oder Ionenimplantation zu dotieren. Ein übliches Verfahren zur Diffusionsdotierung vom n-Typ ist die Zerlegung von POCl&sub3; in einem CVD- Reaktor, so daß Phosphor auf dem undotierten Polysiliciumfilm abgeschieden wird, woraufhin ein bei einer hohen Temperatur stattfindendes Ausheizen geschieht (üblicherweise bei 800ºC oder 900ºC für zwanzig bis dreißig Minuten), um den abgeschiedenen Phosphor in den Film zu diffundieren. Der Polysiliciumfilm kann auch durch Ionenimplantation von Bor (für einen p- Typ) oder durch Arsen oder Phosphor (für einen n-Typ) dotiert werden, woraufhin ebenfalls ein bei einer hohen Temperatur stattfindendes Ausheizen vorgenommen wird, um den implantierten Dotierungsstoff in den Film zu diffundieren.
  • Das oben beschriebene Verfahren zum Abscheiden undotierten Polysiliciums und zum nachfolgenden Dotieren des Films wurde in der Industrie weithin verwendet. Für dieses Verfahren sind nicht nur die zusätzlichen Schritte des Abscheidens oder der Implantation von Ionen mit einem in beiden Fällen bei einer hohen Temperatur stattfindenden Ausheizen erforderlich, sondern es ist auch nicht leicht mit den Verarbeitungsanforderungen vieler moderner integrierter Schaltungen vereinbar. Beispielsweise ist die Verwendung silicidbeschichteter Sperrschichten in den letzten Jahren üblicher geworden. Ein Beispiel eines Verfahrens zur direkten Reaktion eines hochschmelzendes Metalls mit Silicium zur Bildung eines siliciumbeschichteten Übergangs ist im am 8. Oktober 1985 erteilten auf Texas Instruments Incorporated übertragenen US-Patent 4 545 116, auf das hiermit verwiesen sei, beschrieben. Sobald sich das Silicid an seinem Ort über einer dotierten Zone des Substrats befindet, müssen jedoch die Temperatur, der die Struktur nachfolgend ausgesetzt wird, sowie die Zeit, die bei dieser Temperatur verbracht wird, begrenzt werden, da die hohe Temperatur bewirken kann, daß die restlichen Atome des hochschmelzenden Metalls mit dem darunterliegenden Silicium reagieren. Bei modernen integrierten Schaltungen, bei denen die Sperrschichtdicke recht gering sein muß (beispielsweise unterhalb von 0,2 Mikrometer), könnte ein solches zusätzliches Aussetzen gegenüber einer hohen Temperatur bewirken, daß die dotierte Zone an einer Stelle völlig durch das Silicid verbraucht wird, wodurch die Sperrschicht überbrückt wird. Bei manchen Strukturen, beispielsweise einer BiCMOS-Struktur mit einer dotierten Polysilicium-Emitterelektrode kann ein dotierter Polysiliciumfilm nach der Silicidabdeckung der MOS-Source-/Drain Sperrschichten gebildet werden. Bei einer solchen Struktur ist das Verfahren des nachfolgenden Dotierens eines undotierten Polysiliciumfilms möglicherweise nicht wünschenswert.
  • Eine zweite in der Industrie bekannte Technik zum Bilden eines dotierten Polysiliciumfilms wird üblicherweise als am Einsatzort stattfindendes Dotieren bezeichnet. Dies wird durch das Einführen von Dotierungsgas während der chemischen Abscheidung von Polysilicium aus der Gasphase erreicht, so daß der sich ergebende Polysiliciumfilm überall den Dotierungsstoff aufweist, ohne daß nachfolgende Dotierungs- und Ausheizschritte erforderlich sind. Phosphin (pH&sub3;) ist ein übliches Dotierungsgas für einen Dotierungsstoff vom n-Typ; das Phosphin wird in herkömmlicher Weise vor seiner Einleitung in den CVD-Reaktor mit dem Silangas gemischt. Die Verwendung von Phosphin als Quellengas wirft jedoch mehrere Probleme auf. Phosphingas ist recht giftig, und es sind zu seiner Verwendung dementsprechend gründliche Vorsichtsmaßnahmen und Einrichtungen für die Handhabung erforderlich. Weiterhin kann Phosphin die Oberfläche des Wafers, auf dem die Abscheidung stattfindet, "vergiften", was nicht nur die Abscheidungsrate verringert sondern auch zu einer ungleichmäßigen Polysilicium-Filmdicke über der Oberfläche des Wafers und auch von einem Wafer zum anderen führt, wenn die Abscheidung in einer Kammer für mehrere Wafer stattfindet. Diese Probleme sind von B. Meyerson u. a. in "Phosphorus-Doped Polysilicon via LPCVD", J. Electrochem. Soc. 129, 1984, S. 2361, beschrieben. Wenngleich die Gleichmäßigkeitsprobleme durch spezielles Auslegen der LPCVD-Öfen mittels ummantelter Scheibenhalter und eines größeren Waferabstands in Angriff genommen werden können (s. A. Learn u.a., "Deposition and Electrical Properties of In-situ Phosphorus Doped Silicon Films Formed by LPCVD", J. Appl. Phys. 61(5), S. 1898, 1987), können solche gerätegestützten Lösungen Teilchenverunreinigungen nach sich ziehen und sind nicht mit einer Automatisierung einer höheren Stufe und mit Massenproduktionsfabriken mit einem hohen Ausstoß zur Herstellung von Wafern vereinbar.
  • Weiterhin wird bei vielen integrierten Schaltungen nun Polysilicium verwendet, um in das Substrat geätzte Gräben aufzufüllen. Diese aufgefüllten Gräben können zu Isolationszwecken, wie im am 30. Dezember 1986 erteilten US-Patent 4 631 803 und im am 30. Mai 1989 erteilten US-Patent 4 835 115 beschrieben ist, die beide auf Texas Instruments Incorporated übertragen sind und auf die hiermit verwiesen sei, oder zur Herstellung einer Verbindung zu darunterliegenden Schichten im Substrat verwendet werden, wie in der am 7. April 1988 eingereichten auf Texas Instruments Incorporated übertragenen anhängigen Anmeldung SN 178 728, auf die hiermit ebenfalls verwiesen sei, beschrieben ist. Eine weitere wichtige Anwendung eines mit Polysilicium gefüllten Grabens ist eine Speicherzelle in einem dynamischen Direktzugriffsspeicher (dRAM), bei dem ein Speicherkondensator in einem in das Substrat geätzten Graben gebildet ist. In dem Beispiel eines dRAMs ist der Speicherkondensator so gebildet, daß er an den Seiten des Grabens gegenüberliegende Platten sowie einen den Graben füllenden Verschlußstopfen aus Polysilicium aufweist, der gegenüber den Wänden des Grabens durch ein dünnes Dielektrikum getrennt ist. Beispiele von GrabenkondensatordRAM-Zellen sind in den anhängigen Anmeldungen S.N. 385 340, S.N. 385 341, S.N. 385 601 und S.N. 385 328 dargestellt, die alle am 25. Juli 1989 eingereicht wurden, die auf Texas Instruments Incorporated übertragen wurden und auf die hiermit verwiesen sei. Weiterhin können bei Bauelementen mit vertikalen Transistoren innerhalb eines Grabens angeordnete Polysilicium- Gateelektroden verwendet werden. Beispiele eines solchen Bauelements, das nicht nur einen vertikalen Transistor sondern auch den innerhalb eines Grabens angeordneten Speicherkondensator aufweist, und bei dem dementsprechend mehrere Polysilicium- Verschlußstopfen innerhalb des Grabens verwendet werden, sind im am 16. August 1989 erteilten auf Texas Instruments Incorporated übertragenen US-Patent 4 830 978 beschrieben, auf das hiermit verwiesen sei.
  • Infolge der Tiefe der Gräben bei diesen Strukturen und dementsprechend der Tiefe des Verschlußstopfens aus dotiertem Polysilicium ist das Verfahren des Abscheidens eines undotierten Polysiliciumfilms und des nachfolgenden Dotierens von diesem (durch Diffusion oder durch Ionenimplantantion) bei der Anwendung auf polysiliciumgefüllte Gräben nur eingeschränkt verwendbar. Dementsprechend ist ein am Einsatzort stattf indendes Dotieren der Polysilicium-Verschlußstopfen bei diesen Anwendungen stark bevorzugt. Um den Graben erfolgreich mit abgeschiedenem Polysilicium zu füllen, muß der abgeschiedene Film jedoch über die Oberfläche des Wafers hinweg und in den Graben hinein ein hohes Maß an Formanpassungsvermögen aufweisen. Wenn Phosphin als der am Einsatzort verwendete Dotierungsstoff für einen Polysilicium-Verschlußstopfen verwendet wurde, wurde beobachtet, daß das Formanpassungsvermögen gering ist (s. K. Sawada u. a. elformation of Polysilicon Electrodes in Deep Trenches with Twostep Continuous Deposition of In-situ Doped and Undoped Polysilicon Films", Symposium on VLSI Technology, 1989, S. 41). Da moderne dRAMss mit einer hohen Dichte, wie 16-Mbit-dRAMs, Gräben mit einem hohen Seitenverhältnis aufweisen können (die beispielsweise 12 Mikrometer tief sind und in Querrichtung 1 Mikrometer messen), ist ein Formanpassungsvermögens am Einsatzort dotiertes Polysilicium zwingend erforderlich.
  • Im am 31. Oktober 1989 erteilten auf Texas Instruments Incorporated übertragenen US-Patent 4 877 753, auf das hiermit verwiesen sei, ist ein Verfahren zum am Einsatzort stattfindenden Dotieren eines Polysiliciumfilms unter Verwendung anderer Phosphorquellen als gasförmigem Phosphin unter Einschluß von tertiärem Butylphosphin beschrieben. Wie in diesem Patent beschrieben ist, bieten diese Dotierungsquellen im Vergleich zu Phosphingas den Vorteil einer geringeren Giftigkeit und liefern weiterhin Filme mit einer verbesserten Dickengleichmäßigkeit und einem geringeren Schichtwiderstand.
  • In US-A-4 556 584 ist ein Verfahren offenbart, das eine im wesentlichen rückstandsfreie chemische Gasphasenabscheidung des dünnen Films auf Halbleitersubstraten bietet. Insbesondere ist in diesem Dokument ausgeführt, daß mehrere Gaseinführungsröhren vorgesehen sind, die über genau ausgerichtete Öffnungen verschiebbar befestigt und in luftdicht abgeschlossener Kopplung mit den einander gegenüberstehenden Wänden der Öffnungen gehalten sind.
  • In DE-OS 33 40 584 sind ein Halbleiter-Bauelement und ein Verfahren zur Herstellung dieses Bauelements offenbart. In Übereinstimmung mit diesem Dokument kann eine polykristalline Siliciumschicht vorteilhafterweise durch Abscheiden einer amorphen Siliciumschicht und nachfolgendes durch Ausheizen stattfindendes Überführen der amorphen Schicht in den polykristallinen Zustand hergestellt werden.
  • In EP-A-0 178 004 sind ein bipolarer Transistor mit Heteroübergang und ein Verfahren zum Herstellen von diesem angeführt. Entsprechend dem Verfahren des Erfindungsgegenstands kann der amorphe bipolare Transistor durch Einbringen von Silan und Phosphin in einem Verhältnis von etwa 1% in eine auf einer Temperatur von etwa 250ºC gehaltene Reaktionskammer gebildet werden.
  • In Journal of Applied Physics, Band 61, Nr. 5, 1. März 1987, S. 1898-1904 sind das Abscheiden und die elektrischen Eigenschaften von am Einsatzort mit Phosphor dotierten, durch eine chemische Niederdruck-Gasphasenabscheidung gebildeten, Siliciumfilmen offenbart.
  • Ein Ziel diese Erfindung besteht darin, ein Verfahren zum Bilden am Einsatzort dotierter Siliciumfilme zu schaffen.
  • Andere Ziele und Vorteile dieser Erfindung werden Durchschnittsfachleuten beim Lesen dieser Beschreibung zusammen mit der Zeichnung verständlich werden.
    • Zusammenfassung der Erfindung
  • Dieses Ziel wird durch das Verfahren gemäß Anspruch 1 erreicht. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen aufgeführt.
  • Die Erfindung kann bei einem Verfahren zum Abscheiden eines Siliziumfilms mit einem am Einsatzort stattfindenden Dotieren angewendet werden. Die Dotierungsquelle ist eine Flüssigdampfquelle einer Organophosphor- oder Organoarsenverbindung, wie z.B. tertiäres Butylphosphin, und wird zusammen mit dem Quellengas für Silicium, beispielsweise Silan, in einen CVD-Reaktor eingeleitet. Die Abscheidungstemperatur wird relativ niedrig gehalten und befindet sich vorzugsweise knapp oberhalb der Temperatur, bei der sich die Verbindung der Dotierungsquelle im wesentlichen vollständig zersetzt (beispielsweise oberhalb von 550ºC für tertiäres Butylphosphin). Die niedrige Abscheidungstemperatur ermöglicht ein verbessertes Einbringen des Dotierungsstoffs in den abgeschiedenen Film, was wiederum ermöglicht, daß das Verhältnis des Dotierungsgases zu Silan klein ist. Durch dieses kleine Verhältnis des Dotierungsgases zu Silan werden die Gleichmäßigkeit und das Formanpassungsvermögen der Abscheidung verbessert, wobei ein bei einer guten Abscheidungsrate abgeschiedener Film mit einem kleinen Schichtwiderstand gebildet wird. Das Silicium ist beim Abscheiden im wesentlichen amorph. Ein nachfolgendes Ausheizen des abgeschiedenen Films kann relativ kurz sein und bei relativ niedrigen Temperaturen stattfinden, um den Dotierungsstoff zu aktivieren und dadurch den Schichtwiderstand zu verringern. Die bevorzugte Vorrichtung zum Ausführen des Verfahrens gemäß Anspruch 1 erhitzt das Gas der Dotierungsquelle bevor es in die Kammer eingebracht und dort verteilt wird, um zu gewährleisten, daß das Gas der Dotierungsquelle vollständig zersetzt ist, bevor der Wafer diesem ausgesetzt wird.
    • Kurzbeschreibung der Zeichnung
  • Die Figuren 1a bis 1c sind Querschnittsdiagramme eines teilweise hergestellten Wafers zur Darstellung der Ergebnisse von erfindungsgemäßen Prozeßschritten.
  • Figur 2 ist eine Auftragung der Abscheidungsrate gegenüber der Temperatur für Silicium bei verschiedenen Dotierungsquellen.
  • Die Figuren 3 und 4 sind schematische Querschnittsdarstellungen eines CVD-Reaktors zur Ausführung des erfindungsgemäßen Verfahrens.
  • Die Figuren 5a bis 5i sind Querschnittsdiagramme eines teilweise hergestellten Wafers, in den dRAM-Zellen mittels des erfindungsgemäßen Verfahrens eingearbeitet sind.
  • Figur 6 ist ein Querschnittsdiagramm des teilweise hergestellten Wafers aus Figur 5c zur Darstellung eines mit Abscheidungsverfahren aus dem Stand der Technik verbundenen Problems.
    • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Nun wird eine bevorzugte Ausführungsform der Erfindung mit Bezug auf die Figuren 1a bis 1c beschrieben. Diese Ausführungsform wird bezüglich der Bildung einer zweiten Polysiliciumschicht über einem zuvor gebildeten MOS-Transistor mit einer selbstjustierten Silicidabdeckung auf der Source-, der Drain-, und der Gateelektrode des Transistors beschrieben, da die vorliegende Erfindung bei einer solchen Anwendung besonders vorteilhaft ist. Es sei jedoch bemerkt, daß die Vorteile der Erfindung bei jeder Abscheidung von Silicium durch eine chemische Gasphasenabscheidung unter Einschluß solch einfacher Fälle wie der Bildung des Polysiliciumgates eines selbstjustierten Siliciumgate-Transistors verwendet werden können. Wie oben erörtert wurde, ist die Erfindung insbesondere für die Bildung einer dotierten Polysiliciumschicht nach der Bildung anderer Elemente, wie dotierter Source-/Drainzonen vorteilhaft, was insbesondere dann der Fall ist, wenn die Source-/Drainzonen mit einem Refraktärmetallsilicid beschichtet worden sind, wie es bei der Struktur aus Figur 1a der Fall ist.
  • In Figur 1a ist eine teilweise hergestellte an einer Oberfläche eines Halbleiterwafers mit einem Einkristall-Siliciumsubstrat 4, das in diesem Fall relativ leicht p-dotiert ist, gebildete Halbleiterstruktur im Querschnitt dargestellt. Feldoxidzonen 10 sind entsprechend der wohlbekannten Technik der lokalen Oxidation von Silicium (LOCOS) oder anderen verbesserten oder anderen Isolationstechniken, wie der im am 17. September 1985 erteilten auf Texas Instruments Incorporated übertragenen US- Patent 4 541 167, auf das hiermit verwiesen sei, beschriebenen Isolationstechnik an der Oberfläche gebildet. Ein herkömmlicher selbstjustierter MOS-Transistor mit einer leicht dotierten Drain-Elektrode und einer Silicium-Gateelektrode ist in Figur 1a dargestellt und weist (n+)-Source-/Drainzonen 16, ein Gate- Dielektrikum 12 und eine Polysilicium-Gateelektrode 14 auf. Jede der Source-/Drainzonen 16 und die Gateelektrode 14 sind als mit einem Refraktärmetallsilicid-Film 18, wofür Titansilicid ein Beispiel ist, bedeckt dargestellt. Im oben erwähnten US- Patent 4 545 116 ist ein Verfahren zur Bildung von Titansilicid durch direkte Reaktion in einer Stickstoffatmosphäre beschrieben. Wie im am 17. Mai 1983 erteilten, auf Texas Instruments Incorporated übertragenen US-Patent 4 384 301 beschrieben ist, auf das hiermit verwiesen sei, ermöglichen Seitenwandfilamente 20, bevorzugt aus einem isolierenden Material wie Siliciumdioxid, durch die direkte Reaktion in einer solchen Weise eine selbstjustierte Silicidbeschichtung, daß der Silicidfilm 18 über den Source-/Drainzonen 16 keinen Kurzschluß zum Silicidfilm 18 herstellt, der die Gateelektrode 14 bedeckt. Wie im am 25. Juli 1989 erteilten auf Texas Instruments Incorporated übertragenen US-Patent 4 356 623, auf das hiermit verwiesen sei, beschrieben ist, können die Seitenwandfilamente 20 auch bei der Konstruktion der Source-/Drainzonen 16 verwendet werden, so daß ein allmählicher Übergang gebildet wird.
  • Nun auf Figur 1b Bezug nehmend sei bemerkt, daß die Struktur aus Figur 1a nach der Abscheidung einer zweiten Polysiliciumschicht 22 dargestellt ist, die am Einsatzort gemäß dieser Ausführungsform der vorliegenden Erfindung zusammen mit ihrer Abscheidung dotiert wurde. In dieser Ausführungsform ist der Wafer in einem Reaktor für eine chemische Niederdruck-Gasphasenabscheidung (LPCVD-Reaktor) angeordnet; der LPCVD-Reaktor kann entweder vom Serien- oder vom Einzelwafertyp sein. Für die gemäß dieser Ausführungsform verwendete Dotierungsquelle sind jedoch Modifikationen eines herkömmlichen LPCVD-Serienreaktors bevorzugt, um eine verbesserte Gleichmäßigkeit der Abscheidung über einen einzigen Wafer hinweg und von einem Wafer zum anderen innerhalb einer Serie bereitzustellen. Ein bevorzugter Reaktor wird weiter unten in weiteren Einzelheiten beschrieben.
  • Gemäß dieser Ausführungsform werden Silangas (SiH&sub4;-Gas) und ein Dotierungsgas in den LPCVD-Reaktor eingeführt, und die Abscheidung des am Einsatzort dotierten Siliciums auf der Oberfläche des Wafers wird fortgesetzt. Das bevorzugte Dotierungsgas ist in dieser Ausführungsform, in der n-dotiertes Silicium abgeschieden wird, (CH&sub3;)&sub3;CPH&sub2;, das üblicherweise als tertiäres Butylphosphin oder TBP bezeichnet wird. Wie im US-Patent 4 877 753 beschrieben ist, bietet die Verwendung von TBP oder anderer Flüssigkeitsdampf-Dotierungsquellen, wie Organophosphorverbindungen mit Isobutylphosphin, Trimethylphosphat und Tetramethylphosphat, insbesondere beim Lagern und Handhaben außerhalb der LPCVD-Kammer, im Vergleich zu Phosphingas den Vorteil einer geringeren Giftigkeit. Für andere Dotierungsstoffarten, wie Arsen, weisen Flüssigkeitsdampf-Dotierungsquellen einschließlich Organoarsenverbindungen im Vergleich zu Arsingas eine verringerte Giftigkeit auf. Ein Beispiel einer solchen Verbindung schließt Tributylarsin ein. Andere Beispiele von Organophosphorverbindungen und Organoarsenverbindungen sind im am 26. Januar 1983 erteilten US-Patent 4 721 683 beschrieben, auf das hiermit verwiesen ist.
  • In dieser Ausführungsform beträgt der Prozeßdruck vorzugsweise weniger als 1,33 hPa (ein Torr) und liegt beispielsweise in einem Bereich von 13,3 bis 67 Pa (100 bis 500 mTorr). Die Prozeßtemperatur für die Abscheidung liegt vorzugsweise zumindest oberhalb der Temperatur, bei der sich die Verbindung der Dotierungsquelle im wesentlichen vollständig zersetzt. Für das Beispiel von TBP als Dotierungsquelle beträgt die Temperatur für eine 100%ige Zersetzung etwa 550ºC. Es ist jedoch vorzuziehen, daß die Temperatur relativ dicht bei der Temperatur der 100%igen Zersetzung der Dotierungsverbindung bleibt und beispielsweise für TBP zwischen 550ºC und 600ºC liegt. Wie weiter unten auf der Grundlage von Vergleichsdaten unter Verwendung von TBP als Dotierungsquellenverbindung beschrieben wird, beträgt die bevorzugte Abscheidungstemperatur etwa 560ºC und der bevorzugte Prozeßdruck etwa 33 Pa (250 mTorr).
  • Zusätzlich zur verringerten Giftigkeit bietet die Verwendung von Dotierungsquellen wie TBP auch Vorteile bei der Herstellung integrierter Schaltungen. In Figur 2 ist die Abscheidungsrate von Silicium gegenüber der Temperatur für verschiedene Dotierungsstoffe aufgetragen. Es ist bekannt, daß die Abscheidungsrate von CVD-Silicium durch die Anwesenheit eines Dotierungsstoffs verringert wird. Es wird angenommen, daß diese Verringerung auf das "Vergiften" der Oberfläche, auf der die Abscheidung stattfindet, durch den Dotierungsstoff zurückzuführen ist. Dieses Vergiften geschieht durch derartiges Reagieren der Teilchen des Dotierungsstoffs, beispielsweise Phosphor, mit dem darunterliegenden Halbleiter- oder Isoliermaterial, daß die Abscheidung darauf behindert wird. Eine weitere Wirkung des Dotierungsstoffs auf die Abscheidung von Silicium wird als "Platzkonkurrenz" bezeichnet, bei der sich ein Teilchen des Dotierungsstoff an einer Keimbildungsstelle an die Oberfläche anheftet, an der sich ansonsten ein Siliciumatom anheften würde. Durch die Verringerung der Anzahl der Keimbildungsstellen für Siliciumatome verringert sich natürlich die Abscheidungsrate des Siliciumfilms.
  • Die Wirkung eines am Einsatzort verwendeten Dotierungsstoffs hängt stark von der Quellenverbindung ab. Die Kurve 30 in Figur 2 veranschaulicht die Abscheidungsrate von undotiertem Silicium gegenüber der Temperatur, während ein Punkt 32 die von Meyerson u. a. (wie oben zitiert) mitgeteilte Abscheidungsrate von Silicium veranschaulicht, wobei die Dotierungsquelle Phosphin ist. Kurve 34 veranschaulicht die Abscheidungsrate gegenüber der Temperatur gemäß der Erfindung bei einem Prozeßdruck von 17 Pa (125 mTorr), wobei die Dotierungsquelle TBP ist und wobei ein wie weiter unten beschrieben modifizierter Serien-LPCVD-Reaktor verwendet wird.
  • Wie in Figur 2 dargestellt ist, wird die Abscheidungsrate durch die Verwendung von TBP als Dotierungsquelle unter den gleichen Bedingungen um etwa 45% verschlechtert, während die Verwendung von Phosphin als Quelle die Abscheidungsrate um einen Faktor 25 verschlechtert. Es sei auch bemerkt, daß die Aktivierungsenergien für das Abscheiden undotierten Siliciums und von am Einsatzort dotierten Siliciums mit TBP als Quelle etwa gleich sind (1,5 eV bzw. 1,4 eV), während berichtet wurde, daß die Aktivierungsenergie einer Siliciumabscheidung, bei der Phosphin die Quelle ist, im Bereich von 2,0 eV liegt. Es wird angenommen, daß die Differenz der Aktivierungsenergien sowie die Differenz der Abscheidungsrate darauf hinweisen, daß im Vergleich zu Phosphin weniger Oberflächenvergiftung und Platzkonkurrenz auftreten, wenn TBP als Dotierungsquelle verwendet wird. Es sei Figur 2 betrachtend und die Aktivierungsenergie von 2,0 eV bei Phosphin als Dotierungsquelle berücksichtigend auch bemerkt, daß eine Niedertemperaturabscheidung von Silicium mit Phosphin als Dotierungsquelle keine nützliche Abscheidungsrate bietet (d. h. die Rate liegt bei 560ºC deutlich unterhalb von 0,1 nm/Minute), während die Abscheidung von Silicium mit TBP als Dotierungsquelle selbst bei 560ºC eine annehmbare Abscheidungsrate aufweist.
  • In Tabelle 1 sind die Ergebnisse von Experimenten gemäß dieser Ausführungsform der Erfindung und bei Verwendung eines wie weiter unten beschrieben modifizierten Serien-LPCVD-Reaktors dargestellt, wobei am Einsatzort mit Phosphor dotiertes Silicium mit TBP als Dotierungsquelle bei Änderung der Prozeßtemperatur, des Drucks und des Verhältnisses von TBP zu Silan abgeschieden wird. In jedem Fall wird nach der Abscheidung ein 60minütiges Ausheizen bei 700ºC vorgenommen. Es sei bemerkt, daß diese Verhältnisse vorzugsweise unter Verwendung eines relativ hohen Silanflusses von beispielsweise etwa 250 sccm erzielt werden. Dieser hohe Silanfluß ermöglicht ein kleines Verhältnis von TBP zu Silan, wobei die Flußrate des TBP dennoch in einem steuerbaren Bereich bleibt. Tabelle 1
  • Bestimmte Vergleiche der Daten in Tabelle 1 sind besonders informativ. Beispielsweise zeigt ein Vergleich einer jeden Abscheidung bei einem Druck von 33 Pa (250 mTorr) bei einem Verhältnis von TBP zu Silan von 0,003, daß der spezifische Widerstand des abgeschiedenen Films nach dem Ausheizen bei 560ºC im Vergleich zu höheren Abscheidungstemperaturen erheblich verbessert ist. Es sei bemerkt, daß die Abscheidungsrate bei 560ºC besonders dann, wenn sie mit der in Figur 2 dargestellten Gasabscheidungsrate der Phosphinquelle verglichen wird, dennoch bei einer annehmbar hohen Rate liegt, wenngleich sie kleiner ist als die bei höheren Temperaturen (wie erwartet). Es wird angenommen, daß der verringerte spezifische Widerstand des abgeschiedenen Films beim Abscheiden bei niedrigeren Temperaturen davon herrührt, daß sich ein am Einsatzort verwendeter Dotierungsstoffleichter in den abgeschiedenen Film einbauen läßt, wenn die Abscheidung bei niedrigeren Temperaturen stattfindet.
  • Es sei bemerkt, daß der verbesserte Einbau des Phosphor- Dotierungsstoffs in den Film, auf den die kleinen Werte des spezifischen Widerstands hinweisen, abgesehen von einer Dotierung bei niedrigeren Temperaturen eine geringere Konzentration eines bei der Abscheidung von Siliciumfilmen zu verwendenden Dotierungsquellengas ermöglicht, wobei er dennoch zu einem Film mit einer annehmbaren Leitfähigkeit führt. Ein Vergleich der zweiten und der dritten Zeile der Tabelle 1 zeigt, daß ein Verdoppeln des Verhältnisses von TBP zu Silan bei der Abscheidung zu einer Verringerung der Abscheidungsrate führt. Es wird angenommen, daß dies auf eine Erhöhung der Oberflächenvergiftung und der Platzkonkurrenz zurückzuführen ist, was bei einer erhöhten Dotierungskonzentration auftritt. Durch diese Erhöhung der Oberflächenvergiftung und der Platzkonkurrenz bei höheren Dotierungskonzentrationen verschlechtert sich auch die Filmdikkengleichmäßigkeit über die Waferoberfläche, da durch die größeren Dotierungskonzentrationen die Wahrscheinlichkeit erhöht wird, daß sich das Dotierungsgas im Reaktor nicht gleichmäßig mit dem Silan vermischt. Eine solche unvollständige Vermischung führt zu lokal hohen Konzentrationen des Dotierungsstoffs an der Oberfläche des Wafers, wodurch natürlich die Abscheidungsrate an diesem Ort verringert wird.
  • Folglich beinhaltet die bevorzugte Ausführungsform dieser Erfindung die Verwendung von TBP als Phosphorquelle, wobei die Abscheidung bei einer Temperatur in der Nähe der Zersetzungstemperatur von TBP (also etwa 560ºC) stattfindet. Hierdurch wird ein Prozeß mit einer annehmbaren Abscheidungsrate erzielt, bei dem Vorteile aus dem starken Einbauen des Dotierungsstoffs in den Film gezogen werden, das bei solch niedrigen Temperaturen auftritt. Durch diese guten Dotierungsstoff- Einbaueigenschaften kann ein relativ kleines Verhältnis der Dotierungsquelle zu Silan verwendet werden, das bei annehmbaren Abscheidungsraten eine verbesserte Dickengleichmäßigkeit bietet.
  • Die Zersetzung von TBP beginnt bei einer Temperatur von etwa 375ºC, wobei eine volle Zersetzung bei etwa 550ºC auftritt. Da TBP jedoch im Verhältnis zu Silan eine relativ hohe Molekülgröße aufweist, ist es zum vollständigen Zersetzen erforderlich, daß sich TBP für ein längeren Zeitraum auf der Zersetzungstemperatur befindet als Silan. Dies ist insbesondere dann der Fall, wenn wie im bevorzugten Ausführungsbeispiel die Abscheidungstemperatur relativ nahe bei der Zersetzungstemperatur von TBP von 550ºC liegt. Die vollständige Zersetzung von TBP ergibt die aktiven Teilchen für das Dotieren (also abhängig von den Abscheidungsbedingungen P&sub2;, PH&sub2; oder PH, die einzeln oder in Kombination auftreten können) zusammen mit flüchtigem Kohlenwasserstoff oder anderen Verbindungen. Falls die TBP-Moleküle jedoch beim Eintreten in die LPCVD-Kammer nicht vollständig zersetzt sind, können nichtflüchtige Phosphorverbindungen auf der Waferoberfläche abgeschieden werden. Dies führt ähnlich wie oben erörtert zu verringerten Abscheidungsraten sowie zu einer mangelhaften Gleichmäßigkeit der Dicke des abgeschiedenen Films infolge der Vergiftung der Oberfläche und der Platzkonkurrenz. Es wird dementsprechend vorgezogen, daß das TBP zu der Zeit, zu der ihm die Waferoberfläche ausgesetzt ist, vollständig zersetzt ist, um gute Abscheidungsraten und eine gute Gleichmäßigkeit aufrechtzuerhalten.
  • In den Figuren 3 und 4 ist eine bevorzugte Ausführungsform eines Serien-LPCVD-Reaktors 50 zur Ausführung des erfindungsgemaßen Verfahrens, die das Problem der unvollständigen Zersetzung der Dotierungsquelle in Angriff nimmt, schematisch dargestellt. Ein Reaktor 50 weist wie bei herkömmlichen LPCVD-Reaktoren eine Kammer 51 auf, die durch Wände 52 gebildet ist und von einem Dreizonenofen 54 umgeben ist. Ein Ende der Kammer 51 ist durch eine Tür 56 geschlossen, durch die ein Halter 60 für Wafer 62 in den Reaktor 50 eingebracht und auf einen Träger 58 gelegt wird. Gegenüber der Tür 56 weist die Kammer 51 eine Öffnung auf, über die die Kammer durch eine Pumpe (nicht dargestellt) evakuiert wird, wie es bei LPCVD-Reaktoren üblich ist.
  • Im Reaktor 50 gemäß dieser Ausführungsform der Erfindung liefern eine Silanquelle 64 und eine Dotierungsquelle 66 (die in diesem Beispiel TBP liefert) ihre jeweiligen Gase durch Massendurchfluß-Regeleinrichtungen (MFCs) 68 bzw. 70. Der Auslaß der MFC 68 ist für Silan an eine Einführungsröhre 72 in der Kammer des Reaktors 50 angeschlossen. Die Einführungsöffnungen 73 der Einführungsröhre 72 sind entlang dieser verteilt, um einen gleichmäßigen Fluß von Silan in die Kammer 51 zu erzielen. Eine zweite MFC 69 ist an die Silanquelle 64 angeschlossen und liefert einen durch die Tür 56 erfolgenden Fluß von Silan durch ein Einführungsrohr 76. Die mehreren MFCs 68 und 69 ermöglichen eine unabhängige Regelung des Flusses von Silan durch die Einführungsröhren 72 bzw. 76, so daß die Gleichmäßigkeit derabscheidung für den Reaktor 50 gut geregelt werden kann. Weiterhin kann die Position des Halters 60 mit den sich darauf befindenden Wafern 62 so ausgewählt werden, daß die Gleichmäßigkeit der Abscheidung optimiert wird. Gemäß dieser Ausführungsform der Erfindung wird das Silan durch die verteilten Öffnungen 73 in der Einführungsröhre 72 nicht nur gleichmäßiger in die Kammer 51 eingeführt, sondern die Regelung des Durchflusses durch die MFCs 68 und 69 und der Position des Halters 60 bieten eine Regelbarkeit der Abscheidungsreaktion. Diese Vorteile ermöglichen das Verringern des Waferabstands 62, wodurch der Durchsatz für den Abscheidungsprozeß verbessert wird.
  • Weiterhin ist der Auslaß der MFC 70 für die TBP-Quelle 66 an die Einführungsröhre 74 angeschlossen. Die Einführungsröhre 74 ist in Figur 3 aus Deutlichkeitsgründen als unterhalb der Einführungsröhre 72 angeordnet dargestellt. Wie in Figur 4 dargestellt ist, sind die Einführungsröhren 72 und 74 vorzugsweise in ungefähr der gleichen Entfernung von den Wafern 62 unterhalb des Trägers 58 angeordnet. Ein Thermoelement 75 ist zur Überwachung und zur Steuerung des Dreizonenofens 54 innerhalb der Kammer 51 vorgesehen. Wieder auf Figur 3 Bezug nehmend sei bemerkt, daß die Einführungsröhre 74 entlang der Kammer 51 verläuft und daß sich ihre Einführungsöffnung am Türende der Kammer 51 in einer Entfernung vom Pumpenende befindet, in dessen Nähe der Dotierungsstoff eingeführt wird. Wie oben beschrieben wurde, ermöglicht die niedrige Temperatur, bei der die Zersetzung vorzugsweise stattfindet, ein verkleinertes Konzentrationsverhältnis des Dotierungsstoffs zu Silan.
  • Demzufolge kann der Fluß von TBP durch das Einführungsrohr 74 relativ gering sein und beispielsweise etwa 1 sccm betragen. Der Fluß von Silan in die Kammer 51 ist in dieser Ausführungsform relativ hoch und liegt beispielsweise im Bereich von 250 sccm. Durch diesen hohen Silanfluß wird während der Abscheidung ein relativ kleines Verhältnis von TBP zu Silan erzielt, wodurch die Gleichmäßigkeit der Abscheidung verbessert wird, wie oben beschrieben wurde, während dennoch ermöglicht wird, daß sich die TBP-Durchflußrate in einem regelbaren Bereich befindet.
  • Durch das Vorsehen der Einführungsröhre 74 gemäß dieser Ausführungsform der Erfindung werden gegenüber herkömmlichen LPCVD- Reaktoren, bei denen der Dotierungsstoff vor dem Einführen in die Kammer mit Silangas gemischt wird, Vorteile erzielt. Infolge des geringen Durchflusses von TBP durch die Länge der Einführungsröhre 74 ist die Verweilzeit des TBPS in der Einführungsröhre 74 recht lang und die Durchlauf zeit von TBP durch die Einführungsröhre 74 beträgt in diesem Beispiel ungefähr vier Sekunden. Dies ermöglicht es, das TBP vor seiner Einführung in die Kammer vollständig auf die Zersetzungstemperatur zu erhitzen und ermöglicht im wesentlichen eine vollständige Zersetzung des TBPs bis zu der Zeit, zu der seine Bestandteile die Oberflächen der Wafer 62 erreichen. Wie oben erwähnt wurde, wird eine lokale Abscheidung der nichtflüchtigen Bestandteile des TBPs auf den Wafern 62 durch die vollständige Zersetzung von diesem vor seiner Einführung in die Kammer 51 minimiert. Dementsprechend wird die Gleichmäßigkeit der Abscheidung von am Einsatzort dotiertem Silicium verbessert, wie in Tabelle 1 dargestellt ist.
  • Es sei bemerkt, daß das Dotierungsquellengas, in diesem Fall TBP, alternativ vor seiner Einführung in den Reaktor 50 erhitzt werden kann. Falls das Dotierungsgas vor seiner Einführung in den Reaktor 50 erhitzt wird, ist vorzuziehen, daß das Gas erhitzt wird, bevor es die MFC 70 erreicht&sub1; da sich das Gas daran auf einem höheren Druck befindet und das Erhitzen des Gases daher wirksamer ist als wenn es nach der MFC 70 und vor Erreichen des Reaktors 50 erhitzt wird.
  • Als Ergebnis des oben beschriebenen Verfahrens ist ein Film 22 aus mit Phosphor dotiertem Silicium auf der Oberfläche des Wafers abgeschieden, wie in Figur 1b dargestellt ist. Infolge der gemäß dieser Ausführungsform relativ niedrigen Abscheidungstemperatur (beispielsweise unterhalb von 600ºC und vorzugsweise 560ºC) befindet sich der Siliciumfilm 22 im wesentlichen in einem amorphen Zustand. Es wurde beobachtet, daß das Strukturieren und Ätzen von amorphem Silicium insbesondere für Anwendungen, bei denen die Strukturelementgrößen im Bereich von weniger als einem Mikrometer liegen oder kleiner sind, gegenüber dem Strukturieren und Ätzen von polykristallinem Silicium verbessert sind, da die Kanten des strukturierten und geätzten Films schärfer ausgebildet sind. Gemäß dieser Ausführungsform werden vor dem Ausheizen des dotierten Siliciumfilms 22 herkömmliche Photolithographie- und Siliciumätzprozesse durchgeführt, die zu der Struktur aus Figur 1c führen. In dem Beispiel aus Figur 1c dient der dotierte Siliciumfilm 22 als vergrabener Kontakt zur Diffusionszone 16 über dem Silicidfilm 18 und erstreckt sich über das Feldoxid 10, um eine andere Diffusionszone zu kontaktieren, oder um durch eine darüber liegende Metallisierungsschicht nach einer herkömmlichen Abscheidung einer Isolationsschicht und einer Kontaktbildung kontaktiert zu werden.
  • Nach dem Strukturieren und Ätzen des dotierten Siliciumfilms 22 wird vorzugsweise ein Ausheizen vorgenommen, um den sich darin befindlichen Dotierungsstoff zu aktivieren. Verschiedene Ausheizbedingungen sind für ein solches Ausheizen geeignet, die die Sperrschichten der Diffusionszonen 16 nicht nachteilig durch eine übermäßige Silicidreaktion oder durch eine darin auftretende zusätzliche Diffusion des Dotierungsstoffs beeinflussen. Beispiele solcher Ausheizvorgänge umfassen ein sechzigminütiges Ausheizen in einem Ofen bei einer Temperatur von etwa 700ºC bis 800ºC oder ein dreißigminütiges Ausheizen in einem Ofen bei einer Temperatur von 900ºC. Statt dessen kann das Ausheizen in einer Vorrichtung für ein schnelles thermisches Ausheizen, wie einer Peak-RTA-Maschine für fünf Minuten bei 800ºC bis 900ºC oder für eine Minute bei 1000ºC vorgenommen werden. Es sei bemerkt, daß ein separates Ausheizen des abgeschiedenen Siliciumfilms nicht erforderlich ist, da solche Prozeßschritte wie das Ausheizen zur Aktivierung und Diffusion des für die Source-/Drainelektrode implantierten Dotierungsstoffs (falls nicht zuvor ausgeführt) und die Verdichtung der darüberliegenden Isolatorfilme wie PSG oder BPSG ausreichen, um den Dotierungsstoff im am Einsatzort dotierten abgeschiedenen Siliciumfilm, der gemäß dieser Ausführungsform der Erfindung gebildet wurde, zu aktivieren. Demzufolge kann das Ausheizen des Siliciumfilms 22 bei niedrigeren Temperaturen und kürzeren Zeitdauern als bei herkömmlichen POCL&sub3;-dotierten Filmen oder statt dessen ohne einen getrennten Ausheizschritt (wobei das Ausheizen des Siliciumfilms 22 zeitgleich mit einem nachfolgenden Hochtemperaturschritt auftritt) ausgeführt werden. Der thermische "Haushalt" für den ganzen Herstellungsprozeß wird auf diese Weise durch das Abscheidungsverfahren gemäß dieser Ausführungsform der Erfindung nicht nur wegen der Niedertemperaturabscheidung sondern auch wegen der Verfügbarkeit des Niedertemperaturausheizens (oder kombinierten Ausheizens) des Films eingehalten.
  • Auswirkungen der verschiedenen Ausheizbedingungen auf den spezifischen Widerstand von am Einsatzort bei 560ºC gemäß dem oben beschriebenen Verfahren dotierten Siliciumfilmen bei der Vorrichtung aus den Figuren 3 und 4 sind für verschiedene Konzentrationsverhältnisse von TBP zu Silan während des Abscheidens in Tabelle 2 dargestellt. Tabelle 2
  • Wie aus Tabelle 2 klar ersichtlich ist, können annehmbare Werte des spezifischen Widerstands unter Verwendung des kleineren Verhältnisses von TBP zu Silan von 0,003 erreicht werden. Kleinere Werte des spezifischen Widerstandes können mit einem höheren Verhältnis von TBP zu Silan erreicht werden, wenngleich wahrscheinlich die Gleichmäßigkeit der Dicke des abgeschiedenen Films verringert wird, wie in Tabelle 1 dargestellt ist.
  • Es sei bemerkt, daß das Ausheizen abgesehen von der Aktivierung des am Einsatzort verwendeten Dotierungsstoff den Siliciumfilm auch vom amorphen Zustand (wie abgeschieden) in den polykristallinen Zustand überführt.
  • Bezug nehmend auf Figur 5a wird nun eine zweite Struktur detailliert beschrieben, in der das am Einsatzort dotierte Silicium gemäß der Erfindung mit Vorteil verwendet werden kann. Diese Struktur ist vollständiger im oben erwähnten US-Patent 4 830 978 beschrieben, auf das hier verwiesen wurde. Diese Struktur ist eine Speicherzelle für einen dynamischen Direktzugriffsspeicher (dRAM), bei der sowohl der Speicherkondensator als auch der Durchgangstransistor für die Speicherzelle innerhalb eines in das Substrat geätzten Grabens gebildet sind. Das Substrat 220 ist in dieser Ausführungsform (p+)-leitendes Einkristallsilicium, in das mittels Siliciumdioxid 226 und Siliciumnitrit 228 als Hartmaskenmaterial Gräben geätzt wurden. Entlang den Seiten des Grabens sind durch thermische Oxidation Siliciumdioxid 230A und 230B gebildet. Die Zonen 222 sind pleitende Zonen, in die die Durchgangstransistoren vorzugsweise durch vor dem Ätzen der Gräben auf das Substrat 220 einwirkende Epitaxie eingebracht werden.
  • In Figur 5b ist eine in den Gräben abgeschiedene Siliciumschicht 232 dargestellt. Die Siliciumschicht 232 wird vorzugsweise gemäß dem oben beschriebenen Verfahren gebildet und beim Abscheiden am Einsatzort mittels einer Flüssigkeitsdampf- Dotierungsquelle, wie TBP, dotiert. Wie oben erörtert wurde, ist dieses Verfahren bei der Anwendung auf Graben-dRAM-Zellen, wie den in Figur 5b dargestellten, besonders vorteilhaft, da die Dickengleichmäßigkeit und die Formanpassungsvermögen des abgeschiedenen Films 232 für die erfolgreiche Bildung der Siliciumschicht 232 entscheidend ist. Es sei weiter bemerkt, daß die Grabentiefen für dRAMs mit hoher Dichte, wie 16-Mbit-dRAM 10 Mikrometer übersteigen kann, wobei die Breite in Querrichtung am obersten Abschnitt im Bereich von 0,8 Mikrometern liegt.
  • Bei Gräben mit einem so hohen Seitenverhältnis sind das Formanpassungsvermögen und die Gleichmäßigkeit des abgeschiedenen Films besonders wichtig, da eine nicht formtreue Abscheidung bewirken kann, daß der abgeschiedene Siliciumfilm den obersten Abschnitt des Grabens verschließen kann, bevor der Graben mit Silicium gefüllt worden ist. Falls dies stattfindet, tritt innerhalb des Siliciumfilms 232 und innerhalb des Grabens eine Fuge oder ein Leerraum auf. Für diese Anwendung wird der Siliciumfilm 232 zuerst bis zum Niveau des obersten Abschnitts der Zonen 222 zurückgeätzt, wie in Figur 5c dargestellt ist, bevor eine Maskierungsschicht aus Siliciumnitrit 233 und Photoresist 235 aufgebracht wird. Silicium-Verschlußstopfen 234A und 234B verbleiben in den Gräben des Bauelements.
  • Es sei bemerkt, daß die Silicium-Verschlußstopfen 234A und 234B nach diesem ersten Rückätzen keine relativ ebenen obersten Abschnitte haben würden, wie in Figur 5c dargestellt ist, wenn Leerräume in der Siliciumschicht 232 innerhalb des Grabens vorhanden wären, sondern statt dessen darin gebildete v-förmige Rinnen aufweisen würden, wie in Figur 6 dargestellt ist, wobei sich diese Rinnen bis weit in das Innere des Grabens hinein erstrecken. Wie aus dem restlichen Teil der Beschreibung der Herstellung dieser dRAM-Zelle verständlich sein wird, würde das Vorhandensein dieser Rinnen in den Silicium-Verschlußstopfen 234 bei der zuverlässigen Bildung von dRAM-Zellen, insbesondere bei Bauelementen mit einer hohen Dichte, wie 16-Mbit-dRAM- Bauelementen, erhebliche Probleme aufwerfen. Es wurde beobachtet, daß die Abscheidung des Siliciumfilms 232 gemäß dem oben beschriebenen Verfahren zu minimalen Leerräumen für Graben- Verschlußstopfen führt, was es wiederum ermöglicht, daß die zurückgeätzte Siliciumschicht 232 innerhalb eines Grabens eine gleichmäßige Oberfläche aufweist, wie in Figur 5c dargestellt ist.
  • Nachdem sich die Maske aus Nitrit 233 und Photoresist 235 an der Verwendungsstelle befindet, werden die Silicium-Verschlußstopfen 234A und 234B im Graben durch ein anisotropes Siliciumätzen bis zu einer Tiefe von etwa 1,0 bis 1,5 Mikrometer zurückgeätzt, was zur Struktur aus Figur 5d führt. Nach diesem Rückätzschritt werden 238A, 238B und 239 durch Abscheiden, thermisches Oxidieren (mit der Nitritschicht 233 als Oxidationsmaske) oder durch beides gebildet, wie in Figur 5e dargestellt ist. Weiterhin wird eine Ionenimplantation von (n+)- Zonen 224A und 224B mit einer Siliciumdioxidschicht 239 als Maske für die Implantation durchgeführt, woraufhin ein Ausheizen zum Aktivieren des Dotierungsstoffs stattfindet, wodurch auch der Dotierungsstoff in den Silicium-Verschlußstopfen 234A und 234B aktiviert wird. Die Verschlußstopfen 234 werden daraufhin wieder zurückgeätzt, wie in Figur 5f dargestellt ist, und das Siliciumdioxid 230A und 230B wird von den freigelegten Seiten der sich daran befindenden Gräben entfernt. Wie im oben beschriebenen Fall würde eine nicht formtreue Abscheidung der Siliciumschicht 232 auch das Ergebnis dieses Rückätzens negativ beeinflussen. Es wurde beobachtet, daß die Abscheidung der Siliciumschicht 232 gemäß dem oben beschriebenen Verfahren an dieser Stelle auch gute Rückätzergebnisse erzeugt.
  • Daraufhin wird eine zweite Abscheidung von Silicium durchgeführt, die auch gemäß dem oben beschriebenen Verfahren stattfindet, um eine Siliciumschicht 246 mit einer Dicke von etwa 20 nm über der Struktur zu bilden, die sich in Kontakt mit den freiliegenden Seiten des Grabens befindet, wie in Figur 59 dargestellt ist. Daraufhin wird ein isotropes Ätzen der Siliziumschicht 246 durchgeführt, wodurch die ganze. Schicht mit Ausnahme von Abschnitten 250A und 250B in der Kerbett entfernt wird, in der die Siliciumdioxidschicht 230A und 230B entfernt wurde, wie in Figur 5h dargestellt ist. Das Ausheizen dieser Struktur bewirkt, daß der Dotierungsstoff aus den Abschnitten 250A und 250B in den Grenzbereich zwischen der p-leitenden Zone 222 und dem (p+)-Substrat 222 hineindiffundiert, der als Source-/Drainelektrode für den endgültigen Durchgangstransistor dient, der über die Abschnitte 250A und 250B mit den Polysilicium- Verschlußstopfen 234A und 235B verbunden wird.
  • Die Speicherzelle wird durch thermisches Oxldieren der Struktur aus Figur 5h zur Isolierung der Seiten der Gräben sowie der obersten Abschnitte der Verschlußstopfen 234A und 234B vervollständigt. Durch die bevorzugte Oxidation der (n+)-Zonen 224A und 224B sowie der Polysilicium-Verschlußstopfen 234A und 234B ist die Oxidschicht 248A und 248B darüber dicker als über der p-Zone 222. Nach der thermischen Oxidation wird eine weitere dotierte Siliciumschicht 254 auf der Struktur abgeschieden und am Einsatzort bei ihrer Abscheidung gemäß dem oben beschriebenen Verfahren dotiert. Vor dem Ausheizen wird die Schicht 254 strukturiert und geätzt, um separate Wortleitungen für jede Zeile zu bilden, wobei ein Ausheizen entsprechend dem oben beschriebenen vorzugsweise nach dem Strukturieren und Ätzen vorgenommen wird, um den Dotierungsstoff zu aktivieren und zu bewirken, daß die Siliciumschicht 254 von einem amorphen Zustand (wie abgeschieden) in einen polykristallinen Zustand übergeht. Die Siliciumschicht 254 dient auf diese Weise als das Gate des vertikalen Durchgangstransistors, wobei die (n+)-Zone 224 als die eine Source-/Drainelektrode und eine Zone 251 als die andere dient&sub1; die eine Verbindung zum Verschlußstopfen 234 aufweist (für jede der Zellen aus Figur 5i).
  • Wie bei den zuvor ausgeführten Abscheidungen wird durch die verbesserte Gleichmäßigkeit der Abscheidung und die Formanpassungsvermögen des abgeschiedenen Films ein zuverlässiges und wirksames Füllen des Durchgangsgateabschnitts einer jeden der in Figur 5i dargestellten Graben-dRAM-Zellen erzielt. Weiterhin hat däs Abscheiden der Siliciumschicht 232 bei Prozeßbedingungen von 560ºC und 33 Pa (250 mTorr) bei einem Verhältnis von TBP zu Silan von 0,003 zu Verschlußstopfen 234A mit spezifischen Widerständen von weniger als 1,0 mohm cm und einer Stufenabdeckung (Verhältnis der Dicke an den Grabenseiten zur obersten Fläche) von 97% geführt. Für die Zwecke einer dRAM- Speicherplatte liefert ein Wert des spezifischen Widerstands von 1,0 mOhm cm bei dieser Anwendung ein Verhältnis Cmin/Cmax von 90%. Es wurde beobachtet, daß gemäß dem oben erwähnten Prozeß aufgebaute Strukturen keine Verschlechterung der Unversehrtheit des Gate-Dielektrikums erleiden und im Substrat 220 keine durch eine Beanspruchung verursachten Fehler aufweisen.
  • Nach Abschluß des oben beschriebenen Verfahrens werden Isolationsschichten und Metallverbindungsschichten gebildet, wie im Stand der Technik bekannt ist, um eine Verbindung zu den Elementen der Strukturen aus Figur 1c und Figur 5i derart herzustellen, daß eine vollständige integrierte Schaltung gebildet wird. Die einzelnen Schaltungen werden dann von den Abschnitten des Wafers getrennt und es werden durch Drahtbonden, direktes Verbinden von Höckern oder ähnliches externe Verbindungen zu diesen herstellt, wie im Stand der Technik wohlbekannt ist. Die einzelnen Schaltungen können dann in ein Doppelreihengehäuse, einen Chipträger oder einen anderen Gehäusetyp eingeschlossen werden. Ein Beispiel eines solchen Gehäuses ist im am 22. Januar 1985 erteilten, auf Texas Instruments Incorporated übertragenen US-Patent 4 495 376 beschrieben, auf das hiermit verwiesen sei.
  • Wie oben beschrieben wurde, werden durch die vorliegende Erfindung Siliciumfilme mit einer hohen Leitfähigkeit erzielt, die bei guten Abscheidungsraten abgeschieden werden und eine verbesserte Dickengleichmäßigkeit aufweisen. Weiterhin ermöglicht das Formanpassungsvermögen des abgeschiedenen Films, daß er für schwierige Anwendungen, wie die Bildung von Polysilicium- Verschlußstopfen bei Gräben mit einem hohen Seitenverhältnis bei einer verringerten Leerraum- und Fugenbildung, zur Ermöglichung guter Rückätzeigenschaften, verwendet wird. Weiterhin wird gemäß der Erfindung ein Verfahren zur Abscheidung eines Siliciumfilms vorgesehen, das mit modernen Herstellungsprozessen vereinbar ist, wie beispielsweise denen, die geringe Sperrschichtdicken und silicidbeschichte Sperrschichten aufweisen, wobei spätere Abscheidungen gemäß diesem Verfahren vorgenommen werden können.

Claims (4)

1. Verfahren zum Abscheiden eines dotierten Siliciumfilms auf einer Oberfläche eines Substrats (62), enthaltend die Schritte:
a) Anordnen des Substrats (62) in einer Reaktionskammer (51) eines Reaktors (50);
b) Aufheizen des Substrats (62) auf eine Temperatur zwischen etwa 550 ºC und 600 ºC;
c) Einbringen von Silan (64) in die Reaktionskammer (51), wobei es in Kontakt mit dem Substrat (62) gelangt;
d) getrenntes Vorheizen einer dampf förmigen Dotierungsquelle (66) auf eine Temperatur, die oberhalb derjenigen liegt, bei der sie sich zu zersetzen beginnt; und
e) daraufhin erfolgendes getrenntes Einbringen der vorgeheizten Dotierungsquelle (66) in die Reaktionskammer (51), wobei sich die Dotierungsquelle (66) mit dem Silan (64) vermischt und in Kontakt mit dem Substrat (62) gelangt und der dotierte Siliciumfilm auf dem Substrat (62) abgeschleden wird.
2. Verfahren nach Anspruch 1, bei welchem das Vorheizen der Dotierungsquelle (66) für eine ausreichende Zeit fortgesetzt wird, um ihre im wesentlichen vollständige Zersetzung vor dem Kontakt mit dem Substrat (62) zu bewirken.
3. Verfahren nach Anspruch 1, bei welchem die Dotierungsquelle (66) tertiäres Butylphosphin ist.
4. Verfahren nach Anspruch 1, bei welchem das Verhältnis der Dotierungsquelle zu Silan kleiner als 1 % ist.
DE69030864T 1989-12-01 1990-11-02 Verfahren der in-situ-Dotierung von abgeschiedenem Silizium Expired - Fee Related DE69030864T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US44490089A 1989-12-01 1989-12-01

Publications (2)

Publication Number Publication Date
DE69030864D1 DE69030864D1 (de) 1997-07-10
DE69030864T2 true DE69030864T2 (de) 1997-11-13

Family

ID=23766810

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69030864T Expired - Fee Related DE69030864T2 (de) 1989-12-01 1990-11-02 Verfahren der in-situ-Dotierung von abgeschiedenem Silizium

Country Status (3)

Country Link
EP (1) EP0429885B1 (de)
JP (1) JP3045538B2 (de)
DE (1) DE69030864T2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2707985B2 (ja) * 1994-11-11 1998-02-04 日本電気株式会社 半導体装置の製造方法
DE102004007409B4 (de) * 2004-02-16 2006-06-01 Infineon Technologies Ag Überkonformes Herstellungsverfahren für eine Halbleiterstruktur
JP7252935B2 (ja) * 2017-07-12 2023-04-05 アプライド マテリアルズ インコーポレイテッド Ｓｉ間隙充填のための周期的な共形堆積／アニーリング／エッチング
CN111916496B (zh) * 2020-06-18 2022-02-11 南瑞联研半导体有限责任公司 一种igbt栅极总线结构
CN113851582B (zh) * 2021-08-18 2024-09-20 杭州未名信科科技有限公司 一种垂直型霍尔传感器及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2130009B (en) * 1982-11-12 1986-04-03 Rca Corp Polycrystalline silicon layers for semiconductor devices
US4556584A (en) * 1984-05-03 1985-12-03 Btu Engineering Corporation Method for providing substantially waste-free chemical vapor deposition of thin-film on semiconductor substrates
NL8501769A (nl) * 1984-10-02 1986-05-01 Imec Interuniversitair Micro E Bipolaire heterojunctie-transistor en werkwijze voor de vervaardiging daarvan.
US4877753A (en) * 1986-12-04 1989-10-31 Texas Instruments Incorporated In situ doped polysilicon using tertiary butyl phosphine
US4793283A (en) * 1987-12-10 1988-12-27 Sarkozy Robert F Apparatus for chemical vapor deposition with clean effluent and improved product yield

Also Published As

Publication number Publication date
JPH03230521A (ja) 1991-10-14
DE69030864D1 (de) 1997-07-10
JP3045538B2 (ja) 2000-05-29
EP0429885A2 (de) 1991-06-05
EP0429885B1 (de) 1997-06-04
EP0429885A3 (en) 1993-11-03

Similar Documents

Publication Publication Date Title
DE69705443T2 (de) Kontaktierverfahren für DRAM-Grabenkondensator
US5198387A (en) Method and apparatus for in-situ doping of deposited silicon
EP0491976B1 (de) Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
DE69204386T2 (de) Verfahren zur Herstellung eines polykristallinen Siliziumfilmes.
DE69032234T2 (de) Halbleiteranordnung mit einem durch Verfliessen gefüllten Graben
DE69425527T2 (de) Oxidation von Silizium-Nitrid in der Herstellung von Halbleitenden Anordnungen
DE69506951T2 (de) Methode zur Bildung von Metallsilizidschichten auf Source- und Draingebiete
DE3650747T2 (de) Verfahren zur Herstellung integrierter Schaltungen unter Verwendung einer Schicht gegen der Diffusion von Sauerstoff
DE10031624B4 (de) Verfahren zur Herstellung eines Transistors mit erhöhten Source- und Drain-Bereichen
DE102004013928A1 (de) Grabenisolation mit dotierter Oxid-Grabenfüllung
EP0920059A2 (de) Speicherzellenanordnung und Verfahren zu deren Herstellung
DE4400178A1 (de) Verfahren zur Herstellung eines integrierten Schaltkreises
DE4300986C2 (de) Halbleitervorrichtung zur Elementisolierung und Herstellungsverfahren derselben
DE102005030065B4 (de) Festphasenepitaxie verwendendes Halbleiterbauelement und Verfahren zur Herstellung desselben
DE69408248T2 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102016100938B4 (de) Verfahren zum abscheiden einer isolierenden schicht, insbesondere eines borphosphorsilikatglas-films
DE4409875C2 (de) Verfahren zur Herstellung eines MOS Transistors unter Verwendung einer doppelt dotierten Schicht
DE10320029A1 (de) Grabenfüllung mit niedrigem spezifischem Widerstand zur Verwendung in DRAM- und eDRAM-Speichern
DE69931656T2 (de) VERFAHREN ZUR HERSTELLUNG EINER SiON/SiO2 DIELEKTRISCHEN ZWISCHENSCHICHT MIT EINER NACHBEHANDLUNG DER CVD SILIZIUM OXYNITRIDSCHICHT
DE3588127T2 (de) Halbleiteranordnung mit einer dielektrischen Schicht
DE69030864T2 (de) Verfahren der in-situ-Dotierung von abgeschiedenem Silizium
DE3525550A1 (de) Verfahren zur herstellung von feldeffekttransistoren mit isoliertem gate und hoher ansprechgeschwindigkeit in integrierten schaltungen hoher dichte
DE102017121693B4 (de) Dotierungsverfahren
DE68926017T2 (de) Integrierte Schaltungherstellung, unter Anwendung eines Niedrig-Temperatur-Verfahrens zur Herstellung von Silicid-Strukturen
DE19731857C2 (de) Verfahren zur Dotierung eines Polysiliciumbereiches mit Phosphor

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee