DE69028644T2

DE69028644T2 - Integrierte Schaltung und Herstellungsverfahren

Info

Publication number: DE69028644T2
Application number: DE69028644T
Authority: DE
Inventors: Burhan Bayraktaroglu
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1989-02-16
Filing date: 1990-01-17
Publication date: 1997-02-13
Anticipated expiration: 2010-01-18
Also published as: EP0383034B1; DE69028644D1; JPH02298070A; EP0383034A1

Description

HINTERGRUND DER ERFINDUNG

1. Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf elektronische integrierte Halbleiterschaltungen und insbesondere auf eine integrierte Schaltung mit sowohl bipolaren Transistoren als auch MESFET-Vorrichtungen auf der Basis von II-IV- oder III-V- Legierungshalbleitermaterialien.

2. Beschreibung der verwandten Technik

Mikrowellenkomponenten und Untersysteme können allgemein in zwei Klassen unterteilt werden: (1) hybridartige und (2) monolithische integrierte Schaltungen (MMIC). Die Hybridtechnologie ermöglicht Kombinationen von verschiedenen Bauelementtypen, von Schaltungen auf verschiedenen Substrattypen und von passiven Komponenten, die mit der MMIC-Technologie nicht vollständig kompatibel sind. Die beste Verwendung der Hybridtechnologie ergibt sich, wenn von einer gegebenen Schaltung eine hohe Leistung gefordert wird. In diesem Fall werden diskrete Bauelemente (möglicherweise unterschiedlicher Typen) gewählt und klassifiziert, um eine maximale Leistung sicherzustellen, ferner werden passive Schaltungen auf verlustarmen Substraten erzeugt, schließlich wird nach dem Anschluß der Bauelemente an die Schaltungen eine Abstimmung ausgeführt, um die maximale Leistung für die sich ergebende Hybridanordnung zu erhalten.
Dagegen basiert die MMIC-Technologie auf der Verwendung lediglich eines Bauelementtyps, der sämtliche Schaltungsfunktionen ausführt. Der gemeinsam verwendete Bauelementtyp ist der GaAs- Feldeffekttransistor mit Schottky-Übergang-Gate (MESFET). Der MESFET ist ausreichend flexibel, um in Verstärkern mit geringem Rauschen, in Leistungsverstärkern, in Schaltern, in Mischern, in Verdopplern und in vielen anderen Schaltungen verwendet zu werden. Er führt die meisten dieser Funktionen zufriedenstellend aus, jedoch keine von ihnen optimal. Andere Typen von Bauelementen wie etwa Transistoren mit hoher Elektronenmobilität (HEMTs), Heteroübergang-Bipolartransistoren (HBTs) sowie Mischerdioden, die rauscharme Hochleistungsfunktionen oder Mischerfunktionen einzeln besser als MESFETs ausführen können; die Verwendung eines dieser Bauelemente als einzigen Bauelementtyp in MMIC-Schaltungen verbessert eine Funktion, während es die anderen verschlechtert. Die Leistungsverschlechterung, die sich aus dem nicht optimalen Gebrauch aktiver Bauelemente ergibt, wird durch die monolithische Integration der passiven Schaltungen und der aktiven Bauelemente teilweise ausgeglichen. Weiterhin verbessert die Stapelverarbeitung, die von der MMIC-Technologie geboten wird, die Schaltungskomplexität und senkt die Herstellungskosten.
Digitale Siliciumschaltungen verwenden sowohl vertikale npn- Schalttransistoren als auch laterale pnp-Transistoren für die Eingangslogik, für die Stromquellen und für die Pegelverschiebung. Die Hinzufügung von Sperrschicht-Feldeffekttransistoren (JFETs) zu Silicium-Bipolartransistoren hat analoge Schaltungen zur Folge, die mit hohen Geschwindigkeiten arbeiten, wobei sie sehr hohe Eingangsimpedanzen besitzen. Die Vielseitigkeit der Kombination von bipolaren Schaltungen und JFETs in einer integrierten Siliciumschaltung ist wohlbekannt.
Historisch sind GaAs/AlGaAs-Heteroübergang-Bipolartransistoren (HBT) unter Verwendung der Mesa-Technologie hergestellt worden, in der die Kollektor-, Basis- und Emitter-Epischichten während eines einzigen epitaktischen Ablagerungsdurchlaufs nacheinander aufwachsen. Die Emitter- und die Basis-Epischicht werden unter Verwendung zweier Ätzstufen selektiv entfernt, um einen Kontakt mit den Basis- bzw. Kollektorflächen herzustellen. Die Ätzungen haben Stufen im GaAs zur Folge, die für einen typischen Mesa-HBT im Höhenbereich zwischen 0,4 und 1,0 µm liegen. Siehe beispielsweise K. Nagata u. a., Self- Aligned AlGaAs/GaAs-HBT With Low Emitter Resistance Utilizing InGaAs Cap Layer, 35 IEEE Tr.Elec.Dev 2 (1988). Obwohl auf diese Weise qualitativ hochwertige HBTs gefertigt werden können, hat die sich ergebende Mesastruktur eine sehr strenge Topographie zur Folge, die es schwierig macht, ein mehrstufiges Metallsystem einzubauen, wie es für hohe Integrationsstufen erforderlich ist.
Ebene Heteroübergang-Bipolartransistoren sind als Elemente integrierter Schaltungen in der "Emitter-Down"-Konfiguration hergestellt worden; siehe z. B. L. Tran u. a., GaAs/AlGaAs Heterojunction Emitter-Down Bipolar Transistors Fabricated on GaAs-on-Si-Substrate, 8 IEEE Elec.Dev.Lett. 50 (1987). Dies vermeidet die Mesa-Topographie, es besitzt jedoch den Nachteil einer begrenzten npn-Basisdotierung und begrenzter Möglichkeiten bei der Integration mehrerer Bauelemente. Die tiefe Basisimplantierung durch den Kollektor begrenzt die Basisdotierung, was einen hohen Basis-Flächenwiderstand und ein "flaches" Dotierungsprofil zur Folge hat. Die Integrationsmöglichkeiten sind in der gleichzeitig anhängenden Anmeldung, lfd. Nr. 063,554, eingereicht am 18. Juni 1987 (L. Tran), nicht vor der vorliegenden Anmeldung veröffentlicht, untersucht worden, wo ein n-Kanal-JFET mit dem npn vorgeschlagen worden ist. Die Integration irgendwelcher weiterer Bauelemente würde wesentliche Änderungen in den Epi-Verarbeitungsschritten und in vielen weiteren Verarbeitungsschritten erfordern. Weiterhin erfordert diese Technologie, daß sämtliche npn-Transistoren in der "Common-Emitter"-Konfiguration geschaltet sind, was ihre Anwendungen ernsthaft einschränkt.
Obwohl ein einzelner Durchlauf einer epitaktischen Ablagerung wie in den Mesa-HBTs und in den Emitter-Down-HBTs verwendet den Fertigungsprozeß vereinfacht, schränkt er die Typen von Strukturen ein, die gemeinsam auf einem einzelnen Chip integriert werden können.
Das US-Patent Nr. 4,529,996 offenbart einen InP-BP-Heteroübergang-Bipolartransistor, in dem ein Bor-Phosphid-Emitter durch eine Öffnung in einer Siliciumdioxid-Maske auf einem Indium-Phosphid-Substrat, das die Basis- und Kollektorbereiche enthält, aufwächst.
Die US 4,611,388 offenbart einen Heteroübergang-Bipolartransistor mit aktiven Bereichen, die in einem epitaktisch aufgewachsenen Bereich gebildet sind. Der Artikel "Gallium Arsenide ICs Come Out Of The Research Shadows" (New Electronics, Bd. 18, Nr. 13, Juni 1985, Seite 37) beschreibt eine alternative HBT-Struktur und beschreibt außerdem auf den Seiten 33 und 34 herkömmliche MESFET-Anordnungen. Die Verwendung von HBTs, die zusammen mit Dioden und Widerständen in einer integrierten Schaltung integriert sind, ist beschrieben in IEEE: GaAsIC Symposium - Technical Digest, Portland, 13.-16. Oktober 1987, Seiten 137 bis 140.
Überwachstumsverfahren besitzen jedoch die Nachteile, daß sie nicht mehrere Bauelemente in den Prozeß integrieren können und daß sie eine räumlich selektive Ablagerung der Epitaxieschichten erfordern. Im Fall der selektiven Epi-Ablagerung wird das Epimaterial, das auf die Siliciumdioxid-Maske fällt, verschwendet, ferner kann der selektive Epi-Prozeß zu ernsthaften Grenzflächenproblemen an den Kanten der Öffnungen in der Siliciumdioxidmaske führen, was Bereiche mit hoher Beanspruchung und fehlerhaften Pegeln zur Folge hat. Die Arbeit von J. W. Tully, 7 IEEE Elec.Dev.Lett. 203 (1986), über Emitterüberwachstum auf einer implantierten Basis verwendete als Dotierungsmittel wegen der hohen Masse und des niedrigen Implantierungsbereichs Zn, Zn diffundiert jedoch bei den Temperaturen, die für das zweite Epi-Wachstum notwendig sind, schnell unkontrolliert. Weiterhin integriert Tully nur einen einzigen Bauelementtyp, den npn-HBT.
Somit besteht bei den bekannten MMIC-Verfahren das Problem der Integration von GaAs-MESFETs mit HBTs.

ZUSAMMENFASSUNG DER ERFINDUNG

Die obenbeschriebenen Probleme werden durch die integrierte Schaltung gelöst, die die Merkmale des Anspruches 1 besitzt.
Die vorliegende Erfindung schafft monolithisch integrierte MESFETs und HBTs sowie ein Fertigungsverfahren, das selektive Implantierungen, gefolgt vom epitaktischen Wachstum von Basis- und Emitterschichten für den HBT, enthält. Dieser Prozeß ermöglicht die Integration in halbisolierendem GaAs, was eine Isolation der Bauelemente ohne Trenches (Gräben) oder Gitterfehler- Implantierungen schafft.
In bevorzugten Ausführungsformen werden zunächst HBT-Kollektor-Kontaktbereiche sowie MESFET-Kanal und -Kontaktbereiche in einen halbisolierenden GaAs-Wafer implantiert, anschließend wird auf den gesamten Wafer ein epitaktisches Wachstum von vor Ort dotierten Basis- und Emitterschichten hervorgerufen. Die Emitter- und Basisschichten werden in einem selbstausrichtenden Prozeß bemustert und geätzt, gefolgt vom Prozeß des ausgesparten MESFET-Gates. Dies stellt einen einfachen Prozeß dar, der nahezu ebene, vertikale HBTs zusammen mit MESFETs ergibt.
Dies löst das Problem der bekannten Verfahren der Integration verschiedener Bauelemente durch einen einfachen Prozeß mit nahezu ebenen, vertikalen Bauelementen.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Die Zeichnungen sind schematisch, ferner ist der vertikale Maßstab um der Klarheit willen übertrieben.
Die Fig. 1-10 sind Querschnittsansichten einer ersten bevorzugten Ausführungsform und der Schritte einer ersten bevorzugten Ausführungsform des Fertigungsverfahrens;
Fig. 11 veranschaulicht schematisch eine integrierte Schaltung, die sowohl rauscharme Verstärkerbauelemente als auch Leistungsverstärkerbauelemente verwendet; und
Fig. 12 ist eine Draufsicht einer bevorzugten Ausführungsform eines HBT.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Ein Verfahren gemäß einer ersten Ausführungsform zum gleichzeitigen Fertigen von Hochleistungs-npn-Heteroübergang-Bipolartransistoren (HBTs) und von rauscharmen n-Kanal-MESFETs enthält die folgenden Schritte, die in den Fig. 1-10 im Querschnitt veranschaulicht sind:
(a) ein Ausgangsmaterial für diesen Prozeß ist in Fig. 1 gezeigt; es ist zu beachten, daß die Vertikale in den Zeichnungen um der Klarheit willen übertrieben ist. Es ist aus einem halbisolierenden GaAs-Substrat 102 aufgebaut, das in der < 100> -Richtung orientiert ist, auf dem eine epitaktische Schicht 104 aus halbisolierendem GaAs mit einer Dicke von 1 µm aufgewachsen ist. Die epitaktische Schicht 104 ist optional und könnte weggelassen werden.
(b) Ein Photolack 106 wird auf das Ausgangsmaterial aufgeschleudert und bemustert, um die Stelle des n-Kanal-MESFET zu definieren. Unter Verwendung des Photolacks 106 als Implantierungsmaske wird in die Epischicht 104 mit einer Energie von 200 keV und einer Dosis von 5 10¹²/cm² Silicium implantiert, um einen Kanalbereich 108 zu bilden, der mit 2 10¹&sup7;/cm³ dotiert ist und sich ungefähr 0,1 µm bis 0,3 µm unter der Oberfläche befindet. Dann wird erneut Silicium implantiert, jedoch mit einer Energie von 60 keV und einer Dosis von 3 10¹³/cm², um eine Kontaktschicht 110 zu bilden, die mit ungefähr 2 10¹&sup8;/cm³ dotiert ist und sich ungefähr von der Oberfläche zum Kanalbereich 108 erstreckt. Siehe Fig. 2; diese Implantierungen können im Schritt (e) aktiviert werden.
(c) Der Photolack 106 wird abgezogen, anschließend wird eine Siliciumnitrid-Schicht (Si&sub3;N&sub4;) 111 mit einer Dicke von 1 µm auf der Oberfläche abgelagert. Eine dicke Photolackschicht (2-3 µm) 112 wird anschließend aufgeschleudert und bemustert, um die Stelle des npn-HBT zu definieren. Das Muster des Photolacks 112 wird auf das Nitrid 111 durch reaktive Ionenätzung (RIE) in 92 % CF&sub4;/8 % O&sub2; übertragen. Unter Verwendung des Photolacks 112 plus des Nitrids 111 als Implantierungsmaske wird Silicium in die Epischicht 104 mit Energien von 150, 300 und 600 keV und mit Dosen von 5 10¹¹/cm², 8 10¹¹/cm² bzw. 1,2 10¹²/cm² implantiert, um einen n-Kollektorbereich 114 zu bilden, der mit ungefähr 3 10¹&sup6;/cm³ dotiert ist und sich von der Oberfläche bis ungefähr 0,6 µm unter die Oberfläche erstreckt. Anschließend wird erneut Silicium implantiert, jedoch mit einer Energie von 900-1200 keV und mit einer Dosis von 8 10¹³/cm², um eine n&spplus;-Schicht 116 zu bilden, die mit ungefähr 2 10¹&sup8;/cm³ dotiert ist und sich ungefähr vom Kollektorbereich 114 ungefähr 0,5 µm unter die Oberfläche erstreckt. Siehe Fig. 3; diese Implantierungen werden im Schritt (e) aktiviert.
(d) Der Photolack 112 wird abgezogen und das Nitrid 111 wird beseitigt. Dann wird eine Nitridschicht 117 mit einer Dicke von 1 µm auf der Oberfläche abgelagert, anschließend wird ein Photolack 118 aufgeschleudert und bemustert, um die Stelle der Kollektorkontakte im npn-HBT zu definieren. Das Muster wird auf das Nitrid 117 durch RIE wie im Schritt (c) übertragen. Unter Verwendung des Photolacks 118 und des Nitrids 117 als Implantierungsmaske wird Silicium in die Epischicht 104 mit Energien von 200, 500 und 900 keV und mit Dosen von 5 10¹³/cm², 6 10¹³/cm² bzw. 8 10¹³/cm² implantiert, um n&spplus;-Kollektorkontakte 120 zu bilden, die mit ungefähr 2 10¹&sup8;/cm³ dotiert sind und sich von der Oberfläche zum Unterkollektor 116 erstrecken. Siehe Fig. 4; diese Implantierungen werden ebenfalls im Schritt (e) aktiviert.
(e) Der Photolack 118 wird abgezogen, das Nitrid 117 wird beseitigt und die Oberfläche wird gereinigt. Dann wird eine epitaktische, metallorganische Abscheidung aus der Dampfphase bei Temperaturen von ungefähr 800 C in einem Arsen-Überdruck ausgeführt, um weitere Schichten auf der Schicht 104 aufwachsen zu lassen; dadurch werden die vorher beschriebenen Siliciumimplantierungen getempert, was eine gute elektrische Aktivierung zur Folge hat. Als Alternative kann das Substrat in einem herkömmlichen Ofen oder in einem schnellen thermischen Temperungsofen vor dem Epi-Wachstum getempert werden. Das Epi-Wachstum bildet zunächst eine Epischicht 122 aus GaAs mit einer Dicke 0,05-0,1 µm, das vor Ort mit Zink (oder mit Beryllium, falls die Schicht 122 durch eine Molekularstrahlepitaxie (MBE) aufgewachsen ist) bis zu ungefähr 1 10¹&sup9;/cm³ dotiert wird. Dann wachsen die Epischicht 124 von n&spplus;-AlxGa1-xAs (x = 0,25) mit einer Dicke von 0,1 µm und vor Ort mit Silicium bis zu ungefähr 2 10¹&sup7;/cm³ dotiert sowie eine Epischicht 125 aus n&spplus;-GaAs mit einer Dicke von 0,1 µm und vor Ort mit Silicium bis zu ungefähr 3 10¹&sup8;/cm³ dotiert auf. Siehe Fig. 5. Alternativ kann dem Wachstum unmittelbar ein Tempern bei 900 C für fünfzehn Minuten im MOCVD-Reaktor vorhergehen oder das Wachstum kann anstatt durch MOCVD durch MBE erfolgen.
Die spezifische Schichtzusammensetzung, die während des Epi- Wachstums abgelagert wird, hängt von der Optimierung des HBT ab, weil keine der abgelagerten Schichten für den MESFET verwendet wird. Tatsächlich könnten die MESFET-Bereiche während der Ablagerung maskiert werden, dies ist jedoch unnötig, weil die Bildung des Emitters und der Basis des HBT notwendigerweise die Entfernung von Abschnitten der abgelagerten Schichten erfordert.
(f) Nach dem Epi-Wachstum wird ein Photolack aufgeschleudert und bemustert, um die Stelle des Emitters des HBT zu definieren. Auf den Photolack und auf den freiliegenden Abschnitt der Epischicht 125 wird ein Metall (50 nm (500 Å) Au:Ge / 14 nm (140 Å) Ni / 200 nm (2000 Å) Au) aufgedampft, anschließend wird der Photolack entfernt, wodurch das Metall mit Ausnahme des Abschnitts 126, der sich auf der GaAs-Epischicht 125 befindet, abgehoben wird. Das Metall 126 wird dann als Ätzmaske für die RIE-Ätzung der GaAs-Epischicht 125 und der AlxGa1-xAs-Epischicht 124 mit BCl&sub3; verwendet. Diese Ätzung ist anisotropisch, sie ätzt jedoch leicht das GaAs und das AlxGa1-xAs unter dem Metall 126, um einen Überhang von ungefähr 0,05 µm des Metalls auf den verbleibenden Abschnitten 128 und 129 der GaAs-Schicht 125 bzw. der AlxGa1-xAs-Schicht 124 zurückzulassen; siehe Fig. 6. Das GaAs 128 bildet die Emitterkontaktschicht und das AlxGa1-xAs 129 bildet den Emitter für den HBT. Der Emitter 129 kann eine Größe von ungefähr 2 µm 10 µm besitzen, wobei im Querschnitt von Fig. 6 die Breite von 2 µm gezeigt ist.
(g) Erneut wird ein Photolack aufgeschleudert und bemustert, um die Stelle der Basis des HBT zu definieren; dadurch wird zusätzlich zu einem Abschnitt des p&spplus;-GaAs 122 ein Metall 126 freigelegt. Das Metall (ebenfalls Au:Ge/Ni/Au) wird auf den Photolack und das Metall 126 sowie auf den freiliegenden Abschnitt der Epischicht 122 aufgedampft. Das überhängende Metall 126 schattet den Teil der Epischicht 122 in der Nähe des Emitters 129 ab, so daß das aufgedampfte Metall mit dem Emitter 129 nicht in Kontakt gelangt. Der Photolack wird entfernt, wobei das Metall mit Ausnahme des Abschnitts 130, der sich auf der GaAs-Epischicht 122 befindet, und des Abschnitts 132, der sich auf dem Metall 126 befindet, abgehoben wird. Dann wird eine Nitridschicht mit einer Dicke von 0,5 µm gleichmäßig abgelagert und durch RIE anisotrop geätzt, um das gesamte Nitrid mit Ausnahme des Abschnitts 131 an den Seitenwänden des Emitters 129 und des Emitterkontakts 128 zu entfernen. Das Nitrid 131 füllt den Spalt zwischen dem Emitter 129 und dem Metall 130, das den Basiskontakt bildet. Das Metall 130 und 132 sowie das Nitrid 131 werden dann als Ätzmaske verwendet, um die p&spplus;-GaAs-Epischicht 122 mittels RIE mit BCl&sub3; anisotrop zu ätzen, um die Basis 134 zu bilden. Die Ätzung wird zeitlich so gesteuert, daß sie aufhört, sobald die p&spplus;- GaAs-Schicht 122 außerhalb der Basis 134 entfernt ist; eine leichte Überätzung in das n-GaAs und das halblisolierende GaAs stört die Fertigung des HBT und des MESFET nicht. Siehe Fig. 7; die Basis 134 kann eine Größe von ungefähr 4 µm 10 µm besitzen.
(h) Ein Photolack wird aufgeschleudert und bemustert, um ohmsche Kontakte sowohl für die HBT-Kollektorkontakte 120 als auch für die Source/den Drain des MESFET zu definieren. Es wird Gold/Germanium/Nickel aufgedampft und durch Entfernen des Photolacks abgehoben; dadurch werden ohmsche Kollektorkontakte 136 und ohmsche Source/Drain-Kontakte 138 gebildet, wodurch der HBT fertiggestellt ist, der allgemein mit dem Bezugszeichen 140 bezeichnet ist. Die ohmschen Kontakte werden bei 435 C für zwei Minuten legiert. Siehe Fig. 8.
(i) Ein Photolack 142 wird aufgeschleudert und bemustert, um das ausgesparte Gate des MESFET zu definieren. Es wird eine isotrope Ätzung aus Wasser, Wasserstoffperoxid und Schwefelsäure H&sub2;O:H&sub2;O&sub2;:H&sub2;SO&sub4;) verwendet, um einen n&spplus;-GaAs-Bereich 110 zu ätzen und auf dem n&supmin;-GaAs-Kanalbereich 108 anzuhalten; diese Ätzung unterschneidet den Photolack 142. Durch Aufdampfen wird Titan/Platin/Gold 144 abgelagert, um das Gate 146 zu bilden; siehe Fig. 9, die zeigt, daß das Gate 146 von den n&spplus;- GaAs-Kontaktbereichen 110 durch den Unterschnitt während der Ätzung beabstandet ist. Der Photolack 142 wird entfernt, wodurch der MESFET vervollständigt ist, der allgemein mit dem Bezugszeichen 148 bezeichnet ist.
(j) Andere Einzelheiten wie etwa die Impedanzanpassung, die Luftbrücken 150 und 152 mit Trägern 156, die Metallzwischenverbindungen 154 und die Durchgänge zur rückseitigen Masse werden durch herkömmliche Technologien gebildet. Siehe Fig. 10. Diese anderen Einzelheiten können den HBT 140 mit dem MESFET 148 und mit anderen HBTs und MESFETs koppeln, die alle auf dem halbisolierenden Substrat 102-104 integriert sind. Das Substrat 102 kann eine rückseitige Metallmasseebene mit Durchgängen von der Masseebene zu den Zwischenverbindungen oder zu anderen Elementen auf der Oberfläche mit dem HBT 140 und dem MESFET 148 besitzen.
Fig. 11 zeigt schematisch eine Anwendung der ersten bevorzugten Ausführungsform: eine integrierte Schaltung (monolithischer Chip 200), der sowohl rauscharme MESFETs in einem rauscharmen Verstärker 210 als auch HBTs in einem Leistungsverstärker 220 enthält. Der monolithische Chip 200 bildet einen Modul, der in einem phasengesteuerten Gruppenantennen- Radarsystem verwendet werden könnte. Der digitale Steuerabschnitt 230 des Chips (Strahlschwenkungs-Steuerabschnitt 232, Vorspannungssteuerabschnitt 234 und Verstärkungssteuerabschnitt 236) kann aus HBTs hergestellt sein, während Sende/Empfangsschalter 240 und 242 aus MESFETs hergestellt sein können und Phasenschieber 244 aus MESFETs hergestellt sein können. Die die Leistung begrenzenden Abschnitte des Chips 200 sind der rauscharme Verstärker 210 und der Leistungsverstärker 220; daher kann durch Integration der MESFETs mit den HBTs die Gesamtleistung optimiert werden.

ABWANDLUNGEN UND VORTEILE

Es können zahlreiche verschiedene Abwandlungen der Bauelemente und der Verfahren gemäß der bevorzugten Ausführungsform unter Beibehaltung der Merkmale der nahezu ebenen und elektrisch isolierten Transistoren vorgenommen werden.
Beispielsweise kann für Hochleistungs-HBT-Strukturen die Implantierung des Kollektors hohe Energien verwenden, die eine Implantierungsmaske erfordern, die sich vom Photolack plus Nitrid wie in der bevorzugten Ausführungsform verwendet unterscheidet; das MESFET-Gate kann durch Optolithographie (für Gatelängen ≥ 1 µm) oder durch Elektronenstrahl-Lithographie (für Gatelängen ≤ 1 µm) hergestellt werden. Die HBT-Implantierungen können vor den MESFET-Implantierungen oder sogar in verschachtelter Weise vorgenommen werden, ferner können die pnp-HBTs und die p-Kanal-MESFETs durch Verändern der Implantierung oder der Vor-Ort-Dotierungsmittel oder durch Aufwachsenlassen undotierter Epischichten und durch selektives Dotieren dieser Schichten durch Diffusion oder Implantierung aufgenommen werden; andere Halbleitermaterialien wie etwa andere III-V-Legierungen oder II-VI-Legierungen können verwendet werden, ferner kann das halbisolierende Substrat GaAs-auf- Silicium oder andere Verbundstrukturen umfassen; der Bandabstand des Basismaterials kann gestaffelt werden, um eine eingebaute Beschleunigung der Minoritätsträger zum Kollektor zu schaffen, etwa durch Herstellen der Basis aus AlxGa1-xAs, wobei sich x von 0,05 beim Emitter nach 0,0 beim Kollektor verändert; eine breite Gateaussparungsätzung für den MESFET kann verwendet werden, wobei die n&spplus;-Schicht (plus ein Abschnitt der n-Schicht) mit einer ersten Photolackmaske weggeätzt wird, woraufhin das Gate mit einer zweiten Photolackmaske aufgebracht wird; der MESFET kann ohne die stark dotierte Kontaktschicht und ohne die Gateaussparung gefertigt werden; die Elementformen, -abmessungen, -topologien und -topographien können verändert werden. Tatsächlich kann bei einem langgestreckten Emitter und einer langgestreckten Basis (siehe die Draufsicht in Fig. 12) die Verdampfung des Metalls 130 unter Verwendung der Emitterstruktur 129, 128, 126 als Teil der Maske angewinkelt werden, um das Metall 130 aus der Emitterstruktur zu verschieben; die Aufdampfung würde zwei Aufdampfungschritte erfordern; einen pro Seite der Emitterstruktur. Diese zusätzliche Verschiebung des Metalls 130 aus der Emitterstruktur verringert die Kriechströme und Kurzschlüsse vom Emitter zur Basis, wenn die Dicken des Emitters 129 und des Emitterkontakts 128 verkleinert werden. Fig. 12 besitzt für die entsprechenden Elemente des HBT 140 die gleichen Bezugszeichen wie Fig. 10.
Vorteile des Verfahrens der ersten bevorzugten Ausführungsform umfassen dessen Einfachheit und dessen nahezu ebene Oberfläche (die Basis 134 besitzt lediglich eine Dicke von 0,05 µm, während der Emitterkontakt 128 plus Emitter 129 eine Dicke von lediglich 0,2 µm besitzen und die Metalle 126 und 132 eine Dicke von 0,2 µm besitzen, so daß die Gesamthöhe der HBT- Struktur über der (Kollektor-) Oberfläche nur 0,45 µm beträgt. Außerdem werden die Transistoren direkt in das halbisolierende Substrat implantiert und isoliert, so daß kein Gitterfehler oder keine Trench-Isolation erforderlich ist, außerdem werden die HBTs und MESFETs getrennt implantiert, so daß sie einzeln optimiert werden können.

Claims

1. Integrierte Schaltung mit sowohl bipolaren Transistoren (140) als auch MESFET-Vorrichtungen (148) auf der Basis von II-VI oder III-V-Legierungshalbleitermaterialien, enthaltend:

(a) eine erste Schicht (104) aus halbisolierendem Halbleitermaterial;

(b) eine dotierte Kanalzone (108) in der ersten Schicht (104), die sich zu und längs einer ersten Hauptfläche der ersten Schicht (104) erstreckt;

(c) eine dotierte Kollektorzone (114) in der ersten Schicht (104), die sich zu und längs der Fläche erstreckt, wobei die dotierte Kollektorzone (114) seitlich im Abstand von der dotierten Kanalzone (108) liegt;

(d) eine dotierte Halbleiter-Basisschicht (134), die sich auf der ersten Schicht (104) auf der Kollektorzone (114) befindet und eine Grenzfläche mit der dotierten Kollektorzone (114) an der Fläche bildet, wobei die Basisschicht (134) einen Leitungstyp hat, der dem der Kollektorzone (114) entgegengesetzt ist;

(e) eine dotierte Halbleiter-Emitterschicht (129), die sich auf der Basisschicht (134) befindet, wobei die Emitterschicht (129) den gleichen Leitungstyp wie die Kollektorzone (114) hat;

(f) Source- und Drain-Kontakte (138) auf der Kanalzone (108);

(g) ein Metall-Gate (146) auf der Kanalzone (108) zwischen den Source- und Drain-Kontakten (138); und

(h) eine elektrische Kopplung zwischen einem bipolaren Transistor (140), der die Emitterschicht, die Basisschicht und die Kollektorzone enthält, sowie einem MESFET (148), der das Metall-Gate (146) und die Kanalzone (108) enthält.

2. Integrierte Schaltung nach Anspruch 1, bei welcher:

die Emitterschicht (129) aus Halbleitermaterial mit einem weiteren Bandabstand als das Halbleitermaterial der Basisschicht gebildet ist.

3. Integrierte Schaltung nach Anspruch 1 oder 2, bei welcher:

die Emitterschicht (129) und die Basisschicht (134) eine Gesamtdicke von weniger als 0,5 µm haben.

4. Integrierte Schaltung nach Anspruch 1, 2 oder 3, bei welcher:

(a) die erste Schicht (104) aus GaAs besteht;

(b) die Basisschicht (134) aus GaAs besteht; und

(c) die Emitterschicht (129) aus AlxGa1-xAs besteht.

5. Integrierte Schaltung nach Anspruch 4, bei welcher:

(a) die Kanalzone (108) n-leitend ist;

(b) die Kollektorzone (114) n-leitend dotiert ist;

(c) die Basisschicht (134) p-leitend ist; und

(d) die Emitterschicht (129) n-leitend ist.

6. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, bei welcher:

(a) die Source- und Drain-Kontakte (138) die erste dotierte Kontaktzonen (110) der ersten Schicht (104) zwischen Abschnitten der Kanalzone (108) und der ersten Fläche enthalten, wobei die ersten dotierten Kontaktzonen (110) den gleichen Leitungstyp bei stärkerer Dotierung wie die Kanalzonen (108) haben; und

(b) die Kollektorzone (114) Kollektorkontaktzonen (120) enthält, die stärker dotiert sind als der an die Basisschicht (134) angrenzende Abschnitt der Kollektorzone (114).

7. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, bei welcher die erste Fläche bei dem Gate nicht eben ist und das Gate mit einer Ausnehmung versehen ist.

8. Integrierte Schaltung nach Anspruch 1, bei welcher:

die Emitterschicht eine Emitterkontakt-Teilschicht (128) und eine Emitter-Teilschicht (129) enthält, wobei die Emitter- Teilschicht (129) an die Basisschicht (134) angrenzt und die Emitterkontakt-Teilschicht (128) an die Emitter-Teilschicht (129) angrenzt, wobei die Emitter-Teilschicht (129) aus einem Halbleitermaterial mit einem breiteren Bandabstand als das Halbleitermaterial der Basisschicht gebildet ist und die Emitterkontakt-Teilschicht (128) aus einem Halbleitermaterial mit engerem Bandabstand als das Halbleitermaterial der Emitter-Teuschicht gebildet ist.