[go: up one dir, main page]

DE69019200T2 - Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mesa-Struktur. - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mesa-Struktur.

Info

Publication number
DE69019200T2
DE69019200T2 DE69019200T DE69019200T DE69019200T2 DE 69019200 T2 DE69019200 T2 DE 69019200T2 DE 69019200 T DE69019200 T DE 69019200T DE 69019200 T DE69019200 T DE 69019200T DE 69019200 T2 DE69019200 T2 DE 69019200T2
Authority
DE
Germany
Prior art keywords
layer
mesa structure
semiconductor
semiconductor material
base zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69019200T
Other languages
English (en)
Other versions
DE69019200D1 (de
Inventor
Stephen John Battersby
Jeffrey James Harris
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of DE69019200D1 publication Critical patent/DE69019200D1/de
Application granted granted Critical
Publication of DE69019200T2 publication Critical patent/DE69019200T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/01Manufacture or treatment
    • H10D10/021Manufacture or treatment of heterojunction BJTs [HBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/80Heterojunction BJTs
    • H10D10/821Vertical heterojunction BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30Devices controlled by electric currents or voltages
    • H10D48/32Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/36Unipolar devices
    • H10D48/362Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/026Deposition thru hole in mask
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/10Lift-off masking
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/106Masks, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einer Mesa-Struktur, welches einen Halbleiterkörper durch Aufwachsen von mindestens einer epitaktischen Schicht aus Halbleiterwerkstoff auf ein, sich in einer Verarbeitungskammer befindliches Substrat und durch Herstellung einer Mesa- Struktur auf einer oberen epitaktischen Schicht auf dem Substrat vorsieht, indem auf der oberen Schicht eine erste Schicht aufgebracht, ein Fenster in der ersten Schicht zur Belichtung eines Bereiches der oberen Schicht geöffnet, eine weitere Schicht aus Haibleiterwerkstoff auf der ersten Schicht und in dem Fenster aufgebracht und die erste Schicht selektiv abgeätzt wird, um diese erste Schicht und den von der ersten Schicht getragenen Teil der weiteren Schicht zwecks Herstellung der Mesa-Struktur zu entfernen.
  • Die US-A-41 11725 beschreibt ein solches Verfahren, bei welchem die obere epitaktische Schicht die einzige epitaktische Schicht auf dem Substrat ist und durch Molekularstrahlepitaxie (MBE) als eine N-Leitfahigkeitsgailiumarsenidschicht auf einem halbisolierenden Galliumarsenidsubstrat vorgesehen wird. Das Substrat wird sodann aus der MBE-Vorrichtung genommen und die erste Schicht als dicke, amorphe Schicht, zum Beispiel aus Siliziumdioxid, aufgebracht. Nach Strukturieren der ersten Schicht zur Herstellung des Fensters und Belichten des Bereiches der oberen epitaktischen Schicht wird die obere epitaktische Schicht zur Herstellung einer Mesa-Struktur abgeätzt, und nach anschließendem Entfernen der überstehenden Teile der ersten Schicht gelangt das Substrat erneut in die MBE-Vorrichtung, wo die weitere Schicht als eine gute N-Leitfahigkeit aufweisende Galliumarsenidschicht, welche auf der amorphen ersten Schicht polykristallin ist, aufgebracht wird. Die erste Schicht wird sodann abgeätzt und damit der darüberliegende polykristalline Teil der weiteren Schicht entfernt, das heißt abgehoben, wodurch die Mesa-Struktur verbleibt.
  • Das in der US-A-41 11725 beschriebene Verfahren macht somit für das Aufbringen der oberen epitaktischen Schicht und der ersten Schicht die Verwendung von zwei separaten Vorrichtungen erforderlich, und die obere epitaktische Schicht könnte während des zwischen den beiden Vorrichtungen erfolgenden Transports Verunreinigungen ausgesetzt sein.
  • Es ist eine der Aufgaben der Erfindung, ein Verfahren zur Herstellung einer Halbleiteranordnung mit einer Mesa-Struktur vorzusehen, welches eine exakte Abgrenzung der Mesa-Struktur ermöglicht, jedoch separate Vorrichtungen zum Aufbringen des Werkstoffes nicht erfordert.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer Halbleiteranordnung mit einer Mesa-Struktur vorgesehen, welches einen Halbleiterkörper durch Aufwachsen von mindestens einer epitaktischen Schicht aus Halbleiterwerkstoff durch Molekularstrahlepitaxie auf ein, sich in einer Verarbeitungskammer einer Molekularstrahlepitaxie-Vorrichtung befindliches Substrat und durch Herstellung einer Mesa-Struktur auf einer oberen epitaktischen Schicht auf dem Substrat vorsieht, indem auf der oberen Schicht eine erste Schicht aufgebracht, ein Fenster in der ersten Schicht zur Belichtung eines Bereiches der oberen Schicht geöffnet, eine weitere Schicht aus Halbleiterwerkstoff auf der ersten Schicht und in dem Fenster aufgebracht und die erste Schicht selektiv abgeätzt wird, um die erste Schicht und den von der ersten Schicht getragenen Teil der weiteren Schicht zwecks Herstellung der Mesa-Struktur zu entfernen, dadurch gekennzeichnet, daß die erste Schicht durch epitaktisches Aufwachsen mittels Molekularstrahlepitaxie vorgesehen wird, wobei sich der Halbleiterkörper noch immer in der Verarbeitungskammer einer Molekularstrahlepitaxie-Vorrichtung befindet, eine Schicht aus einem Halbleiterwerkstoff, welcher ein anderer als der für die obere Schicht verwendete ist, auf der oberen Schicht aufgebracht wird und der weitere Halbleiterwerkstoff durch epitaktisches Aufwachsen einer Schicht aus einem Halbleiterwerkstoff, welcher ein anderer als der für die erste Schicht verwendete ist, auf der ersten Schicht und dem Bereich der oberen Schicht mittels Molekularstrahlepitaxie vorgesehen und das Aufwachsen der weiteren Halbleiterschicht auf der epitaktischen ersten Schicht so gesteuert wird, daß die Ausbildung einer Lücke oder dünnschichtigen Zone in der weiteren Schicht an der Seitenwand des in der epitaktischen ersten Schicht ausgebildeten Fensters erfolgt.
  • Somit wird in einem erfindungsgemäßen Verfahren die erste Schicht als eine Schicht aus einem anderen Halbleiterwerkstoff vorgesehen, welcher in Bezug auf die obere epitaktische Schicht und die weitere Schicht selektiv ätzbar ist, um so eine exakte Abgrenzung der Mesa-Struktur zu ermöglichen, ohne dabei den Halbleiterkörper aus der Verarbeitungskammer zur Herstellung der ersten Schicht entfernen zu müssen. Somit ist es nicht erforderlich, zwei Vorrichtungen zum Auftragen der Werkstoffe einzusetzen.
  • Vorzugsweise ist das Fenster geöffnet, so daß der in dem Fenster verbliebene Teil der weiteren Schicht die Mesa-Struktur bildet. Jedoch könnte die obere epitaktische Schicht nach Ausbildung des Fensters abgeätzt werden, so daß nach der selektiven Ätzung zur Entfernung der ersten Schicht die obere epitaktische Schicht aus dem verbliebenen Teil der weiteren Schicht herausragt und so die Mesa-Struktur bildet.
  • Nach einer Ausführungsform wird der Halbleiterkörper so ausgebildet, daß die obere Schicht eine dotierte Basiszone darstellt und die weitere Schicht als eine erste Zusatzschicht, welche mit Fremdatomen des Leitfähigkeitstyps dotiert wird, der das Gegenteil des Leitfähigkeitstyps der Basiszone darstellt, und eine zweite, mit Fremdatomen des mit der Basiszone identischen Leitfahigkeitstyps dotierten Zusatzschicht abgeschieden wird, wobei die erste Zusatzschicht ausreichend dünn und hochdotiert ist, so daß die Mesa-Struktur mit der Basiszone eine "Bulk Unipolardiode" zur Injektion heißer Ladungsträger in die Basiszone während des Betriebes der Halbleiteranordnung bildet. Somit kann ein die Erfindung verkörperndes Verfahren zur Herstellung eines Heißträgertransistors, zum Beispiel eines Heißelektronentransistors, angewendet werden und ermöglicht in diesem Fall die Belichtung der relativ dünnen Basiszone zur Herstellung des Basiskontaktes, ohne daß eine Überätzung der Basiszone erfolgen könnte, was dazu führt, daß das niedergeschlagene Metall den Basiskontakt herstellt, wobei die Basiszone gegen die darunterliegende Kollektorzone des Transistors unbeabsichtigt kurzgeschlossen wird.
  • Zweckmäßigerweise sind die erste und zweite Zusatzschicht als dotierte Schichten des gleichen Materials ausgebildet, wobei es sich normalerweise um das gleiche Material wie bei der oberen Schicht handelt, was die Wahl des selektiven Ätzmittels zum Abätzen der ersten Schicht somit erleichtert. Zum Beispiel kann die weitere und obere Schicht aus Galliumarsenid und die erste Schicht aus Gailiumaiuminiumarsenid ausgebildet sein, so daß zum Beispiel HF-Puffersäure oder Salzsäure ein geeignetes Ätzmittel zum selektiven Abätzen der erstem Schicht darstellen würde. Steht jedoch ein geeignetes selektives Ätzmittel zur Verfügung, kann, sofern dies gewünscht wird, die erste und zweite Zusatzschicht aus unterschiedlichen Werkstoffen gebildet werden, damit ein Heteroübergang entsteht, welcher dazu genutzt werden kann, die Höhe der durch die "Bulk Unipolardiode" abgegrenzten Barriere nach oben zu verändern und/oder Probleme, wie zum Beispiel Minoritätsträgeranlagerung an der Barriere, zu reduzieren.
  • Es werden nun Ausführungsformen der Erfindung anhand von Beispielen unter Bezugnahme auf die Begleitzeichnung beschrieben:
  • Die Figuren 1 bis 5 zeigen schematische Querschnittsansichten, welche verschiedene Stufen der Herstellung eines Heißträgertransistors durch ein erfindungsgemäßes Verfahren darstellen; und
  • Figur 6 zeigt ein Energiediagramm für den in Figur 5 dargestellten Transistor sowohl bei Vorspannung als auch bei Vorspannung Null.
  • Es ist zu erwähnen, daß es sich bei den Figuren lediglich um schematische und keine Maßzeichnungen handelt. Insbesondere können bestimmte Dimensionen, wie zum Beispiel die Stärke der Schichten bzw. Zonen, übertrieben dargestellt sein, während andere Dimensionen reduziert sein können. Auch ist zu bemerken, daß identische oder ähnliche Teile in sämtlichen Figuren durch die gleichen Bezugsziffern gekennzeichnet sind.
  • Die Zeichnung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einer Mesa-Struktur, welches einen Halbleiterkörper 1 durch Aufwachsen von mindestens einer epitaktischen Schicht aus Halbleiterwerkstoff auf ein, sich in einer Verarbeitungskammer einer Molekularstrahlepitaxie-Vorrichtung befindliches Substrat und durch Herstellung einer Mesa-Struktur 3 auf einer oberen epitaktischen Schicht 2 auf dem Substrat vorsieht, indem auf der oberen epitaktischen Schicht 2 eine erste Schicht 4 aufgebracht, ein Fenster 5 in der ersten Schicht 4 zur Belichtung eines Bereiches 2a der oberen Schicht 2 geöffnet, eine weitere Schicht 6 aus Halbleiterwerkstoff auf der ersten Schicht 4 und in dem Fenster 5 aufgebracht und die erste Schicht 4 selektiv abgeätzt wird, um die erste Schicht 4 und den von der ersten Schicht 4 getragenen Teil 60a, 60b der weiteren Schicht 6 zwecks Herstellung der Mesa- Struktur zu entfernen.
  • Erfindungsgemäß wird die erste Schicht 4 durch epitaktisches Aufwachsen vorgesehen, wobei sich der Halbleiterkörper 1 noch immer in der Verarbeitungskammer befindet, eine Schicht aus einem Halbleiterwerkstoff, welcher ein anderer als der für die obere Schicht 2 verwendete ist, auf der oberen Schicht 2 aufgebracht und die weitere Schicht 6 aus Halbleiterwerkstoff durch epitaktisches Aufwachsen einer Schicht aus einem Halbleiterwerkstoff, welcher ein anderer als der für die erste Schicht 4 verwendete ist, auf der ersten Schicht 4 und dem Bereich 2a der oberen Schicht 2 vorgesehen.
  • Die erste Halbleiterschicht 4 wird somit als Opferschicht, welche in Bezug auf die obere Schicht 2 und die weitere Schicht 5 selektiv ätzbar ist, verwendet, so daß die erste Schicht 4 und somit der von der ersten Schicht 4 getragene Teil der weiteren Schicht 6 selektiv entfernt werden kann. Die Mesa- Struktur wird daher, wann immer erforderlich, präzise ausgebildet, und die Möglichkeit des unerwünschten Abätzens der oberen Schicht wird ausgeschlossen oder zumindest verringert. Darüberhinaus werden die erste und weitere Schicht unter Inanspruchnahme der gleichen Verarbeitungskammer vorgesehen, und vornehmlich die erste Schicht wird ausgebildet, ohne daß ein Entfernen des Halbleiterkörpers aus der Verarbeitungskammer erforderlich ist.
  • Mit der in den Figuren 1 bis 5 dargestellten Ausführungsform wird ein erfindungsgemäßes Verfahren zur Herstellung eines Heißelektronentransistors beschrieben, bei welchem die obere Schicht 2 eine N-Leitfähigkeitsbasiszone bildet, durch die der Stromfluß durch Heißelektronen erfolgt. Es sollte zur Kenntnis genommen werden, daß die Erfindung in der Konstruktion eines "Hot Hole"-Transistors mit Leitfähigkeitszonen, die das Gegenteil der entsprechenden Zonen eines Heißelektronentransistors darstellen, angewendet werden kann. Bei heißen Ladungsträgern ist es so, daß sie sich nicht im thermischen Gleichgewicht mit dem Gitter befinden. Somit liegt die Durchschnittsenergie heißer Elektronen mehr als einige k.T. über der Durchschnittsenergie von sich im thermischen Gleichgewicht mit dem Gitter befindlichen Elektronen (wo k und T die Boltzmann-Konstante respektive die Gittertemperatur darstellen). Bei Raumtemperatur beträgt die k.T. etwa 25 meV (Megaelektronenvolt).
  • Wie in Figur 1 gezeigt, weist der Halbleiterkörper 1 ein monokristallines Halbleitersubstrat hoher N-Leitfähigkeit, in diesem Beispiel ein Galliumarsenidsubstrat, auf, auf welches unter Anwendung konventioneller Molekularstrahlepitaxie-Techniken in einer konventionellen Molekularstrahlepitaxie-Vorrichtung Schichten aufgewachst oder abgeschieden werden. Die Schichten setzen sich aus einer relativ schwach dotierten n- leitfähigen Galliumarsenid-Kollektorschicht bzw. Zone 1a, einer, die Kollektor-Basis- Barriere abgrenzenden Zone 10 (in den Figuren nicht schraffiert dargestellt) und der Basiszone 2, welche in diesem Beispiel aus Galliumarsenid hoher N-Leitfähigkeit gebildet wird, zusammen.
  • Die die Kollektor-Basis-Barriere abgrenzende Zone 10 kann eine "Bulk- Unipolardiode" der in der US-A-4149174 beschriebenen Art bilden und kann aus dem gleichen Bandlücken-Halbleiterwerkstoff wie die Zone 2 ausgebildet sein. Somit kann die die Kollektor-Basis-Barriere abgrenzende Zone 10 aus Galliumarsenid ausgebildet sein und eine P-Störstellenkonzentration aufweisen, deren Größenordnung die Höhe der Potentialbarriere zum Elektronenfluß von der Basiszone 2 zur Kollektorzone 1a bestimmt. Die die Kollektor-Basis-Barriere abgrenzende Zone 10 ist ausreichend dünn, so daß die mit der Basiszone 2 und der Kollektorzone 1, 1a ausgebildeten Sperrschichten bei Vorspannung Null verschmelzen, um die die Kollektor-Basis-Barriere abgrenzende Zone 10 wesentlich zu verarmen. Um eine solche Verarmung bei Vorspannung Null erreichen zu können, sollten die Stärke und der Dotierungspegel der die Kollektor-Basis-Barriere abgrenzenden Zone 10 die in der US-A-4149174 dargelegten Bedingungen erfüllen, wobei die Höhe der Barriere von dem Dotierungspegel der die Kollektor-Basis-Barriere abgrenzenden Zone 10 bestimmt wird.
  • Nach Ausbildung der Basiszone 2 wird der Halbleiterkörper 1 in der Molekularstrahlepitaxie (MBE) - Vorrichtung gehalten und die erste oder Gpferschicht 4 durch Molekularstrahlepitaxie epitaktisch aufgewachst. In diesem Beispiel wird die Opferschicht 4 aus Galliumaluminiumarsenid gebildet, das heißt AlxGa1-xAS, wo x typischerweise 0,3 ist. Das Galliumaluminiumarsenid kann mit P-leitenden Fremdatomen dotiert sein, da dieses normalerweise in einer Erhöhung der Geschwindigkeit, bei welcher die selektive Ätzung des Galliumaluminiumarsenids in Bezug auf das Galliumarsenid erfolgt, resultieren sollte.
  • Der Halbleiterkörper 1 wird sodann aus der MBE-Vorrichtung genommen und das Fenster 5, wie in Figur 2 dargestellt, unter Anwendung konventioneller photolithographischer und Ätztechniken zur Belichtung des Bereiches 2a der Basiszone 2, wo die Mesa-Struktur 2 vorzusehen ist, geöffnet.
  • Befindet sich der Halbleiterkörper 1 wieder in der MBE-Vorrichtung, wird eine erste Zusatzschicht 6a aus P-Leitfahigkeitsgalliumarsenid, gefolgt von einer zweiten Zusatzschicht 6b aus N-Leitfahigkeitsgalliumarsenid zwecks Komplettierung der weiteren Schicht 6, welche, wie unten erwähnt, mit der Basiszone 2 eine "Bulk Unipolardiode" der in der US-A-4149174 beschriebenen Art zur Injektion heißer Elektronen in die Basiszone 2 bildet, epitaktisch aufgewachst oder abgeschieden.
  • Wie aus Figur 3 hervorgeht, bewirkt der durch die Kante bzw. die Seitenwand 5a des Fensters 5 in der ersten bzw. Opferschicht 4 abgegrenzte Absatz die Ausbildung der ersten und zweiten Zusatzschichten 6a und 6b, so daß an der Seitenwand 5a des Fensters 5 eine Lücke entsteht. Dieser Effekt kann besonders dann noch erhöht werden, wenn die die Molekularstrahlen abgebenden Knudsen Sources so angeordnet sind, daß sie die Strahlen in einem Winkel auf die Oberfläche der Opferschicht 4 richten, so daß die Seitenwand 5a des Fensters 5 einen Schatteneffekt aufweist. Alternativ oder zusätzlich kann die Opferschicht 4 abgeätzt werden, was zu einer Unterätzung und somit einer Unterstützung der Bildung einer Lücke an der Seitenwand 5a des Fensters 5 führt.
  • Die Ätzung des Fensters 5 kann vorgesehen werden, um eine geringfügige Unterätzung entstehen zu lassen, so daß die Seitenwand 5a mit der Oberfläche der Opferschicht 4 einen Winkel von weniger als 90 Grad bildet. Die Anwendung der MBE zwecks Ausbildung der weiteren Schicht 6 gestattet eine exakte Steuerung der Ausbildung der Schicht 6 und ermöglicht die Sicherstellung der Ausbildung einer Unterbrechung oder dünnschichtigen Zone in der weiteren Schicht 6 an der Seitenwand bzw. Kante 5a.
  • Es kann eine kurze isotropische Ätzung vorgenommen werden, um eine geringfügige Zunahme der weiteren Galliumarsenidschicht 6 an der Seitenwand 5a des Fensters zu entfernen, um sicherzustellen, daß der Bereich bzw. Teil 50 der Seitenwand 5a der Galliumaluminiumarsenid-Opferschicht 4 dem sodann eingesetzten Ätzmittel, welches Galliumaluminiumarsenid im Vergleich zu Galliumarsenid mit einer höheren Selektivität angreift, ausgesetzt wird. Es stehen mehrere selektive Ätzmittel für Galliumaluminiumarsenid zur Verfügung, und es kann zum Beispiel HF-Puffersäure oder Salzsäure verwendet werden. Das selektive Ätzmittel greift das Galliumaluminiumarsenid der Opferschicht 4 über den belichteten Teil 50 an und ätzt schließlich das Galliumaluminiumarsenid komplett weg, so daß der Teil der durch die Opferschicht 4 getragenen weiteren Schicht 6 abgehoben wird, wodurch die Mesa-Struktur 3 verbleibt, die, wie in Figur 4 gezeigt, somit durch die verbliebenen Teile 60a und 60b der ersten und zweiten Zusatzschicht 6a und 6b abgegrenzt ist. Die Verwendung eines Galliumaluminiumarsenid gegenüber selektiven Ätzmittels stellt sicher, daß die relativ dünnschichtige Basiszone 2 nicht von dem Ätzmittel angegriffen, jedoch eine exakte Abgrenzung der Mesa-Struktur 3 ermöglicht wird.
  • Nach Abgrenzung der Mesa-Struktur 3 und Belichtung der Oberfläche der umgebenden Basiszone 2 wird dieser Bereich maskiert und ein Mesaberg oder Graben durch die Basiszone 2 in die Kollektorzone 1a zwecks Isolation der Anordnung von anderen auf dem gleichen Substrat geätzt. Das Ende dieses Ätzprozesses ist, anders als die Ausbildung der Mesa-Struktur 3, wegen der Stärke der Kollektorzone 1a nicht entscheidend. Als Alternative zur Ätzung des Mesaberges 11 könnte eine Protonbeschießungstechnik zur Herstellung der Isolation angewendet werden.
  • Es werden konventionelle Metallkontakte 12, 13 und 14 zur Kontaktierung des Mesa-Struktur-Emitters 3, der Basiszone 2 bzw. des Substrats 1 vorgesehen.
  • Wie oben erwähnt, bildet die Mesa-Struktur 3 mit der Basiszone 2 eine "Bulk-Unipolardiode" der in der US-A-4 149 174 beschriebenen Art zur Injektion heißer Elektronen in die Basiszone 2, wobei der verbliebene Teil 60a der ersten Zusatzschicht 6a die die Emitter-Basis-Barriere abgrenzende Zone darstellt und ausreichend dünn ist, so daß die mit der Basiszone 2 und der Emitterzone ausgebildeten Sperrschichten bei Vorspannung Null verschmelzen, um die die Emitter-Basis-Barriere abgrenzende Zone 60a wesentlich zu verarmen. Um eine solche Verarmung bei Vorspannung Null erreichen zu können, sollten die Stärke und der Dotierungspegel der die Emitter-Basis- Barriere abgrenzenden Zone 60a die in der US-A-4149174 dargelegten Bedingungen erfüllen, wobei die Höhe der Barriere von dem Dotierungspegel der die Emitter-Basis- Barriere abgrenzenden Zone 60a bestimmt wird.
  • In einem typischen spezifischen Beispiel kann die Kollektorzone 1a eine Stärke von etwa 1um (Mikrometer) und eine Dotierstoffkonzentration von etwa 10¹&sup6; Silizium- (oder Zinn)-Atomen cm&supmin;³ aufweisen, während die die Kollektor-Basis-Barriere abgrenzende Zone 10 eine Stärke von etwa 15nm (Nanometer) und eine Dotierstoffkonzentration von etwa 3x10¹&sup8; Atomen cm&supmin;³, die Basiszone 2 eine Stärke von etwa 25nm und eine Dotierstoffkonzentration von etwa 5x10¹&sup8; Siliziumatomen cm&supmin;³, die die Emitter-Basis-Barriere abgrenzende Zone 60a eine Stärke von etwa 20nm und eine Dotierstoffkonzentration von etwa 3x10¹&sup8; Berylliumatomen cm&supmin;³ und die Emitterzone 60b eine Stärke von etwa 400nm und eine Dotierstoffkonzentration von etwa 1016 Silizium- (oder Zinn)-Atomen cm&supmin;³ aufweisen kann.
  • Figur 6 ist ein Energiediagramm für den in Figur 5 dargestellten Transistor unter verschiedenen Vorspannungsbedingungen, wobei Linie a die Situation bei Vorspannung Null und Linie b die Situation zeigt, wenn die Basiszone 2 und die Kollektorzone 1, 1a in Bezug auf die Emitterzone 60b durch Spannungen VBE respektive VCE vorgespannt sind.
  • Es könnten ebenso andere Materialien als Galliumarsenid und Galliumaluminiumarsenid sowie andere Halbleiter als III-V-Verbindungen verwendet werden. Darüber hinaus könnte die die Emitter-Basis-Barriere abgrenzende Zone 60a aus einem anderen Material als der Basiszone 2 gebildet sein, um einen Heteroübergang mit der Basiszone 2 herzustellen und so zum Beispiel die Höhe der durch die Zone 60a abgegrenzten Barriere nach oben zu verändern und um dort, wo das Valenzband des die Zone 60a bildenden Materials bei einer höheren Löcherenergie als der der Basiszone 2 liegt, Minoritätsträgeranlagerung zu reduzieren, vorausgesetzt, daß ein geeignetes Ätzmittel, welches eine selektive Ätzung der Opferschicht 4 und nicht der die Emitter- Basis-Barriere abgrenzenden Zone 60a oder der Basiszone 2 bewirkt, zur Verfügung steht. Geeignete Materialpaare sind zum Beispiel Galliumaluminiumarsenid und Galliumindiumarsenid, Galliumarsenid und Galliumindiumarsenid sowie Galliumarsenid und Galliumarsenidphosphid mit, in jedem Falle, einem geeigneten selektiven Ätzmittel.
  • Ebenso kann ein die Erfindung verkörperndes Verfahren zur Herstellung von Halbleiteranordnungen, außer Heißträgeranordnungen, angewendet werden, was, wie oben angegeben, besonders dort von Vorteil ist, wo die obere Schicht, auf welcher die Mesa-Struktur abzugrenzen ist, relativ dünn ist, zum Beispiel im Falle von PB- Transistoren oder Tunnel-Heißelektronentransistoren. Ein die Erfindung verkörperndes Verfahren kann zur Herstellung eines bipolaren Heteroübergangstransistors angewendet werden, wenn geeignete Ätzmittel, welche eine selektive Ätzung der Opferschicht in Bezug auf die Basis- und die Emitterzone ermöglichen, zur Verfügung stehen. Ein erfindungsgemäßes Verfahren kann auch zum Beispiel zur Herstellung eines gefurchten Halbleiterlasers oder eines solchen mit Hohlleiterstruktur angewendet werden.

Claims (8)

1. Verfahren zur Herstellung einer Halbleiteranordnung mit einer Mesa- Struktur, welches einen Halbleiterkörper durch Aufwachsen von mindestens einer epitaktischen Schicht aus Halbleiterwerkstoff durch Molekularstrahlepitaxie auf ein, sich in einer Verarbeitungskammer einer Molekularstrahlepitaxie-Vorrichtung befindliches Substrat und durch Herstellung einer Mesa-Struktur auf einer oberen epitaktischen Schicht auf dem Substrat vorsieht, indem auf der oberen Schicht eine erste Schicht aufgebracht, ein Fenster in der ersten Schicht zur Belichtung eines Bereiches der oberen Schicht geöffnet, eine weitere Schicht aus Halbleiterwerkstoff auf der ersten Schicht und in dem Fenster aufgebracht und die erste Schicht selektiv abgeätzt wird, um die erste Schicht und den von der ersten Schicht getragenen Teil der weiteren Schicht zwecks Herstellung der Mesa-Struktur zu entfernen, dadurch gekennzeichnet, daß die erste Schicht durch epitaktisches Aufwachsen mittels Molekularstrahlepitaxie vorgesehen wird, wobei sich der Halbleiterkörper noch immer in der Verarbeitungskammer einer Molekularstrahlepitaxie-Vorrichtung befindet, eine Schicht aus einem Halbleiterwerkstoff, welcher ein anderer als der für die obere Schicht verwendete ist, auf der oberen Schicht aufgebracht wird und der weitere Halbleiterwerkstoff durch epitaktisches Aufwachsen einer Schicht aus einem Halbleiterwerkstoff, welcher ein anderer als der für die erste Schicht verwendete ist, auf der ersten Schicht und dem Bereich der oberen Schicht mittels Molekularstrahlepitaxie vorgesehen und das Aufwachsen der weiteren Halbleiterschicht auf der epitaktischen ersten Schicht so gesteuert wird, daß die Ausbildung einer Lücke oder dünnschichtigen Zone in der weiteren Schicht an der Seitenwand des in der epitaktischen ersten Schicht ausgebildeten Fensters erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Fenster geöffnet wird, so daß nach Entfernen der ersten Schicht der Teil der weiteren, in dem Fenster verbliebenen Schicht die Mesa-Struktur bildet.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Halbleiterkörper so vorgesehen wird, daß die obere Schicht eine dotierte Basiszone darstellt und die weitere Schicht als eine erste Zusatzschicht, welche mit Fremdatomen des Leitfähigkeitstyps dotiert wird, der das Gegenteil des Leitfahigkeitstyps der Basiszone darstellt, und eine zweite, mit Fremdatomen des mit der Basiszone identischen Leitfähigkeitstyps dotierten Zusatzschicht abgeschieden wird, wobei die erste Zusatzschicht ausreichend dünn und hochdotiert ist, so daß die Mesa-Struktur mit der Basiszone eine "Bulk Unipolardiode" zur Injektion heißer Ladungsträger in die Basiszone während des Betriebes der Halbleiteranordnung bildet.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die dotierte Basiszone und die zweite Zusatzschicht als N-Leitfähigkeitsschichten vorgesehen sind, so daß die Mesa-Struktur mit der Basiszone eine "Bulk-Unipolardiode" zur Injektion von Heißelektronen in die Basiszone darstellt.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die erste und zweite Zusatzschicht als entgegengesetzt dotierte Schichten des gleichen Materials abgeschieden werden.
6. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die obereschicht und weitere Schicht aus einem III-V Halbleiterwerkstoff und die erste Schichtaus einem anderen III-V Halbleiterwerkstoff vorgesehen werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die obere und weitere Schichtals Schichten aus Galliumarsenid und die erste Schicht als eine Schicht aus Galliumaluminiumarsenid vorgesehen ist.
8. Verfahren nach einem der vorangegangenen Ansprüche. dadurch gekennzeichnet, daß elektrische Kontakte auf der oberen Schicht und der Mesa-Struktur vorgesehen sind.
DE69019200T 1989-02-27 1990-02-21 Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mesa-Struktur. Expired - Fee Related DE69019200T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB8904404A GB2228617A (en) 1989-02-27 1989-02-27 A method of manufacturing a semiconductor device having a mesa structure

Publications (2)

Publication Number Publication Date
DE69019200D1 DE69019200D1 (de) 1995-06-14
DE69019200T2 true DE69019200T2 (de) 1995-11-02

Family

ID=10652365

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69019200T Expired - Fee Related DE69019200T2 (de) 1989-02-27 1990-02-21 Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mesa-Struktur.

Country Status (5)

Country Link
US (1) US4980312A (de)
EP (1) EP0385533B1 (de)
JP (1) JPH02252267A (de)
DE (1) DE69019200T2 (de)
GB (1) GB2228617A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096846A (en) * 1990-11-02 1992-03-17 Texas Instruments Incorporated Method of forming a quantum effect switching device
US5436181A (en) * 1994-04-18 1995-07-25 Texas Instruments Incorporated Method of self aligning an emitter contact in a heterojunction bipolar transistor
US5506402A (en) * 1994-07-29 1996-04-09 Varo Inc. Transmission mode 1.06 μM photocathode for night vision having an indium gallium arsenide active layer and an aluminum gallium azsenide window layer
US6005257A (en) * 1995-09-13 1999-12-21 Litton Systems, Inc. Transmission mode photocathode with multilayer active layer for night vision and method
US5977705A (en) * 1996-04-29 1999-11-02 Litton Systems, Inc. Photocathode and image intensifier tube having an active layer comprised substantially of amorphic diamond-like carbon, diamond, or a combination of both
DE19824142A1 (de) * 1998-05-29 1999-12-09 Siemens Ag Verfahren zum Ätzen von flourwasserstofflöslichen Schichten
KR100332834B1 (ko) * 2000-03-29 2002-04-15 윤덕용 비등방성 식각을 이용한 서브마이크론 게이트 제조 방법
US7388276B2 (en) * 2001-05-21 2008-06-17 The Regents Of The University Of Colorado Metal-insulator varactor devices
US7173275B2 (en) * 2001-05-21 2007-02-06 Regents Of The University Of Colorado Thin-film transistors based on tunneling structures and applications
KR20070053160A (ko) * 2004-04-26 2007-05-23 더 리젠츠 오브 더 유니버시티 오브 콜로라도 열전자 트랜지스터
WO2012037474A1 (en) 2010-09-17 2012-03-22 The Governors Of The University Of Alberta Two-and three-terminal molecular electronic devices with ballistic electron transport

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1593881A (de) * 1967-12-12 1970-06-01
DE2059116C3 (de) * 1970-12-01 1974-11-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines Halbleiterbauelementes
US4111725A (en) * 1977-05-06 1978-09-05 Bell Telephone Laboratories, Incorporated Selective lift-off technique for fabricating gaas fets
US4179312A (en) * 1977-12-08 1979-12-18 International Business Machines Corporation Formation of epitaxial layers doped with conductivity-determining impurities by ion deposition
US4149307A (en) * 1977-12-28 1979-04-17 Hughes Aircraft Company Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
JPS55125633A (en) * 1979-03-22 1980-09-27 Mitsubishi Electric Corp Production of semiconductor device
US4566171A (en) * 1983-06-20 1986-01-28 At&T Bell Laboratories Elimination of mask undercutting in the fabrication of InP/InGaAsP BH devices
US4499656A (en) * 1983-08-15 1985-02-19 Sperry Corporation Deep mesa process for fabricating monolithic integrated Schottky barrier diode for millimeter wave mixers
GB8406432D0 (en) * 1984-03-12 1984-04-18 British Telecomm Semiconductor devices
GB8413170D0 (en) * 1984-05-23 1984-06-27 British Telecomm Production of semiconductor devices
US4637129A (en) * 1984-07-30 1987-01-20 At&T Bell Laboratories Selective area III-V growth and lift-off using tungsten patterning
US4614564A (en) * 1984-12-04 1986-09-30 The United States Of America As Represented By The United States Department Of Energy Process for selectively patterning epitaxial film growth on a semiconductor substrate
JPS636834A (ja) * 1986-06-26 1988-01-12 Agency Of Ind Science & Technol 選択エピタキシヤル成長方法
JPS6432680A (en) * 1987-07-29 1989-02-02 Hitachi Ltd Manufacture of field-effect transistor
US4897361A (en) * 1987-12-14 1990-01-30 American Telephone & Telegraph Company, At&T Bell Laboratories Patterning method in the manufacture of miniaturized devices
JPH01204411A (ja) * 1988-02-09 1989-08-17 Nec Corp 半導体装置の製造方法
US4910164A (en) * 1988-07-27 1990-03-20 Texas Instruments Incorporated Method of making planarized heterostructures using selective epitaxial growth

Also Published As

Publication number Publication date
DE69019200D1 (de) 1995-06-14
US4980312A (en) 1990-12-25
GB8904404D0 (en) 1989-04-12
EP0385533A3 (en) 1990-11-07
EP0385533A2 (de) 1990-09-05
JPH02252267A (ja) 1990-10-11
EP0385533B1 (de) 1995-05-10
GB2228617A (en) 1990-08-29

Similar Documents

Publication Publication Date Title
DE69225520T2 (de) Gegenstand, beinhaltend eine in Gitterschichten fehlangepasste Halbleiter-Heterostruktur
DE69321184T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE69021917T2 (de) Verfahren zur gerichteten Modulation der Zusammensetzung oder Dotierung von Halbleitern, insbesondere zur Realisation von planaren monolithischen elektronischen Komponenten sowie Verwendung und produkte dafür.
DE10024510B4 (de) Halbleiter-Bauteil und Verfahren zum Herstellen desselben
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
DE4212861C2 (de) Feldeffekttransistor und Herstellungsverfahren dafür
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE69326262T2 (de) Verbindungshalbleiterbauelemente
DE3650287T2 (de) Halbleiter-Photodetektor mit einem zweistufigen Verunreinigungsprofil.
DE69324630T2 (de) Dotierungsverfahren, Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0140095A1 (de) Halbleiterdiode
DE1764464B2 (de) Verfahren zur herstellung eines lateralen transistors
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE69019200T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mesa-Struktur.
DE3850219T2 (de) Herstellungsverfahren eines integrierten Infrarot-Photodetektors.
DE69128123T2 (de) Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang
DE60036729T2 (de) Heteroübergang-Bipolartransistor mit obenliegendem Kollektor und dessen Herstellungsverfahren
DE3686089T2 (de) Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.
DE69022832T2 (de) Verfahren zur Bildung einer Germanium-Schicht und durch diese Schicht hergestellter Heteroübergangs-Bipolartransistor.
EP0355799B1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE3751892T2 (de) Halbleiteranordnung mit zwei Verbindungshalbleitern und Verfahren zu ihrer Herstellung
DE3936507A1 (de) Selbstjustierter, planarer bipolartransistor mit heterouebergang und verfahren zur herstellung desselben
DE3686047T2 (de) Monolithische halbleiterstruktur bestehend aus einem laser und einem feldeffekttransistor und deren herstellungsverfahren.
DE3685842T2 (de) Verfahren zur herstellung eines ohmischen kontaktes auf einem iii-v halbleiter und hergestelltes halbleiterzwischenprodukt.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee