DE69025805T2

DE69025805T2 - Herstellen von Halbleitervorrichtungen

Info

Publication number: DE69025805T2
Application number: DE69025805T
Authority: DE
Inventors: Hiroki Hozumi
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-06-19
Filing date: 1990-06-18
Publication date: 1996-08-01
Anticipated expiration: 2010-06-19
Also published as: DE69025805D1; JPH0321054A; SG67341A1; EP0404464A2; US5013677A; EP0404464B1; KR0176701B1; EP0404464A3; KR910001971A; JP3024143B2

Description

Die Erfindung betrifft die Herstellung von Halbleitervorrichtungen.
In bekannten Verfahren zur Herstellung von bipolaren Transistoren verwendete man üblicherweise Prozeduren mit Verfahrensschritten, bei denen zunächst eine vergrabene Schicht und eine N-Epitaxial-Schicht ausgebildet wurden und dann selektiv Verunreinigungen eines ersten und eines zweiten Leitfähigkeitstyps in eine von isolierten Zwischenelement-Regionen umgebene aktive Region doppelt diffundiert wurden und dadurch eine Basis-Region und eine Emitter-Region ausgebildet wurde.
Die jüngsten Entwicklungen der Prozeßtechnologie führten zu Forderungen nach höherem Integrationsgrad und größeren Arbeitsgeschwindigkeiten der Elemente. Um diesen Forderungen entsprechen zu können, wird üblicherweise eine mit polykristallinem Silizium plattierte Emitterstruktur (im folgenden kurz als polyplattierte Emitterstruktur bezeichnet) verwendet. Die Verwendung einer polyplattierten Emitterstruktur ermöglicht die Ausbildung einer selbstabgleichenden (self matched) Emitter-Region. Diese Struktur trägt zur Verringerung der Größe einer Emitteröffnung bei (die wiederum zu einer Verkleinerung der Zellgröße führt) sowie zu einer Herabsetzung des Basis-Verbreiterungswiderstands Rbb', die mit dem Vorteil einer höheren Integrationsdichte und einer größeren Arbeitsgeschwindigkeit der Elemente verbunden ist.
Anhand von Fig. 3A bis 3F der anliegenden Zeichnungen sei ein bereits früher vorgeschlagenes Verfahren für die Herstellung eines bipolaren Transistors mit polyplattierter Emitterstruktur beschrieben. Zunächst werden, wie in Fig. 3A dargestellt, auf einem P-Halbleitersubstrat 31 eine vergrabene N-Schicht 32 und eine N-Epitaxialschicht 33 ausgebildet. Sodann werden eine isolierte P-Zwischenelement-Region 34 und eine weitere isolierte Zwischenelement-Region 35 ausgebildet, die aus einer dicken thermischen Oxidschicht besteht. Anschließend wird in eine von den isolierten Zwischenelement-Regionen 34 und 35 umgebene aktive Region 36 selektiv eine P-Verunreinigung durch Ionenimplantation eingebracht und dadurch eine Basis-Region 37 ausgebildet. In einem Bereich, in dem ein Kollektorkontakt ausgebildet werden soll, wird durch Ionenimplantation eine N-Verunreinigung eingebracht und dadurch eine Kollektorleiter-Region 38 ausgebildet, die sich bis zu der vergrabenen Schicht 32 erstreckt. Danach wird durch chemische Ablagerung aus der Gasphase (CVD) oder ein ähnliches Verfahren eine Siliziumdioxidschicht 39 auf der gesamten Oberfläche, einschließlich der aktiven Regionen 36, ausgebildet.
Danach wird die Siliziumdioxidschicht 39, wie in Fig. 3B dargestellt, durch eine Resistmaske 40 selektiv geätzt, um offene Fenster 39e und 39c in den Bereichen auszubilden, die der (auch als Emitterkontakt dienenden) Emitter-Region und dem Kollektorkontakt der aktiven Region 36 entsprechen.
In dem nächsten Schritt, der in Fig. 3C dargestellt ist, wird die Resistmaske 40 auf der Siliziumdioxidschicht 39 entfernt und eine polykristalline Siliziumschicht 41 einschließlich der Fenster 39e und 39c ausgebildet. Danach wird eine N-Verunreinigung (z.B. As&spplus;) durch Ionenimplantation in die polykristalline Siliziumschicht 41 eingebracht und eine Wärmebehandlung durchgeführt, um die N-Verunreinigung aus der Siliziumschicht 41 diffundieren zu lassen und dadurch in einem selbstabgleichenden Zustand eine (auch als Emitterkontakt dienende) Emitter-Region 42e und einen Kollektorkontakt 42c (der durch eine gestrichelte Linie angedeutet ist) auszubilden.
Anschließend wird die polykristalline Siliziumschicht 41, wie in Fig. 3D dargestellt, gemustert.
In dem nächsten Schritt, der in Fig. 3E dargestellt ist, wird auf der polykristallinen Siliziumschicht 41 und der Siliziumdioxidschicht 39 eine Resistmaske 43 ausgebildet und dann die Siliziumdioxidschicht 39 durch die Resistmaske 43 hindurch geätzt, um so an der Position, die dem Basis-Kontakt entspricht, ein Fenster 39b auszubilden.
Nach dem Entfernen der Resistmaske 43 wird, wie in Fig. 3F dargestellt, auf der gesamten Oberfläche eine Aluminiumschicht ausgebildet, die dann gemustert wird. Hierdurch wird eine Emitter-Elektrode 44e ausgebildet, die durch die polykristalline Siliziumschicht 41 mit der Emitter-Region 42e verbunden ist, ferner eine Basis-Elektrode 44b, die mit der Basis-Region 37 verbunden ist, sowie eine Kollektor-Elektrode 44c, die durch die polykristalline Siliziumschicht 41 mit dem Kollektorkontakt 42c verbunden ist. Auf diese Weise erhält man den gewünschten bipolaren Transistor.
Bei dem vorangehend beschriebenen, bereits früher vorgeschlagenen Verfahren zur Herstellung eines bipolaren Transistors ist der Schritt, bei dem die Fenster 39e und 39c ausgebildet werden, die der Emitter-Region 42e bzw. dem Kollektorkontakt 42c gegenüberliegen, ein anderer Schritt als der, in dem das Fenster 39b ausgebildet wird, das der Basis- Region 37 gegenüberliegt. Deshalb benötigt man zum Öffnen der Fenster insgesamt zwei Resistmasken (nämlich die oben erwähnten Masken 40 und 43). Wenn eine Verbundanordnung ausgebildet werden soll, die einen Transistor, einen Widerstand, einen Kondensator usw. aufweist, benötigt man für jedes Element eine Resistmaske für die Fensteröffnung, so daß der Schritt zur Ausbildung der Fensteröffnungen recht kompliziert wird. Auch für die Ionenimplantation benötigt man in der Regel Resistmasken, die mit den jeweiligen Leitfähigkeitstypen der Verunreinigungen übereinstimmen, so daß insgesamt für die Ausbildung der Elemente zahlreiche Resistmasken erforderlich sind, die zu den oben erwähnten Resistmasken für die Fensteröffnungen hinzukommen, so daß die Herstellung einer Verbundanordnung kompliziert wird.
Man beobachtet neuerdings, daß entsprechend dem Trend zu größeren Arbeitsgeschwindigkeiten und höheren Frequenzen in dem linearen technischen Feld für den allgemeinen Gebrauch (einschließlich analoger integrierter Schaltungen (ICs), analoger Schaltungen mit hohem Integrationsgrad (LSI) usw.) Anordnungen vorgeschlagen werden, die in dem allgemeinen linearen Prozeß ebenfalls den polyplattierten Emittertyp benutzen. Zur Verbesserung des Rausch- und Frequenzverhaltens sollte ein Metall-Isolator-Halbleiter-Kondensator (MIS-Kondensator) als Filter verwendet werden. Da für die Herstellung von Verbundanordnungen jedoch eine Kombination verschiedener Schritte für die individuellen Elemente erforderlich ist, wie oben beschrieben, werden die Verfahrensschritte kompliziert, und es treten bei der Herstellung der anderen Eiemente, z.B. durch die Wärmebehandlung, nachteilige Einflüsse auf. Dies beeinträchtigt die Genauigkeit, mit der die Kapazität gesteuert werden kann, und verursacht dadurch zusätzliche Schwierigkeiten bei der Herstellung (einschließlich der gleichseitigen Herstellung eines MIS-Kondensators für einen Transistor mit polyplattierter Emitterstruktur).
Nach einem ersten Aspekt der Erfindung ist ein Verfahren zur Herstellung eines Transistors und eines Widerstands vorgesehen, wie es in Anspruch 1 beschrieben ist.
Nach einem zweiten Aspekt der Erfindung ist ein Verfahren zur Herstellung eines Transistors, eines Widerstands und eines Kondensators vorgesehen, wie es in Anspruch 2 beschrieben ist.
Bevorzugte Ausführungsbeispiele der Erfindung, die im folgenden beschrieben werden, führen zu einer Lösung oder zumindest zu einer Entschärfung der oben dargelegten Probleme. Sie bieten Verfahren zur Herstellung von Halbleitervorrichtungen, die die gleichzeitige Herstellung eines Transistors und wenigstens eines weiteren Elements (zumindest eines Widerstands und optional eines Transistors eines anderen Typs und/oder eines Kondensators) ermöglichen, wobei die Prozeßschritte bei der Herstellung vereinfacht werden.
Im folgenden sei die Erfindung an Ausführungsbeispielen unter Bezugnahme auf die anliegenden Zeichnungen näher beschneben.
Fig. 1A bis 1J veranschaulichen die aufeinanderfolgenden Schritte eines ersten Verfahrens gemäß der Erfindung zur Herstellung einer Halbleiter-Verbundanordnung,
Fig. 2A bis 2M veranschaulichen die aufeinanderfolgenden Schritte eines zweiten Verfahrens gemäß der Erfindung zur Herstellung einer Verbundanordnung,
Fig. 3A bis 3F veranschaulichen die aufeinanderfolgenden Schritte eines bereits früher vorgeschlagenen Verfahrens zur Herstellung eines bipolaren Transistors.
Fig. 1A bis 1J veranschaulichen ein erstes Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der Erfindung und zeigen die aufeinanderfolgenden Schritte des Verfahrens, das sich zur gleichzeitigen Herstellung eines bipolaren NPN-Transistors mit polyplattierter Emitterstruktur und eines Widerstands aus polykristallinem Silizium eignet. Die einzelnen Schritte werden nacheinander beschrieben.
Zunächst werden auf einem P-Halbleitersubstrat (z.B. einem Siliziumsubstrat) 1 eine vergrabene N-Schicht 2 und eine N-Epitaxialschicht 3 ausgebildet. Dann wird eine isolierte P-Zwischenelement-Region 4 und eine weitere isolierte Zwischenelement-Region 5 in Form einer dicken thermischen Oxidschicht (z.B. einer Siliziumdioxidschicht) ausgebildet. Danach wird in einer von den isolierten Zwischenelement-Regionen 4 und 5 umgebenen aktiven Region selektiv eine P-Verunreinigung durch Ionenimplantation eingebracht und dadurch eine Basis-Region 7 gebildet. Gleichzeitig wird in einen Bereich, in dem ein Kollektorkontakt ausgebildet werden soll, durch Ionenimplantation eine N-Verunreinigung eingebracht und dadurch eine N-Kollektorleiter-Region 8 ausgebildet, die sich bis zu der vergrabenen Schicht 2 erstreckt. Sodann wird auf der gesamten Oberfläche, einschließlich der aktiven Region 6, durch chemische Ablagerung aus der Gasphase (CVD) oder ein ähnliches Verfahren eine Siliziumdioxidschicht 9 ausgebildet.
Im Anschluß hieran wird, wie in Fig. 1B dargestellt, auf der Siliziumdioxidschicht 9 eine Resistmaske 10 ausgebildet und die Schicht 9 dann durch die Resistmaske 10 hindurch selektiv geätzt, um auf diese Weise gleichzeitig (d.h. in dem gleichen (Ätz)-Prozeßschritt) Fenster 9e, 9b, 9c auszubilden, die einer (auch als Emitterkontakt dienenden) Emitter-Region, einem Basis-Kontakt bzw. dem Kollektorkontakt in der aktiven Region entsprechen.
In dem nächsten Schritt, der in Fig. 1C dargestellt ist, wird die Resistmaske 10 auf der Siliziumdioxidschicht 9 entfernt und durch CVD oder ähnliche Verfahren auf der Siliziumdioxid schicht 9, einschließlich der Fenster 9e, 9b, 9c, eine polykristalline Siliziumschicht 11 ausgebildet.
Anschließend wird, wie in Fig. 1D dargestellt, eine Resistmaske 12 auf der polykristalline Siliziumschicht 11 ausgebildet und eine P-Verunreinigung, z.B. eine Bor-Verunreinigung (z.B. B&spplus;, BF&sub2;&spplus;) mittels Ionenimplantation durch ein Fenster 12R der Resistmaske 12 in einem Bereich 11R eingebracht, der als Widerstandsteil 11r dient und aus der polykristallinen Siliziumschicht 11 besteht.
Sodann wird, wie in Fig. 1E dargestellt, die Resistmaske 12 auf der polykristallinen Siliziumschicht 11 entfernt, und es wird eine weitere Resistmaske 13 auf der Schicht 11 ausgebildet. Anschließend wird durch Ionenimplantation eine P-Verunreinigung (z.B. B&spplus;, BF&sub2;&spplus;) durch Fenster 13t, 13b der Resistmaske 13 in Widerstandskontaktabschnitte 11t der polykristallinen Siliziumschicht 11 und einen Bereich 11b eingebracht, der dem Basis-Kontakt entspricht und später teilweise eine Basis-Elektrode darstellt.
Als nächstes wird die Resistmaske 13 auf der polykristallinen Siliziumschicht 11, wie in Fig. 1F dargestellt, entfernt, und es wird auf der Schicht 11 eine Resistmaske 14 ausgebildet. Danach wird eine N-Verunreinigung (z.B. As&spplus;) durch Fenster 14ev 14c der Resistmaske 14 in einen Bereich 11e ionenimplantiert, der der Emitter-Region der polykristallinen Siliziumschicht 11 entspricht und später teilweise eine Emitter-Elektrode bildet, sowie in einen Bereich 11c, der dem Kollektorkontakt der Schicht 11 entspricht und später teilweise eine Kollektor-Elektrode bildet.
Anschließend wird die Resistmaske 14 auf der polykristallinen Siliziumschicht 11, wie in Fig. 1G dargestellt, entfernt und dann auf der Schicht 11 eine Siliziumdioxidschicht 15 durch CVD oder ähnliche Verfahren ausgebildet. Die Siliziumdioxidschicht 15 dient als Abdeckfilm, der ein Zerstäuben der Verunreinigungen aus der polykristallinen Siliziumschicht 11 während der bei dem nächsten Schritt durchzuführenden Wärmebehandlung und auch das gegenseitige Vermischen von Verunreinigungen unterschiedlicher Leitfähigkeitstypen verhindern soll. Danach wird die Wärmebehandlung durchgeführt. In diesem Stadium diffundieren die N-Verunreinigungen sowohl aus dem der Emitter-Region entsprechenden Bereich 11e der polykristallinen Siliziumschicht 11 als auch aus dem dem Kollektorkontakt entsprechenden Bereich 11c der Schicht 11 in die Basis-Region 7 und die Kollektorleiter-Region 8, die unter den betreffenden Abschnitten liegen. Hierdurch werden eine Emitter-Region 16e und ein (durch eine gestrichelte Linie angedeuteter) Kollektorkontakt 16c ausgebildet. Gleichzeitig diffundiert die P-Verunreinigung aus dem dem Basis-Kontakt entsprechenden Bereich 11b der polykristallinen Siliziumschicht 11 in die Basis-Region 7 und bildet so den Basis- Kontakt 16b (der durch eine gestrichelte Linie angedeutet ist).
In dem nächsten Schritt, der in Fig. 1H dargestellt ist, wird die Abdeckschicht 15 aus Siliziumdioxid auf der polykristallinen Siliziumschicht 11 vollständig entfernt und dann die Schicht 11 gemustert. In diesem Stadium erfolgt die Musterung in der Weise, daß der Widerstandsteil 11r, die Widerstandskontaktabschnitte 11t, der der Emitter-Region 16e entsprechende Abschnitt 11e, der dem Basis-Kontakt 16b entsprechende Abschnitt 11b und der dem Kollektorkontakt 16c entsprechende Abschnitt 11c zurückbleiben.
Anschließend wird, wie in Fig. 11 dargestellt, durch Dekompressions-CVD oder ein ähnliches Verfahren auf der gesamten Oberfläche eine relativ dünne Si&sub3;N&sub4;-Schicht 17 ausgebildet. Dann wird auf der gesamten Oberfläche eine relativ dicke Siliziumdioxidschicht 18 ausgebildet. Danach wird die Siliziumdioxidschicht 18 so gemustert, daß sie auf dem Widerstandsteil 11r und dem Widerstandskontaktabschnitten 11t teilweise verbleibt. In diesem Stadium dient die Si&sub3;N&sub4;-Schicht 17 als Ätzstopp, um ein Entfernen der unmittelbar darunter liegenden Siliziumdioxidschicht 9 zu verhindern.
In dem nächsten Schritt, der in Fig. 1J dargestellt ist, wird die Si&sub3;N&sub4;-Schicht 17 durch Ätzen mit heißer Phosphorsäure oder dgl. in der Weise entfernt, daß die Abschnitte, die unter der Siliziumdioxidschicht 18 liegen, zurückbleiben. Danach wird auf der gesamten Oberfläche eine Aluminiumschicht ausgebildet, die dann so gemustert wird, daß ein Paar von Widerstandselektroden 19t, eine Emitter-Elektrode 19e, eine Basis-Elektrode 19b und eine Kollektor-Elektrode 19c entstehen. Auf diese Weise wird eine Verbundanordnung hergestellt, die einen bipolaren Transistor Tr mit polyplattierter Emitterstruktur und einen Widerstand R aufweist.
Im folgenden sei ein zweites Verfahren gemäß der Erfindung beschrieben, das zur gleichzeitigen Herstellung der oben beschriebenen Verbundanordnung sowie eines MIS-Kondensators dient, wobei auf Fig. 2A bis 2M Bezug genommen wird, in denen die aufeinanderfolgenden Schritte des Verfahrens dargestellt sind. Dabei sind in Fig. 2A bis 2M Teile, die gleichartigen Teilen des ersten Ausführungsbeispiels von Fig. 1A bis 1J entsprechen, mit den gleichen Bezugszeichen versehen wie dort.
Zunächst werden, wie in Fig. 2A dargestellt, auf einem P-Siliziumsubstrat 1 eine vergrabene N-Schicht 2, eine N-Epitaxialschicht 3, isolierte Zwischenelement-Regionen 4 und 5, eine P- Region 7 und eine N-Kollektorleiter-Region 8 ausgebildet. Anschließend wird auf der gesamten Oberfläche, einschließlich der aktiven Regionen 6a und 6b, durch CVD oder ein ähnliches Verfahren eine Siliziumdioxidschicht 9 ausgebildet.
In dem nächsten Schritt, der in Fig. 2B dargestellt ist, wird auf der Siliziumdioxidschicht 9 eine Resistmaske 10 ausgebildet. Die Schicht 9 wird dann durch die Resistmaske 10 selektiv geätzt, um gleichzeitig (d.h. in ein und demselben (Ätz)-Prozeßschritt) Fenster 9e, 9b, 9c, 9g auszubilden, die einer (auch als Emitterkontakt dienenden) Emitter-Region, einem Basis- Kontakt, einem Kollektorkontakt in der aktiven Region 6a und einer Elektrodenleiter-Region des MIS-Kondensators in der aktiven Region 6b entsprechen.
Anschließend wird, wie in Fig. 2C dargestellt, die Resistmaske 10 auf der Siliziumdioxidschicht 9 entfernt, und es wird durch CVD oder ein ähnliches Verfahren eine polykristalline Siliziumschicht 11 auf der Siliziumdioxidschicht 9, einschließlich der Fenster 9e, 9b, 9c und 9g, ausgebildet.
In dem nächsten Schritt, der in Fig. 2D dargestellt ist, wird auf der polykristalline Siliziumschicht 11 eine Resistmaske 12 ausgebildet. Durch ein Fenster 12R der Resistmaske 12 wird in einen von der polykristallinen Siliziumschicht 11 gebildeten als Widerstandsteil 11r dienenden Abschnitt 11R eine P-Verunreinigung, z.B. eine Bor-Verunreinigung (z.B. B&spplus;, BF&sub2;&spplus;) durch Ionenimplantation eingebracht.
Dann wird, wie in Fig. 2E dargestellt, die Resistmaske 12 auf der polykristallinen Silizumschicht 11 entfernt, und es wird auf der Schicht 11 eine weitere Resistmaske 13 ausgebildet. Anschließend wird durch Ionenimplantation eine P-Verunreinigung (z.B. B&spplus;, BF&sub2;&spplus;) durch Fenster 13t, 13b der Resistmaske 13 in die Widerstandskontaktabschnitte 11t der polykristallinen Siliziumschicht 11 und einem dem Basis-Kontakt entsprechenden Abschnitt 11b eingebracht.
Als nächstes wird, wie in Fig. 2F dargestellt, die Resistmaske 13 auf der polykristallinen Siliziumschicht 11 entfernt, und es wird eine Resistmaske 14 auf der Schicht 11 ausgebildet. Anschließend wird durch Fenster 14e, 14c, 14g der Resistmaske 14 eine N-Verunreinigung (z.B. As&spplus;) in einen der Emitter-Reg ion entsprechenden Abschnitt 11e der polykristallinen Siliziumschicht 11, einen einem Kollektorkontakt entsprechenden Abschnitt 11c der Schicht 14 und einen einem Elektrodenleiterabschnitt des MIS-Kondensators entsprechenden Abschnitt 11g der Schicht 11 durch Ionenimplantation eingebracht.
Danach wird, wie in Fig. 2G dargestellt, die Resistmaske 14 auf der polykristallinen Siliziumschicht 11 entfernt und dann die polykristalline Siliziumschicht 11 gemustert. In diesem Stadium wird das Muster so ausgebildet, daß der Widerstandsteil 11r, die Widerstandskontaktabschnitte 11t, der der Emitter-Region entsprechende Abschnitt 11e, der dem Basis- Kontakt entsprechende Abschnitt 11b, der dem Kollektorkontakt entsprechende Abschnitt 11c und der einer Elektrodenleiter-Region des MIS-Kondensators entsprechende Abschnitt 11g zurückbleiben.
Als nächstes wird, wie in Fig. 2H dargestellt, auf der gesamten Oberfläche durch Dekompressions-CVD oder ein ähnliches Verfahren eine relativ dünne Si&sub3;N&sub4;-Schicht 17 und dann auf dieser Si&sub3;N&sub4;-Schicht 17 durch CVD oder ein ähnliches Verfahren eine relativ dicke Siliziumdioxidschicht 15 ausgebildet. Die Siliziumdioxidschicht 15 dient, ähnlich wie bei dem ersten Verfahren, als Abdeckschicht. Anschließend wird die Wärmebehandlung durchgeführt. In diesem Stadium diffundieren die N-Verunreinigungen aus dem der Emitter-Region entsprechenden Abschnitt 11e der polykristallinen Siliziumschicht 11, aus dem dem Kollektorkontakt entsprechenden Abschnitt 11c in der Schicht 11 und aus dem einer Elektrodenleiter-Region des MIS-Kondensators entsprechenden Abschnitt 11g der Schicht 11 in die Basis-Region 7, die Kollektorleiter-Region 8 bzw. die aktive Region 6b, die jeweils unter diesen Abschnitten liegen, so daß eine (als Emitterkontakt dienende) Emitter-Region 16e, ein (durch eine gestrichelte Linie angedeuteter) Kollektorkontakt 16c bzw. die eine Elektrodenleiter-Region 16g des MIS-Kondensators gebildet werden. Gleichzeitig diffundiert die P-Verunreinigung aus dem dem Basis-Kontakt entsprechenden Abschnitt 11b der polykristallinen Siliziumschicht 11 in die Basis-Region 7 und bildet so einen Basis-Kontakt 16b (der durch eine gestrichelte Linie angedeutet ist).
Als nächstes wird die Siliziumdioxidschicht 15, wie in Fig. 21 dargestellt, so gemustert, daß Abschnitte von ihr auf dem Widerstandsteil 11r und den Widerstandskontaktabschnitten 11t zurückbleiben. In diesem Stadium dient die Si&sub3;N&sub4;-Schicht 17 als Ätzstopp und verhindert das Entfernen der darunterliegenden Siliziumdioxidschicht 9.
Im Anschluß hieran wird, wie in Fig. 2J dargestellt, die Si&sub3;N&sub4;-Schicht 17 mit heißer Phosphorsäure über der gleichen so geätzt, daß die unter der Siliziumdioxidschicht 11 liegenden Abschnitte zurückbleiben.
In dem nächsten Schritt, der in Fig. 2K dargestellt ist, wird auf der gesamten Oberfläche eine Resistmaske 20 ausgebildet, und die Siliziumdioxidschicht 9 wird durch diese Resistmaske 20 hindurch selektiv geätzt, um ein Fenster 9m zu öffnen, das mit der aktiven Region 6b in Verbindung steht und die Kapazität (Fläche) des MIS-Kondensators bestimmt.
Als nächstes wird, wie in Fig. 2L dargestellt, auf der gesamten Oberfläche durch Dekompressions-CVD oder ein ähnliches Verfahren eine Si&sub3;N&sub4;-Schicht 21 ausgebildet, die dicker ist als die Si&sub3;N&sub4;-Schicht 17. Die Schicht 21 wird dann so gemustert, daß der Abschnitt der Schicht 21, der dem Fenster 9m entspricht, zurückbleibt. Die Si&sub3;N&sub4;-Schicht 21 dient als Dielektrikum des MIS-Kondensators.
Anschließend wird, wie in Fig. 2M dargestellt, auf der gesamten Oberfläche eine Aluminiumschicht ausgebildet, die so gemustert wird, daß ein Paar von Widerstandselektroden 19t für den Widerstandsteil 11r, eine Emitter-Elektrode 19e, eine Basis-Elektrode 19b, eine Kollektor-Elektrode 19c, eine Elektrode 19g des MIS-Kondensators sowie eine weitere Elektrode 19m des MIS-Kondensators ausgebildet werden. Auf diese Weise wird eine Verbundanordnung hergestellt, die einen bipolaren Transistor Tr mit polyplattierter Emitterstruktur, einen Widerstand R und einen MIS-Kondensator C aufweist.
Bei dem oben beschriebenen Ausführungsbeispiel können gleichzeitig Fenster 9e, 9b, 9c ausgebildet werden, die ohmschen Kontakten eines Transistors entsprechen, d.h. einer Emitter-Region 16e, einem Basis-Kontakt 16b und einem Kollektorkontakt 16c, sowie ein weiteres Fenster 9g, das einem ohmschen Kontakt des MIS-Kondensators entspricht, d.h. einer Elektrodenleiter-Region 16g des MIS-Kondensators (wie dies in Fig. 1B und 2B dargestellt ist). Nachdem auf der gesamten Oberfläche einschließlich der diesen ohmschen Kontakten entsprechenden Fenster 9e, 9b, 9c und 9g die polykristalline Siliziumschicht 11 ausgebildet wurde, werden P-Verunreinigungen und N-Verunreinigungen durch Ionenimplantation selektiv in die Abschnitte 11e, 11b, 11c, 11g der Schicht 11 eingebracht, die den ohmschen Kontakten und der anderen isolierten Element-Region 11R entsprechen, so daß der Widerstand R und der MIS-Kondensator C gleichzeitig mit dem bipolaren Transistor Tr hergestellt werden können. Da nur eine einzige Resistmaske (die Maske 10) zur Ausbildung der den ohmschen Kontakten entsprechenden Fenster 9e, 9b, 9c, 9g benötigt wird, werden die Verfahrensschritte zur Ausbildung der ohmschen Kontakte vereinfacht. Insbesondere für den Fall, daß der MIS-Kondensator C gleichzeitig hergestellt wird, kann der den Kondensator C betreffende Verfahrensschritt in dem Endstadium ausgeführt werden, wie dies in Fig. 2L dargestellt ist, so daß nachteilige Einflüsse durch die (in Fig. 2H dargestellte) Wärmebehandlung usw. vermieden sind (d.h. die Dielektrizitätskonstante der Si&sub3;N&sub4;-Schicht 21, die als Dielektrikum dient, nicht beeinflußt wird). Auf diese Weise läßt sich ein MIS- Kondensator herstellen, dessen Kapazität mit hoher Präzision gesteuert werden kann.
Wie oben in Verbindung mit dem zweiten Ausführungsbeispiel erläutert wurde, bei dem die polykristalline Siliziumschicht 11 unmittelbar nach dem Verfahrensschritt der (in Fig. 2D bis 2F dargestellten) Ionenimplantation gemustert wird, kann zusätzlich die Abdeck-Siliziumdioxidschicht 15, die anschließend ausgebildet wird, gemustert werden, ohne daß sie vollständig entfernt wird, so daß sie als Isolator-Zwischenschicht für die Widerstandskontaktabschnitte 11t benutzt werden kann. Dadurch wird es möglich, den doppelten Arbeitsvorgang zu eliminieren, bei dem zunächst die Abdeck-Siliziumdioxidschicht 15 wie bei dem ersten Ausführungsbeispiel gebildet wird und dann nach der Wärmebehandlung die gesamte Abdeck-Siliziumdioxidschicht 15 entfernt wird und dann wieder eine Siliziumdioxidschicht 18 ausgebildet und diese zur Gewinnung einer Isolator-Zwischenschicht für die Widerstandskontaktabschnitte 11t zu mustern.
Auch für den Verfahrensschritt der Ionenimplantation läßt sich ein Vorteil erzielen. Dieser besteht in Folgendem: Da die Ionenimplantation in dem Substrat ausgeführt wird, in dem die Element-Regionen und die den gesamten ohmschen Kontakten für die Elemente entsprechenden Fenster zuvor ausgebildet wurden, reicht die Anzahl der Ionenimplantationsvorgänge für die individuellen Leitfähigkeitstvpen insgesamt von minimal zwei (einmal für den P-Typ und einmal für den N-Typ) bis zu maximal vier (zweimal für den P-Typ und zweimal für den N-Typ), so daß die Verfahrensschritte der Ionenimplantation vereinfacht werden können. Im vorliegenden Ausführungsbeispiel wird die Ionenimplantation nur insgesamt dreimal wiederholt (zweimal für den P-Typ und einmal für den N-Typ).
Die polykristalline Siliziumschicht 11 kann sowohl zur Gewinnung einer polykristallinen Siliziumschicht für die Ausbildung des Widerstandsteils 11r, der Widerstandskontaktabschnitte 11t und des einer Elektrodenleiter-Region 16g des MIS-Kondensators entsprechenden Abschnitts 11g verwendet werden, als auch zur Gewinnung einer weiteren polykristallinen Siliziumschicht für die Ausbildung der Kontakte der diffundierten Regionen 16e, 16b, 16c des bipolaren Transistors Tr. Deshalb können alle Kontaktabschnitte aus der einzigen polykristallinen Siliziumschicht 11 während eines einzigen Musterungsschritts ausgebildet werden, wodurch der Prozeß zur Ausformung der Kontaktabschnitte vereinfacht wird.
Das erste Ausführungsbeispiel betrifft die gleichzeitige Herstellung eines bipolaren NPN- Transistors Tr und eines Widerstands R, während das zweite Ausführungsbeispiel die gleichzeitige Herstellung eines bipolaren NPN-Transistors Tr, eines Widerstands R und eines MIS-Kondensators C betrifft. Anstelle des bipolaren NPN-Transistors kann jedoch auch ein bipolarer PNP-Transistor oder auch ein MOS-Transistor hergestellt werden. Außerdem ist es möglich, gleichzeitig einen Bi-MOS-Transistor oder einen Bi-CMOS-Transistor mit einem Widerstand und einem MIS-Kondensator herzustellen.
Bei den vorangehend beschriebenen Verfahren zur Herstellung von Halbleitervorrichtungen gemäß der Erfindung werden zur gleichen Zeit Fenster geöffnet, die ohmschen Kontakten entsprechen, und nach der Ausbildung einer Halbleiterschicht auf der gesamten Oberfläche, einschließlich dieser offenen Fenster, Verunreinigungen durch Ionenimplantation selektiv in die Abschnitte der Halbleiterschicht eingebracht, die den Kontakten und der isolierten Region des anderen Elements entsprechen, um einen Transistor und wenigstens ein weiteres Element herzustellen. Somit ermöglicht die Erfindung die gleichzeitige Herstellung eines Transistors und weiterer Elemente (zumindest eines Widerstands und optional eines Kondensators und/oder eines Transistors eines anderen Typs) in einem vereinfachten Herstellprozeß.

Claims

1. Verfahren zur Herstellung eines Transistors (Tr) und eines Widerstands (R) mit den Verfahrenschritten:

Ausbilden von N- und P-Regionen (2, 3, 4, 6, 7, 8), einschließlich einer Basis-Region (7) und einer Kollektorleiter-Region (8), in einer Hauptfläche eines Siliziumsubstrats (1);

Ausbilden einer isolierenden Schicht (9) auf der genannten Hauptfläche des Substrats (1);

Ausbilden einer ersten Resistmaske (10) auf der isolierenden Schicht (9);

selektives Ätzen der isolierenden Schicht (9) durch die erste Resistmaske (10), um in Bereichen, in denen eine Emitter-Region, ein Basiskontakt und ein Kollektorkontakt ausgebildet werden sollen, eine Mehrzahl von Fenstern (9e, 9b, 9c) zu dem Substrat (1) zu bilden;

Entfernen der ersten Resistmaske (10);

Ausbilden einer polykristallinen Siliziumschicht (11) auf der isolierenden Schicht (9) und in der Mehrzahl von Fenstern (9e, 9b, 9c);

Ausbilden einer zweiten Resistmaske (12) auf der polykristallinen Schicht (11);

Ionenimplantieren einer P-Verunreinigung durch ein Fenster (12R) der zweiten Resistmaske (12) in einen Abschnitt (11R) der polykristallinen Siliziumschicht (11) hinein, der ein Widerstandsteil (11r) werden soll;

Entfernen der zweiten Resistmaske (12);

Ausbilden einer dritten Resistmaske (13) auf der polykristallinen Schicht (11);

Ionenimplantieren einer P-Verunreinigung durch Fenster (13t, 13b) der dritten Resistmaske (13), um Widerstandskontaktabschnitte (11t) auszubilden und einen Abschnitt (11b) der polykristallinen Siliziumschicht zu implantieren, der über dem Bereich liegt, in dem der Basiskontakt ausgebildet werden soll;

Entfernen der dritten Resistmaske (13);

Ausbilden einer vierten Resistmaske (14) auf der polykristallinen Schicht (11);

Ionenimplantieren einer N-Verunreinigung durch Fenster (14e, 14c) der vierten Resistmaske (14) in Abschnitte (11e, 11c) der polykristallinen Siliziumschicht (11) hinein, die über Bereichen liegen, in denen die Emitter-Region und der Kollektorkontakt ausgebildet werden sollen;

Entfernen der vierten Resistmaske (14);

Ausbilden einer weiteren isolierenden Schicht (1 5) auf der polykristallinen Schicht (11);

Wärmebehandlung der Substratstruktur und Diffundieren der N-Verunreinigung aus den Abschnitten (11e, 11c) der polykristallinen Siliziumschicht (11), die über den Bereichen liegen, in denen die Emitter-Region und der Kollektorkontakt ausgebildet werden sollen, und in die Basis-Region (7) bzw. in die Kollektorleiter-Region (8) hinein, um so die Emitter-Region (16e) und den Kollektorkontakt (16c) auszubilden, und gleichzeitiges Diffundieren der P-Verunreinigung aus dem Abschnitt (11b) der polykristallinen Siliziumschicht (11), der über dem Bereich liegt, in dem der Basiskontakt ausgebildet werden soll, und in die Basis-Region (7) hinein, und auf diese Weise Ausbilden des Basiskontakts (16b);

Entfernen der weiteren isolierenden Schicht (15);

Mustern der polykristallinen Siliziumschicht (11) in der Weise, daß der Widerstandsteil (11r), die Widerstandskontaktabschnitte (11t), der Abschnitt (11e), der über der Emitter-Region (16e) liegt, der Abschnitt (11b), der über dem Basiskontakt (16b) liegt, und der Abschnitt (11c), der über dem Kollektorkontakt (16c) liegt, verbleiben;

Ausbilden einer dünnen Schicht (17) über der Oberfläche der Struktur;

Ausbilden einer relativ dicken isolierenden Schicht (18) auf der dünnen Schicht (17);

Mustern der relativ dicken isolierenden Schicht (18) in der Weise, daß sie auf dem Widerstandsteil (11r) und den Widerstandskontaktabschnitten (11t) teilweise verbleibt, wobei die dünne Schicht (17) als Ätzstop wirkt;

Entfernen der dünnen Schicht (17) mit Ausnahme der Abschnitte unter dem verbleibenden Abschnitt der relativ dicken isolierenden Schicht (18); und

Ausbilden von Widerstandselektroden (19t), einer Emitter-Elektrode (19e), einer Basis-Elektrode (19b) und einer Kollektor-Elektrode (19c).

2. Verfahren zur Herstellung eines Transistors (Tr), eines Widerstands (R) und eines Kondensators (C) mit den Verfahrenschritten:

Ausbilden von N- und P-Regionen (2, 3, 4, 6a, 6b, 7, 8), einschließlich einer Basis- Region (7), einer Kollektorleiter-Region (8) und einer aktiven Region in einer Hauptfläche eines Siliziumsubstrats (1);

Ausbilden einer ersten Resistmaske (10) auf der isolierenden Schicht (9);

Selektives Ätzen der isolierenden Schicht (9) durch die erste Resistmaske (10), um in Bereichen, in denen eine Emitter-Region, ein Basiskontakt, ein Kollektorkontakt und ein Leiter des Kondensators (C) ausgebildet werden sollen, eine Mehrzahl von Fenstern (9e, 9b, 9c, 9g) zu dem Substrat (1) zu bilden;

Entfernen der ersten Resistmaske (10);

Ausbilden einer polykristallinen Siliziumschicht (11) auf der isolierenden Schicht (9) und in der Mehrzahl von Fenstern (9e, 9b, 9c, 9g);

Ausbilden einer zweiten Resistmaske (12) auf der polykristallinen Schicht (11);

Entfernen der zweiten Resistmaske (12);

Ausbilden einer dritten Resistmaske (13) auf der polykristallinen Schicht (11);

Ionenimplantieren einer P-Verunreinigung durch Fenster (13t, 13b) der dritten Resistmaske (13), um Widerstandskontaktabschnitte (11t) auszubilden und einen Abschnitt (11b) der polykristallinen Siliziumschicht (11) zu implantieren, der über dem Bereich liegt, in dem der Basiskontakt ausgebildet werden soll;

Entfernen der dritten Resistmaske (13);

Ausbilden einer vierten Resistmaske (14) auf der polykristallinen Schicht (11);

Ionenimplantieren einer N-Verunreinigung durch Fenster (14e, 14c, 14g) der vierten Resistmaske (14) in Abschnitte (11e, 11c, 11g) der polykristallinen Siliziumschicht (11) hinein, die über Bereichen liegen, in denen die Emitter-Region, der Kollektorkontakt und der Leiter des Kondensators (C) ausgebildet werden sollen;

Entfernen der vierten Resistmaske (14);

Mustern der polykristallinen Siliziumschicht (11) in der Weise, daß der Widerstandsteil (11r), die Widerstandskontaktabschnitte (11t) und die Abschnitte (11e, 11b, 11e, 11g) verbleiben, die über den Bereichen liegen, in denen der Emitter-Region (16e), der Basiskontakt (16b), der Kollektorkontakt (16c) und der Leiter des Kondensators (C), ausgebildet werden sollen;

Ausbilden einer dünnen Schicht (17) über der Oberfläche der Struktur;

Ausbilden einer zweiten isolierenden Schicht (15) auf der dünnen Schicht (17);

Wärmebehandlung der Substratstruktur und Diffundieren der N-Verunreinigung aus den Abschnitten (11e, 11c, 11g) der polykristallinen Siliziumschicht (11), die über den Bereichen liegen, in denen die Emitter-Region, der Kollektorkontakt und der Leiter des Kondensators ausgebildet werden sollen, und in die Basis-Region (7), in die Kollektorleiter-Region (8) bzw. die aktive Region (6c) hinein, und auf diese Weise Ausbilden der Emitter-Region (16e), des Kollektorkontakts (16c) und eines Leiters des Kondensators (C), und gleichzeitiges Diffundieren der P-Verunreinigung aus dem Abschnitt (11b) der polykristallinen Siliziumschicht, der über dem Bereich liegt, in dem der Basiskontakt ausgebildet werden soll, und in die Basis-Region (7) hinein, um so den Basiskontakt (16b) auszubilden;

Mustern der zweiten isolierenden Schicht (15) in der Weise, daß Abschnitte über dem Widerstandsteil (11r) und den Widerstandskontaktabschnitten (11t) der polykristallinen Siliziumschicht verbleiben, wobei die dünne Schicht (17) als Ätzstop wirkt;

Entfernen der dünnen Schicht (17) mit Ausnahme der Abschnitte unter dem verbleibenden Abschnitt der zweiten isolierenden Schicht (15);

Ausbilden einer fünften Resistmaske (20) auf der Substratstruktur;

selektives Ätzen der ersten isolierenden Schicht (9) zum Öffnen eines weiteren Fensters (9m), das mit der aktiven Region (6b) in Verbindung steht und die Kapazität des Kondensators (C) bestimmt;

Ausbilden einer weiteren Schicht (21) auf der Substratstruktur;

Mustern der weiteren Schicht (21) in der Weise, daß ein dem weiteren Fenster (9m) entsprechender Teil der Schicht (21) verbleibt; und

Ausbilden von Elektroden (19t) für den Widerstandsteil (11r), einer Emitter-Elektrode (19e), einer Basis-Elektrode (19b), einer Kollektor-Elektrode (19c) und zweier Kondensator-Elektroden (19g, 19m).