-
Die Erfindung bezieht sich auf Phasendetektoren zur Detektion der
Phasenunterschiede zwischen zwei Signalen und zur Verschaffung einer Anzeige des
Phasenunterschiedes.
-
Phasendetektoren finden besonders aber nicht ausschließlich Anwendung
in PLL-Kreisen ("phase lock loops") zur periodischen Detektion eines
Phasenunterschiedes zwischen einem empfangenen (extern erzeugten) und einem Bezugssignal und
zur Erzeugung eines Korrektursignals, das zur Steuerung der Frequenz eines Oszillators
verwendet wird, der ein Taktimpulssignal erzeugt, mit dem das Bezugssignal
synchronisiert wird, um das Taktimpulssignal mit dem emfangenen Signal gleichphasig zu
machen oder in ein vorbestimmtes Phasenverhältnis zu bringen.
-
Aus der Technik sind sowohl analoge als auch digitale Phasendetektoren
zur Durchführung einer solchen Phasendetektion bekannt. Ein zur Verwendung in einem
PLL-Kreis vorgesehener digitaler Signaldetektor, der digitale Ausgangsdaten liefert, die
Phasen- und Frequenzunterschiede zwischen einem Bezugssignal und einem
empfangenen Signal anzeigen und der eine parallele Auf- und Abwärtszähler verwendende
Phasenfehler- und Frequenzfehlerdetektionsschaltung umfaßt, ist in EP-A-0 199 488
beschrieben. In einem digitalen Phasendetektor kann der Phasenunterschied anhand einer
Messung der Anzahl in dem empfangenen Signal auftretender Taktimpulse bestimmt
werden. Dies hat jedoch den Nachteil, daß die Auflösung, also die Genauigkeit, mit der
der Phasenunterschied bestimmt werden kann, von der Frequenz der Taktimpulse
abhängt. Beispielsweise erfordert eine Auflösung von 5 ns eine Taktimpulsfrequenz vom
1/5 ns = 200 MHz. Soll die gleiche Auflösung mit einem analogen Phasendetektor
erhalten werden, so ergibt sich der Nachteil, daß der
Phasendetektor-Ausgangssignalbereich ebenfalls berücksichtigt werden muß. Für Phasendetektion bezüglich getrennter
Synchronisierimpulse mit einer Periode von 4,7 us, die in normgerechten 625-Zeilen-
Fernsehsystemen mit Zeilenfrequenz (HL = 15625 Hz) auftreten, müßte der
Phasendetektor-Ausgangsignalbereich 64 us (1/HL) oder ± 32 us betragen. Ein analoger
Phasendetektor müßte daher gute Stabilitäts- und Rauscharmutseigenschaften über einen
Dynamikbereich von (64 us ÷ 5 ns = 12800 : 1) haben.
-
Eine Aufgabe der Erfindung ist es, einen verbesserten Phasendetektor zu
verschaffen, bei dem diese Nachteile weniger stark vorhanden sind.
-
Der vorliegenden Erfindung gemäß umfaßt ein Phasendetektor: eine
digitale Phasendetektionsschaltung mit Mitteln zum Empfang eines Taktimpulssignals,
Mitteln zur Bestimmung der Anzahl Taktimpulse, die in dem Zeitintervall zwischen der
Mitte (oder einer anderen mittleren Stelle) von gegenüberliegenden Flanken eines ersten
Impulssignals und einer Flanke eines mit dem Taktimpulssignal synchronisierten
Bezugssignals auftreten, und Mitteln zur Lieferung eines ersten digitalen
Ausgangssignals, das einen ersten digitalen, die genannte Anzahl repräsentierenden Wert darstellt;
und eine analoge Phasendetektionschaltung mit Mitteln zur Erzeugung eines zweiten
Impulssignals, das dem genannten ersten Impulssignal entspricht und mit dem genannten
Taktimpulssignal synchronisiert ist, Mitteln zur Bestimmung des Zeitintervalls zwischen
entsprechenden Flanken des genannten ersten und zweiten Impulssignals, Mitteln zur
Bestimmung einer Phasenfehlerspannung aus diesen Zeitintervallen und Mitteln zur
Digitalisierung der genannten Spannung, um ein zweites digitales Ausgangssignal zu
liefern, das einen zweiten digitalen Wert darstellt; wobei der Phasendetektor außerdem
Mittel zur Kombination des genannten ersten und zweiten digitalen Ausgangssignals
umfaßt, um ein resultierendes digitales Ausgangsignal zu erzeugen, das eine
Gesamtanzeige eines Phasenunterschiedes repräsentiert.
-
In einem erfindungsgemäßen Phasendetektor repräsentiert das erste
digitale Ausgangssignal aus der digitalen Detektionsschaltung eine grobe Auflösung von
einer oder mehreren Taktperioden, und das zweite digitale Ausgangssignal aus der
analogen Detektionsschaltung repräsentiert eine feine Auflösung von weniger als einer
Taktperiode. Der tatsächliche Wert der feinen Auflösung hängt von der Genauigkeit ab,
mit der die sie repräsentierende Spannung digitalisiert werden kann.
-
Die Verwendung eines digitalen Phasendetektors mit einer relativen
langsamen Taktung, die an sich nur eine schlechte Auflösung ergäbe, wird dadurch
kompensiert, daß ein analoger Phasendetektor vorgesehen ist, der die Auflösung auf
einen akzeptablen Wert erhöht. Der analoge Phasendetektor muß für das oben
beschriebene Beispiel nur über einen begrenzten Dynamikbereich von beispielsweise 2
1/fη ÷ 4 ns = 67 : 1, betrieben werden, wenn fη ein 6MHz-Takt ist.
-
Eine spezielle Form einer digitalen Phasendetektionsschaltung, die für die
Ausführung der Erfindung in Betracht gezogen wird, umfaßt einen Aufwärts/Abwärts-
Zähler mit einem "Freigabe"-Eingang, dem das genannte erste Signal zugeführt werden
soll, und einem "Aufwärts/Abwärts-Zähl"-Eingang, dem ein mit dem genannten
Taktimpulssignal synchronisiertes Bezugssignal zugeführt werden soll, und
Ausgangssignalmittel, die so betrieben werden, daß für jedes Auftreten des genannten ersten
Signals der vom genannten Zähler erreichte Zählerstand als das genannte erste digitale
Ausgangssignal ausgegeben wird.
-
Eine spezielle Form einer analogen Phasendetektionsschaltung, die für die
Ausführung der Erfindung in Betracht gezogen wird, umfaßt einen Kondensator, erste
Mittel zur Steuerung des Ladens des Kondensators durch einen ersten Strom mit einem
Wert I während des genannten Zeitintervalls zwischen entsprechenden Flanken des
genannten ersten und zweiten Signals, um die genannte Phasenfehlerspannung am
Kondensator zu erzeugen, zweite Mittel zur Steuerung des Entladens des Kondensators
durch einen zweiten Strom mit dem Wert I/n bis die daran anliegende Spannung einen
Wert null erreicht, und weitere Mittel zum Zählen der Anzahl Taktimpulse, die im
genannten Taktimpulssignal während der Entladeperiode für den Kondensator auftreten,
um letztgenannte Zählung als das genannte zweite digitale Ausgangssignal zu liefern.
-
Diese Form von analoger Detektionschaltung verschafft somit eine
Auflösung von 1/n mal der Taktperiode. Wenn die Stromquellen linear sind und kein
Überladen auftritt, hängt die Arbeitsgenauigkeit lediglich vom Verhältnis der beiden
Ströme ab und weder von ihren absoluten Werten, noch vom Kondensatorwert.
-
Zum besseren Verständnis sind Ausführungsbeispiele der Erfindung in der
Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
-
Figur 1 ein Blockschaltbild einer PLL-Kreis-Anordnung, in der ein
erfindungsgemäßer Phasendetektor ausgeführt werden kann,
-
Figur 2 eine Blockschaltbild eines erfindungsgemäßen Phasendetektors,
-
Figur 3 und
4 erläuternde Wellenformen,
-
Figur 5 ein Blockschaltbild einer Abwandlung des Phasendetektors aus
Figur 2, und
-
Figur 6 ein Logikschaltungselement für die Abwandlung aus Figur 5.
-
Nach der Zeichnung ist die in Figur 1 gezeigte PLL-Anordnung
eingerichtet, um Synchronisation der intern erzeugten Taktimpuls- und Zeitsteuersignale für ein
Video-Display zu verschaffen, wobei die Synchronimpulse sich in einer zugeführten
BAS-Wellenform befinden. Um diese Sychronisation zu erreichen, kann die Anordnung
einen Oszillator mit variabler Frequenz auf die periodisch in der BAS-Wellenform
autretenden Synchronimpulse abstimmen. Diese PLL-Kreis-Anordnung umfaßt einen
Phasendetektor 1, ein Schleifenfilter 2, einen digitalen Oszillator mit variabler Frequenz
3 und eine Zeitsteuerschaltung 4. Asynchrone getrennte Sychronimpulssignale VCS
werden einem Eingang des Phasendetektors 1 aus einem Sychronseparator 5 zugeführt,
der die Sychronimpulse von der BAS-Wellenform CVBX trennt. Für die vorliegende
Beschreibung wird davon ausgegangen, daß die BAS-Wellenform CVBS ein
normgerechtes 625zeiliges PAL-Fersehsignal ist, und es wird des weiteren davon ausgegangen,
daß die getrennten Sychronimpulse die Zeilensynchronimpulse sind, die mit einer
Zeilenfrequenz von 15625 Hz auftreten. Dies ergibt eine Zeilenperiode von 64 us, und
die Periode der Synchronimpulse in dem Sychronimpulssignal VCS zu Beginn jeder
Zeilenperiode beträgt ungefähr 4,7 us.
-
Dem Phasendetektor 1 wird auch ein
Phasenverriegelungs-Bezugsimpulssignal PL zugeführt, das von der Zeitsteuerschaltung 4 geliefert wird. Der
Phasendetektor 1 kann ein digitales Phasenfehlersignal DPE erzeugen, das den Phasenfehler
zwischen dem eintreffenden Sychronimpulssignal VCS und dem Bezugsimpulssignal PL
anzeigt. Nach Anpassung durch das Schleifenfilter 2, erscheint das Fehlersignal DPE als
digitales Frequenzsteuersignal FC, das zur Einstellung der Frequenz des Oszillators 3
verwendet wird, der ein Taktimpulssignal CPS erzeugt, das die Zeitsteuerung des
Bezugsimpulssteuersignals PL und auch andere von der Zeitsteuerschaltung 4 erzeugte
Zeitsteuersignale HL, TS1, TS2 usw. steuert. Dies hat unter anderem zur Folge, daß
das Impulssignal PL mit dem eintreffenden Sychronimpulssignal VCS in ein benötigtes
Phasenverhältnis gebracht wird, so daß das Taktimpulssignal CPS mit dem eintreffenden
Sychronimpulssignal VCS sychron wird. Unter der Annahme, daß das vom Oszillator 3
erzeugte Taktimpulssignal CPS ein 6MHz-Signal ist, muß die Zeitsteuerschaltung 4
dieses Signal durch 384 teilen, um das Bezugsimpulssignal PL mit der Zeilenfrequenz
von 15265 Hz zu erzeugen. Das Verhältnis zwischen den Impulsen VCS und PL wird
durch die Wellenformen (a) und (b) in Figur 3 dargestellt, auf die später noch
ausführlicher Bezug genommen wird. Das Taktimpulssignal CPS ist durch die Wellenform (m)
in Figur 3 dargestellt.
-
Der vorliegenden Erfindung gemäß wird der Phasendetektor 1 als
Kombination einer digitalen Phasendetektionsschaltung und einer analogen
Phasendetektionsschaltung implementiert, wovon eine besondere Ausführungsform in Figur 2
gezeigt ist. Die digitale Phasendetektionsschaltung umfaßt einen Aufwärts/Abwärts-
Zähler 6 mit einem Freigabe-Eingang en, dem das getrennte Synchronimpulssignal VCS
zugeführt wird, einem Aufwärts/Abwärts-Eingang u/d, dem das
Phasenverriegelungsimpulssignal PL zugeführt wird, und einem Takteingang ck, dem das Taktimpulssignal
CPS zugeführt wird. Das Ausgangssignal aus dem Zähler 6 wird durch ein Signal HL
über ein D-Typ-Flipflop 7 mit der Zeilenfrequenz getaktet, um ein digitales Fehlersignal
DES für jede Zeilenperiode zu liefern. Wenn das Sychronimpulssignal VCS einmal den
Zähler 6 freigegeben hat, wird der Zähler in Reaktion auf das Taktimpulssignal CPS
während der Zeit, in der das Bezugsimpulssignal PL einen logischen Wert hat,
"aufwärts" zählen, und dann in Reaktion auf das Taktimpulssignal CPS "abwärts" zählen,
nachdem das Bezugsimpulssignal PL den entgegengesetzten logischen Wert
angenommen hat. Die Wellenformen (d) und (e) in Figur 3 reprasentieren die Zeitintervalle UP
und DN dieser "Aufwärts"- beziehungsweise "Abwärts"-Zählungen.
-
Die analoge Phasendetektionschaltung umfaßt ein Kondensatorlade/-
entlade-Element 8, ein exklusives OR-Gatter 9, ein AND-Gatter 10, einen
Spannungskomparator 11, eine Steuer- und Zeitsteuerungslogikschaltung 12 und einen Latch 13.
Das Signal VCS wird dem Latch 13 zugeführt, der durch das Taktimpulssignal CPS
betätigt wird, um ein getaktetes Sychronimpulssignal VCS' zu erzeugen, das durch das
Wellenform-Schema (b) in Figur 3 dargestellt ist.
-
Aus den Wellenformen (a) bis (c) in Figur 3 ist ersichtlich, daß der
tatsächliche Phasenfehler zwischen den Signalen VCS und VCS' wie folgt dargestellt
werden kann:
-
wahrer Phasenfehler
-
= a - b
-
= a - b + a' - b' - a' + b'
-
= digitaler Phasenfehler + Vorverzögerung +
Nachverzögerung
-
= "digitaler" Phasenfehler + "analoger" Phasenfehler.
-
Die Wellenformen (f) und (g) stellen die analogen Vor- und Nachverzögerungen FD
beziehungsweise BD dar.
-
Da das Taktimpulssignal CPS ein 6MHz-Signal ist, beträgt die Auflösung
der digitalen Phasendetektionsschaltung bis innerhalb eines Taktimpulses, also wenn die
Schleife phasenabgestimmt ist, 1/6 MHz = 167 ns. Der "digitale" Phasenfehler zu
einem beliebigen Zeitpunkt beträgt eine oder mehr Taktimpulsperioden und kann als
grobe Auflösung betrachtet werden, die durch das digitale Fehlersignal DES
repräsentiert wird. Die Detektion weiterer Phasenfehler, um die Auflösung auf weniger als eine
Taktimpulsperiode zu verbessern, um eine feine Auflösung innerhalb von 5 ns zu
erreichen, erfolgt durch die analoge Phasendetektionsschaltung des Phasendetektors.
-
Die beiden Signale VCS und VCS' werden dem exklusiven OR-Gatter 9
zugeführt, das ein Fehlerimpulssignal ES erzeugt, das durch die Wellenform (h) in
Figur 3 dargestellt ist und sich aus den durch die Wellenformen (f) und (g) dargestellten
Vor- und Nachverzögerungen FC, BD zusammensetzt. Das Fehlerimpulssignal ES wird
einem Eingang des AND-Gatters 10 zugeführt, dessen anderem Eingang ein
Fensterimpuls WP aus der Schaltung 12 zugeführt wird. Dieser Fensterimpuls WP wird durch
die Wellenform (i) in Figur 3 dargestellt und definiert eine Fensterperiode, in der das
Auftreten der getrennten Sychronsignale VCS in jeder Fernsehbildzeilenperiode erwartet
wird. Das Ausgangssignal aus dem Gatter 10 wird dem Lade/Entlade-Element 8
zugeführt.
-
Das Element 8 umfaßt eine erste Stromquelle 14, die einen Strom I
liefert, eine zweite Stromquelle 15, die einen Strom I/n liefert, einen Kondensator 16
und drei elektronische Schalter 17, 18 und 19. Alle diese das Element 8 bildenden Teile
können auf beliebige geeignete bekannte Art und Weise implementiert werden. Vor dem
Auftreten jedes Fensterimpulses WP betätigt ein Rücksetzimpuls RS (siehe Wellenform
(j) in Figur 3) aus der Schaltung 12 den Schalter 19 für einen kurzen Zeitraum, um eine
schnelle Entladestrecke für den Kondensator 16 zu schließen. Das Ausgangssignal aus
dem Gatter 10 betätigt danach den Schalter 17 (zweimal), um eine Ladestrecke für den
Kondensator 16 zu der Stromquelle 14 zu schließen. Nach Beendung des
Fensterimpulses WP liefert die Schaltung 12 ein Steuerimpulssignal CP (siehe Wellenorm (k) in
Figur 3), das einen Schalter 18 betätigt, um eine gesteuerte Entladestrecke für den
Kondensator 16 zur Stromquelle 15 zu schließen.
-
Die Last am Kondensator 16 ist aufgrund des Ausgangssignals aus dem
Gatter 10 direkt proportional zu den Gesamtbreiten der zwei Impulse in der Wellenform
(h) und damit direkt proportional zu dem "analogen" Phasenfehler. Die
Kondensatorspannung CV wird aufgrund der Last am Kondensator 16 durch die Wellenform (1) in
Figur 3 repräsentiert. Die Steuerschaltung 12 liefert ein diese Last repräsentierendes
digitales Fehlersignal AES, indem es dem Kondensator 16 ermöglicht, sich langsam
über die Stromquelle 15 mit dem reduzierten Strom I/n zu entladen und dabei das
Taktimpulssignal CPs zu verwenden, um die Entladezeit vom geladenen Pegel des
Kondensators zu einem Zeitpunkt t1 bis zu einem Zeitpunkt t&sub2;, zu dem sich der
Kondensator vollständig entladen hat, zu zählen. Ein aus dem Spannungskomparator 11
der Steuerschaltung 12 zugeführtes Spannungssignal VS gibt das Zeitintervall für das
Laden des Kondensators an. Die vom analogen Phasendetektor erreichte Auflösung ist
daher die Taktimpulsperiode geteilt durch n, so daß bei n = 32 eine Auflösung von 167
ns/32 = 5ns erzielt wird, was der bereits genannten erforderlichen Gesamtauflösung
entspricht. Die beiden digitalen Ausgangssignale DES und AES werden in einer
Kombinationsschaltung 20 addiert, um das digitale Gesamtphasenfehlersignal DPE zu
bilden. Da das Synchronimpulssignal VCS alle 64 us Sekunden nur einmal auftritt, kann
die durch das Steuerimpulssignal CP gegebene Entladeperiode im Prinzip mit einer
entsprechenden Vergrößerung des Wertes n verlängert werden, wodurch die Auflösung
noch weiter verbessert wird.
-
Ein erfindungsgemäßer Phasendetektor sieht die Möglichkeit vor, daß die
Phasenausgleichsschleife nicht vollständig verriegelt wird, und/oder daß die gewonnenen
getrennten Sychronimpulssignale VCS in zwei (oder mehr) Impulse aufgeteilt werden,
beispeilsweise durch ein Rauschsignal oder durch das eintreffende Videosignal.
-
Wenn die Schleife nicht angeglichen ist, ist die Flanke des Bezugssignals
PL außerhalb der Periode des Signals VCS und VCS', wie anhand der Wellenformen
(i), (ii) und (iii) in Figur 4 gezeigt. Die einzige Folge dieser Situation ist jedoch, daß
der Zähler 6 im digitalen Phasendetektor während der Periode des getrennten
Sychronimpulssignals VCS nur aufwärts (oder abwärts) zählen wird. Dies liefert eine
digitale Anzahl DES mit hohem Wert, die eine konstante digital gewonnene
Phasenfehleranzeige repräsentiert und der Anzahl während der Periode des Sychronimpulssignal
gezählter Taktimpulssignale VCS entspricht. Das Phasenverhältnis zwischen den beiden
Signalen VCS und VCS' wird immer noch das 'analoge' Doppelimpuls-Fehlersignal ES
liefern, das vom analogen Phasendetektor verwendet wird.
-
Wenn das getrennte Sychronimpulssignal VCS in eine Anzahl Impulse
aufgeteilt wird, wird das Synchronimpulssignal VCS ensprechend aufgeteilt werden, wie
anhand der Wellenform (iv) und (v) in Figur 4 dargestellt ist. In bezug auf das
Impulssignal PL, wie es durch die Wellenform (vi) in Figur 4 dargestellt ist, beträgt der
tatsächliche Phasenfehler in diesem Falle für das Verhältnis der Impulssignale (a - c)
- (b - d), und der "digitale" Phasenfehler beträgt (a' - c') - (b' - c'), da a > a'; b < b';
c > c'; und d d'. Unter der Annahme, daß der "analoge" Phasenfehler wiederum der
tatsächliche Phasenfehler minus den "digitalen" Phasenfehler ist, gilt dann:
"analoger Phasenfehler"
-
= (a - c) - (b - d) - (a' - c') + (b' - d')
-
= a - c - b + d - a' + c' + b' - d'
-
= (a - a') + (b' - b) - (c - c') - (d' - d)
-
wobei jeder dieser vier Terme positiv ist.
-
Die in Figur 5 gezeigte Abwandlung des Phasendetektors ist für die
mögliche Aufteilung des getrennten Sychronimpulssignals VCS in eine Anzhl Impulse
vorgesehen. Diese Abwandlung betrifft die analoge Phasendetektionsschaltung und
unterscheidet sich von der analogen Phasendetektionsschaltung des Phasendetektors aus
Figur 2 durch die Hinzufügung einer dritten und vierten Stromquelle 14', 14' und
dazugehörigen elektronischen Schaltern 17', 18', sowie die Ersetzung des exklusiven
OR-Gatters
9 und des AND-Gatters 10 durch ein Logikschaltungselement 21. Bei der
analogen Phasendetektionsschaltung aus Figur 2 würde die Aufteilung des Signals VCS
(und darum ebenfalls die Aufteilung des Signals VCS') ein die Schaltung aus Figur 2
verwendendes Fehlersignal ES mit einer Anzahl von Impulspaaren produzieren. Die
Folge davon wäre, daß der Kondensator 16 überladen wird, wodurch sich ein falsches
Zeitintervall t1-t2 ergibt. Die abgewandelte Schaltung aus Figur 5 verhindert dieses
falsche Ergebnis, indem die zusätzlichen Stromquellen verwendet werden, um den
Kondensator 16 während der Periode des Fensterimpulses WP sowohl zu laden als auch
zu entladen, und um außerdem den Kondensator nach dem Fensterimpuls WP zur
Messung des Zeitintervalls t1-t2 sowohl zu laden als auch zu entladen. Die für diese
Operationen notwendige Steuerung wird durch ein Logikschaltungselement 21
entsprechend der folgenden Logiktabelle erreicht.
LOGIKTABELLE
Aufladen
entladen
-
Diese acht möglichen logischen Zustände sind in Figur 4 gezeigt, aus der
ersichtlich ist, daß für das Intervall zwischen den Rückflanken der Impulse VCS und
VCS' Aufladung erfolgt, wenn PL = 0, und Entladung erfolgt, wenn PL = 1. Zum
Aufladen erzeugt das Logikschaltungselement 21 ein Signal CU, um den Schalter 17 zu
betätigen, und zum Entladen erzeugt es ein Signal CD, um den Schalter 17' zu
betätigen. Die Zeitsteuerungslogikschaltung 12 erzeugt nun in Abhängigkeit von der
ursprünglichen Polarität des vom Spannungskomparator 11 erzeugten Spannungssignals
VC eines von zwei Steuerimpulssignalen CP1 und CP2, um den Schalter 18 oder 18' zu
betätigen.
-
Das Logikschaltungselement 21 läßt sich, wie in Figur 6 gezeigt, mittels
vier AND-Gatter 22 bis 25, zwei OR-Gatter 26, 27 und drei Invertierer 28 bis 30
implementieren.
-
Dem Fachmann werden beim Lesen der vorliegenden Beschreibung andere
Abwandlungen möglich erscheinen. Solche Abwandlungen können andere Merkmale
beinhalten, die bereits an sich bekannt sind und anstatt der bereits hierin beschriebenen
Merkmale oder zusätzlich zu diesen verwendet werden.