DE69011670T2

DE69011670T2 - Frequenzsynthesizer.

Info

Publication number: DE69011670T2
Application number: DE1990611670
Authority: DE
Inventors: David Stockton
Original assignee: Hewlett Packard Ltd
Current assignee: Agilent Technologies UK Ltd
Priority date: 1990-05-02
Filing date: 1990-05-02
Publication date: 1994-12-08
Anticipated expiration: 2010-05-03
Also published as: EP0454917B1; DE69011670D1; EP0454917A1

Description

Diese Erfindung bezieht sich auf Frequenzsynthesizer.
Es gibt viele Anwendungen, bei denen ein Bedarf nach einem Frequenzsynthesizer besteht, der geeignet ist, Signale mit einer hochstabilen Frequenz, die über einen bestimmten Bereich in endlichen Schritten variiert werden kann, zu liefern. Es gibt mehrere verschiedene Typen von Frequenzsynthesizern, die versuchen, dieses Ziel zu erreichen.
Ein bekannter Frequenzsynthesizer verwendet eine Phasenregelschleife für das Referenzsignal, das von einem Spannungsgesteuerten Quarzoszillator geliefert wird. In dem Fall, daß eine digital gesteuerte Phasenregelschleife verwendet wird, kann der Teiler der Schleife unter der Steuerung eines Mikroprozessors einstellbar sein, um einen Frequenzbereich am Ausgang der Schleife zu liefern. Außerdem kann der Ausgang des Quarzoszillators eingestellt werden, um zusätzliche Ausgangswerte zwischen den groben Werten, die durch das Verändern des Teilungsverhältnisses der Schleife geliefert werden, zu liefern. Die Auflösung am Ausgang der Schleife kann verbessert werden, indem ein weiterer variabler Teiler zwischen dem spannungsgesteuerten Oszillator und dem phasenempfindlichen Detektor der Schleife vorgesehen ist. Frequenzsynthesizer, die Phasenregelschleifen verwenden, können einen Hochfrequenzbetrieb liefern. Wenn jedoch eine feine Auflösung über den Frequenzbereich des Ausgangs gefordert ist, ist dies schwierig und aufwendig zu erreichen. Ein Beispiel eines Frequenzsynthesizers, der eine Phasenregelschleife verwendet, ist in EP-A-0278149 beschrieben. Die Phasenregelschleife umfaßt einen einstellbaren Teiler. Das Referenzsignal für die Schleife wird der Schleife über einen weiteren einstellbaren Teiler angelegt. Das Referenzsignal wird durch eine Rückkopplungsanordnung stabilisiert, die einen Zähler und einen Digital/Analog-Wandler (D/A-Wandler) einschließt.
Die Stabilisierschleife und die Teiler werden von einem Mikroprozessor derart gesteuert, daß durch die Wahl der Teilungsverhältnisse ein weiter Frequenzbereich erzeugt werden kann.
Die Erzeugung von Signalen durch direkte digitale Synthese ist ebenfalls bekannt. Synthesizer, die direkte digitale Synthese verwenden, bieten eine feine Auflösung. Ihre maximale Betriebsfrequenz ist jedoch begrenzt. Ihre Ausgangsleistung weist ein gutes Phasenrauschen auf. Jedoch werden Quantisierungsverzerrungs-Komponenten erzeugt. Ein Beispiel einer direkten digitalen Synthese ist in EP-A-0338747 beschrieben.
Es wurden Versuche unternommen, Frequenzsynthesizer zu schaffen, die eine Kombination aus direkter digitaler Synthese und Phasenregelschleifen-Techniken verwenden. Ein solcher Synthesizer verwendet einen direkten digitalen Synthesizer als Referenzsignalquelle für einen Frequenzmultiplizierer mit Phasenregelschleife. Ein Problem mit einer derartigen Anordnung liegt darin, daß die Phasenregelschleife alle Quantisierungskomponenten des direkten digitalen Synthesizer, die innerhalb ihrer Bandbreite liegen, verstärkt. Außerdem werden direkte digitale Synthesizer gewöhnlich in Binärarithmetik realisiert und verhalten sich wie Frequenzmultiplizierer, bei denen der Multiplikationsfaktor die Form x/2n hat. Dies bedeutet, daß die Auflösung der Schrittgröße die Frequenz am Eingang des direkten digitalen Synthesizers geteilt durch 2n ist. Wenn n nicht Null ist, dann ist 2n keine geeignete Dezimalzahl. Dies macht es unmöglich, eine geeignete runde Dezimalzahl sowohl für die Eingangsfrequenz des direkten digitalen Synthesizers, als auch für die Schrittgröße zu haben. Dies ist für die Verwender von Frequenzsynthesizern ungeeignet.
Die vorliegende Erfindung bezieht sich auf Frequenzsynthesizer, die direkte digitale Synthese und Phasenregelschleifen-Techniken verwenden und die die oben umrissenen Probleme minimieren.
Gemäß der vorliegenden Erfindung wird ein Frequenzsynthesizer geschaffen, der einen Frequenzmultiplizierer zum Liefern der geforderten Ausgangsfrequenz, eine Referenzfrequenzquelle, die mit einem ersten direkten digitalen Synthesizer gekoppelt ist, wobei der erste direkte digitale Synthesizer eine Muliplikation seiner Eingangsfrequenz mit dem Faktor A/2na durchführt, wobei A eine ganze Zahl darstellt, und wobei na die Anzahl der Bits darstellt, die in der Synthesizerarithmetik verwendet ist, und
eine Referenzschleife, die den ersten direkten digitalen Synthesizer mit dem Frequenzmultiplizierer koppelt, wobei die Referenzschleife einen zweiten direkten digitalen Synthesizer einschließt, der eine Multiplikation seiner Ausgangsfrequenz mit dem Faktor B/2nb durchführt, wobei B eine ganze Zahl darstellt, und wobei nb die Anzahl der Bits darstellt, die in der Synthesizerarithmetik verwendet ist, bei der die zwei direkten digitalen Synthesizer in einer reziproken Art und Weise arbeiten, und bei der die na-Werte und nb-Werte in ihren Multiplikationsfaktoren so eingestellt werden können, daß sie sich kürzen, umfaßt.
Die Erfindung wird nun durch ein Beispiel nur mit besonderem Bezug auf die beiliegenden Zeichnungen beschrieben. Es zeigen:
Fig. 1 ein schematisches Blockdiagramm eines Frequenzsynthesizers gemäß der vorliegenden Erfindung, und
Fig. 2 ein schematisches Blockdiagramm, ähnlich dem von Fig. 1, wobei aber einige Elemente detaillierter dargestellt sind.
Gemäß Fig. 1 umfaßt ein Frequenzsynthesizer einen Eingang 10, an den das Ausgangssignal fs eines Frequenzstandards angelegt ist. Der Eingang 10 ist mit einem ersten direkten digitalen Synthesizer 11, der einen Multiplikationsfaktor von A/2na aufweist, verbunden. A ist eine ganze Zahl, die verwendet wird, um die Ausgangsfrequenz des Synthesizers zu steuern, und na ist die Anzahl der Bits, die in der Synthesizerarithmetik verwendet ist. Das Ausgangssignal des Synthesizers 11 wird an den phasenempfindlichen Detektor 12 einer Referenzschleife 14 angelegt. Zusätzlich zu dem phasenempfindlichen Detektor 12 umfaßt die Schleife 14 einen zweiten direkten digitalen Synthesizer 15 (gemäß der Darstellung mit einem Multiplikationsfaktor von B/2nb), einen Integrator 16 und einen spannungsgesteuerten Oszillator 18. Die Schleife 14 liefert ein Referenzsignal für einen Frequenzmultiplizierer 20, wobei das Referenzsignal dem Frequenzmultiplizierer über einen Teiler 21 angelegt wird. Der Frequenzmultiplizierer 20 kann eine Phasenregelschleife sein. Das Ausgangssignal des Multiplizierers 20 ist die geforderte Ausgangsfrequenz f&sub0;.
Betrachtet man die Arbeitsweise der Schaltung gemäß Fig. 1, hat das Ausgangssignal des direkten digitalen Synthesizers 11 die Frequenz:
Die Frequenz des Signals am Punkt x in Fig. 1 ist:
Die Frequenz des Signals am Ausgangsteiler 21 ist:
Die Frequenz am Ausgang des Multiplizierers 20 ist gegeben durch:
Es ist somit offensichtlich, daß sich die Faktoren 2na und 2nb im Ausdruck für f&sub0; kürzen, wenn die Akkumulatorgröße der beiden direkten digitalen Synthesizer 11 und 15 gleich groß gemacht wird. Folglich ist f&sub0; gegeben durch:
Diese Kürzung beseitigt folglich das übliche Problem der direkten digitalen Synthesizer, nämlich das, eine geeignete Schrittgröße zu schaffen. Mit der oben beschriebenen Anordnung ist es möglich, eine Referenzquelle mit einem runden Frequenzwert, z.B. 10 MHz, zu verwenden. Wenn B ein festes Vielfaches von D ist, kann die Wirkung von D auf den Schrittgrößenbeitrag des DDS-Systems (DDS = Direkter Digitaler Syntesizer) gekürzt werden.
Fig. 2 zeigt einen Frequenzsynthesizer, der in Fig. 1 in der allgemeinen Form gezeigt ist, etwas detaillierter. Bei dieser Anordnung umfaßt der Ausgangsfrequenzmultiplizierer 20 eine Phasenregelschleife mit einem phasenempfindlichen Detektor 31, einem Integrator 32, einem Schleifenoszillator 33 und einem Teiler 34. Der Teilungsfaktor N des Teilers kann eingestellt werden.
Gemäß Fig. 2 hat jeder direkte digitale Synthesizer einen zugehörigen D/A-Wandler 40, 41 und einen Tiefpaßfilter 42, 43. Der Oszillator 18 in der Schleife 14 ist ein quarzgesteuerter Qszillator, dessen Ausgangsfrequenz in einer herkömmlichen Art und Weise leicht variiert werden kann.
Es ist offensichtlich, daß eine Anordnung der Form, die in Fig. 2 gezeigt ist, durch einen herkömmlichen Mikroprozessor gesteuert werden kann, um eine gewünschte Ausgangsfrequenz zu liefern.
Durch eine geeignete Auswahl der Parameter ist es möglich, die Programmierung einer solchen Anordnung zu vereinfachen. Es sei das folgende Beispiel betrachtet:
es sei 2na = 2nb = 2³² = 4,294,967,296;
es sei f&sub0; = 10 MHz;
die VCXO-Ausgangsfrequenz sei 10 MHz ± 1000 ppm;
f&sub0; überdecke 500 bis 1000 MHz in 1 Hz Schritten;
es sei C = 10;
es sei Amaximum = Bmaximum = 2³&sup0;;
es sei N = 500 - 1000;
es sei B = N x 1.000.000 (so daß B = 500.000.000 bis 1.000.000.000 und 2³&sup0; = 1,073,741,824).
Die Ausgangsfrequenz f&sub0; ist gegeben durch:
Es ist offensichtlich, daß bei geeigneter Wahl der Parameter in dem Ausdruck für die Ausgangsfrequenz die Ausgangsfrequenz einfach eine Funktion des Wertes ist, der in den direkten digitalen Synthesizer 11 geladen wird. In dem gegebenen Beispiel läuft der phasenempfindliche Detektor 12 der Referenzschleife 14 bei 1,25 bis 2,5 MHz. Das bedeutet, daß die zwei Synthesizer 11 und 15 in ihren optimalen Arbeitsbereichen sind. Um eine solche Anordnung zu programmieren, ist es nur erforderlich, folgende Schritte auszuführen:
1. Die nächste ganze Zahl der geforderten Ausgangsfrequenz, ausgedrückt in Megaherz, auswählen, diese als den Wert N in den Teiler 34 der Phasenregelschleife 20 laden.
2. 1.000.000 x N in den B-Abschnitt des direkten digitalen Synthesizers 15 laden.
3. Den geforderten Frequenzwert in Herz in den A-Abschnitt des digitalen Synthesizers 11 laden.
Es ist offensichtlich, daß das obige Beispiel für eine beliebige Ausgangsfrequenz f&sub0; im Bereich 500 MHz bis 1000 MHz paßt.
Die Synthesizerstruktur, die oben beschrieben ist, hat eine Anzahl von Vorteilen. Erstens ermöglicht sie die Verwendung eines Frequenzstandards mit einem runden Dezimalwert (z.B. 10 MHz) als Frequenzquelle, die an den Eingang 10 angelegt wird, und macht es dennoch möglich, runde dezimale Schrittgrößen (z.B. 1 Hz) in der Ausgangsfrequenz zu erhalten, obwohl der Synthesizer digitale direkte Synthesizer mit Binärarithmetik verwendet. Zweitens wird über den Ausgangsbereich lückenlos eine konstante Schrittgröße erhalten. Drittens wirkt die langsame Schleife 14 als ein schmales Nachlauffilter, das wirksam das Quantisierungsrauschen, das durch die Verwendung der direkten digitalen Synthesizer erzeugt wird, beseitigt. Die langsame Schleife beseitigt ebenfalls jegliches Phasenrauschen der Referenzquelle, wobei folglich der Bedarf nach einer getrennten Absorbtionsschleife eleminiert wird, die gewöhnlich in herkömmlichen Synthesizern, die Phasenregelschleifen verwenden, erforderlich ist.
Zusätzlich kann auf den quarzgesteuerten Oszillator eine Frequenzmodulation angewendet werden, wenn es erforderlich ist. Ebenso können D/A-Wandler verwendet werden, um den quarzgesteuerten Oszillator 18 und den spannungsgesteuerten Oszillator 33 in der Phasenregelschleife vorher abzustimmen, wobei folglich die Regel-Erfassung beschleunigt wird.
Es ist offensichtlich, daß, wenn eine sinusförmige Ausgangswelle gefordert ist, das Ausgangssignal des Frequenzmultiplizierers an eine geeignete Filterstruktur angelegt ist.

Claims

1. Ein Frequenzsynthesizer, der folgende Merkmale einschließt:

einen Frequenzmultiplizierer (20) zum Liefern der geforderten Ausgangsfrequenz (f&sub0;), eine Referenzfrequenzquelle (fs), die mit einem ersten direkten digitalen Synthesizer gekoppelt ist, wobei der erste direkte digitale Synthesizer (11) eine Multiplikation seiner Eingangsfrequenz mit dem Faktor A/2na durchführt, wobei A einen ganzzahligen Wert darstellt, und wobei na die Anzahl der Bits darstellt, die in der Synthesizerarithmetik verwendet ist, und

eine Referenzschleife (14), die den ersten direkten digitalen Synthesizer (11) mit dem Frequenzmultiplizierer (20) koppelt, wobei die Referenzschleife (14) einen zweiten direkten digitalen Synthesizer (15) einschließt, der eine Multiplikation seiner Eingangsfrequenz mit B/2nb durchführt, wobei B einen ganzzahligen Wert darstellt, und nb die Anzahl von Bits darstellt, die in der Synthesizerarithmetik verwendet werden,

bei dem die zwei direkten digitalen Synthesizer (11, 15) in einer reziproken Art und Weise arbeiten, und

bei dem die na-Wert und nb-Werte in ihren Multiplikationsfaktoren so eingestellt werden können, daß sie sich kürzen.

2. Ein Frequenzsynthesizer gemäß Anspruch 1,

bei dem der Frequenzmultiplizierer (20) eine Phasenregelschleife ist.

3. Ein Frequenzsynthesizer gemäß Anspruch 2,

bei dem die Phasenregelschleife einen Teiler (34) einschließt, dessen Teilungsverhältnis variiert werden kann.

4. Ein Frequenzsynthesizer gemäß einem beliebigen vorhergehenden Anspruch,

bei dem der Multiplikationsfaktor des zweiten direkten digitalen Synthesizers (15) eine ausgewählte Beziehung zu dem Multiplikationsfaktor des Frequenzmultiplizierers hat.

5. Ein Frequenzsynthesizer gemäß Anspruch 4,

bei dem die Multiplikationsfaktoren des ersten und des zweiten direkten digitalen Synthesizers (11, 15) und der Frequenzmultiplizierer derart gewählt sind, daß die Ausgangsfrequenz direkt von dem Multiplikationsfaktor des ersten direkten digitalen Synthesizers (11) abhängt.

6. Ein Frequenzsynthesizer gemäß einem beliebigen vorhergehenden Anspruch,

bei dem die Referenzschleife (14) einen spannungsgesteuerten Quarzoszillator (18) einschließt.

7. Ein Frequenzsynthesizer gemäß einem beliebigen vorhergehenden Anspruch,

der einen Teiler (21), der die Referenzschleife (14) mit dem Frequenzmultiplizierer (20) koppelt, einschließt.

8. Ein Frequenzsynthesizer gemäß einem beliebigen vorhergehenden Anspruch,

der einen Mikroprozessor zum Einstellen der Multiplikationsfaktoren des ersten und des zweiten direkten digitalen Synthesizers (11, 15) und des Frequenzmultiplizierers (20) einschließt, um die geforderte Ausgangsfrequenz zu liefern.