DE68927823T2

DE68927823T2 - Synchronisationswiedergewinnungsschaltung für Wortsynchronisierung und Funkkommunikationsgerät mit einer solchen Schaltung

Info

Publication number: DE68927823T2
Application number: DE68927823T
Authority: DE
Inventors: Takashi Kawakami; Akio No Sanyo Dai Shata Kosaka
Original assignee: Tokyo Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Current assignee: Tokyo Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Priority date: 1988-12-20
Filing date: 1989-12-20
Publication date: 1997-09-18
Anticipated expiration: 2009-12-21
Also published as: DE68927823D1; EP0374906A3; CA2006250A1; US5040195A; KR900011208A; KR0160279B1; CA2006250C; EP0374906B1; EP0374906A2

Description

Hintergrund der Erfindung

Erfindungsgebiet

Die vorliegende Erfindung betrifft Synchronisationswiedergewinnungsschaltungen und Funkkommunikationsgeräte, die solche Schaltungen verwenden, und insbesondere eine Synchronisationswiedergewinnungsschaltung, die in einem empfangenen Signal ein Wortsynchronisierungszeichen detektiert, um in einem netz- oder zellenförmigen Kommunikationssystem die Wortsynchronisation wiederzugewinnen und ein Funkkommunikationsgerät, wie beispielsweise ein Autotelefon und ein tragbares Telefon, das eine derartige Synchronisationswiedergewinnungsschaltung verwendet.

Beschreibung des Standes der Technik

Ein netzförmiges Kommunikationssystem wird in breitem Umfang in Form eines mobilen Funktelefons, wie beispielsweise einem Autotelefon oder tragbarem Telefon verwendet. In einem solchen netzförmigen Kommunikationssystem wird ein abzudeckendes Gebiet in mehrere Bereiche unterteilt, die jeweils mit einer Funkbasisstation versehen sind, und eine Gruppe von Kanälen zugeteilt haben. So ein kleiner Sendebereich jedes Netzes bzw. jeder Zelle und der reduzierte Sendeausgang einer Basisstation ermöglichen eine häufige Wiederverwendung der Frequenzen und die Zulassung einer erhöhten Anzahl von Teilnehmern.
In einem derartigen netzförmigen Kommunikationssystem sind, wenn eine mobile Station mit einem Funkkommunikationsgerät ausgestattet ist, beispielsweise wenn ein Kraftfahrzeug, das mit einem Autotelefon ausgestattet ist, von einem Bereich in einen anderen Bereich fährt, mehrere Arten von digitaler Steuerung, einschließlich der Kanaländerung od. dgl., durchzuführen, um vollständige Kommunikationen zwischen den betroffenen Funkbasisstationen und dem Autotelefonapparat zu errichten.
Jede Funkbasisstation hat zwei Arten von Funkkanälen, von denen einer ein in zwei Richtungen arbeitender Steuerkanal für solche mehrere Arten von digitaler Steuerung, wie vorstehend erwähnt, und der andere ein in zwei Richtungen arbeitender Audiokanal für die Konversation über Telefon, ist.
Für solche in zwei Richtungen arbeitende Kommunikationen werden Vier-Kanal-Typen verwendet. Im einzelnen hat der Steuerkanal einen Vorwärtssteuerkanal (FOCC), der für die Kommunikation von einer Funkbasisstation zu einer mobilen Station verwendet wird, und einen Rückwärtssteuerkanal (RECC), der für die Kommunikation von einer mobilen Station zu einer Funktbasisstation verwendet wird, die im allgemeinen für jede Art von Steuerung vor der Errichtung des Audiokanals und nicht für die Konversation verwendet werden. Andererseits hat der Audiokanal einen Vorwärtsaudiokanal (FVC), der für die Kommunikation von einer Funkbasisstation zu einer mobilen Station, und einen Rückwärtsaudiokanal (RVC), der für die Kommunikation von einer mobilen Station zu einer Funkbasisstation verwendet wird.
Auf diesen Kanälen wird eine Mitteilung oder ein Datensignal, das ein Wortsynchronisierungszeichen enthält, mit vorbestimmten Wort- und Bitraten übertragen. Daher ist es als erstes erforderlich, daß ein Funkkommunikationsapparat einer mobilen Station das Wortsynchronisierungszeichen aus dem empfangenen Datensignal zur Wortwiedergewinnung detektiert. Zu diesem Zweck ist, wie in der US-PS-4029900 offenbart, in einem herkömmlichen Funkkommunikationsapparat eine Synchronisations-Wiedergewinnungsschaltung vorgesehen, die das Wortsynchronisierungszeichen aus dem Datensignal zur Wiedergewinnung der Wortsynchronisation detektiert. In dieser Synchronisations-Wiedergewinnungsschaltung wird die Wortsynchronisation durch Speisen einer Steuerschaltung für die Datenverarbeitung mit einem Wortsynchronisierungssignal, das basierend auf dem detektierten Wortsynchronisierungszeichen erzeugt worden ist, wiedergewonnen.
Die herkömmliche Synchronisationswiedergewinnungsschaltung ist jedoch angesichts ihrer Hardware-Konstruktion so gebildet, daß das Wortsynchronisierungssignal seriell an die Steuerschaltung angelegt wird. Daher muß auch das Datensignal seriell an die Steuerschaltung angelegt werden, um die Wortsynchronisation basierend auf einem derartigen seriellen Wortsynchronisierungssignal wiederzugewinnen. Die Steuerschaltung empfängt sowohl das Wortsynchronisierungssignal als auch das Datensignal seriell und akzeptiert das Datensignal als für die Verwendung geeignet nur, nachdem eine Wortsynchronisiserungsposition identifiziert worden ist. In der vorstehend erwähnten Konstruktion, bei welcher das Datensignal so ausgebildet ist, daß es nach dem Errichten der Wortsynchronisation akzeptiert wird, können Daten infolge der hohen Übertragungsraten des netzförmigen Kommunikationssystems möglicherweise ausfallen.
Daher ist es immer erforderlich, daß die Steuerschaltung Zugriff zum Datensignal hat, und kann daher keine andere Verarbeitung, wie beispielsweise Tastenabtastung, LCD-Anzeige, AF-(Analogfrequenz)-Verarbeitung, Funk-Funktionsverarbeitung od. dgl., während des Zugriffs ausführen, und ist daran gehindert, jegliche Art von für die mobile Station erforderlicher Verarbeitung mit höherer Geschwindigkeit durchzuführen.
Als eine Lösung dieses Problems wurde eine Steuerschaltung mit zwei Mikroprozessoren vorgeschlagen, wobei ein Mikroprozessor die Synchronisations-Wiedergewinnung der empfangenen Daten und der andere irgendeine andere Verarbeitung, wie beispielsweise Tastenabtastung, durchführt. Dies hat jedoch zu einem weiteren Problem geführt, daß die zwei Mikroprozessoren eine zusätzliche komplizierte Steuerung, wie eine Kommunikationssteuerung (beispielsweise Ermittlung des Kommunikationsprotokolls) und Zeitschaltsteuerung zwischen denselben, erfordern.
Weiterhin ist in der offengelegten JP-PS Nr. 63245032 eine Technik vorgeschlagen worden, das Datensignal vor dem Zuführen zur Steuerschaltung von der seriellen Form in eine parallele Form umzuwandeln. Da das Wortsynchronisierungssignal in serieller Form zugeführt wird, erlaubt ein derartiges paralleles Datensignal selbst keine Identifikation einer Synchronsierungsposition, so daß irgendeine Softwaregesteuerte Verarbeitung in der Steuerschaltung unentbehrlich wird. Genauer gesagt, kann eine derartige Software-gesteuerte Verarbeitung eine Verarbeitung zum Bestimmen eines Synchronisierungszeichenmusters durch Verschieben eines Datensignals Bit für Bit enthalten, um die Position des Synchronisierungszeichens in dem akzeptierten Datensignal nochmal zu identifizieren. Daher kann mit einer derartigen Technik eine höhere Betriebsgeschwindigkeit des Funkkommunikationsapparates kaum erzielt werden.
In der EP-A-0052432 ist ein Gerät zum Extrahieren der Synchronisierungsinformation aus einem Serien-Bit-Digital- Fernsehsignal gemäß dem Oberbegriff des Patentanspruches 1 oder 13 offenbart. Das hereinkommende digitale Fernsehsignal mit seriellen Bits ist aus einer Sequenz aus Wortblöcken gebildet, wobei jeder Wortblock aus Nn-Bit-Worten gebildet ist, und jeder Wortblock enthält eine vorbestimmte serielle Gruppe von n-Bits, die die Synchronisierungsinformation bilden. Das Gerät führt eine Seriell-Parallel-Umsetzung des hereinkommenden digitalen Signals in Abhängigkeit von der Synchronisierungsinformation durch. Die Steuermittel dieses Gerätes sind nur dazu angeordnet, die Synchronisations-Wiedergewinnung durchzuführen. Ein zusätzlicher Mikroprozessor muß für die Durchführung irgendwelcher anderer Verarbeitung vorgesehen sein.
Zusätzlich sind zwei separate Datenbusse vorzusehen, um die ersten und zweiten parallelen Daten in die Steuermittel einzulesen.
In der WO-87/01490 ist ein Funktelefonsystem offenbart, in welchem das Signalisierungsprotokoll für das System in die Rahmensynchronisation der digitalen Mitteilungen, die auf das System übertragen werden, eingebettet ist. Die Systemzustandskommunikation wird durch die Verwendung einer Sequenz von normalen Synchronisierungsworten und die entsprechenden Umkehrungen erzielt. Die Zuverlässigkeit der Kodierung wird durch das Detektieren der normalen oder umgekehrten Worte als binäre Pegel erzielt, wenn eine geringere Anzahl als eine vorbestimmte Anzahl von Bitfehlern in der Bitsequenz existiert. Wenn die vorbestimmte Anzahl von Bitfehlern überschritten wird, wird eine gewählte binäre 1 oder 0 ersetzt. Diese gewählte Sequenz von Binärpegeln wird dekodiert und der Codewortabstand zwischen einer maskierten dekodierten Sequenz und einer maskierten gewählten Sequenz wird berechnet. Wenn die Codewortabstandberechnung eine Zahl größer als das Fehlerkorrekturvermögen der Codierfunktion ergibt, wird ein neuer Satz substituierter Binärpegel versucht, ansonsten wird die dekodierte Sequenz als korrekt akzeptiert.
Die Steuermittel dieses Systems sind so angeordnet, daß eine Unterbrechungsverarbeitung durchgeführt wird, um die Wortsynchronisation wiederzugewinnen und sind so ausgebildet, daß andere Verarbeitungen als die Wortsynchronisationswiedergewinnung mit Ausnahme während der Zeit, in welcher die Unterbrechungsverarbeitung durchgeführt wird, ausgeführt werden können.

Zusammenfassung der Erfindung

Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Synchronisationswiedergewinnungsschaltung und ein Funkkommunikationsapparat zu schaffen, bei dem die Nachteile des Standes der Technik beseitigt sind, und mittels der die Verarbeitung in einem netzförmigen Kommunikationssystem mit höherer Geschwindigkeit durchgeführt werden kann.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, die Wortsynchronsiationswiedergewinnung der empfangenen Daten mit paralleler Signalverarbeitung in einem Funkkommunikationsapparat als mobiler Station zu ermöglichen.
Kurz gesagt, gemäß der vorliegenden Erfindung werden diese Aufgaben durch die Synchronisationswiedergewinnungsschaltung gemäß Patentanspruch 1 und ein Funkkommunikationssystem gemäß Patentanspruch 13 gelöst. Die weiteren Patentansprüche beziehen sich auf verschiedene vorteilhafte Aspekte der vorliegenden Erfindung.
Der Hauptvorteil der vorliegenden Erfindung ist daher, daß die Wortsynchronisation schnell wiedergewonnen werden kann und damit alle Verarbeitungen, die von einem Funkkommunikationsapparat erforderlich sind, mit höherer Geschwindigkeit durchgeführt werden können, da das empfangene Datensignal und das Wortsynchronisationssignal, welches die Synchronisierungsposition derselben angibt, beide als Paralleldaten verarbeitet werden.
Die vorstehenden und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung gehen aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung anhand der begleitenden Figuren hervor.

Kurze Beschreibung der Figuren

Es zeigt:
Fig. 1 ein Diagramm, das ein typisches Format einer Vorwärtssteuerungs-Kanalmitteilung zeigt,
Fig. 2(a) und (b) jeweils Diagramme, die spezifische Beispiele eines Bitsynchronisationsfeldes bzw. eines Wortsynchronisationsfeldes zeigen;
Fig. 3 ein schematisches Blockschaltbild eines Funkkommunikationsapparates gemäß einer Ausführungsform der vorliegenden Erfindung;
Fig. 4 ein Blockschaltbild des Innenaufbaus des Datenempfängers in dem in der Fig. 3 gezeigten Funkkommunikationsapparat;
Fig. 5 ein Diagramm, das Details des in der Fig. 4 gezeigten Seriell-Parallel-Wandlers zeigt;
Fig. 6 ein Blockschaltbild mit Details des in der Fig. 5 gezeigten 8-Bit-Schieberegisters;
Fig. 7 ein Blockschaltbild mit Details der Wortsynchronisations-Detektorschaltung und des Wortsynchronisations-Detektor-Schieberegisters, das in der Fig. 4 gezeigt ist;
Fig. 8 ein Blockschaltbild mit Details der in der Fig. 4 gezeigten Verzögerungsschaltung;
Fig. 9 ein Blockschaltbild mit Details der in der Fig. 4 gezeigten Ausgangsöffnung für empfangene Daten und Ausgangsöffnung für die Wortsychronisations-Detektion;
Fig. 10 ein Blockschaltbild des Aufbaus des in der Fig. 9 gezeigten 3-Zustand-Pufferregisters;
Fig. 11 ein Zeitplan zur Erläuterung der Funktionsweise der in der Fig. 4 gezeigten Schaltung;
Fig. 12 ein Diagramm zur schematischen Erläuterung der Funktionsprinzipien der in der Fig. 4 gezeigten Schaltung;
Fig. 13 ein Blockschaltbild mit Details der in der Fig. 3 gezeigten Steuerschaltung;
Fig. 14 ein Flußdiagramm zur Erläuterung der Funktionsweise des in der Fig. 13 gezeigten Mikrocomputers; und
Fig. 15 ein Flußdiagramm für ein weiteres Beispiel der Verarbeitung durch den in der Fig. 13 gezeigten Mikrocomputer.

Beschreibung der bevorzugten Ausführungsformen

Im Folgenden wird eine Ausführungsform der vorliegenden Erfindung anhand der begleitenden Figuren beschrieben. Die Ausführungsform, die im Folgenden beschrieben wird, ist ein Fall, bei dem die vorliegende Erfindung unter den vorstehend beschriebenen Signalpfaden bei dem Vorwärts-Steuerkanal (FOCC) angewandt ist. Auf diesem Vorwärtssteuerkanal wird eine Vorwärtssteuerkanalmitteilung (Basisbanddatensignal) von einer Funkbasisstation zu einer mobilen Station (Funkkommunikationsapparat) übertragen, die Verarbeitung wie beispielsweise Registrierung, Kanaländerung od. dgl. gemäß der empfangenen Mitteilung durchführen wird.
Fig. 1 ist ein Diagramm, das ein typisches Format einer derartigen Vorwärtssteuerkanalmitteilung zeigt. Diese Mitteilung ist großenteils aus einem Bitsynchronisationsfeld, einem Wortsynchronisationsfeld und einer Datenmitteilung zusammengesetzt. Im einzelnen ist das Bit-Synchronisationsfeld, wie in der Fig. 2 (a) gezeigt, ein 10-Bit-Feld mit abwechselnd 1 und 0 Bits als Sequenz wiederkehrend (als Punktierung bekannt). Das Wortsynchronisationsfeld seinerseits, ist wie in der Fig. 2 (b) gezeigt, ein 11-Bit-Feld mit einer Bitanordnung, die selten in der Datenmitteilung zu sehen ist. In den Vereinigten Staaten beispielsweise wird die Anordnung von "11100010010" wie in der Fig. 2 (b) gezeigt, verwendet. Weiterhin hat die Datenmitteilung Datenmitteilungen (A und B), die jeweils 40 Bits haben, die jeweils 5 x wiederholt werden (jeweils mit A&sub1; bis A&sub5; und B&sub1; bis B&sub5; bezeichnet). Eine derartige fünfmalige Wiederholung der entsprechenden Datenmitteilungen dient der Fehlerkorrektur, d.h. zur Bestimmung der Effektivität von Daten mit einem Übereinstimmungsverhältnis von über 3/5 oder mittels einer Mehrheitsentscheidung, wenn zwischen den empfangenen Daten eine Differenz existiert.
Obwohl in den Figuren 1 und 2 nicht gezeigt, wird alle 10 Bits des Bit-Synchronisationsfeldes, des Wort-Synchronisationsfeldes und der entsprechenden Datenmitteilungen ein Besetzt-Unbesetzt-Bit zugefügt. Dieses Besetzt-Unbesetzt- Bit dient dazu, eine mobile Station zu informieren, ob die Sendequelle der Mitteilung oder eine Funkbasisstation empfangsbereit ist, oder der Leerstellenstatus des Rückwärtssteuerkanals (RECC) besteht. Demgemäß bestehen das Bitsynchronisationsfeld, das Wortsynchronisationsfeld und die Datenmitteilung in der Praxis aus 11 Bits, 12 Bits bzw. 44 Bits. Die in der Fig. 1 gezeigte Mitteilung wird dann in der allgemein bekannten Art und Weise übertragen, beispielsweise in den Vereinigten Staaten mit einer Geschwindigkeit von 10 Kilobit/sec nach der Manchester-Kodierung.
Fig. 3 zeigt weiterhin ein schematisches Blockschaltbild des Funkkommunikationsapparates als mobile Station in einem netzförmigen System gemäß einer Ausführungsform der vorliegenden Erfindung. In dem Schaltbild ist eine Antenne 3 über einen Antennenkuppler 4 an einen Empfänger 1 und einen Sender 2 angeschlossen. Der Empfänger 1 führt eine FM-Demodulation eines empfangenen Signals durch, das über die Antenne 3 von einer Funkstation empfangen worden ist. Der Empfänger 1 legt ein Datensignal an den Vorwärts-Steuerkanal zu einem Datenempfänger 6 an, und legt ein empfangenes Audiosignal an den Vorwärts-Audiokanal einer Audioverarbeitungsschaltung 5 unter Verwendung eines nichtdargestellten Diskriminators an. Der Datenempfänger 6 detektiert ein Wortsynchronisierungszeichen aus der angelegten Mitteilung im FOCC und legt zusammen mit dem Datensignal ein Wortsynchronsierungssignal an eine Steuerschaltung 8, die aus einem 8-Bit-Mikroprozessor gebildet ist. Die Steuerschaltung 8 identifiziert eine Sychronisierungsposition des Datensignals basierend auf dem angelegten Wortsynchronisierungssignal, bevor irgendeine Art von Steuerung gemäß dem Datensignal durchgeführt wird. Die Steuerschaltung 8 führt eine zusätzliche Verarbeitung und Steuerung, die für eine Tastenmatrix 11 oder einen LCD-Treiber 12 erforderlich ist, durch. Andererseits verstärkt der Audio-Verarbeitungsteil 5 die angelegte Mitteilung des FVC zum Anlegen an einen Handapparat-Lautsprecher 10. Dadurch wird der Benutzer einer mobilen Station in die Lage versetzt, eine Kommunikation von einer anderen zu empfangen. Die Steuerschaltung 8 führt unterdessen eine Steuerung, wie beispielsweise die Abstimmungsinstruktion auch für die Audioverarbeitungsschaltung 5, durch.
Der Datenübertrager 7 führt eine Manchester-Kodierung eines Datensignals von der Steuerschaltung 8 durch, um dieses an den Sender 2 als Mitteilung für den RECC anzulegen. Die Audio-Verarbeitungsschaltung 5 verarbeitet inzwischen ein Audiosignal, das von einem Benutzer über ein Mikrophon 9 angelegt worden ist, um dieses an den Sender 2 als ein Sende- Audiosignal für den RVC anzulegen. Der Sender 2 führt eine FM-Modulation dieser Signale durch, damit diese unter Verwendung der Antenne 3 auf eine Basisstation gesendet werden können.
Inzwischen ist eine Funkbasisstation jedes Bereiches über eine herkömmliche Überlandleitung oder ein Mikrowellennetz an eine mobile Telefonschaltzentrale (MTSO) angeschlossen. Diese MTSO ist weiterhin an das öffentliche Schalttelefonnetzwerk (PSTN) angeschlossen, welches eine Schnittstelle zwischen einem mobilen Funktelefon und dem PSTN errichtet.
Es folgt Fig. 4, die ein Blockschaltbild eines Innenaufbaus des in der Fig. 3 gezeigten Datenempfängers 6 zeigt, dessen Teile in den Blockschaltbildern der Figuren 5 bis 10 im einzelnen gezeigt sind. Weiterhin ist Fig. 11 ein Zeitschaltplan, der die Signale des Datenempfängers 6 zeigt und Fig. 12 ist eine schematische Darstellung zur Erläuterung der Funktionsprinzipien desselben.
Als erstes wird eine Vorwärtssteuerkanalmitteilung, die von einer Funkbasisstation (nicht dargestellt) übertragen worden ist, im Empfänger 1 FM demoduliert und durch ein Tiefpaßfilter 13 extrahiert. Die analoge Vorwärtssteuerkanalmitteilung, die durch das Tiefpaßfilter 13 extrahiert worden ist, wird durch einen Begrenzer 601 digitalisiert, bevor sie an eine Taktsignalerzeugerschaltung 602 und einen Manchester-Dekoder 603 als Datensignal im Manchester-Codeformat angelegt wird. Die Taktsignal-Erzeugerschaltung 602 die aus einer allgemein bekannten PLL (eingerastete Phasen- schleife)-Schaltung gebildet ist, erzeugt ein Taktsignal RT (Fig. 11 (b)), das mit dem Datensignal im Manchester-Codeformat Bit-synchronisiert worden ist. Dieses Taktsignal RT wird an den Manchester-Dekoder 603 und an einen Inverter 607 angelegt, und auch an eine Verzögerungsschaltung 608 und ein Wortsynchronisation-Detektorschieberegister 621 angelegt, wie dies später beschrieben wird. Andererseits wandelt der Manchester-Dekoder 603 in Abhängigkeit von dem Datensignal und dem Taktsignal RT das Datensignal vom Manchester-Codeformat in das NRZ (keine Rückkehr auf Null)-Format (Fig. 11 (a)), und legt das umgewandelte Signal an einen Seriell-Parallel-Wandler 604. Dieser Seriell-Parallel-Wandler 604 hat die Funktion eines 16-Bit-Schieberegisters und wandelt somit die seriellen NRZ-Daten vom Manchester-Dekoder 603 in parallele Daten mit 16 Bits um.
Fig. 5 ist ein Schaltbild, das den Aufbau des Seriell-Parallel-Wandlers 604 zeigt. Wie in diesem Schaltbild dargestellt, hat der Seriell-Parallel-Wandler 604 zwei 8-Bitschieberegister 605 und 606, und ein Taktanschluß jedes Schieberegisters wird mit dem Ausgangssignal (Fig. 11 (c)) des Inverters 607 aus der Fig. 4 gespeist. Daher arbeiten beide Schieberegister 605 und 606 mit einer Zeitschaltung des Signals . Genauer gesagt, akzeptiert das Schieberegister 605 fortlaufend die NRZ-Daten mit einer Zeitschaltung des Signals , während ein Ausgangssignal Q&sub7; an einen Dateneingang des Schieberegisters 606 angelegt wird. Dieses Schieberegister 606 akzeptiert ebenfalls fortlaufend das Ausgangssignal Q&sub7; des Schieberegisters 605 mit einer Zeitschaltung des Signals . Als ein Ergebnis werden die NRZ-Daten vom Manchester-Dekoder 603 in 16 Bit-Paralleldaten Q&sub0; bis Q&sub1;&sub5; umgewandelt, von denen die 8-Bit-Daten Q&sub0; bis Q&sub7;, die an dem Schieberegister 605 ausgegeben werden, sowohl an die Verzögerungsschaltung 608 als auch die Wortsychronisations-Detektorschaltung 611 angelegt werden, während die 8-Bit-Daten Q&sub8; bis Q&sub1;&sub5;, die am Schieberegister 606 ausgegeben werden, an die Wortsynchronisations-Detektorschaltung 611 angelegt werden. Weiterhin ist Fig. 6 ein Schaltbild, das den Aufbau des 8-Bit-Schieberegisters 605 oder 609 wie in der Fig. 5 gezeigt, zeigt, das acht Flip- Flops hat, die in Reihe geschaltet sind.
Nochmals bezogen auf Fig. 4, wird das 16-Bit-Ausgangssignal des Seriell-Parallel-Wandlers 604 an die Wortsynchronisations-Detektorschaltung 1 angelegt. Diese Wortsynchronisations-Detektorschaltung 11 detektiert, basierend auf diesen Daten, ein Wortsynchronisierungszeichen. Genauer gesagt detektiert die Wortsynchronisations-Detektorschaltung 611 ein 15-Bit-Wortsynchronisierungszeichen, das aus den letzten vier Bits des Bitsynchronisierungsfeldes und den 11. Bits des Wortsynchronisierungsfeldes wie in den Figuren 1 und 2 gezeigt, zusammengesetzt ist, das heißt aus "1010 (Bitsynchronisierungsfeld) und 11100010010 (Wort synchronisierungsfeld)". So kann allgemein das Wortsynchronisierungszeichen nur aus 10 Bits des Wortsynchronisierungsfeldes zusammengesetzt sein, die erhöhte Bit-Anzahl des Wortsynchronisierungszeichens, das die letzten vier Bits des Bitsynchronisierungsfeldes den ursprünglichen 10 Bits des Wortsynchronisierungsfeldes wie vorstehend beschrieben hinzugefügt hat, kann die Wahrscheinlichkeit, daß das Wortsynchronisierungszeichen mit Daten des Datenmitteilungsteils zusammenfallen kann, verringern, wodurch die Präzision der Wortsynchronisationsdetektion verbessert wird. Das Ausgangssignal der Wortsynchronisationsdetektorschaltung 611 wird dann durch das Wortsynchronisations-Detektor-Schieberegister 621 mit einer Zeitschaltung gemäß dem Taktsignal RT akzeptiert.
Fig. 7 ist ein Schaltbild, das die Einzelheiten der Wortsynchronisations-Detektorschaltung 611 und des Wortsynchronisations-Detektor-Schieberegisters 621 zeigt. In dem Schaltbild hat die Wortsynchronisations-Detektorschaltung 611 die Inverter 612 bis 619 und ein UND-Gate 620. Das UND- Gate 620 erzeugt ein logisches Produkt aus den Ausgangssignalen des Seriell-Parallel-Wandlers 604 oder den Ausgangssignalen Q&sub1;, Q&sub4;, Q&sub8;, Q&sub9;, Q&sub1;&sub0;, Q&sub1;&sub3; und Q&sub1;&sub5;, und Signalen, die durch das Umwandeln der Ausgangssignale Q&sub0;, Q&sub2;, Q&sub3;, Q&sub5;, Q&sub6;, Q&sub7;, Q&sub1;&sub2; und Q&sub1;&sub4; erhalten worden sind. Da das Ausgangssignal Q&sub1;&sub1; des Seriell-Parallel-Wandlers 604 das vorstehend beschriebene Besetzt-Unbesetzt-Bit ist, das keinen Bezug zur Wortsynchronisation hat, wird dieses nicht an das UND- Gate 620 angeschlossen. Daher werden nur dann, wenn die Ausgangssignale Q&sub1;&sub5; bis Q&sub1;&sub2; und Q&sub1;&sub0; bis Q&sub0; des Seriell-Parallel-Wandlers 604 den Wert "10101110001010010" gleich dem vorstehend genannten 15-Bit Wortsynchronisierungszeichen einnehmen, alle Eingangssignale des UND-Gates 620 "1", was bewirkt, daß das UND-Gate 620 einen Ausgang "1" ausgibt, der das Detektieren des Wortsynchronsierungszeichens angibt. Der Ausgang des UND-Gates 620 wird darauffolgend durch das Wortsynchronisationsdetektor-Schieberegister 621 akzeptiert, das ein 8-Bit-Schieberegister ist, wie dies in der Fig. 7 gezeigt ist, und zwar mit einer Zeitschaltung gemäß dem Taktsignal RT oder um einen halben Zyklus bezogen auf das Signal verzögert, um in die 8-Bit-Paralleldaten WS&sub0; bis WS&sub7; umgewandelt zu werden. Diese 8-Bit-Paralleldaten WS&sub0; bis WS&sub7; werden dann an das Wortsynchronisations-Detektions-Ausgangstor 622 angelegt. Das Ausgangstor 622 hält gleichzeitig die 8-Bit-Eingangsdaten mit einer Zeitschaltung gemäß dem Ausgangssignal (Fig. 11 (d)) des Frequenzteilers 610, in welchem das Ausgangssignal RT des Inverters 607 durch 8 frequenzgeteilt wird.
Inzwischen werden die Ausgangssignale Q&sub0; bis Q&sub7; des 8-Bit- Schieberegisters 605 des Seriell-Parallel-Wandlers 604 an die Verzögerungsschaltung 608 angelegt. Die Verzögerungsschaltung 608 ist ein 8-Bit-Pufferregister, das acht Flip- Flops aufweist, wie dies in der Fig. 8 gezeigt ist, und das simultan die 8-Bit-Daten Q&sub0; bis Q&sub7; mit einer Zeitschaltung gemäß dem Taktsignal RT, das mit Bezug auf das Signal um einen halben Zyklus verzögert worden ist, akzeptiert. Anders ausgedrückt, das 8-Bit-Register 608 ist ein Zeitschaltregister, das zur Errichtung der Synchronisation mit dem Wortsynchronisationsdetektions-Schieberegister 621 vorgesehen ist. Die Ausgangssignale RD&sub0; bis RD&sub7; dieses Schieberegisters 608 werden an ein Ausgangstor 609 für empfangene Daten angelegt. Das Ausgangstor 609 hält wie das vorstehend genannte Ausgangstor 622 simultan die 8-Bit-Eingangsdaten mit einer Zeitschaltung gemäß dem Signal , das am Frequenzteiler 610 ausgegeben wird.
Das Herauslesen aus den Ausgangstoren 609 und 622 wird in Abhängigkeit von den Adressensignalen und von einer 2-Bit-Adressleitung 624 und einem Herauslesesignal durchgeführt und das Ausgangssignal jedes Ausgangstores wird an die Steuerschaltung 8 gemäß Fig. 3 über einen 8- Bit-Datenbus 623 angelegt.
Fig. 9 ist ein Blockschaltbild, das die Einzelheiten dieser Ausgangstore 609 und 622 zeigt. In dem Schaltbild hat das Ausgangstor 609 ein 8-Bit-Dreizustands-Pufferregister 609a, das die 8-Bit-Ausgangssignale RD&sub0; bis RD&sub7; der verzögerungsschaltung 608 mit einer Zeitschaltung gemäß dem Takt von der Frequenzteilerschaltung 610 hält, und die gehaltenen Daten werden in Abhängigkeit von dem Herauslesesignal und dem Adressignal auf den 8-Bit-Datenbus 623 als 8-Bit-Datensignale D&sub0; bis D&sub7; herausgelesen. Auch das Ausgangstor 622 hat ein 8-Bit-Dreizustands-Pufferregister 622a, welches die 8-Bit-Ausgangssignale WS&sub0; bis WS&sub7; von dem Wortsynchronisationsdetektorschieberegister 621 mit einer Zeitschaltung gemäß dem Takt RT8 hält, und die gehaltenen Daten werden in Abhängigkeit von dem Herauslesesignal RD und dem Adressignal AWS auf den 8-Bit-Datenbus 623 als 8- Bit-Datensignale herausgelesen.
Fig. 10 ist ein Schaltbild, das den Aufbau des 3-Zustands- Pufferregisters 609a oder 622a gemäß Fig. 9 zeigt, bestehend aus 8 Flip-Flops, die parallel geschaltet sind, wobei jeder Q-Ausgang mit einem Gate versehen ist. Um über den 8- Bit-Datenbus 623 Kurzschluß zu verhindern, sind die Pufferregister 609a und 622a so ausgebildet, daß ihre Gates öffnen, um nur dann ein Herauslesen der Daten in den Pufferregistern auf den Datenbus 623 zu erlauben, wenn die Ausgangsermöglichung sequentiell mit unterschiedlichen Zeitschaltungen für jedes Register instruiert werden.
Fig. 12 (a) zeigt die NRZ-Daten, die an dem Ausgangstor 609 8 Bits für 8 Bits parallel ausgegeben werden, und Fig. 12 (b) zeigt die Wortsynchronisationsdaten, die an dem Wortsynchronisationsdetektor-Ausgangstor 622 8-Bit für 8-Bit parallel ausgegeben werden. Wie aus der vorstehenden Beschreibung und der Fig. 12 zu ersehen ist, haben die Synchronisationsdaten, die an dem Ausgangstor 622 ausgegeben werden, ein Wortsynchronisations-Identifizierungflag "1" an einer Position entsprechend der Wortsynchronisationsposition in dem Ausgangssignal von dem Ausgangstor 609.
Es folgt Fig. 13, die ein Schaltbild ist, welches die Verbindungsbeziehung zwischen der Steuerschaltung 8 und ihren peripheren Bauemheiten gemäß Fig. 3 zeigt, wobei die Steuerschaltung 8 als ein Mikrocomputer wie in der Fig. 13 gezeigt, verwirklicht ist. Die Steuerschaltung 8 empfängt den Takt vom Datenempfänger 6, als Unterbrechungsanfragen vom Datenempfänger 6 sowie auch die vorstehend genannten 8- Bit-Empfangsdaten oder Synchronisationsdaten D&sub0; bis D&sub7; über den Datenbus 623. Die Steuerschaltung 8 legt andererseits die vorstehend genannten Adressignale und über eine 2-Bit-Adressleitung 624 an den Datenempfänger 6. Die Steuerschaltung 8 liefert weiterhin das Herauslesesignal für die vorstehend genannten Ausgangstore 609 und 622. Zusätzlich speist die Steuerschaltung 8 den Audioverarbeitungsteil 5, den Datensender 7 und den LCD-Treiber 12 mit den erforderlichen Signalen zur Steuerung ihres jeweiligen Betriebes und überwacht den Betrieb der Tastenmatrix 11.
Fig. 14 ist weiterhin ein Flußdiagramm zur Erläuterung des Betriebes der Steuerschaltung 8. Im Folgenden wird der Betrieb der Steuerschaltung 8 mit Bezugnahme auf die Figuren 13 und 14 beschrieben.
Als erstes stellt die Steuerschaltung 8 ein nichtgezeigtes Flag-Register F zurück (Schritt S-1) und bestimmt basierend auf dem Ausgangssignal vom Frequenzteiler 610 im Datenempfänger 6, ob irgendeine Unterbrechungsanfrage besteht oder nicht (Schritt S-2). Wenn eine Anfrage besteht, wird ein Verarbeitung, wie beispielsweise Tastenabtasten, LCD- Treiben, Audioverarbeitung od. dgl. unterbrochen, um die Acht-Bit-Empfangsdaten (Fig. 12 (a)) und die 8-Bit-Synchronisationsdaten (Fig. 12 (b)), die vom Datenempfänger 6 über den Datenbus 623 übertragen worden sind, zu akzeptieren (Schritt S3). Darauffolgend wird bestimmt, ob das Wortsynchronisations-Identifizierungflag "1" wie in der Fig. 12 (b) gezeigt, in den akzeptierten 8-Bit-Synchronisationsdaten enthalten ist oder nicht (Schritt S-4) und wenn dies nicht der Fall ist, kehrt der Betrieb über den Schritt S-9 zum Schritt S-2 zurück.
Andererseits wird, wenn im Schritt S4 bestimmt worden ist, daß das Wortsynchronisations-Identifizierungsflag in den Synchronisationsdaten enthalten ist, dann die Bitposition des Flags detektiert (Schritt S-5), und diejenigen empfangenen Daten, die auf die Bitposition folgen, werden in einen Speicher der Steuerschaltung 8 als wirksame Daten gespeichert (Schritt S-6). Auf diese Art und Weise wird, wenn die Wortsynchronisation einmal errichtet ist, in dem vorstehend genannten Flag-Register F ein Flag gesetzt (Schritt S-7).
Danach werden, wenn irgendein Unterbrechungsaufruf oder -anfrage existiert (Schritt S-2) ungeachtet der Anwesenheit des Wortsynchronisations-Identifizierungsflags die empfangenen Daten im Speicher gespeichert (Schritte S-6 und S- 10). Wenn die Akzeptanz aller empfangenen Daten durchgeführt ist (Schritt S-11) werden Datenverarbeitungen, wie beispielsweise Besetzt-Nichtbesetzt-Bit-Eliminierung, Fehlerkorrektur od. dgl. durchgeführt (Schritt S-12). Die Bestimmung der Beendigung der Akzeptanz im Schritt S-11 könnte inzwischen durch Überwachen des Zählwertes eines Wortzählers gemacht werden, der so vorgesehen sein kann, daß er jedesmal erhöht wird, wenn die Daten eines Wortes (8 Bit) akzeptiert worden sind.
Fig. 15 zeigt schließlich ein Flußdiagramm eines anderen Beispiels der Verarbeitung durch die Steuerschaltung 8. Bei dem in der Fig. 15 gezeigten Beispiel werden wenn der Unterbrechungsaufruf erkannt worden ist (Schritt S-21), alle der empfangenen Daten und Synchronisationsdaten zuerst akzeptiert und im Speicher der Steuerschaltung 8 so gespeichert, daß Datenbits eines Datums jenen des anderen 1:1 entsprechen (Schritt S-22) wie dies in der Fig. 12 gezeigt ist. Nachdem alle empfangenen Daten akzeptiert worden sind (Schritt S-23), wird die Position des Wortsynchronisations- Identifizierungsflags "1" detektiert (Schritt S-24), und dann werden die Datenverarbeitungen entsprechend jenen der empfangenen Daten jener Daten der gespeicherten Daten, die auf die detektierte Flag-Position folgen, durchgeführt (Schritt S-25). Die vorstehend beschriebene Detektion des Wort-Synchronisation-Identifizierungs-Flags an alle acht Bits durchgeführt werden, so daß eine hohe Verarbeitungsgeschwindigkeit erzielt werden kann.
Obwohl die vorstehend Ausführungsform anhand des Falls durchgeführt worden ist, bei dem die vorliegende Erfindung bei einer Wortsynchronisations-Wiedergewinnung für eine Mitteilung auf dem Vorwärtssteuerkanal in einem Empfangssystem angewandt ist, kann eine Schaltung mit dem gleichen Aufbau wie vorstehend beschrieben auch bei der Synchronisations-Wiedergewinnung einer Mitteilung auf dem Vorwärts-Audiokanal verwendet werden.
Wie im Vorstehenden beschrieben und gemäß der Ausführungsform der vorliegenden Erfindung, kann eine schnelle Wiedergewinnung der Wortsynchronisation möglich werden, da die Wortsynchronisationsdaten, die eine Wortsynchronisationsposition anzeigen und die empfangenen Daten zusammen als Paralleldaten verarbeitet werden, wodurch jegliche Verarbeitung, die von dem Funkkommunikationsapparat erforderlich ist, mit höherer Geschwindigkeit durchgeführt werden kann.
Obwohl die vorliegende Erfindung im Einzelnen beschrieben und dargestellt worden ist, ist klar zu ersehen, daß die vorliegende Erfindung nur durch den Wortlaut der anhängenden Patentansprüche begrenzt ist.

Claims

1. Synchronisationswiedergewinnungsschaltung für die Wiedergewinnung der Wortsynchronisation von seriellen Daten (NRZ), die ein vorbestimmtes Wortsynchronisierungszeichen enthalten, mit:

Datenumwandlungsmitteln (604, 608) zum Umwandeln der seriellen Daten (NRZ) in erste parallele Daten von n-Bits, mit n gleich einer ganzen Zahl gleich oder größer als 2, und zum Halten (609) der ersten parallelen Daten mit einer vorbestimmten Zeitsteuerung ( );

Synchronisationsdaten erzeugenden Mitteln (604, 611 und 621) zum Detektieren (604, 611) des vorbestimmten Wortsynchronisierungszeichens, um zweite parallele Daten mit n-Bits zu erzeugen (621), die eine Wortsychnronisierungsposition des Zeichens in den ersten parallelen Daten anzeigen, und um die zweiten parallelen Daten gemäß der vorbestimmten Zeitsteuerung ( ) zu halten (622); und

Steuermitteln (8) zum Wiedergewinnen der Wortsynchronisation von den seriellen Daten (NRZ) durch Identifizieren der Wortsynchronisierungsposition in den ersten parallelen Daten basierend auf den zweiten parallelen Daten,

dadurch gekennzeichnet, daß

die Steuermittel (8) angeordnet sind, um die Unterbrechungsbearbeitung, basierend auf den Daten, deren Wortsynchronisation wiedergewonnen worden ist, bei Empfang einer Unterbrechungsanfrage (RT8) und bei Empfang keiner Unterbrechungsanfrage beispielsweise irgendeine andere Verarbeitung als die Wiedergewinnung der Wortsynchronisation durchzuführen; und daß die ersten und zweiten parallelen Daten über einen einzigen Datenbus (623) mit unterschiedlichen Zeitsteuerungen ( , ) für jede Unterbrechungsverarbeitung in die Steuermittel eingelesen werden.

2. Synchronisationswiedergewinnungsschaltung nach Anspruch 1, wobei

die Datenumwandlungsmittel (604) aufweisen:

erste Seriell-Parallel-Umwandlungsmittel (605) zum Umwandeln der seriellen Daten in erste parallele Daten mit einer Zeitsteuerung gemäß einem ersten vorbestimmten Taktsignal ( ), Verzögerungsmittel (608) zum Halten der ersten parallelen Daten, die an den ersten Seriell-Parallel-Umwandlungsmitteln gemäß einer Zeitsteuerung des zweiten Taktsignals ausgegeben worden sind,

erste Haltemittel (609) zum Halten der ersten parallelen Daten, die an den Verzögerungsmitteln ausgegeben worden sind, gemäß einer Zeitsteuerung durch ein drittes Taktsignal ( ), die basierend auf dem ersten Taktsignal erhalten worden ist; wobei die Synchronisationsdaten erzeugenden Mitteln aufweisen: zweite Seriell-Parallel-Umwandlungsmittel (605, 606) zum Umwandeln der seriellen Daten in dritte parallele Daten mit m- Bits gemäß einer Zeitsteuerung durch das erste Taktsignal, wobei die Anzahl m eine ganze Zahl entsprechend der Anzahl der Bits des Wortsynchronisierungszeichens ist;

Mittel (611) zum Bestimmen, daß die dritten parallelen Daten mit dem vorbestimmten Wortsynchronisierungszeichen übereinstimmen; und

dritte Seriell-Parallel-Umwandlungsmittel (621) zum Umwandeln des Ausgangssignals der Übereinstimmungsbestimmungsmittel in die zweiten parallelen Daten gemäß einer Zeitsteuerung durch ein zweites Taktsignal (RT), das durch Verzögern des ersten Taktsignals erhalten worden ist; und

zweite Haltemittel (622) zum Halten der zweiten parallelen Daten, die an den dritten Seriell-Parallel-Umwandlungsmitteln mit einer Zeitsteuerung gemäß dem dritten Taktsignal ausgegeben worden sind,

wobei die Steuermittel (8) Mittel aufweisen, die auf das dritte Taktsignal ansprechen, um die Unterbrechungsbearbeitung durchzuführen, bei der erste und zweite parallele Daten, die in den ersten und bzw. zweiten Haltemitteln gehalten worden sind, akzeptiert werden.

3. Synchronisationswiedergewinnungsschaltung nach Anspruch 2, wobei

die Steuermittel (8) aufweisen:

Speichermittel;

Mittel (611) zum Bestimmen, ob ein synchronisation-identifizierendes Bit, das eine Wortsynchronisierungsposition anzeigt, in den akzeptierten zweiten parallelen Daten enthalten ist; und

Mittel zum Speicher dieser Daten unter den ersten parallelen Daten, die dem Bit folgen, entsprechend dem besagten sychnronisation-identifizierenden Bit, als effektive Daten in den Speichermitteln, wenn bestimmt worden ist, daß das synchronisation-identifizierende Bit enthalten ist.

4. Synchronisationswiedergewinnungsschaltung gemäß Anspruch 2, wobei

die Steuermittel (8) aufweisen:

Speichermittel;

Mittel zum Speichern der akzeptierten ersten und zweiten parallelen Daten in den Speichermitteln, dergestalt, daß Datenbits der einen Daten denen der anderen, Bit für Bit entsprechen;

Mittel zum Bestimmen, ob das synchronisation-identifizierende Bit, das eine Wortsynchronisierungsposition anzeigt, in den zweiten parallelen Daten enthalten ist, die in den Speichermitteln gespeichert sind; und

Mittel zum Verwenden dieser Daten unter den ersten parallelen Daten, die dem Bit folgen entsprechen dem besagten synchronisation-identifizierenden Bit, als effektive Daten für die Datenverarbeitung, wenn bestimmt worden ist, daß das synchronisation-identifizierende Bit enthalten ist.

5. Synchronisationswiedergewinnungsschaltung nach Anspruch 2, wobei die ersten Seriell-Parallel-Umwandlungsmittel (605) ein n-Bit- Schieberegister aufweisen.

6. Synchronisationswiedergewinnungsschaltung nach Anspruch 2, wobei die zweiten Seriell-Parallel-Umwandlungsmittel (605, 606) ein m-Bit-Schieberegister enthalten.

7. Synchronisationswiedergewinnungsschaltung nach Anspruch 2, wobei die übereinstimmungbestimmenden Mittel (611) Logikschaltungsmittel aufweisen, die m Eingänge haben.

8. Synchronisationswiedergewinnungsschaltung nach Anspruch 2, wobei die dritten Seriell-Parallel-umwandlungsmittel (621) ein n- Bit-Schieberegister aufweisen.

9. Synchronisationswiedergewinnungsschaltung nach Anspruch 2, wobei die Verzögerungsmittel (608) ein n-Bit-Pufferregister aufweisen.

10. Synchronisationswiedergewinnungsschaltung nach Anspruch 2, wobei jede der ersten und zweiten Haltemittel (609, 622) ein n-Bit- Dreizustände-Pufferregister enthalten, dessen Leseoperation durch die Steuermittel gesteuert wird.

11. Synchronisationswiedergewinnungsschaltung nach Anspruch 1, wobei die seriellen Daten eine Vorwärtssteuerungs-Kanalmitteilung in einem Kommunikationssystem vom zellenförmigen Typ sind.

12. Synchronisationswiedergewinnungsschaltung nach Anspruch 1, wobei die seriellen Daten eine Vorwärts-Audiokanal-Mitteilung in einem Kommunikationssystem vom zellenförmigen Typ sind.

13. Rundfunkkommunikationsgerät mit wenigstens einer Funktion zum Empfangen von Daten, die von einer Rundfunkstation ausgegeben worden sind, mit:

Mitteln (3, 4, 1) zum Empfangen und Demodulieren dieser gesendeten Daten;

Mitteln (13, 601, 602 und 603) zum Extrahieren von seriellen Daten, die ein vorbestimmtes Wortsynchronisierungszeichen enthalten, aus den empfangenen Daten; und Synchronisationswiedergewinnungsmittel zum Wiedergewinnen von Wortsynchronisation der seriellen Daten, wobei die Synchronisationswiedergewinnungsmittel aufweisen: Datenumwandlungsmittel (604) zum Umwandeln der seriellen Daten in erste parallele Daten mit n-Bits, wobei n eine ganze Zahl gleich oder größer als 2 ist, und zum Halten (609) der ersten parallelen Daten gemäß einer vorbestimmten Zeitsteuerung ( );

synchronisationsdatenerzeugenden Mitteln (604, 611 und 621) zum Detektieren (604, 611) des vorbestimmten Wortsynchronisierungszeichens, um zweite parallele Daten mit n-Bits zu erzeugen (621), die eine Wortsynchronisierungsposition des Zeichens in den ersten parallelen Daten anzeigen und zum Halten (622) der zweiten parallelen Daten gemäß der vorbestimmten Zeitsteuerung ( ); und

Steuermittel (8) zum Wiedergewinnen der Wortsynchronisation der seriellen Daten durch Identifizieren der Wortsynchronisierungsposition in den ersten parallelen Daten basierend auf den zweiten parallelen Daten,

dadurch gekennzeichnet, daß die Steuermittel (8) so angeordnet sind, daß sie bei Empfang einer Unterbrechungsanfrage (RT8) die gewünschten Verarbeitungen basieren auf den Daten, deren Wortsynchronisations wiedergewonnen worden ist, durchführen und daß sie irgendwelche anderen Verarbeitungen als die Wortsynchronisationswiedergewinnung bei Empfang keiner Unterbrechungsanfrage durchführen; und

die ersten und zweiten parallelen Daten über einen einzigen Datenbus (623) mit unterschiedlichen Zeitsteuerungen ( , ) für jede Unterbrechungsverarbeitung in die Steuermittel eingelesen werden.

14. Rundfunkkommunikationsgerät gemäß Anspruch 13, wobei die Datenumwandlungsmittel (604) aufweisen:

erste Seriell-Parallel-Umwandlungsmittel (605) zum Umwandeln der seriellen Daten in erste parallele Daten mit einer Zeitsteuerung gemäß einem ersten Taktsignal ( ),

Verzögerungsmittel (608) zum Halten der ersten parallelen Daten, die an den ersten Seriell-Parallel-Umwandlungsmitteln ausgegeben worden sind, mit einer Zeitsteuerung gemäß dem zweiten Taktsignal,

erste Haltemittel (609) zum Halten der ersten parallelen Daten, die an den Verzögerungsmitteln ausgegeben worden sind, mit einer Zeitsteuerung gemäß einem dritten Taktsignal ( ), das basierend auf dem ersten Taktsignal erhalten worden ist;

wobei die synchronisationsdatenerzeugenden Mittel aufweisen:

zweite Seriell-Parallel-Umwandlungsmittel (605, 606) zum Umwandeln der seriellen Daten in dritte parallele Daten mit m Bits, mit einer Zeitsteuerung gemäß dem ersten Taktsignal, wobei die Anzahl m eine ganze Zahl entsprechend der Anzahl der Bits des Wortsynchronisierungszeichens ist;

Mittel (611) zum Bestimmen, ob die dritten parallelen Daten mit dem vorbestimmten Wortsynchronisierungszeichen übereinstimmen; und

dritte Seriell-Parallel-Umwandlungsmittel (621) zum Umwandeln des Ausgangssignals der Übereinstimmungs-Bestimmungsmittel in die zweiten parallelen Daten mit einer Zeitsteuerung gemäß einem zweiten Taktsignal (RT), das durch Verzögern des ersten Taktsignals erhalten worden ist;

zweite Haltemittel (622) zum Halten der zweiten parallelen Daten, die an den Seriell-Parallel-Umwandlungsmitteln ausgegeben worden sind, mit einer Zeitsteuerung gemäß dem dritten Taktsignal; und

wobei die Steuerungsmittel (8) Mittel aufweisen, die auf das dritte Taktsignal ansprechen, um die Unterbrechungsverarbeitung durchzuführen, bei der erste und zweite parallele Daten, die in den ersten bzw. zweiten Haltemitteln gehalten worden sind, akzeptiert werden.

15. Rundfunkkommunikationsgerät gemäß Anspruch 14, wobei die Steuerungsmittel aufweisen:

Speichermittel;

Mittel zum Bestimmen, ob ein synchronisations-identifizierendes Bit, das eine Wortsynchronisierungsposition anzeigt, in den akzeptierten zweiten parallelen Daten enthalten ist; und

Mittel zum Speichern dieser Daten unter den ersten parallelen Daten, die dem Bit entsprechend dem synchronisation-identifizierenden Bit folgen, als effektive Daten in den Speichermitteln, wenn bestimmt worden ist, daß das synchronisation-identifizierende Bit enthalten ist.

16. Rundfunkkommunikationsgerät gemäß Anspruch 14, wobei die Steuerungsmittel aufweisen:

Speichermittel;

Mittel zum Speichern der akzeptierten ersten und zweiten parallelen Daten in den Speichermitteln, dergestalt, daß Datenbits eines Datums Bit für Bit, einem Datum entsprechend denen des anderen entsprechen;

Mittel zum Bestimmen, ob ein synchronisation-identifizierendes Bit, das eine Wortsynchronisierungsposition anzeigt, in den zweiten parallelen Daten enthalten ist, die in den Speichermitteln gespeichert sind; und

Mittel zum Verwenden dieser Daten unter den ersten parallelen Daten, die dem Bit entsprechend dem synchronisation-identifizierenden Bit folgen, als effektive Daten für die Datenverarbeitung, wenn bestimmt worden ist, daß das synchronisationidentifizierende Bit enthalten ist.

17. Rundfunkkommunikationsgerät nach Anspruch 14, wobei die ersten Seriell-Parallel-Umwandlungsmittel (605) ein n-Bit- Schieberegister aufweisen.

18. Rundfunkkommunikationsgerät nach Anspruch 14, wobei die zweiten Seriell-Parallel-Umwandlungsmittel (605, 606) ein m-Bit-Schieberegister enthalten.

19. Rundfunkkommunikationsgerät nach Anspruch 14, wobei die Übereinstimmung bestimmenden Mittel (611) Logik-Schaltungsmittel mit m-Eingängen aufweisen.

20. Rundfunkkommunikationsgerät nach Anspruch 14, wobei die dritten Seriell-Parallel-Umwandlungsmittel (621) ein n- Bit-Schieberegister aufweisen.

21. Rundfunkkommunikationsgerät nach Anspruch 14, wobei die Verzögerungsmittel (608) ein n-Bit-Pufferregister aufweisen.

22. Rundfunkkommunikationsgerät nach Anspruch 14, wobei jede der ersten und zweiten Haltemittel (609, 622) ein n-Bit- Dreizustand-Pufferregister aufweisen, dessen Leseoperation durch die Steuerungsmittel gesteuert wird.

23. Rundfunkkommunikationsgerät nach Anspruch 13, wobei die seriellen Daten eine Vorwärts-Steuerungs-Kanalmitteilung in einem Kommunikationssystem vom Zellentyp sind.

24. Rundfunkkommunikationsgerät nach Anspruch 13, wobei die seriellen Daten eine Vorwärts-Audiokanal-Mitteilung in einem Kommunikationssystem vom Zellentyp sind.

25. Rundfunkkommunikationsgerät nach Anspruch 13, weiterhin mit: Audio-Verarbeitungsmitteln (5) zum Extrahieren von Daten, die ein Audiosignal enthalten, aus den empfangenen Daten und Bearbeiten derselben.

26. Rundfunkkommunikationsgerät nach Anspruch 25, weiterhin mit: Mitteln (2 und 7) zum Empfangen von Daten von Steuerungsmitteln und den Audio-Bearbeitungsmitteln, und Übertragen derselben auf die Rundfunkbasisstation.