[go: up one dir, main page]

DE68926980T2 - Verfahren zur Herstellung eines Dünnfilmtransistors - Google Patents

Verfahren zur Herstellung eines Dünnfilmtransistors

Info

Publication number
DE68926980T2
DE68926980T2 DE68926980T DE68926980T DE68926980T2 DE 68926980 T2 DE68926980 T2 DE 68926980T2 DE 68926980 T DE68926980 T DE 68926980T DE 68926980 T DE68926980 T DE 68926980T DE 68926980 T2 DE68926980 T2 DE 68926980T2
Authority
DE
Germany
Prior art keywords
thin film
layer
source
film transistor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68926980T
Other languages
English (en)
Other versions
DE68926980D1 (de
Inventor
Kris August Emilia Ferdi Baert
Kazuhiro Kobayashi
Johan Francis Albert Nijs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Application granted granted Critical
Publication of DE68926980D1 publication Critical patent/DE68926980D1/de
Publication of DE68926980T2 publication Critical patent/DE68926980T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf die Herstellung von Dünnfilmtransistoren&sub1; bei denen die Leitfähigkeit der Source- und/oder Draingebiete hqch sein sollte, z.B. zum Treiben von Flüssigkristallanzeigen (LCD).
  • Aus dem Stand der Technik ist es bekannt, Source- und/oder Drainbereiche für einen Dünnfilmtransistor mit einer hohen Leitfähigkeit, z.B. größer als oder gleich 1 X&supmin;¹ cm&supmin;¹ mittels Ionenimplantation herzustellen. Solche Ionenimplantation ist mühselig, benötigt eine komplizierte Ausrüstung und ist schwierig, auf relativ große Oberflächen anzuwenden. Weiter ist es aus der EP-A-0062079 bekannt, eine halbleitende Schicht in mikrokristalliner Form mittels eines PECVD-Reaktors herzustellen.
  • Das US-Patent 4625224 bezieht sich auf einen Dünnfilmtransistor mit 0.0001-5 Atom %Cl.
  • Die EP-A-0161555 bezieht sich auf eine Dünnfilmtransistorstrukur mit polykristallinem Silizium mit Source- und Drainbereichen in amorpher Form.
  • Auch die US-A-4 485 121, die EP-A-0232619 und die GB-A-2156385 zeigen Strukturen unter Benutzung von amorphen Materialien.
  • Weiterhin shnd die folgenden Veröffentlichungen der Anmelderin bekannt: EP-0132076, EP-0200552, EP-0201270, EP-0206549, EP-0206650, EP-0225295, EP-0228870, EP-0229518, EP-0229707, EP-0232148, EP-0234094, EP-0240305, EP-0240306, EP-0240314, EP-0241311, EP-0241316, EP-0241317, EP-0242207, EP-0243074 und der Artikel "Very-low Temperature Silicon Epitaxy by Plasma-DVD Using SiH&sub4;-PH&sub3;-H&sub2; Reactants for Bipolar Devices" aus dem Japanese Journal of Applied Physics, Band 27, Nr. 4, April 1988, Seiten L493-L495.
  • Es ist eine Aufgabe der vorliegenden Erfindung, den obigen Stand der Technik zu verbessern.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Dünnfilmtransistor unter Benutzung einer relativ billigen Ausrüstung herzustellen.
  • Es ist eine weitere Aufgabe, einen Dünnfilmtransistor mit einer hohen Leitfähigkeit in seinen Source- und Drainbereichen bei relativ niedriger Temperatur herzustellen.
  • Es ist eine noch andere Aufgabe der vorliegenden Erfindung, einen Dünnfilmtransistor herzustellen, der eine derartig hohe laterale Leitfähigkeit in Source- und Drainbereichen aufweist, daß Querschnittsflächen seiner Source- und Drainkontakte kleiner als die Querschnittsflächen der Source- und/oder Drainbereiche sein können. Dieses Merkmal vereinfacht die Ausrichtung bei dem Herstellungsvorgang und ist von hoher Wichtigkeit zum Verringern der Abmessungen solch eines Dünnfilmtransistors.
  • Ein anderer Aspekt bezieht sich auf einen Abscheidungsvorgang, bei dem eine Art von Selbstausrichtung vorteilhafterweise benutzt wird.
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren nach Anspruch 1 zur Herstellung eines Dünnfilmtransistors mit den folgenden Schritten:
  • - Abscheiden eines dünnen Filmes eines Siliziumhalbleitermateriales auf einem Nicht-Siliziumsubstrat unter solchen Bedingungen, daß polykristallines Material gebildet wird,
  • - Abscheiden eines dotierten Siliziummateriales auf dem Film zum Bilden eines Sourcebereiches und Drainbereiches,
  • - Bilden einer Isolierschicht auf der Transistoroberfläche und
  • - Bilden einer Gateelektrode auf der Isolierschicht,
  • dadurch gekennzeichnet, daß vor dem Einführen der polykristallinen Schicht in das Gerät für plasmaverstärktes chemisches Dampfabscheiden (PECVD-Gerät) die Schicht einem HF-Eintauchen unterworfen wird und darauffolgend der Sourcebereich und der Drainbereich in einem PECVD-Verfahren gebildet werden, in dem SiHnF4-n (n = 0, 1, 2, 3) in das PECVD-Gerät eingeführt wird, unter Bedingungen zum Abscheiden von (i) mikrokristallinem Material oder (ii) amorphem Material auf einem Nicht-Siliziumsubstrat, wobei das amorphe Material einem darauffolgenden Wärmebehandlungsschritt unterworfen wird, wodurch der Sourcebereich und der Drainbereich eine Leitfähigkeit von größer als oder gleich 5 mhos cm&supmin;¹ aufweisen.
  • Fluor (F) wird in dem Verfahren benutzt, da F-Ionen Eigenschaften zum Atzen einer oxidierten oberen Schicht zeigen. Weiter kann das Vorhandensein von F-Ionen den H-Gehalt in einer abgeschiedenen Schicht verringern, welcher H-Gehalt die Körner am Wachsen hindern könnte.
  • Weitere Aufgaben, Merkmale, Einzelheiten und Vorteile der Erfindung werden auf der Grundlage der folgenden Offenbarung klargestellt, in der bevorzugte Ausführungsformen dargestellt werden unter Bezugnahme auf die begleitenden Zeichnungen, in denen:
    • 4
  • Fig. 1 eine Schnittansicht eines Dünnfilmtransistors ist, der gemäß einem Verfahren gemäß der vorliegenden Erfindung hergestellt ist;
  • Fig. 2 ein Diagramm der Leitfähigkeit des Sourcebereiches und Drainbereiches eines Dünnfilmtransistors von Figur 1 ist, das sich auf die Dicke der Schichten bezieht, die gemäß der Erfindung aufgebracht sind;
  • Fig. 3 ein Diagramm des Drainstromes ist, das sich auf die Gatespannung des Dünnfilmtransistors von Figur 1 bezieht;
  • Fig. 4 ein Diagramm des Drainstromes des Dünnfilmtransistors von Figur 1 ist, das sich auf die Drainspannung bezieht;
  • Fig. 5 ein Diagramm der Leitfähigkeit des Sourcebereiches und des Drainbereiches des Dünnfilmtransistors von Figur 1 ist, der gemäß dem Verfahren gemäß der vorliegenden Erfindung hergestellt ist;
  • Fig. 6 ein Diagramm ist, das die Leitfähigkeit des Sourcebereiches und Drainbereiches des Dünnfilmtransistors von Figur 1 zeigt; der gemäß einem Vergleichsbeispiel hergestellt ist, und Fig. 7A - 7C Schritte zum Herstellen des Dünnfilmtransistors von Figur 1 gemäß einem Verfahren der Erfindung zeigen.
  • Ein Dünnfilmtransistor 2, der auf einer Tafel oder Platte 1 (Fig. 1) aus Glas oder Quarz vorgesehen ist, wird wie folgt hergestellt:
  • Eine polykristalline dicke Siliziumschicht oder dünner Film 8 wird in einem LPCVD-Reaktor (chemisches Dampfabscheiden unter Niederdruck) auf eine direkte oder indirekte Weise vorgesehen, wobei indirekt bedeutet, daß zuerst eine amorphe Siliziumschicht bei 550ºC vorgesehen wird, wonach Erwärmen bei 630ºC ausgeführt wird, wodurch eine Korngröße bis zu 400 nm erhalten wird; es ist auch möglich, solch eine polykristalline Schicht in einem plasmaverstärkten CVD-Reaktor vorzusehen.
  • Danach wird der dünne Polysiliziumfilm 8 in Wasserstofffluorid/Flußsäure getaucht (HE-Eintauchen), in einem Handschuhkasten unter Benutzung einer N&sub2;-Spülung gewaschen, so daß die Wasser- und Sauerstoffverschmutzung des Systemes verringert wird. Es ist ersichtlich, daß andere Verfahren benutzt werden können zum Verhindern von Wasser- und Sauerstoffverunreinigung. Als nächstes wird eine Schicht unter amorphartigen oder mikrokirstallinartigen Abscheidebedingungen in einem PECVD-Reaktor (Plasmaverstärkte chemische Dampfabscheidung) vorgesehen; und dann wird solch eine Schicht selektiv geätzt (Auto-Stopp- Atzen), so daß ein Sourcebereich 3 bzw. ein Drainbereich 4 definiert werden.
  • Ein Gateisolator 9 aus SiO&sub2; wird dann in einem APCVD-Reaktor (chemische Dampfabscheidung unter Atmosphärendruck) vorgesehen; für den Fachmann ist es ebenfalls ersichtlich, daß anstelle irgendein anderer Gateisolator benutzt werden kann, wie Siliziumnitrid. Auf solch einem Isolator wird eine Metallschicht, z.B. aus Chrom (Cr) vorgesehen, aus der nach einem Atzschritt das Gate 7 hergestellt wird. Das Gate kann anstelle dessen aus einem Halbleitermaterial sein.
  • Als nächstes wird eine abdeckende Oxidschicht 11 über dem Gatekontakt und der Gateisolierschicht 9 vorgesehen; und schließlich werden Kontakte 5, 6 zum Verbinden des Sourcebereiches, Drainbereiches und/oder Gatebereiches 3, 4, 7 entsprechend aus Metall, z.B. Aluminium vorgesehen, nachdem Löcher dafür vorgesehen worden sind.
  • Das Herstellen des Sourcebereiches und Drainbereiches wurde in einem PD80-Abscheidungssystem von Plasma Technology unter Umständen gemäß der folgenden Tabelle durch geführt.
  • Versuche zeigen, daß das Vorsehen von Silizium unter mikrokristallinen oder amorphen Bedingungen eine Leitfähigkeit der Schicht erzeugt, die von der Leitfähigkeit der unterliegenden Schicht abhängt. Die Kurven von Figur 2 stellen dieses Prinzip dar. Kurven I und II zeigen den Anstieg der Leitfähigkeit bei zunehmender Dicke einer auf einer Glasplatte vorgesehenen Schicht mit verschiedenen Wachstumsraren, nämlich 3,3 nm pro Minute bzw. 1,3 nm pro Minute; Kurven III und IV zeigen Versuchsresultate unter mikrokristallinartigen Abscheidungsbedingungen in dem Plasmareaktor wobei eine dicke Schicht aus Polysilizium als Grundlage vorgesehen war, wobei wieder Abscheidungsratcn von 3,3 bzw. 1,3 nm/Minute benutzt wurden. Punkte 5 und 6 zeigen zwei getrennte Messungen einer dünnen Schicht, die langsam abgeschieden wurde, nämlich mit einer Rate von 0,12 nm/Minute bzw. 0,2 nm/Minute. Die Leitfähigkeits- oder Widerstandsmessungen benutzten eine Vierpunktprobe.
  • Ohne Beschränkung der Erfindung, eine plausible Erklärung der Unterschiede zwischen den Kurven von Figur 2 ist die, daß ein epuaxialartiger Wachstum erzeugt wird und daß polykristalline Information des Substrates auf die darauf vorgesehene Schicht überrragen wird, wodurch ein entsprechend niedriger Widerstand von mindestens einem ersten Teil dieser Schicht erzeugt wird. Die kristalline Struktur der oberen Schicht bezieht sich auf die kristalline Struktur der unteren Schicht.
  • Typische Eigenschaften (Figuren 3 bzw. 4) von Drain- und Gatestrom eines Dünnfilmtransistors gemäß der vorliegenden Erfindung sind befriedigend; Kurven a, b, c, d und e (Fig. 3) wurden bei einer Drainspannung von 30, 20, 10, 6, 2 Volt gemessen; Kurven k, l, m, n, o und p (Fig. 4) bei einer Gatespannung von 40, 35, 30, 25, 20 bzw. 15 Volt.
  • Eine Ausführungsform des Verfahrens gemäß Anspruch 1 der Erfindung zum Erzeugen von Drain- und/oder Sourcegebieten, die in einer in Fig. 1 gezeigten Anordnung zu benutzen sind, benutzt amorphe Abscheidungsbedingungen, die von einer Wärmebehandlung der erzeugten Schicht gefolgt wird.
  • Als eine standardisierte bevorzugte Ausführungsform des Verfahrens gemäß der Erfindung wird eine Leistung von SW, ein Druck von 50m Torr, ein SiH&sub4;-Fluß von 20 sccm, eine emperatur von 300ºC und 1% pH&sub3; in dem SiH&sub4;-Fluß benutzt. Während 10 Sekunden wurde das Substrat in eine 10% HF-Lösung getaucht, bevor die Schicht aufgebracht wurde.
  • Eine Wärmebehandlungstemperatur von 630ºC während 3 Stunden machte es möglich, einen Dünnfilmtransistor auf einem Hoya-BSi- Glas zu erzeugen, das bei solchen Temperaturen fest bleibt. Figur 5 zeigt die erreichte Leitfähigkeit C des Source- und Drainbereiches als eine Funktion der Dicke D.
  • Die Linie i verbindet Meßpunkte der leitenden Schicht, die direkt auf einer Glasplatte vorgesehen ist, die Linie f verbindet Meßpunkte solch einer Schicht, nachdem sie wärmebehandelt ist, Linie g zeigt die Leitfähigkeit einer Schicht aus Silizium, das auf einem polykristallinen Substrat abgeschieden ist nach einem HF-Eintauchen, und die Linie h zeigt die Leitfähigkeit nach der folgenden Wärmebehandlung.
  • Die zwei Dreiecke in Figur 5 beziehen sich auf zwei Messungen auf einer a-Si:H-Schicht, die bei 600ºC wärmebehandelt wurde, auf einer Glasplatte bzw. einer polykristallinen Schicht abgeschieden wurde. Bei dieser Temperatur ist der Unterschied in der Leitfähigkeit noch ausgeprägter, da bei 600ºC weniger Kristallisationskerne als bei 630ºC gebildet werden. Der Wert der Leitfähigkeit wurde als unabhängig von der Dauer des Wärmebehandlungsvorganges gefunden, welche Dauer zwischen 1-12 Stunden variierte. Die Dicke der Schicht betrug 20 nm.
  • Die Verringerung der Leitfähigkeit der Schicht bei zunehmender Dicke zeigt einen abnehmenden Grad der kristallinen Struktur der Schicht mit zunehmendem Abstand von dem polykristallinen Substrat an. Eine gewisse minimale Dauer der chemischen Einwirkung von F-Ionen scheint wünschenswert zu sein.
  • Ohne Begrenzung der Erfindung, eine Erklärung für eine weitere Verbesserung der Leitfähigkeit gemäß der zweiten Ausführungsform basiert auf der Annahme, daß die Source- und/oder Draingebiete größere polykristalline Körner, die von dem Substrat beabstandet sind, unter amorphartigen Abscheidungsbedingungen und nach Wärmebehandlung als bei mikrokristallinartigen Abscheidebedingungen bilden.
  • Die obigen Resultare wurden mittels eines relativ einfachen Plasma-CVD-Reaktors erzielt, der mittels von O-Ringen abgedichtet wurde; kein ultra hohes Vakuum wird benötigt; und der benutzte Reaktor war relativ billig.
  • Die Resultate eines Vergleichsbeispieles, das keinen Teil der vorliegenden Erfindung bildet (Figur 6), wurden durch Einführen eines fluoridisierten SiH4-Gas oder eines SiHnF4-n (n= 1, 2, 3) in das PECVD-Gerät erzielt. Die Kurve rr bezieht sich auf die Position unter mikrokristallinen Bedingungen, wie oben erwähnt wurde; die Kurve t bezieht sich auf die bevorzugte Ausführungsform, wie oben beschrieben wurde, bei der A-Si:H erwärmt wird; und die Kurve s bezieht sich auf die dritte Ausführungsform, bei der SiH&sub2;F&sub2; mit einer Rate von 5 sccm eingeführt wird, 1% PH&sub3; in SiH&sub4; mit einer Rate von 1 sccm eingeführt wird, H&sub2; mit einer Rate von 100 sccm eingeführt wird mit einem Druck von 3 Torr, einer Temperatur zwischen 250-350ºC und einer angelegten Leistung von 17-35 Watt.
  • Ein anderes Verglelchsbeispiel, das nicht Teil der vorliegenden Erfindung bildet (Figuren 7A-7C) verbessert die Ausrichtung der Source- und Draingebiete relativ zu dem Gate, ohne daß ein zusätzlicher Maskenschritt benutzt wird.
  • Mittels einer ersten Maske (nicht gezeigt) wurde eine Schicht 21 aus polykristallinem Silizium auf einer Quarzplatte 22 (Figur 7A) abgeschieden. Mittels einer zweiten Maske (nicht gezeigt) werden ein Gateisolator 23 (Figur 7B) und ein Gate 24 aus leitendem oder halbleitendem Material vorgesehen.
  • Danach wurde ein Sourcebereich 26 bzw. ein Drainbereich 27 (Figur 7B) in einem PECVD-Reaktor unter solchen Bedingungen aufgebracht, daß keine Abscheidung weder auf der Quarzplatte 22 noch auf den Seiten des Gateisolators 23 meßbar war. Diese wurde erzielt, indem SiF&sub4; in den PECVD-Reaktor in einem Temperaturbereich zwischen 300-350ºC eingeführt wurde. Bei solchen Temperaturen werden die Si-Radikale von einer SiO&sub2;-Oberfläche geätzt, während sie auf einer Polysiliziumgrundlage abgeschieden wurden.
  • Als nächstes wurden mittel zweier aufeinanderfolgender Masken eine Passivierungsschicht 28 aus SiO&sub2; und ein Sourcekontakt 29 bzw. Drainkontakt 31 angebracht, wodurch ein Dünnfilmtransistor erhalten wurde mit gegenseitig ausgerichteten Gate- und Source/Drainbereichen.
  • Aufgrund der Abwesenheit der Überlappung zwischen dem Gate 24 und dem Source- bzw. Drainbereich 26, 27 ist die Wechselstromleitung des Dünnfilmtransistors verbessert; bei abnehmenden Abmessungen des Vorganges sieht die Selbstausrlchtung deutliche Vorteile über dem Stand der Technik vor.

Claims (3)

1. Verfahren zur Herstellung eines Dünnfilmtransistors mit den folgenden Schritten:
- Abscheiden eines dünnen Filmes eines Siliziumhalbleitermateriales (8) auf einem Nicht-Siliziumsubstrat (1) unter solchen Bedingungen, daß polykristallines Material gebildet wird,
- Abscheiden eines dotierten Siliziummateriales auf dem Film zu Bilden eines Sourcebereiches (3) und Drainbereiches (4),
- Bilden einer Isolierschicht (9) auf der Transistoroberfläche und
- Bilden einer Gateelektrode (7) auf der Isolierschicht,
dadurch gekennzeichnet,
daß vor dem Einführen der polykristallinen Schicht in das Gerät für plasmaverstärkies chemisches Dampfabscheiden (PECVD-Gerät) die Schicht einem HF-Eintauchen unterworfen wird und darauf folgend der Sourcebereich und Drainbereich in einem PECVD- Verfahren gebildet werden, in dem SiHnF4-n (n = 0, 1, 2, 3) in das PFCVD-Gerät eingeführt wird, unter Bedingungen zum Abscheiden von (i) mikrokristallinem Material oder (ii) amorphem Material auf einem Nicht-Siliziumsubstrat,
wobei das amorphe Material einem darauffolgenden Wärmebehandlungsschritt unterworfen wird, wodurch der Sourcebereich und der Drainbereich eine Leitfähigkeit von mehr als 5 mhos cm&supmin;¹ aufwesen.
2. Verfahren nacn Anspruch 1, bei dem der Wärmebehandlungsschritt bei einer Temperatur unter 700ºC durchgeführt wird.
3. Verfahren nach Anspruch 1, bei dem SiHnF4-n gleich SiF&sub4; ist.
DE68926980T 1988-05-30 1989-05-30 Verfahren zur Herstellung eines Dünnfilmtransistors Expired - Fee Related DE68926980T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8801379A NL8801379A (nl) 1988-05-30 1988-05-30 Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor.

Publications (2)

Publication Number Publication Date
DE68926980D1 DE68926980D1 (de) 1996-09-26
DE68926980T2 true DE68926980T2 (de) 1997-01-16

Family

ID=19852371

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68926980T Expired - Fee Related DE68926980T2 (de) 1988-05-30 1989-05-30 Verfahren zur Herstellung eines Dünnfilmtransistors

Country Status (8)

Country Link
US (1) US5102813A (de)
EP (1) EP0344863B1 (de)
JP (1) JPH02177368A (de)
KR (1) KR0183964B1 (de)
AT (1) ATE141715T1 (de)
CA (1) CA1318417C (de)
DE (1) DE68926980T2 (de)
NL (1) NL8801379A (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691249A (en) * 1990-03-20 1997-11-25 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
US5366917A (en) * 1990-03-20 1994-11-22 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
US5318919A (en) * 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
US5403760A (en) * 1990-10-16 1995-04-04 Texas Instruments Incorporated Method of making a HgCdTe thin film transistor
DE69131570T2 (de) * 1990-11-16 2000-02-17 Seiko Epson Corp., Tokio/Tokyo Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung
GB9114018D0 (en) * 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistor manufacture
US5424230A (en) * 1992-02-19 1995-06-13 Casio Computer Co., Ltd. Method of manufacturing a polysilicon thin film transistor
US5409851A (en) * 1992-05-04 1995-04-25 Goldstar Co., Ltd. Method of making a thin film transistor
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
CN100578795C (zh) * 1993-10-01 2010-01-06 株式会社半导体能源研究所 半导体器件及其制造方法
DE4435461C2 (de) 1993-10-06 2001-09-20 Micron Technology Inc N D Ges Dünnfilmtransistor und dessen Herstellverfahren
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP3440291B2 (ja) * 1995-05-25 2003-08-25 独立行政法人産業技術総合研究所 微結晶シリコン薄膜トランジスタ
JP3416723B2 (ja) * 1995-05-25 2003-06-16 独立行政法人産業技術総合研究所 非晶質シリコン薄膜トランジスタ及びその製法
US6043507A (en) * 1997-09-24 2000-03-28 Micron Technology, Inc. Thin film transistors and methods of making
GB9817745D0 (en) * 1998-08-15 1998-10-14 Philips Electronics Nv Manufacture of electronic devices comprising thin-film circuit elements
US7402467B1 (en) 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
DE19935046C2 (de) * 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
DE10052131C2 (de) * 2000-10-20 2003-02-13 Advanced Micro Devices Inc Verfahren zur Herstellung von Feldeffekttransistoren mit einer vollständig selbstjustierenden Technologie
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
KR100968496B1 (ko) * 2002-04-15 2010-07-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
JP5594773B2 (ja) * 2010-09-30 2014-09-24 国立大学法人九州大学 選択成膜方法、成膜装置、及び構造体

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226898A (en) * 1978-03-16 1980-10-07 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process
JPS5767020A (en) * 1980-10-15 1982-04-23 Agency Of Ind Science & Technol Thin silicon film and its manufacture
US4523214A (en) * 1981-07-03 1985-06-11 Fuji Photo Film Co., Ltd. Solid state image pickup device utilizing microcrystalline and amorphous silicon
JPH0620122B2 (ja) * 1982-01-19 1994-03-16 キヤノン株式会社 半導体素子
JPS58219732A (ja) * 1982-06-16 1983-12-21 Tokyo Inst Of Technol フツ素含有アモルフアス半導体の製造方法
US4737379A (en) * 1982-09-24 1988-04-12 Energy Conversion Devices, Inc. Plasma deposited coatings, and low temperature plasma method of making same
JPH0693509B2 (ja) * 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
JPS60200523A (ja) * 1984-03-26 1985-10-11 Agency Of Ind Science & Technol シリコン薄膜の製造法
US4670763A (en) * 1984-05-14 1987-06-02 Energy Conversion Devices, Inc. Thin film field effect transistor
US4769338A (en) * 1984-05-14 1988-09-06 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US4597160A (en) * 1985-08-09 1986-07-01 Rca Corporation Method of fabricating a polysilicon transistor with a high carrier mobility
JPH0746729B2 (ja) * 1985-12-26 1995-05-17 キヤノン株式会社 薄膜トランジスタの製造方法
GB2185758B (en) * 1985-12-28 1990-09-05 Canon Kk Method for forming deposited film
JPS62271418A (ja) * 1986-05-20 1987-11-25 Matsushita Electric Ind Co Ltd 非晶質シリコン半導体素子の製造方法
US4762808A (en) * 1987-06-22 1988-08-09 Dow Corning Corporation Method of forming semiconducting amorphous silicon films from the thermal decomposition of fluorohydridodisilanes
GB2215126B (en) * 1988-02-19 1990-11-14 Gen Electric Co Plc Process for manufacturing a thin film transistor

Also Published As

Publication number Publication date
EP0344863B1 (de) 1996-08-21
NL8801379A (nl) 1989-12-18
KR900019245A (ko) 1990-12-24
US5102813A (en) 1992-04-07
DE68926980D1 (de) 1996-09-26
CA1318417C (en) 1993-05-25
KR0183964B1 (ko) 1999-03-20
JPH02177368A (ja) 1990-07-10
ATE141715T1 (de) 1996-09-15
EP0344863A1 (de) 1989-12-06

Similar Documents

Publication Publication Date Title
DE68926980T2 (de) Verfahren zur Herstellung eines Dünnfilmtransistors
DE69131570T2 (de) Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung
DE69107101T2 (de) Verfahren zum Herstellen eines Oxydfilms.
DE69205241T2 (de) Plasmaunterstützte Gasphasenabscheidung von Silizium mit gepulster Gas-Einspeisung.
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE3727264C2 (de)
DE3853668T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem Oxid niedriger Fehlerdichte.
DE69522370T2 (de) SiGe-Dünnfilm-Halbleiteranordnung mit SiGe Schichtstruktur und Verfahren zur Herstellung
DE69204386T2 (de) Verfahren zur Herstellung eines polykristallinen Siliziumfilmes.
DE69332231T2 (de) Halbleitersubstrat und Verfahren zu seiner Herstellung
DE4430120B4 (de) Verfahren zur Erzeugung eines Dielektrikums
DE69026059T2 (de) Verfahren zur Herstellung eines SiO2 Films mit einer Polysiloxan/Ozonreaktion
DE69227050T2 (de) Halbleitersensor mit elektrostatischer Kapazität
DE69527827T2 (de) Verfahren zur Herstellung einer Dünnschichtelektrode eines Halbleiterbauteils
DE102011002398B4 (de) Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE3439853A1 (de) Verfahren zum niederschlagen von metallsilizidschichten auf ein substrat
DE3317535A1 (de) Duennfilmtransistor
DE3245276A1 (de) Verfahren zum ausbilden von submikrometer-merkmalen in halbleiterbauelementen
DE2425993A1 (de) Bindungsverfahren fuer eine dielektrische isolation von einkristall-halbleitergebilden
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE2211709C3 (de) Verfahren zum Dotieren von Halbleitermaterial
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE102004057762A1 (de) Verfahren zum Ausbilden eines Feldeffekttransistors mit einem verspannten Kanalgebiet
DE4244115A1 (en) Semiconductor device - comprises silicon@ layer, and foreign atom layer contg. boron ions
DE69333592T2 (de) Methode zur Herstellung eines Dünnschicht-Transistors aus Polysilizium

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee