[go: up one dir, main page]

DE60131957T2 - Harzverkapselte elektronische vorrichtung mit spannungsreduzierender schicht - Google Patents

Harzverkapselte elektronische vorrichtung mit spannungsreduzierender schicht Download PDF

Info

Publication number
DE60131957T2
DE60131957T2 DE60131957T DE60131957T DE60131957T2 DE 60131957 T2 DE60131957 T2 DE 60131957T2 DE 60131957 T DE60131957 T DE 60131957T DE 60131957 T DE60131957 T DE 60131957T DE 60131957 T2 DE60131957 T2 DE 60131957T2
Authority
DE
Germany
Prior art keywords
layer
pattern
flexible metal
layer pattern
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60131957T
Other languages
English (en)
Other versions
DE60131957D1 (de
Inventor
John R. Cutter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of DE60131957D1 publication Critical patent/DE60131957D1/de
Application granted granted Critical
Publication of DE60131957T2 publication Critical patent/DE60131957T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

  • Diese Erfindung bezieht sich auf Halbleitervorrichtungen, die einen Halbleitervorrichtungskörper umfassen, der in einer Umhüllung aus Kunstharzmaterial eingekapselt ist, und insbesondere, aber nicht ausschließlich auf Leistungsvorrichtungen, die einen integrierten Schaltkreis (hierin „IC" genannt) im Vorrichtungskörper enthalten. Die Erfindung bezieht sich außerdem auf ihre vorteilhafte Herstellung. Der Vorrichtungskörper wird oft „Chip" genannt.
  • In Leistungs-ICs mit feinen Dimensionen und in Leistungsvorrichtungen mit integrierten Steuerschaltkreisen (so genannte „Smart Power"-Geräte), kann die Oberfläche des Chips mit einer Topographie von feinen Metalllinien, die über dem Chip verlaufen, stark gewellt sein (zumindest lokal). Diese Metalllinien sind Bestandteil eines Musters von leitenden Verbindungen, die auf einer Isolierschicht (und in Fenstern darin) auf der Oberfläche des Chips vorhanden sind. Im typischen Fall sind die Metalllinien schmal (z. B. ein bis fünf Mikrometer breit), aber sie können sehr dick sein (z. B. ein bis fünf Mikrometer), damit sie einen niedrigen elektrischen Widerstand darstellen und frei von elektrischen Migrationsauswirkungen sind. Besondere Beispiele für diese Leistungsvorrichtungen werden in der US-Patentschrift US-A-4,929,884 und in jüngerer Zeit in der veröffentlichten PCT-Patentanmeldung WO-A-00/62422 beschrieben.
  • Gewöhnlich wird der Chip durch eine isolierende Überlagerungsschicht (manchmal „Glasschicht" genannt) aus einem dielektrischen Material wie Siliziumnitrid oder Oxid oder einem Polyimid abgedeckt. Diese Schichten sind gewöhnlich spröde. Die isolierende Überlagerungsschicht erstreckt sich über das Muster der leitenden Verbindungen und schützt den Chip vor einem Eindringen von Verunreinigungen wie Wasser und Natrium. Verbindungspads aus Metall sind mit den entsprechenden leitenden Verbindungen an Fenstern in der Überlagerungsschicht verbunden. Anschlussleiter (wie die Anschlussdrähte eines Leiterrah mens der Vorrichtung) sind mit den Verbindungspads innerhalb der Umhüllung verbunden, wie zum Beispiel durch Drahtbonden. Nach Einbau in eine harte Kunststoffpackung (eine Umhüllung aus Kunstharzmaterial) haftet das Kunststoffmaterial gewöhnlich gut an der isolierenden Überlagerungsschicht, da diese Kunstharzverbindungen so konstruiert sind, dass sie eine hohe Haftung haben und eine gute Abdichtung bieten.
  • Das Kunststoffmaterial, das Halbleitermaterial und das Leiterrahmenmaterial dehnen sich während des Temperaturzyklus beim Betrieb der Vorrichtung aus und ziehen sich zusammen, oder wenn das Gerät bei verschiedenen Temperaturen bei einer Zuverlässigkeitsprüfung oder einem simulierten Anwendungstest betrieben wird, in unterschiedlichem Maß. Die differentielle Ausdehnung und Kontraktion verursachen eine hohe Spannung in der Packung. Diese Spannung ist an der Kunststoff-Chip-Grenzfläche, an der sie zu einer Rissbildung der isolierenden Überlagerungsschicht und zu einer Verzerrung und/oder Verschiebung der Metalllinien führen kann, besonders hoch.
  • Das obere Metall der leitenden Verbindungen und der Verbindungspads ist oft Aluminium, zu dem eine geringe Menge Si oder Cu hinzugefügt ist. Es ist ziemlich weich und kann durch die Spannung abgelöst und/oder verzerrt (verschmiert) werden. Die isolierende Überlagerungsschicht ist gewöhnlich eine steife Schicht, die nicht verformt werden kann; sie reagiert durch Rissbildung auf die Spannung.
  • Die Rissbildung der isolierenden Überlagerungsschicht kann eine Verunreinigung des Chips verursachen, wenn zum Beispiel Wasser und Natrium eindringen, die die elektrische Stabilität des Chips beeinträchtigen. Der Spannungseffekt an den leitenden Verbindungen kann zu einem Effekt führen, der manchmal „Musterverschiebung" genannt wird, wobei ein elektrischer Fehler sogar durch Kurzschlussbildung oder Schaltkreisunterbrechung der Metallverbindungen auftreten kann. Die Welligkeit der Chipoberfläche verschlimmert das Problem, da sie eine gute Keilverbindung des Kunststoffmaterials an der isolierenden Überlagerungsschicht ermöglicht. Das Problem ist in Richtung der Ecken des Chips oft am schlimmsten.
  • Um die Metallanschlüsse einer Vorrichtung mit integriertem Schaltkreis gegen diese Art von Beschädigung aufgrund der Spannung zu schützen, wird in der veröffentlichten japanischen Patentanmeldung Kokai JP-A-04-28254 die Abdeckung der isolierenden Überlagerungsschicht mit einer dicken Schicht aus biegsamem Metall (Aluminium) vorgeschlagen.
  • Diese dicke Aluminiumschicht von JP-A-04-28254 bietet eine Grenzfläche mit dem Kunstharzmaterial, die die Spannung zwischen dem Isoliermaterial und dem Kunstharzmaterial während eines Temperaturzyklus der Vorrichtung reduziert. Die Schicht wird überall auf der isolierenden Überlagerungsschicht bereitgestellt, ungeachtet der Art der darunter liegenden Vorrichtungselemente, und sie ist nicht in den Verbindungspad-Bereichen der Vorrichtung vorhanden. Der Erfinder im vorliegenden Fall findet, dass diese Bereitstellung der Schicht mit einigen Vorrichtungsstrukturen inkompatibel sein kann und bedeutend verbessert werden kann.
  • Sonstige relevante Offenbarungen des Standes der Technik sind EP-A-0275588 und JP-A-62211928 .
  • Ein Ziel der vorliegenden Erfindung ist die Reduzierung der Spannung zwischen der isolierenden Überlagerungsschicht und dem Kunstharzmaterial der Packung/Umhüllung während eines Temperaturzyklus der Vorrichtung, und die Reduzierung des Effekts der Spannung auf die darunter liegenden leitenden Verbindungen. Ein weiterer Zweck der Erfindung ist die Bereitstellung einer geeigneten neuen Grenzfläche zwischen diesem Isoliermaterial und Kunstharzmaterial unter Berücksichtigung der elektrischen Eigenschaften des darunter liegenden leitfähigen Musters und seiner isolierenden Überlagerungsschicht.
  • Gemäß der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, die einen Halbleitervorrichtungskörper umfasst, der in einer Umhüllung aus Kunstharzmaterial eingekapselt ist, wobei der Vorrichtungskörper an seiner Oberfläche mit einem biegsamen Schichtmuster über dem größten Teil des Oberflächenbereichs der isolierenden Überlagerungsschicht des Körpers versehen ist. Diese biegsame Abdeckung bietet eine nachgiebige Grenzfläche, die die Spannung zwischen dem Isoliermaterial und dem Kunststoffmaterial während eines Temperaturzyklus der Vorrichtung reduziert. Gemäß der Erfindung wird die biegsame Schicht in einem Muster von lateral separaten Teilen, die voneinander elektrisch isoliert sind, bereitgestellt. Diese elektrische Isolierung ermöglicht, dass das Muster der biegsamen Schicht auf eine elektrisch kompatible Weise mit den elektrischen Potentialen (die beim Betrieb der Vorrichtung auftreten) an den darunter liegenden Bereichen des leitenden Musters und seiner isolierenden Überlagerungsschicht angeordnet wird. Eine Anzahl elektrisch isolierter Teile des Musters der biegsamen Metallschicht kann sogar Verbindungspads der Vorrichtung bilden, wie zum Beispiel an Fenstern in der isolierenden Überlagerungsschicht. Der Abstand der elektrisch isolierten Teile des Musters ist ausreichend, um einen Kurzschluss zwischen ihnen als Folge der lateralen Verformung des biegsamen Metalls während eines Temperaturzyklus zu vermeiden.
  • Eine solche Halbleitervorrichtung gemäß der Erfindung besitzt Merkmale wie in Anspruch 1 dargelegt. Besonders bevorzugte Merkmale werden in den restlichen Ansprüchen dargelegt. In einer besonders praktischen und einfachen Form kann eine einzelne gemusterte Schicht abgeschiedenen Aluminium (oder einer Aluminiumlegierung) die Grenzfläche gemäß der Erfindung bereitstellen.
  • Das biegsame Metallschichtmuster wirkt wie eine weiche Abdeckung zum Schutz der empfindlichen, darunter liegenden Strukturen. Obwohl es während der periodischen Spannung verzerrt wird, kann es sich leicht verformen und somit eine Bewegung ausgleichen, ohne dass die darunter liegenden aktiven Regionen ausfallen. Aus diesem Grund ist es allgemein von Vorteil, wenn das biegsame Metall stärker als die Höhenvariationen in der darunter liegenden Oberfläche der isolierenden Überlagerungsschicht ist.
  • Eine solche biegsame Grenzfläche kann besonders über einem IC-Bereich einer Leistungsvorrichtung von Vorteil sein, wo die isolierende Überlagerungsschicht durch ihren Verlauf über Verbindungsspuren des leitenden Musters gewellt ist. Somit kann der IC-Bereich vor den Auswirkungen der thermischen Spannung durch Abdeckung seines isolierten oberen Bereichs mit einem oder mehreren Teilen des biegsamen Schichtmusters geschützt werden. Ein weiterer Teil des Musters der biegsamen Schicht kann mit einem anderen Teil der Vorrichtung, wie zum Beispiel einem leistungsdissipativen Bereich des Chips, assoziiert sein.
  • Wenn die Vorrichtung einen Kondensator umfasst, kann eine oder mehrere der Kondensatorplatten einen ziemlich großen Metallbereich darstellen. In diesem Fall ist es von Vorteil, dass sich mindestens einer der elektrisch isolierten Teile des Musters der biegsamen Metallschicht auf der oberen Platte des Kondensators erstreckt und/oder einen Teil davon bildet.
  • Somit ist es ein besonders vorteilhaftes Merkmal der Erfindung, dass das biegsamen Metallschichtmuster elektrisch isolierte Teile umfasst, die mit einem angemessenen Abstand voneinander auf der isolierenden Überlagerungsschicht angeordnet sind. Da die darunter liegenden leitenden Bereiche der Vorrichtung allgemein auf verschiedenen Potentialen zueinander sind, ist es von Vorteil, einen oder mehrere der elektrisch isolierten Teile des Schichtmusters individuell an ein entsprechendes Potential (zum Beispiel eines jeweiligen darunter liegenden leitfähigen Bereichs) anzuschließen, um Aufladungseffekte quer über die isolierende Überlagerungsschicht zu reduzieren. Diese elektrisch isolierten Teile können einfach in einem ausreichenden Abstand voneinander angeordnet sein, um einen Kurzschluss zwischen den elektrisch isolierten Teilen als Folge einer lateralen Verformung (Scheren und Schmieren) des biegsamen Metalls während eines Temperaturzyklus der Vorrichtung zu vermeiden.
  • Es kann eine standardmäßige Verarbeitung der Vorrichtung angewandt werden, um dieses biegsame Metallsmuster in einem Herstellungskontext mit großen Produktionsmengen zu bilden. Somit kann die Metallschicht einfach und kostengünstig auf eine Halbleiterscheibe aufgetragen werden, bevor die Halbleiterscheibe in einzelne Chips aufgeteilt wird. Es können standardmäßige Abscheide- und Ätztechnologien verwendet werden. Dieselbe abgeschiedene Schicht kann sogar, um auch die Verbindungspads eines jeden Chips bereitzustellen, strukturiert sein, weshalb keine zusätzlichen Verarbeitungsschritte erforderlich sein können. Dies sind potenziell wichtige Aspekte des Fertigungsprozesses gemäß der vorliegenden Erfindung.
  • Diese und andere vorteilhafte Merkmale gemäß der Erfindung sind in den Ausführungsformen der vorliegenden Erfindung enthalten, die nun mithilfe von Beispielen beschrieben werden und sich auf die begleitenden schematischen Zeichnungen beziehen, in denen
  • 1 eine Querschnittsdarstellung einer eingekapselten Halbleitervorrichtung ist, die ein biegsames Metallschichtmuster gemäß der Erfindung beinhaltet;
  • 2 eine schematische Draufsicht eines bestimmten Beispiels der Oberfläche des Chips einer solchen Vorrichtung gemäß der Erfindung ist;
  • 3 eine Querschnittsdarstellung eines zentralen Teils des Chips von 2 ist, die eine Anordnung der oberen Schichten des Chips gemäß der Erfindung darstellt;
  • 4 eine Querschnittsdarstellung eines peripheren Teils des Chips von 2 ist, die eine Anordnung der oberen Schichten des Chips gemäß der Erfindung darstellt;
  • 5 eine Querschnittsdarstellung eines Kondensatorteils des Chips von 2 ist, die eine Anordnung der oberen Schichten des Chips gemäß der Erfindung darstellt.
  • Es sollte beachtet werden, dass alle Figuren schematisch sind. Relative Maße und Proportionen von Teilen der Zeichnungen wurden zum Zweck der Klarheit und der Einfachheit halber in übertriebener Größe oder in reduzierter Größe gezeigt. Dieselben Bezugszeichen werden gewöhnlich verwendet, um sich auf korrespondierende oder ähnliche Merkmale in abgeänderten und unterschiedlichen Ausführungsformen zu beziehen.
  • 1 stellt eine beispielhafte Ausführungsform einer Leistungs-Halbleitervorrichtung dar, die einen Chip 10 umfasst, der in einer Umhüllung aus Kunstharzmaterial 100 eingekapselt ist,. Wenn das Material 100 ausgehärtet ist, ist es ein harter Kunststoff. Anschlussleiter 91 und 92 der Vorrichtung sind mit Verbindungspads 51 des Chips 10 beispielsweise durch Bonddrähte 81 und 82 innerhalb der Umhüllung 100 verbunden. Im typischen Fall könnten die Leiter 91 und 92 Anschlussdrähte eines herkömmlichen Leiterrahmens 90, 91, 92 sein. Die gebundenen Pads 51 bestehen im typischen Fall aus Aluminium oder einer Aluminiumlegierung. 1 stellt einfach zwei solcher Verbindungspads 51a und 51b mit Anschlussverbindungen 51a, 81, 91 und 51b, 82, 92 dar. Die Vorrichtung kann jedoch oft mehrere dieser Anschlussverbindungen umfassen, wie unter Bezugnahme auf 2 dargestellt. Eine vorteilhafte Anordnung, die Verbindungspads beinhaltet, wird dann beschrieben.
  • Die Vorrichtung umfasst einen leistungsdissipativen Bereich (einen zellulären Leistungstransistor T) und einen IC-Bereich. 2 und 3 zeigen ein spezifisches Beispiel dafür, wie der Leistungstransistor T und sein IC-Steuerkreis in und auf dem Chip 10 integriert sind. Im typischen Fall besteht der halbleitende Hauptteil 12 des Chips 10 aus einkristallinem Silizium. Seine Halbleiterregionen sind nicht abgebildet, da sie eine Vielfalt von Formen in den unterschiedlichen Bauelement-Technologien haben. Der Leistungstransistor T kann zehntausende parallele Zellen umfassen. Die Vorrichtungselemente im Chip 10 könnten aus einer beliebigen bekannten Bauelement-Technologie wie entweder MOS oder Bipolar gebildet sein. Somit könnten die Leistungstransistorzellen zum Beispiel vom Typ einer so genannten „vertikalen DMOST-Struktur" sein, wie in der US-Patentschrift US-A-4,929,884 beschrieben, oder sie könnten vom Typ einer Trench-Gate-artigen, vertikalen MOST-Struktur sein. Der integrierte Schaltkreis kann mit lateralen MOS-Transistoren gebildet sein, wie in dieser Referenz beschrieben. In jedem Fall befindet sich eine Isolierschicht 20 (die im typischen Fall Siliziumdioxid umfasst) an der oberen Siliziumfläche des Chips, d. h. über der darunter liegenden Regionsstruktur (nicht abgebildet) des Transistors und des IC im Silizium-Bulk 12.
  • Wie bei diesen Vorrichtungen gewöhnlich der Fall ist, ist ein Muster 30 von leitenden Verbindungen 31 bis 39 auf der Isolierschicht 20 und an Fenstern 21 in der Isolierschicht 20 enthalten, siehe 3 bis 5. Diese Verbindungen 31 bis 39 werden durch Deposition und Strukturierung eines Metallfilms, der im typischen Fall aus Aluminium oder einer Aluminiumlegierung mit Si und/oder Cu besteht, gebildet. Wenn Vorrichtungsstrukturen wie diejenigen, die in der Referenz angegeben werden, angepasst werden, beinhalten diese Verbindungen 31 bis 39 im typischen Fall die Source-Elektrode 31 und den Gate-Anschluss 32 (nicht abgebildet) für den vertikalen Leistungstransistor T und die Source-, Drain- und Gate-Anschlüsse (wie die abgebildete Verbindung 39) für die lateralen IC-Transistoren. Über die Fenster 21 in der Isolierschicht 20 stehen diese Aluminiumanschlüsse in Verbindung mit den darunter liegenden Halbleiter-Transistor-Regionen im Chip und verlaufen dann als Anschlussspuren (wie als Metalllinien 33 bis 36) auf der Isolierschicht 20. Einige dieser Aluminiumverbindungen stehen auch in Verbindung mit Gate-Elektroden 29, die in der Isolierschicht 20 eingebettet sind, d. h. die Schicht 20 könnte im typischen Fall ein bekannter Verbundstoff überlagerter Isolierschichten sein. Bekannte Layouts der Vorrichtung beinhalten normalerweise auch einen dickeren Teil (Feldoxid) dieser Isolierschicht 20 in peripheren Bereichen. Beispiele eines Teils eines dickeren Schichtteils 20 werden in 4 und 5 dargestellt.
  • Das Layout und die Herstellung des Chips 10 bis zu einschließlich einer isolierenden Überlagerungsschicht 40, die nun beschrieben wird, können auf bekannte Weise und mit gewöhnlichen Technologien durchgeführt werden.
  • Eine Überlagerungsschicht 40 eines Isoliermaterials (manchmal Glasur genannt) wird über dem Muster 30 der leitenden Verbindungen 31 bis 39 bereitgestellt, wie in 3 bis 5 angedeutet. Diese Schicht 40 umfasst im typischen Fall ein Dielektrikum wie Siliziumnitrid und/oder Siliziumdioxid und/oder Polyimid, und sie schützt den Chip 10 auf bekannte Weise vor einem Eindringen von Verunreinigungen. In dieser Überlagerungsschicht 40 befinden sich Fenster 41, wie z. B. für Anschlussverbindungen zum Muster 30 der leitenden Verbindungen. 1 und 3 enthalten zwei Verbindungspads 51a und 51b, die auch in der Anordnung der 2 zusammen mit zwei weiteren Verbindungspads 51c und 51d gezeigt werden. Es wird offensichtlich sein, dass andere Halbleitervorrichtungen gemäß der Erfindung einen Chip 10 mit einer höheren oder kleineren Anzahl von Verbindungspads und Anschlussverbindungen haben könnten. Der Bereich des Verbindungspads, an dem der Anschlussdraht (wie 81 und 82) oder eine andere Art von Anschlussverbindung gebunden ist, kann sich am Fenster 41 und/oder auf der Schicht 40 befinden.
  • Wie in 3 dargestellt, kann zum Beispiel die Oberfläche der isolierenden Überlagerungsschicht 40 durch das darunter liegende Metallmuster 30 ziemlich gewellt sein, und insbesondere dort, wo die Überlagerungsschicht 40 feine Metallspuren 33 bis 36, wie die Transistorverbindungen des IC, abdeckt. Diese IC-Anschlüsse und Spuren sind im typischen Fall ziemlich schmal, wie zum Beispiel zwei Mikrometer breit, mit einem lateralen Mindestabstand Z2 von beispielsweise 2 bis 3 Mikrometer zwischen benachbarten Spuren und/oder Verbindungen. Sie könnten jedoch ziemlich stark sein, wie zum Beispiel mindestens 1 Mikrometer, um einen niedrigen elektrischen Widerstand bereitzustellen und um übermäßige Elektromigrationseffekte zu vermeiden. Die Kunststoffverbindung 100 der Vorrichtungsumhüllung haftet gewöhnlich gut an der isolierenden Überlagerungsschicht 40, da solche Verbindungen so konstruiert sind, dass sie eine gute Haftung haben und eine gute Abdichtung bereitstellen. Eine Keilverbindung des Kunststoffs 100 an der Überlagerungsschicht 40 würde auch zur Haftung in allen Bereichen, an denen der Kunststoff 100 an eine wellige Oberfläche der Überlagerungsschicht 40 angrenzt, beitragen.
  • Während des Betriebs macht die Vorrichtung einen Temperaturzyklus durch, während der Leistungstransistor ein- und ausgeschaltet wird. Der Chip 10 und das harte Kunststoffmaterial 100 könnten im typischen Fall Temperaturänderungen von –55°C bis +150°C ausgesetzt sein. Die Zuverlässigkeit der Vorrichtung, wenn sie Zyklen solchen Temperaturzyklen ausgesetzt wird, wird gewöhnlich mit einem simulierten Anwendungstest oder einem Zuverlässigkeitstest wie dem „Thermischen Ermüdungstest" oder einem "Temperaturzyklustest" geprüft. Während des Temperaturzyklus dehnen sich das Kunststoffmaterial 100 und die Materialien des Halbleiterkörpers 10, und der Leiterrahmen 90, 91, 92 in unterschiedlichem Ausmaß aus und ziehen sich in unterschiedlichem Ausmaß zusammen, was (bei Abwesenheit der vorliegenden Erfindung) Anlass zu einer hohen Spannung in der Packung geben kann. Diese Spannung wird gemäß der vorliegenden Erfindung reduziert, indem ein Schichtmuster 50 aus biegsamem Metall an der Grenzfläche vom Kunststoff zum Chip bereitgestellt wird, an der die Spannung sonst besonders hoch wäre.
  • Dieses spannungsreduzierende Schichtmuster 50 ist in 1 bis 5 dargestellt. Es kann praktischerweise als einzelne strukturierte Schicht aus Aluminium oder Aluminiumlegierung gebildet sein. Im typischen Fall hat die Schicht 50 eine Dicke von beispielsweise zwischen 2 Mikrometer und 5 Mikrometer. Sie ist vorzugsweise dicker als die Höhenvariationen in einer darunter liegenden welligen Oberfläche der isolierenden Überlagerungsschicht 40, zum Beispiel über den Spuren 33 bis 36. Unter diesen Umständen hat eine Scherspannung in der biegsamen Schicht 50 weniger Effekt auf die isolierende Überlagerungsschicht 40 und das darunter liegende Leitermuster 30, da eine Bewegung und Verformung der Schicht 50 über der Ebene der isolierenden Überlagerungsschicht 40 erfolgen kann. Somit ist die gemusterte Schicht 50 vorzugsweise mindestens 2,5 Mikrometer dick. Mit dieser Bewegung und Verformung im Sinn wird der Mindestabstand Z1 zwischen den unterschiedlichen Teilen des Schichtmusters 50 gemäß dieser Dicke bestimmt.
  • Das Muster der biegsamen Metallschicht 50 deckt mindestens den größten Teil des Oberflächenbereichs der Überlagerungsschicht 40 außerhalb der Bereiche der Verbindungspads 51 und ähnlicher Bereiche 52 (siehe 2) und außerhalb der Bruchlinie 15 (siehe 4) ab. Diese Abdeckung 50 stellt eine biegsame Grenzfläche mit dem Kunststoffmaterial 100 her, die die Spannung zwischen dem Isoliermaterial der Schicht 40 und dem Kunststoffmaterial 100 während eines Temperaturzyklus der Vorrichtung reduziert. Alle spannungsempfindlichen Bereiche an der Oberfläche des Chips 10 sind mit Bereichen des Musters der dicken biegsamen Schicht 50 abgedeckt. Als Folge davon kann das Muster der biegsamen Metallschicht 50 im typischen Fall mindestens 90% des Oberflächenbereichs der Überlagerungsschicht 40 abdecken, zumindest außerhalb der Bereiche der Verbindungspads 51. Der eigentliche tatsächliche Prozentsatz für eine bestimmte Vorrichtung variiert mit der Größe des Chips 10, seiner Topografie und der Geometrie der Umhüllung.
  • Besonders spannungsempfindliche Bereiche des Chips 10 umfassen den IC-Bereich, der durch die Schichtteile 50b, 50c, 50d, 50e, 50f in 2 und 3 abgedeckt ist. Ein weiterer spannungsempfindlicher Bereich ist die Randabschlussstruktur des Chips, wie unter Bezugnahme auf 5 beschrieben wird. Die Spannungsreduzierung über dem Rand des Fensters der Hauptelektrode (Source) 21 des hauptsächlichen leistungsdissipativen Bereichs kann ebenfalls von Vorteil sein. Vorzugsweise werden die Verbindungspads 51 und andere obere Metallbereiche (wie die kleineren Testpads 52 in 2) aus demselben Material wie das Muster der biegsamen Metallschicht 50 gebildet. Somit kann das Muster des oberen Metalls 50 bis 52 auf dem Chip 10 durch Ätzen aus einer gemeinsamen dicken Schicht aus Aluminium oder einer Aluminiumlegierung, die auf der isolierenden Überlagerungsschicht 40 abgeschieden ist, gebildet werden. Dieses gemeinsame obere Metallmuster 50 bis 52 des biegsamen Materials ist nicht nur für die Herstellung praktisch, sondern stellt auch ein gleichmäßigeres Muster der Spannungsreduzierung an der oberen Oberfläche des Chips 10 an seiner Grenzfläche mit dem Kunststoffmaterial 100 bereit.
  • Das Schichtmuster 50 bedeckt und schützt die isolierende Überlagerungsschicht 40 auf dem Chip 10. Es ist nicht elektrisch funktionsfähig, sondern wirkt wie eine weiche Abdeckung zum Schutz der empfindlichen, darunter befindlichen Strukturelemente. Dieses weiche Schichtmuster 50 wird während der zyklisch variierenden Spannung verzerrt, aber es kann auch leicht verformt werden und somit die Bewegung ohne Ausfall der darunter liegenden isolierenden Überlagerungsschicht 40 und des Leitermusters 30 ausgleichen.
  • Somit ist die isolierende Überlagerungsschicht 40 eine steife Schicht, die nicht verformt werden kann, aber sie würde auf die Spannung durch Rissbildung reagieren. Die biegsame Natur des Schichtmusters 50 vermeidet diese übermäßige Spannung in der Schicht 40 und vermeidet somit eine Rissbildung. Das Leitermuster 30 einer Aluminiumlegierung ist ziemlich weich und kann durch Spannung geschmiert und verzerrt werden. Das könnte eine so genannte „Musterverschiebung" in den Leiterspuren (wie den Spuren 33 bis 36) bewirken, was einen unterbrochenen Schaltkreis einiger Spuren und einen Kurzschluss anderer Spuren (durch Schmieren quer über den Abstand Z2) zur Folge hat. Die biegsame Natur des oberen Schichtmusters 50 vermeidet eine Übertragung einer solchen übermäßigen Spannung über die Schicht 40 zum Leitermuster 30 und vermeidet somit diese Probleme.
  • Das Muster der oberen Metallschicht 50 ist so biegsam, dass während des Temperaturzyklus der Vorrichtung eine gewisse laterale Bewegung an der Überlagerungsschicht 40 erfolgen kann, und somit kann eine gewisse Verzerrung des Musters 50 durch Scheren und Schmieren erfolgen. Der laterale Mindestabstand Z1 der elektrisch isolierten Bereiche (Metallbereiche 50a bis 50f, gebundene Pads 51 und andere Metallbereiche 52) ist jedoch ausreichend, um einen Kurzschluss als Folge der lateralen Verzerrung des biegsamen Metalls zu vermeiden. Eine Erhöhung des Mindestabstands Z1 ist bei einer Erhöhung der Dicke des Schichtmusters 50 erforderlich. Im typischen Fall ist der laterale Abstand Z1 der Gebiete des biegsamen Metalls im Bereich von ca. 10 bis 30 Mikrometer, d. h.
  • eine Größenordnung mehr als der Mindestabstand Z2 im darunter liegenden Leitermuster 30. In einem bestimmten Beispiel der Anordnung von 2 des Schichtmusters 50 mit einer Dicke von 3 Mikrometer kann Z1 mindestens 15 Mikrometer in der Vorrichtung sein, bevor der Temperaturzyklus erfolgt.
  • Obwohl mindestens die meisten Teile des Musters der biegsamen Metallschicht 50 nicht elektrisch aktiv sind, sind sie vorzugsweise mit einem geeigneten Potential verbunden, um etwaige Aufladungseffekte quer über die isolierende Überlagerungsschicht 40 zu vermeiden. Da sich die Potentiale der darunter liegenden leitfähigen Bereiche auf stark unterschiedlichen Potentialen befinden, ist es von Vorteil, wenn die elektrisch isolierten Teile (wie Teile 50a, 50b, 50c, etc.) des Musters der biegsamen Metallschicht einzeln mit den entsprechenden darunter liegenden leitenden Bereichen verbunden sind. Wie oben angegeben, ist es außerdem von Vorteil, die Verbindungspads 51 und andere Metallbereiche 52 als elektrisch isolierte Teile derselben dicken biegsamen Schicht zu bilden.
  • Im Beispiel, das in 2 und 3 abgebildet ist, ist das biegsame Teil 50b, das den größten Teil der IC-Fläche überlagert, mit einem Leiterteil 36 und somit (im spezifischen, unten gezeigten Beispiel) mit dem Potential eines Halbleiterteils des Siliziumhauptkörpers 12 verbunden. Das kann besonders von Vorteil sein, wenn eine Faradaysche Abschirmung für den IC-Bereich im Fall des Niederspannungsschaltkreises einer so genannten hochseitig betriebenen Vorrichtung bereitgestellt wird, wie im US-Patent US-A-4,929,884 offenbart. Eine Abschirmungsstruktur, die einen solchen Teil des dicken biegsamen Metallmusters 50 der vorliegenden Erfindung beinhaltet, kann als vorteilhafte Modifizierung der Faradayschen Abschirmung, die für einen Temperaturfühler in der veröffentlichten PCT-Patentanmeldung WO-A-97/022592 beschrieben wird, angepasst werden. Somit kann die Vorrichtung von 1 und 2 einen solchen abgeschirmten-Temperaturfühler aus dünnem Film, wie in WO-A-97/022592 offenbart, beinhalten.
  • Außerdem ist im Beispiel der 2 und 3 der biegsame Teil 50a, der Teile des Leistungstransistors T überlagert, mit dem Sourcepad 51a integriert und ist somit mit der Source-Ektrode 31 und mit den Sourcebereichen des zellularen Leistungstransistors verbunden. Als Folge dieser Verbindung befindet sich Teil 50a auf Lastpotential in einer typischen hochseitigen Schaltkreisanwendung der Vorrichtung, oder am Erdpotential in einer typischen niedrigseitigen Anwendung.
  • 5 zeigt einen biegsamen Schichtteil 50c, der einen Kondensator 38-20-28 des IC überlagert. Vier solche Kondensatoren sind in der Anordnung der 2 darstellt, jeder mit seinem eigenen überlagernden Teil 50c, 50d, 50e, 50f des dicken Aluminiumschichtmusters 50. Der Kondensator könnte vollständig mit der isolierenden Überlagerungsschicht 40 überlagert sein, aber diese Anordnung würde einen großflächigen Teil 38 des Leitermusters 30 unter der Überlagerungsschicht 40 ergeben, wobei das Risiko einer unnötigen Erhöhung der Spannung besteht. Um diese unnötige Spannung zu vermeiden, befindet sich ein Fenster 41 in der Überlagerungsschicht 40 im größten Teil der Fläche des Kondensators, wobei das Teil 38 eine obere Platte des Kondensators bildet. Ein elektrisch isolierter Teil (50c, 50d, 50e und 50f für die vier einzelnen Kondensatoren) des biegsamen Metallschichtmusters 50 erstreckt sich auf der oberen Platte 38 des Kondensators an diesem Fenster 41 in der Überlagerungsschicht 40, und ist somit mit dem Potential der oberen Platte 38 verbunden.
  • 4 illustriert die Anwendung der Erfindung auf ein bekanntes Beispiel einer Umfangsabschlussstruktur 26, 27 in der Nähe der Peripherie 11 des Chips 10. In diesem spezifischen Beispiel beinhaltet die Abschlussstruktur eine nach außen gerichtete Feldplatte 26, die lateral von einer nach innen gerichteten Feldplatte 27 umgeben ist. Ein Teil des dicken biegsamen Metallschichtmusters (entweder Teil 50a oder Teil 50b, was von der Position um den Umfang abhängig ist,) erstreckt sich über die Abschlussstruktur 26, 27, während sie einen Abstand von Z3 von der Peripherie 11 des Chips 10 hat. Dieser Abstand des Schichtmusters 50 von der Chipperipherie 11 ist wichtig, um sicherzustellen, dass ein Schmieren des biegsamen Metalls während eines Temperaturzyklus keinen Kurzschluss am Siliziumhauptteil 12 des Chips 10 verursacht. Aus demselben Grund ist es auch von Vorteil, wenn sich die isolierende Überlagerungsschicht in die Bruchlinie 15 erstreckt, wo die Halbleiterscheibe in die einzelnen Vorrichtungschips der Vorrichtung geritzt wurde. Der Schichtteil 50a oder 50b begrenzt einen Abstand Z4 (von mehreren Mikrometer, wie zum Beispiel 5 Mikrometer) vom Rand der Bruchlinie 15. In einem typischen Beispiel kann Z3 ca. 20 oder 30 Mikrometer betragen.
  • 4 stellt auch ein weiteres vorteilhaftes Merkmal dar, wobei sich ein Teil 37 des Leitermusters 30 zwischen der Abschlussstruktur 26, 27 und dem darüberliegenden Teil 50a, 50b des biegsamen Metallschichtmusters 50 erstreckt, um die Abschlussstruktur 26, 27 von diesem überlagernden Teil 50a, 50b elektrisch abzuschirmen. Im Beispiel von 4 ist der Teil 37 des Leitermusters 30 mit der inneren Feldplatte 26 verbunden.
  • Die isolierten Teile des Schichtmusters 50 können einfach und kostengünstig bei der Herstellung einer Vorrichtung gemäß der Erfindung gebildet werden, wie zum Beispiel bei einer standardmäßigen Herstellung der Vorrichtung. Die Bildung des Schichtmusters 50 ist mit dem Bilden anderer Strukturmerkmale, wie zum Beispiel der Verbindungspads und Testpads in denselben Prozessschritten verträglich. Es ist außerdem einfacher in einem Herstellungskontext mit großen Produktionsmengen zu implementieren, als das Anbringen einer weichen Gummi- oder anderen organischen Beschichtung auf dem Chip. Diese anderen Lösungen sind teuer, da sie nach der Chipbondung und Drahtbondung einzeln an jedem Chip angebracht werden müssen. Im Gegensatz dazu können die Abscheidung und Strukturierung einer Metallschicht (zum Beispiel Schablonenmaskierungs- oder Ätzungstechnologien) verwendet werden, um das Schichtmuster 50 auf einer Halbleiterscheibe bereitzustellen, bevor die Halbleiterscheibe in ihre einzelnen Chips 10 aufgeteilt wird. Obwohl die Verbindungspads 51 und Testpads 52 durch Teile des Leitermusters 30 an den Fenstern 41 in der isolierenden Überlagerungsschicht 40 gebildet werden könnten, ist es von Vorteil, sie und das Schichtmuster 50 aus einer gemeinsamen Schicht biegsamen Metalls zu bilden. Das ermöglicht eine vorteilhafte Herstellung einer Vorrichtung gemäß der Erfindung.
  • Zusammenfassend wird eine vorteilhafte Vorrichtungsstruktur und ihre Herstellung beschrieben, wobei Maßnahmen getroffen werden, um den Spannungseffekt während Temperaturzyklen zu reduzieren, und um die Aufladungseffekte während des Betriebs im Verhältnis zum darunter liegenden Leitermuster und zur isolierenden Überlagerungsschicht 40 eines Chips 10, der in einer Kunststoffpackung 100 eingekapselt ist, zu reduzieren.
  • Diese Maßnahmen beinhalten die Abdeckung der Oberfläche der isolierenden Überlagerungsschicht 40 mit dem dicken, weichen Metallschichtmuster 50 (nor malerweise ist Aluminium am praktischsten). In dieser Abdeckung 50 ist ein kleiner Isolierungsabstand Z1 zwischen den isolierten Teilen vorhanden. Das weiche Metall wirkt als biegsame, nachgebende Grenzfläche, die die isolierende Überlagerungsschicht 40 vor einer Interaktion mit dem Kunststoffmaterial 100 schützt. Obwohl die separaten Teile dieses weichen Metallschichtmusters 50 keine elektrische Funktion haben, können sie mit einem geeigneten Potential verbunden werden, um Aufladungseffekte zu vermeiden. Deposition (oder galvanische Metallisierung) und Strukturierung des biegsamen Metalls können in denselben Prozessschritten, die für die Bereiche der Metallverbindungspads-Bereiche 51 verwendet werden, durchgeführt werden. Die elektrisch isolierten Teile 50a bis 50f, die Bond-Pads 51 und alle anderen leitenden Bereiche 52 oben am Chip 10 werden durch einen ausreichenden Abstand Z1 getrennt, um eine etwaige Verformung (Scheren und Schmieren), die durch die relative Bewegung des Chips 10 und des Kunststoffs 100 während des Temperaturzyklus verursacht wird, auszugleichen.
  • Die Verwendung von Aluminium oder zumindest einer Aluminium-basierten Legierung ist für das Schichtmuster 50 am praktischsten, da es ein standardmäßiges Depositionsmaterial bei der Herstellung von Halbleitervorrichtungen ist. Andere biegsame Metalle können jedoch für die Schicht 50 verwendet werden, wie zum Beispiel Blei. Eine galvanische Metallisierung der oberen leitenden Bereiche 50 und 51 eines Chips 10 mit Blei kann besonders zum Beispiel bei gelöteten Klemmenverbindungen an den gebundenen Pads 51 nützlich sein.
  • Wenn die vorliegende Offenbarung gelesen wird, werden dem Fachmann auch andere Variationen und Modifizierungen klar. Diese Variationen und Modifizierungen könnten äquivalente und andere Merkmale, die in diesem Fachbereich bereits bekannt sind, beinhalten, die anstatt von oder zusätzlich zu Merkmalen die bereits hierin beschrieben wurden, verwendet werden könnten.

Claims (13)

  1. Halbleitervorrichtung, die einen Halbieitervorrichtungskörper (10) umfasst, der in einer Umhüllung aus Kunstharzmaterial (100) eingekapselt ist, wobei eine erste Isolierschicht (20) auf einer Oberfläche des Körpers vorhanden ist, und ein Muster von leitenden Verbindungen (31–39) auf der ersten Isolierschicht (20) und an Fenstern (21) in der ersten Isolierschicht (20) vorhanden ist, eine zweite Überlagerungsschicht aus Isoliermaterial (40) auf dem Muster der leitenden Verbindungen (31–39) vorhanden ist, und ein Schichtmuster aus biegsamen Metall (50) mindestens den größten Teil des Oberflächenbereichs der Überlagerungsschicht des Isoliermaterials (40) abdeckt, um eine Grenzfläche mit dem Kunstharzmaterial (100) bereitzustellen, die eine Spannung zwischen der Überlagerungsschicht aus Isoliermaterial (40) und dem Kunstharzmaterial (100) während eines Temperaturzyklus der Vorrichtung reduziert, dadurch gekennzeichnet, dass das biegsame Metallschichtmuster (50) unterschiedliche Teile (50a–50f) umfasst, die elektrisch isoliert und auf der Überlagerungsschicht aus Isoliermaterial (40) in Abständen voneinander angeordnet sind, wobei das biegsame Metall ausreichend biegsam ist, um sich während des Temperaturzyklus der Vorrichtung lateral auf der Überlagerungsschicht aus Isoliermaterial (40) zu verformen, und die Beabstandung der elektrisch isolierten, unterschiedliche Teile (50a–50f) ausreichend ist, um einen Kurzschluss zwischen den elektrisch isolierten, unterschiedlichen Teilen (50a–50f) als Folge der lateralen Verformung zu vermeiden.
  2. Vorrichtung nach Anspruch 1, bei der die Beabstandung der elektrisch isolierten Teile des biegsamen Metallsschichtmusters vor dem Temperaturzyklus in der Vorrichtung mindestens 15 Mikrometer ist.
  3. Vorrichtung nach Anspruch 1 oder 2, bei der der Vorrichtungskörper einen integrierten Schaltkreis umfasst, und mindestens einer der elektrisch isolierten Teile des biegsamen Metallschichtmusters sich über der Überlagerungsschicht über den leitenden Verbindungen des integrierten Schaltkreises erstreckt.
  4. Vorrichtung nach einem der Ansprüche 1 bis 3, bei der der Vorrichtungskörper einen integrierten Schaltkreis, der einen Kondensator beinhaltet, umfasst, bei der ein Fenster in der Überlagerungsschicht in dem Bereich des Kondensators, an dem ein Teil des Musters der leitenden Anschlüsse eine obere Platte des Kondensators bildet, vorhanden ist, und bei der mindestens einer der elektrisch isolierten Teile des Schichtmusters des biegsamen Metalls sich über der oberen Platte des Kondensators am Fenster in der Überlagerungsschicht erstreckt.
  5. Vorrichtung nach einem der Ansprüche 1 bis 4, bei der eine Anzahl der elektrisch isolierten Teile des biegsamen Metallschichtmusters Metall-Verbindungs-Pads bilden, die mit den leitenden Verbindungen an Fenstern in der Überlagerungsschicht verbunden sind, und bei der Anschlussleiter der Vorrichtung mit den Metall-Verbindungs-Pads verbunden sind.
  6. Vorrichtung nach einem der vorangehenden Ansprüche, bei der mindestens ein Teil des biegsamen Metallschichtmusters mit demselben Potenzial wie ein darunter liegender leitender Bereich verbunden ist.
  7. Vorrichtung nach Anspruch 6, bei der unterschiedliche Teile des biegsamen Metallschichtmusters, die elektrisch voneinander isoliert sind, individuell mit den jeweiligen darunter liegenden leitenden Bereichen verbunden sind.
  8. Vorrichtung nach Anspruch 7, bei der der Vorrichtungskörper einen leistungsdissipativen Abschnitt und einen integrierten Schaltkreisabschnitt umfasst, wobei ein Teil des biegsamen Metallschichtmusters über dem leistungsdissipativen Abschnitt liegt und mit einem darunter liegenden leitfähigen Bereich des leistungsdissipativen Abschnitts verbunden ist, und mindestens ein weiterer Teil des biegsamen Metallschichtmusters über dem Teil des integrierten Schaltkreises liegt und mit einem darunter liegenden leitfähigen Bereich des integrierten Schaltkreisabschnitts verbunden ist.
  9. Vorrichtung nach einem der vorangehenden Ansprüche, bei der der Vorrichtungskörper eine Umfangsabschlussstruktur in der Nähe der Peripherie des Vorrichtungskörpers umfasst, und ein Teil des biegsamen Metallschichtmusters sich über der Abschlussstruktur mit einem Abstand von der Peripherie des Vorrichtungskörpers erstreckt.
  10. Vorrichtung nach Anspruch 9, bei der ein Teil des Musters der leitenden Verbindungen zwischen dem Abschlussbereich und dem darüber liegenden Teil des Schichtmusters des biegsamen Metalls verläuft, um den Abschlussbereich vom darüber liegenden Teil des Schichtmusters des biegsamen Metalls elektrisch abzuschirmen.
  11. Vorrichtung nach einem der vorangehenden Ansprüche, bei der das biegsame Metallschichtmuster mindestens 90% des Oberflächenbereichs der Überlagerungsschicht aus Isoliermaterial abdeckt.
  12. Vorrichtung nach einem der vorangehenden Ansprüche, bei der das biegsame Metallsschichtmuster eine Dicke von mindestens 2,5 Mikrometer hat.
  13. Vorrichtung nach einem der vorangehenden Ansprüche, bei der die biegsame Metallschicht Aluminium oder eine Aluminiumlegierung ist.
DE60131957T 2000-07-24 2001-07-06 Harzverkapselte elektronische vorrichtung mit spannungsreduzierender schicht Expired - Fee Related DE60131957T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB0018028.1A GB0018028D0 (en) 2000-07-24 2000-07-24 Semiconductor devices and their manufacture
GB0018028 2000-07-24
PCT/EP2001/007841 WO2002009179A1 (en) 2000-07-24 2001-07-06 Resin sealed semiconductor device with stress-reducing layer

Publications (2)

Publication Number Publication Date
DE60131957D1 DE60131957D1 (de) 2008-01-31
DE60131957T2 true DE60131957T2 (de) 2008-12-11

Family

ID=9896157

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60131957T Expired - Fee Related DE60131957T2 (de) 2000-07-24 2001-07-06 Harzverkapselte elektronische vorrichtung mit spannungsreduzierender schicht

Country Status (7)

Country Link
US (1) US6724093B2 (de)
EP (1) EP1275148B1 (de)
JP (1) JP2004505449A (de)
AT (1) ATE381779T1 (de)
DE (1) DE60131957T2 (de)
GB (1) GB0018028D0 (de)
WO (1) WO2002009179A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003096413A1 (en) * 2002-05-07 2003-11-20 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor non-volatiel memory
US20080088978A1 (en) * 2006-10-11 2008-04-17 Nitto Denko Corporation Heat transfer for a hard-drive wire-bond pre-amp
JP5714916B2 (ja) * 2011-01-12 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102012219616B4 (de) * 2012-10-26 2021-05-20 Robert Bosch Gmbh Mikromechanisches Bauelement mit Bondverbindung
US20160099200A1 (en) * 2014-10-01 2016-04-07 Stmicroelectronics S.R.L. Aluminum alloy lead frame for a semiconductor device and corresponding manufacturing process
CN111477683A (zh) * 2020-04-14 2020-07-31 全球能源互联网研究院有限公司 一种功率mosfet芯片的封装结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4206472A (en) * 1977-12-27 1980-06-03 International Business Machines Corporation Thin film structures and method for fabricating same
JPS62211928A (ja) * 1986-03-12 1987-09-17 Fujitsu Ltd 半導体装置
DE3788119T2 (de) * 1986-12-19 1994-05-11 Philips Nv Verfahren zum Herstellen einer Halbleitervorrichtung mit vermindertem Verpackungsdruck.
GB2207315B (en) 1987-06-08 1991-08-07 Philips Electronic Associated High voltage semiconductor with integrated low voltage circuitry
JPH0428254A (ja) 1990-05-23 1992-01-30 Nec Corp 半導体装置
JP2593965B2 (ja) * 1991-01-29 1997-03-26 三菱電機株式会社 半導体装置
US5600151A (en) * 1995-02-13 1997-02-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device comprising a semiconductor substrate, an element formed thereon, and a stress-buffering film made of a silicone ladder resin
GB9513420D0 (en) 1995-06-30 1995-09-06 Philips Electronics Uk Ltd Power semiconductor devices
US6075289A (en) 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
GB9908285D0 (en) 1999-04-13 1999-06-02 Koninkl Philips Electronics Nv A power switching circuit

Also Published As

Publication number Publication date
EP1275148B1 (de) 2007-12-19
DE60131957D1 (de) 2008-01-31
ATE381779T1 (de) 2008-01-15
JP2004505449A (ja) 2004-02-19
US20020008327A1 (en) 2002-01-24
EP1275148A1 (de) 2003-01-15
US6724093B2 (en) 2004-04-20
GB0018028D0 (en) 2000-09-13
WO2002009179A1 (en) 2002-01-31

Similar Documents

Publication Publication Date Title
DE3134343C2 (de) Halbleiteranordnung
DE4201792C2 (de) Anschlußelektrodenstruktur und Verfahren zu deren Herstellung
DE3785899T2 (de) Halbleiteranordnung mit stromversorgungsleiterbahnen.
DE69808405T2 (de) Anschlussflächenstruktur für Flüssigkristallanzeige und Halbleiterbauelement und Verfahren zu deren Herstellung
DE19520700B4 (de) Halbleiterbausteinanordnung
DE4019848C2 (de) Halbleitereinrichtung mit einer allseitig isolierten Unterstützungsschicht unterhalb eines Kontaktgebietes und Herstellungsverfahren für eine solche Halbleitereinrichtung
DE69315278T2 (de) Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE102009041463A1 (de) Halbleitervorrichtung mit mehreren Halbleitersubstraten und Verfahren zu deren Fertigung
DE4109299C2 (de) Halbleiterspeichereinrichtung und Herstellungsverfahren hierfür
DE10345247B4 (de) Verwendung von Leiterbahnen als Krallkörper
DE19842441B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4314906C2 (de) Halbleiterbauelement mit Stromanschlüssen für hohe Integrationsdichte
DE60131957T2 (de) Harzverkapselte elektronische vorrichtung mit spannungsreduzierender schicht
WO2000042657A1 (de) Elektronisches bauelement und verwendung einer darin enthaltenen schutzstruktur
DE102012007954A1 (de) Doppelschichtmetall- (DLM) Leistungs-MOSFET
DE112021000458T5 (de) Halbleitervorrichtung
DE4130569A1 (de) Ic-paketiereinrichtung
DE112021003392B4 (de) Halbleiterbauelement
DE112004003008T5 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
EP1247250B1 (de) Chipkartenanordnung
DE102006018675A1 (de) Dünnschichtstruktur und Herstellungsverfahren derselben
EP1518272B1 (de) Unter ein pad integrierte halbleiterstruktur
DE102004027074A1 (de) BGA (Ball Grid Array)-Gehäuse mit einer metallischen Kühlfolie
DE10341564B4 (de) Kondensatoranordnung und Verfahren zur Herstellung derselben
DE102019202717A1 (de) Flex-folien-package mit erweiterter topologie

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee