[go: up one dir, main page]

DE4325668A1 - Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung - Google Patents

Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung

Info

Publication number
DE4325668A1
DE4325668A1 DE4325668A DE4325668A DE4325668A1 DE 4325668 A1 DE4325668 A1 DE 4325668A1 DE 4325668 A DE4325668 A DE 4325668A DE 4325668 A DE4325668 A DE 4325668A DE 4325668 A1 DE4325668 A1 DE 4325668A1
Authority
DE
Germany
Prior art keywords
conductor layers
wiring
base substrate
layer
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4325668A
Other languages
English (en)
Other versions
DE4325668C2 (de
Inventor
Toshio Sudo
Kenji Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE4325668A1 publication Critical patent/DE4325668A1/de
Application granted granted Critical
Publication of DE4325668C2 publication Critical patent/DE4325668C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

Die Erfindung betrifft ein Mehrebenen-Verdrahtungssub­ strat für das Montieren eines Mehrchipmoduls oder -bau­ steins, eine das Mehrebenen-Verdrahtungssubstrat ver­ wendende Halbleiteranordnung und ein Verfahren zur Her­ stellung des Mehrebenen-Verdrahtungssubstrats.
In den letzten Jahren sind im Zuge des raschen Fort­ schritts auf dem Gebiet der Halbleitertechnik LSIs (großintegrierte Schaltkreise) hoher Integrationsdichte und hoher Arbeitsgeschwindigkeit entwickelt worden. Bei Konstruktion eines Rechners oder eines Nachrichtenüber­ tragungsgeräts aus diesen Hochleistungs-LSIs bewirkt die Montageverzögerung (mounting delay) von zwischen den LSIs übertragenen Signalen eine Begrenzung der Lei­ stung des die LSIs aufweisenden Systems.
Als Möglichkeit zur Lösung des obigen Problems ist ein Mehrchipmodul oder -baustein (MCM), bei dem Blankchip- LSIs mit hoher Dichte montiert sind, entwickelt worden. Je nach der Art der in ihnen verwendeten Substrate wer­ den die Mehrchipmodule oder MCMs in ein MCM-L, bei dem blanke (bare) Chips unmittelbar auf einer Leiterplatte montiert sind, ein MCM-C unter Verwendung eines Keramik­ substrats, das durch Stapeln und anschließendes Sintern von als "grüne" oder ungebrannte Schichten bezeichneten Keramik-Dünnschichten erhalten wurde, und ein MCM-D ein­ geteilt, das ein Dünnschicht- oder -film-Mehrebenen-Ver­ drahtungssubstrat verwendet. Von diesen Typen ist das MCM-D im Hinblick auf seine elektrischen Eigenschaften, seine Verdrahtungsdichte und dgl. besonders attraktiv.
Beim MCM-D ist ein als Basis dienendes Grund- oder Ba­ sissubstrat für die Ausbildung einer Dünnschicht-Mehr­ ebenenverdrahtungsschicht erforderlich. Als Basissub­ strat wird eine Siliziumscheibe, eine Metallplatte aus Aluminium o. dgl. oder aber ein Keramiksubstrat aus Alu­ miniumoxid, Aluminiumnitrid o. dgl. benutzt. Bei Verwen­ dung des Keramiksubstrats hierfür kann eine Verdrah­ tungsschicht innerhalb des Basissubstrats geformt wer­ den, und letzteres kann auch als Kapsel (package) be­ nutzt werden, wodurch eine Montage- oder Aufbaudichte erhöht wird.
Das das Keramiksubstrat verwendende Basissubstrat wird herkömmlicherweise auf einem sog. Highend-Gebiet, z. B. bei einem Super-Rechner benutzt, wo die hohen Kosten für das Basissubstrat in Kauf genommen werden. Wenn diese Technik jedoch auf eine Arbeitsstation oder einen sog. Personal-Rechner angewandt wird, müssen verschie­ dene Arten von Basissubstraten in kurzer Zeit herge­ stellt und die Kosten gesenkt werden.
Bei einem in einem herkömmlichen Mehrchipmodul bzw. MCM eingesetzten Basissubstrat müssen ein Verdrahtungs-Lei­ termuster, eine Isolierschicht sowie Durchgangslöcher (via holes) für jede Schicht geformt werden. Da die be­ treffenden Vorgänge nacheinander erfolgen, dauert die Fertigstellung des Basissubstrats eine lange Zeit; eine Kostensenkung ist dabei schwierig zu realisieren.
Aufgabe der Erfindung ist damit die Schaffung eines Mehrebenen-Verdrahtungssubstrats, mit dem die Kosten ge­ senkt und die für seine Herstellung benötigte Zeit ver­ kürzt werden können.
Bei diesem Mehrebenen-Verdrahtungssubstrat soll ein Ba­ sissubstrat nach einem einfachen Verfahren herstellbar sein.
Im Zuge obiger Aufgabe bezweckt die Erfindung auch die Schaffung eines als halbkundenspezifisches Substrat die­ nenden Basissubstrats, bei dem Stromversorgungs-/Masse­ verdrahtungsschichten im voraus geformt sind.
Die Erfindung bezweckt ferner auch die Schaffung einer das Mehrebenen-Verdrahtungssubstrat verwendenden Halb­ leiteranordnung.
Ein Mehrebenen-Verdrahtungssubstrat gemäß einem Merkmal der Erfindung umfaßt ein Basissubstrat, bei dem Strom­ versorgungs- und Masse-Flächenleitermuster über Isolier­ schichten einander abwechselnd gestapelt sind, eine An­ zahl von lotrechten Stromversorgungs-Leiterschichten und eine Anzahl von lotrechten Masseleiterschichten, die jeweils mit den Stromversorgungs- bzw. Masse-Flä­ chenleitermustern elektrisch verbunden, regelmäßig ab­ wechselnd in einem Zentralbereich des Basissubstrats an­ geordnet und durch das Basissubstrat verlaufend geformt sind, sowie auf einer Hauptfläche des Basissubstrats ge­ formte Mehrebenen-Dünnschichtverdrahtungsschichten mit Dünnschicht-Stromversorgungs- und Masse­ verdrahtungsschichten, die selektiv mit den lotrechten Stromversorgungs- und Masseleiterschichten verbunden sind, sowie Dünnschicht-Signalverdrahtungsschichten.
Im folgenden sind bevorzugte Ausführungsformen der Er­ findung anhand der Zeichnung näher erläutert. Es zei­ gen:
Fig. 1 eine Draufsicht auf ein Basissubstrat, das ein Mehrebenen-Verdrahtungssubstrat gemäß einer ersten Ausführungsform darstellt,
Fig. 2 eine Schnittansicht zur Darstellung einer Halbleiteranordnung unter Verwendung des Mehrebenen-Verdrahtungssubstrats nach Fig. 1,
Fig. 3 eine Draufsicht auf ein Flächenleitermuster, das auf einer das Basissubstrat nach Fig. 1 darstellenden Isolierschicht geformt ist,
Fig. 4 eine Schnittansicht eines ein Mehrebenen-Ver­ drahtungssubstrat gemäß einer zweiten Ausfüh­ rungsform bildenden Basissubstrats,
Fig. 5 eine Draufsicht auf ein ein Mehrebenen-Ver­ drahtungssubstrat gemäß einer dritten Ausfüh­ rungsform bildendes Basissubstrat,
Fig. 6 eine Schnittansicht zur Darstellung des Auf­ baus einer das Mehrebenen-Verdrahtungssub­ strat nach Fig. 4 verwendenden Halbleiteran­ ordnung,
Fig. 7 eine in vergrößertem Maßstab gehaltene Schnittdarstellung der Oberflächenseite des Basissubstrats und eines auf diesem geform­ ten Dünnschicht-Verdrahtungsabschnitts,
Fig. 8 eine Schnittansicht des Aufbaus einer Halb­ leiteranordnung gemäß einer vierten Ausfüh­ rungsform,
Fig. 9 eine Schnittansicht des Aufbaus einer Halb­ leiteranordnung gemäß einer fünften Ausfüh­ rungsform,
Fig. 10 eine Schnittansicht des Aufbaus einer Halb­ leiteranordnung gemäß einer sechsten Ausfüh­ rungsform,
Fig. 11 eine Schnittansicht eines Teils des Aufbaus einer Halbleiteranordnung gemäß einer sieb­ ten Ausführungsform,
Fig. 12 eine Draufsicht auf ein Originalsubstrat zur Ausbildung eines Basissubstrats zur Verwen­ dung bei der Halbleiteranordnung nach Fig. 11,
Fig. 13A eine in vergrößertem Maßstab gehaltene Drauf­ sicht zur Darstellung des Musters oder Sche­ mas eines Ausschnitts aus dem Originalsub­ strat von Fig. 12,
Fig. 13B eine Draufsicht auf ein Stromversorgungs-Flä­ chenleitermuster, das auf einer das Original­ substrat nach Fig. 13A darstellenden Isolier­ schicht geformt ist,
Fig. 13C eine Draufsicht auf ein Masse-Flächenleiter­ muster, das auf der das Originalsubstrat nach Fig. 13A bildenden Isolierschicht ge­ formt ist,
Fig. 14 einen Schnitt längs der Linie XIV-XIV in Fig. 13A durch das Originalsubstrat,
Fig. 15 eine Draufsicht zur Veranschaulichung des Mu­ sters eines Originalsubstrats zur Erläu­ terung eines Zustands, in welchem das Ori­ ginalsubstrat auf die Größe eines erforder­ lichen Basissubstrats geschnitten ist oder wird, und
Fig. 16 eine Schnittansicht eines Teils einer Halb­ leiteranordnung gemäß einer achten Ausfüh­ rungsform.
In den Figuren sind einander gleiche Teile mit jeweils gleichen Bezugsziffern bezeichnet.
Fig. 1 ist eine Draufsicht zur Darstellung des Musters des Aufbaus eines Basissubstrats gemäß einer ersten Aus­ führungsform der Erfindung; Fig. 2 zeigt in einem Schnitt den Aufbau einer unter Verwendung des Basissub­ strats nach Fig. 1 gebildeten Halbleiteranordnung.
Ein in Fig. 1 dargestelltes Basissubstrat 11 wird wie folgt hergestellt: Im Siebdruck wird z. B. eine Wolfram­ paste auf die Oberflächen mehrerer als "grüne" oder un­ gebrannte Keramiklagen bzw. -schichten bezeichneter Iso­ lierschichten oder -filme aus z. B. Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN) o. dgl. zur Bildung von Flächenleitermustern aufgebracht; diese Isolierschich­ ten bzw. -filme werden sodann gestapelt (übereinander angeordnet) und nach an sich bekannter Sintertechnik gesintert.
Die auf den Oberflächen der mehreren Isolierschichten oder auf -filme erzeugten Flächenleitermuster umfassen zwei Arten von Mustern, nämlich ein an eine Stromversor­ gungsspannung anzuschließendes Flächenleitermuster 12 und ein mit einer Erd- oder Massespannung (Bezugsspan­ nung) zu verbindendes Flächenleitermuster 13. Zwei unge­ brannte Schichten, auf denen die Stromversorgungs-Flä­ chenleitermuster geformt sind, sowie zwei ungebrannte Schichten, auf denen die Masse-Flächenleitermuster ge­ formt sind, werden im voraus vorbereitet. Diese unge­ brannten Schichten werden einander abwechselnd in der Richtung der Dicke so gestapelt, daß zwischen den Flä­ chenleitermustern Kondensatoren geformt werden, worauf die gestapelten ungebrannten Schichten gesintert wer­ den.
Ein Zentralbereich 14a des Basissubstrats 11 ist ein Be­ reich, in welchem die Stromversorgungs- und Masse-Flä­ chenleitermuster 12 bzw. 13 ausgebildet sind. Im Zen­ tralbereich 14a sind mit dem Stromversorgungs-Flächen­ leitermuster 12 verbundene lotrechte oder Vertikallei­ terschichten 15 (offene Kreise in Fig. 1) und mit dem Masse-Flächenleitermuster 13 verbundene lotrechte oder Vertikalleiterschichten 16 (volle Kreise bzw. Punkte in Fig. 1) regelmäßig und einander abwechselnd angeordnet. Im Umfangs- bzw. Randbereich 14b des Basissubstrats 11 sind mehrere Leiterschichten 17 zum Herausführen von Si­ gnalverdrahtungsleitungen von Stromversorgungs-/Masse­ verdrahtungsleitungen angeordnet.
Die lotrechten Leiterschichten 15, 16 und 17 sind je­ weils lotrecht angeordnet und elektrisch auf die im fol­ genden angegebene Weise verbunden oder angeschlossen: In der Isolierschicht jeder der Schichten ausgebildete Durchgangsöffnungen (via holes) werden mit einer Wolf­ rampaste gefüllt, worauf die Isolierschichten oder -fil­ me gestapelt und gesintert werden. Danach werden die Stromversorgungs-Flächenleitermuster 12 auf den Isolier­ schichten mittels der lotrechten Leiterschichten 15 elektrisch miteinander verbunden, während auf ähnliche Weise die Masse-Flächenleitermuster 13 mittels der lot­ rechten Leiterschichten 16 elektrisch miteinander ver­ bunden werden. Die Flächenleitermuster 12 und 13 sind dabei so angeordnet, daß Induktivitätskomponenten, die in den Verdrahtungsbahnen der Flächenleitermuster 12 und 13 vorhanden sind, ausreichend herabgesetzt sind.
Beim Basissubstrat 11 gemäß Fig. 2 wird eine Oberfläche oder -seite 18 als Hauptfläche benutzt, die als Dünn­ schichtverdrahtungs-Erzeugungsfläche dient; eine Unter­ seite 19 wird als externe Anschlußherausführfläche be­ nutzt. Die End- oder Stirnflächen der lotrechten Strom­ versorgungs-Leiterschichten 15, der lotrechten Masse- Leiterschichten 16 und der Leiterschichten 17 liegen an der Oberseite 18 frei. Darüber hinaus ist oder wird die Oberfläche des Isolierfilms auf der Oberseite 18 po­ liert. Nicht dargestellte Anschlußelektroden zum An­ schließen oder Verbinden einer Mehrebenen-Dünnschicht­ verdrahtungsschicht 22 (noch zu beschreiben) sind oder werden auf den freiliegenden Abschnitten der Leiter­ schichten 15, 16 und 17 auf der Isolierfilmoberfläche an der Oberseite 18 ausgebildet.
Die Mehrebenen-Dünnschichtverdrahtungsschicht 22 ist oder wird auf der Oberseite 18 des Basissubstrats 11 ge­ formt. Diese Schicht 22 umfaßt eine Polyimid-Isolier­ schicht 20 und eine Dünnschicht-Verdrahtungsschicht 21 mit einer Kupferschicht und einem Barrieren- bzw. Sperren­ metall. Letzteres besteht aus einer Titanschicht oder einer Chromschicht zur Verbesserung der Adhäsion zwischen der Polyimid-Isolierschicht 20 und der Kupfer­ schicht. Das Basissubstrat 11 und die Mehrebenen-Dünn­ schichtverdrahtungsschicht 22 bilden ein Mehrebenen-Ver­ drahtungssubstrat.
Auf der Mehrebenen-Dünnschichtverdrahtungsschicht 22 werden mehrere Halbleiter-Chips, z. B. LSI-Chips 23 mon­ tiert. Eine Stromversorgungsspannungselektrode, eine Massespannungselektrode und ein Signalelektrode (An­ schlußelektroden) (nicht dargestellt) sind oder werden auf der Oberseite jedes LSI-Chips 23 ausgebildet. Die Elektroden auf dem LSI-Chip 23 werden über Verbindungs- bzw. Bondingdrähte 24 sowie die Dünnschichtverdrahtungs­ schicht 21 in der Mehrebenen-Dünnschichtverdrahtungs­ schicht 22 elektrisch mit den lotrechten Leiterschich­ ten 15 und 16, welche dem betreffenden LSI-Chip 23 am nächsten liegen, verbunden, wobei die Elektroden eben­ falls mit den Durchgangsöffnungskontakten 17 verbunden werden.
Mit anderen Worten: einige der im Randbereich 14b des Basissubstrats 11 angeordneten Leiterschichten 17 sind bzw. werden unmittelbar innerhalb des Basissubstrats 11 mit den Stromversorgungs-Flächenleitermustern 12 bzw. dem Masse-Flächenleitermuster 13 verbunden. Eine Strom­ versorgungsspannung oder eine Massespannung wird von außen her an die Flächenleitermuster 12 und 13 über die Leiterschichten 17 und sodann über die lotrechten Lei­ terschichten 15 und 16, die Dünnschichtverdrahtungs­ schicht 21 und die Bondingdrähte 24 an jeden der LSI- Chips 23 angelegt. Ein Signalaustausch zwischen jedem LSI-Chip 23 und einer externen Schaltung erfolgt über einige der Leiterschichten 17, die Dünnschichtverdrah­ tungsschicht 21 und die Bonding-Drähte 24.
Ferner werden Zuleitungsstifte durch Hartlöten ange­ bracht, oder mit einem Verbinder in Kontakt gebrachte Anschlußelektroden (pad electrodes) werden an der Unter­ seite 19 des Basissubstrats 11 geformt. Bei der vorlie­ genden Ausführungsform sind oder werden Anschlußelektro­ den 25 an der Unterseite 19 angeordnet.
Fig. 3 veranschaulicht in Draufsicht die Form des Strom­ versorgungs-Flächenleitermusters 12, das auf dem das Ba­ sissubstrat 11 bildenden Isolierfilm geformt oder ausge­ bildet ist. In Fig. 3 steht der schraffierte Bereich für das Flächenleitermuster 12, das durch Aufdrucken und anschließendes Sintern einer Wolframpaste geformt ist. Das Leitermuster ist nicht um die lotrechten Mas­ se-Leiterschichten 16 herum ausgebildet, um ein Kurz­ schließen der Durchgangsöffnungskontakte 16 zueinander zu vermeiden. Das Masse-Flächenleitermuster 13 ist oder wird weiterhin auf die gleiche Weise wie die Stromver­ sorgungs-Flächenleitermuster 12 erzeugt.
Wenn bei dem Mehrebenen-Verdrahtungssubstrat mit dem oben beschriebenen Aufbau verschiedene Arten von MCMs entsprechend der willkürlichen Anordnung und den will­ kürlichen Größen der LSI-Chips für jeden Anwendungsfall ausgebildet werden sollen, können die Stromversorgungs- und Masseverdrahtungsleitungen der LSI-Chips mit den am nächsten gelegenen, im Basissubstrat 11 angeordneten lotrechten Leiterschichten verbunden werden, um den Ab­ stand zwischen Verdrahtungsleitungen in den Mehrebenen- Dünnschichtverdrahtungsschichten 22 zu verkürzen. Si­ gnalverdrahtungsleitungen dienen als Verdrahtungsleitun­ gen für die Verbindung der LSI-Chips jeweils miteinan­ der sowie (mit) Verdrahtungsleitungen für Verbindung der LSI-Chips mit einer externen Schaltung. Die Signal­ verdrahtungsleitungen in den Mehrebenen-Dünnschichtver­ drahtungsschichten können aus den Dünnschichtverdrah­ tungsschichten 21 einer zweilagigen Struktur geformt sein. Aus diesem Grund können verschiedene Arten von MCMs (Mehrchipmodule) mit niedrigen Kosten und in kürze­ rer Herstellungszeit als beim Stand der Technik bereit­ gestellt werden.
In Verbindung mit der dargestellten Ausführungsform ist ein Fall beschrieben worden, in welchem ein Stromversor­ gungssystem zwei Potentiale (ein Stromversorgungspoten­ tial und ein Massepotential) aufweist. Wenn ein zu ver­ wendendes Stromversorgungssystem zwei oder mehr Potenti­ ale aufweist, können lotrechte Leiterschichten für die­ se Potentiale abwechselnd angeordnet werden.
Fig. 4 veranschaulicht im Schnitt den Aufbau eines Mehr­ ebenen-Verdrahtungssubstrats gemäß einer zweiten Ausfüh­ rungsform der Erfindung. Wie für das Basissubstrat 11 gemäß der ersten Ausführungsform beschrieben, sind da­ bei die mit der Stromversorgungsspannung zu verbinden­ den beiden Flächenleitermuster 12 und die an die Masse­ spannung anzuschließenden beiden Flächenleitermuster 13 vorgesehen. Bei einem Basissubstrat 11 gemäß der zwei­ ten Ausführungsform sind ein an eine Stromversorgungs­ spannung anzuschließendes Flächenleitermuster 12 und ein an eine Massespannung anzuschließendes Flächenlei­ termuster 13 vorgesehen.
Das Mehrebenen-Verdrahtungssubstrat der Ausführungsform gemäß Fig. 4 ist für praktischen Einsatz geeignet. Wenn jedoch die Zahl der Schichten der Flächenleitermuster 12 und 13 vergrößert wird, entstehen Kondensatoren je­ weils einer größeren Kapazität, so daß Stromversorgungs­ störsignal oder -rauschen verringert und eine Gleich­ strom-Zuführfähigkeit in einem Normalbetrieb erhöht wer­ den.
Fig. 5 ist eine Draufsicht zur Darstellung des Musters der Ausgestaltung oder Struktur eines Basissubstrats gemäß einer dritten Ausführungsform. Fig. 6 veranschau­ licht im Schnitt den Aufbau einer unter Verwendung des Basissubstrats gemäß Fig. 5 gebildeten Halbleiteranord­ nung. Im Zusammenhang mit dieser Ausführungsform ist nachstehend nur ein vom Basissubstrat gemäß Fig. 1 ver­ schiedenes Basissubstrat 11 beschrieben. Bei dieser Aus­ führungsform sind insbesondere als externe Anschlüsse dienende Anschlußelektroden 25 im äußeren Umfangs- oder Randbereich auf der Oberseite 18 des Basissubstrats 11 angeordnet. An der Oberseite 18 des Basissubstrats 11 ist ein Abschirmmetallring 26 geformt, mit welchem ein Deckel 27 nach einer Nahtschweiß- oder Laserschweißme­ thode verschweißt ist, so daß eine luftdichte Abdich­ tung hergestellt ist.
Weiterhin sind aus Wolfram bestehende Umgehungsverdrah­ tungsleitungen 28 unter dem Metallring 26 und innerhalb des Basissubstrats 11 geformt; innerhalb des Basissub­ strats 11 sind Leiterschichten 29 zur Verbindung von Si­ gnalverdrahtungsleitungen mit den Anschlußelektroden 25 vorgesehen.
Obgleich nicht dargestellt, sind mehrere lotrechte Stromversorgungs- und Masse-Leiterschichten im Zentral­ bereich an der Oberseite 18 des Basissubstrats 11 vorge­ sehen, wobei Flächenleitermuster 12 und 13 unmittelbar an diese lotrechten Leiterschichten angeschlossen sind.
Da beim Basissubstrat 11 gemäß dieser Ausführungsform die Anschlußelektroden 25 an der Oberseite 18 geformt sind, kann unter Verwendung von Fett (grease) einer ho­ hen Wärmeleitfähigkeit ein Wärmesumpf oder Kühlkörper (nicht dargestellt) an einer Unterseite 19 des Basissub­ strats 11 angeordnet werden. Die Wärmeleitfähigkeit von Aluminiumnitrid (AlN) als Material der Isolierfolie je­ der Schicht im Basissubstrat beträgt nahezu das Zehn­ fache derjenigen von Aluminiumoxid (Al2O3). Genauer ge­ sagt: die Wärmeleitfähigkeit von Aluminiumnitrid be­ trägt etwa 170 (°C/Wm), während die Wärmeleitfähigkeit von Aluminiumoxid etwa 15 (°C/Wm) beträgt. Bei Anord­ nung des Wärmesumpfes oder Kühlkörpers kann somit die Kühlleistung erhöht werden. Zur Verringerung des thermi­ schen Widerstands einer Mehrebenen-Dünnschichtverdrah­ tungsschicht 22 können weiterhin sog. thermische oder Wärmedurchgangsöffnungen wirksamer in einer Polyimid- Isolierschicht 20 ausgebildet werden.
Fig. 7 ist eine in vergrößertem Maßstab gehaltene Schnittansicht der Oberseite 18 des Mehrebenen-Verdrah­ tungssubstrats bei jeder der obigen Ausführungsformen. Das das Mehrebenen-Verdrahtungssubstrat bildende Basis­ substrat umfaßt eine Anzahl von Flächenleitermustern 31, bestehend aus Wolfram und entsprechend den vorher erwähnten Flächenleitermustern 12 und 13, zwischen den Flächenleitermustern 31 angeordnete Isolierschichten oder -filme 32 und einen auf der Oberseite 18 angeordne­ ten Isolierfilm 32a. Die Oberfläche des Isolierfilms 32a ist, wie oben erwähnt, poliert, wobei der Isolier­ film 32a dünner ausgebildet ist als jeder der anderen Isolierfilme 32. Eine erste Dünnschichtverdrahtungs­ schicht 21-1 und eine zweite Dünnschichtverdrahtungs­ schicht 21-2 aus Kupfer bzw. einem Barrieren- bzw. Sperren­ metall sind in der Polyimid-Isolierschicht 20 der Mehrebenen-Dünnschichtverdrahtungsschichten 22 geformt.
Wenn dabei der eine geringe Filmdicke besitzende Iso­ lierfilm 32a auf der obersten Fläche des Basissubstrats angeordnet ist oder wird, kann der charakteristische Leitungswiderstand der Signalverdrahtungsleitungen im Dünnschichtverdrahtungsabschnitt 22 einfach gesteuert werden. Infolgedessen kann Übersprechen-Störsignal zwi­ schen den Verdrahtungsleitungen ohne weiteres reduziert werden. Mit anderen Worten: der charakteristische Lei­ tungswiderstand der Signalverdrahtungsleitungen in den Mehrebenen-Dünnschichtverdrahtungsschichten 22 wird da­ durch gesteuert, daß die Breite jeder Verdrahtungslei­ tung und die Dicke des Isolierfilms 32a, d. h. der Ab­ stand zwischen den Signalverdrahtungsleitungen und dem mit einer Massespannung beaufschlagten Flächenleiter­ muster 31 eingestellt wird.
Wie oben beschrieben, ist oder wird die Dicke des Iso­ lierfilms 32a durch Polieren seiner Oberfläche an der Seite der Hauptfläche verringert. Es kann jedoch auch die folgende Methode angewandt werden: Eine "grüne" bzw. ungebrannte Schicht für den Isolierfilm 32a wird im voraus mit einer Dicke ausgebildet, die kleiner ist als diejenige jeder der ungebrannten Schichten für die Isolierfilme 32, worauf diese ungebrannten Schichten übereinandergestapelt und einheitlich gesintert werden.
Fig. 8 veranschaulicht im Schnitt den Aufbau einer Halb­ leiteranordnung gemäß einer vierten Ausführungsform der Erfindung. Die Anordnung gemäß dieser Ausführungsform umfaßt ein Mehrchipmodul bzw. MCM 40 und eine (gedruck­ te) Mehrebenen-Leiterplatte 42, auf welcher das MCM 40 montiert ist. Das MCM 40 besteht aus einem Basissub­ strat 11, auf letzterem geformten Mehrebenen-Dünn­ schichtverdrahtungsschichten 22 und einer Anzahl von auf den letzteren Verdrahtungsschichten 22 montierten LSI-Chips 23; es ist unter Verwendung eines Metallrings 26 und eines Deckels 27 luftdicht abgedichtet. Das MCM 40 ist so montiert, daß an der Unterseite des Basissubs­ trats 11 des MCMs 40 geformte Zuleitungsstifte 41 in durchgehende Öffnungen 43 der Leiterplatte 42 einge­ setzt sind. Mit der Bezugsziffer 44 ist dabei ein Ver­ drahtungsmuster der Leiterplatte 42 bezeichnet.
In diesem Fall kann das Mehrchipmodul bzw. MCM 40 ohne Verwendung der als externe Anschlüsse dienenden Zulei­ tungsstifte 41 auf der Leiterplatte 40 montiert werden, indem nicht dargestellte, am Basissubstrat angeordnete Anschlußelektroden mit dem auf der Oberfläche der Lei­ terplatte geformten Verdrahtungsmuster verlötet werden.
Fig. 9 veranschaulicht im Schnitt den Aufbau einer Halb­ leiteranordnung gemäß einer fünften Ausführungsform der Erfindung. Bei der Anordnung bzw. beim Zusammenbau die­ ser Ausführungsform wird ein Basissubstrat so montiert, daß seine LSI-Chip-Montagefläche einer (gedruckten) Lei­ terplatte 42 zugewandt ist. Biegsame Flachkabel 45 wer­ den zur Verbindung der Leiterplatte 42 mit Anschlußelek­ troden 25 benutzt, die als externe Anschlüsse eines Mehrchipmoduls bzw. MCMs 40 dienen. Ein Basissubstrat 11 des MCMs 40 ist an seinen Ecken durch nicht darge­ stellte Abstandsstücke o. dgl. gehaltert. Weiterhin ist auf der Fläche des Keramik-Basissubstrats 11, welche der LSI-Chip-Montagefläche gegenüberliegt, ein Kühlkör­ per 46 angeordnet.
Fig. 10 veranschaulicht im Schnitt den Aufbau einer Halbleiteranordnung gemäß einer sechsten Ausführungs­ form der Erfindung. Bei der Anordnung gemäß dieser Aus­ führungsform ist ein Basissubstrat der gleichen Art wie das Basissubstrat gemäß Fig. 8 als Basissubstrat 11 vor­ gesehen; eine Leiterplatte oder ein Leiterrahmen 47, der durch Stanzen oder Ätzen einer dünnen Metallfolie geformt ist, wird zur Verbindung einer (gedruckten) Leiterplatte 42 mit Anschlußelektroden, die als externe Anschlüsse des Basissubstrats 11 dienen, benutzt. An der Fläche des Basissubstrats 11, welche seiner LSI- Chip-Montagefläche gegenüberliegt, ist ein Kühlkörper 46 angeordnet. Die von jedem der LSI-Chips 23 erzeugte oder abgestrahlte Wärme wird über das Basissubstrat 11 zum Kühlkörper 46 übertragen. Da Aluminiumnitrid einen niedrigeren Wärmewiderstand als Aluminiumoxid besitzt, kann in diesem Fall bei Ausbildung des Basissubstrats unter Verwendung einer ungebrannten Schicht oder Lage aus Aluminiumnitrid die Wärme wirksam abgestrahlt wer­ den.
Fig. 11 ist eine Schnittansicht einer Halbleiteranord­ nung gemäß einer siebten Ausführungsform der Erfindung. Diese Anordnung umfaßt ein aus "grünen" bzw. ungebrann­ ten Keramikschichten oder -lagen geformtes Basissub­ strat 11, auf letzterem geformte Mehrebenen-Dünnschicht­ verdrahtungsschichten 22 und einen auf letzterem mit­ tels einer Klebmittelschicht 51 montierten LSI-Chip 23, der durch einen Metallring 26 und einen Deckel 27 luft­ dicht abgedichtet ist.
Bei dieser Ausführungsform sind am LSI-Chip 23 vorgese­ hene Elektroden (Anschlußelektroden oder Elektroden­ flecke) nach einer TAB (automatisierten Bandbonding-) Technik unter Verwendung von Leiterrahmen 52 mit Bon­ dingflecken 53 an den Mehrebenen-Dünnschichtverdrah­ tungsschichten 22 verbunden.
Bei dieser Ausführungsform sind im Basissubstrat 11 lot­ rechte Stromversorgungs-Leiterschichten 15, lotrechte Masse-Leiterschichten 16 und lotrechte Signal-Leiter­ schichten 17 ausgebildet. Mit jeder der lotrechten Lei­ terschichten verbundene Anschlußelektroden 54 sind auf beiden Flächen des Basissubstrats 11 geformt. Die an der Seite der Mehrebenen-Dünnschichtverdrahtungsschich­ ten 22 geformten Anschlußelektroden 54 sind selektiv mit einer Dünnschichtverdrahtungsschicht 21 der genann­ ten Verdrahtungsschichten 22 verbunden, wobei Zulei­ tungsstifte 41 durch Hartlöten an Anschlußelektroden 54 angebracht sind, die an der den Mehrebenen-Dünnschicht­ verdrahtungsschichten 22 gegenüberliegenden Fläche des Basissubstrats 11 geformt sind.
Das bei dieser Ausführungsform benutzte Basissubstrat 11 wird wie folgt hergestellt: Das Basissubstrat 11 wird mit einer erforderlichen Größe auf einem großflä­ chigen Original ausgeschnitten, bei welchem die lotrech­ ten Stromversorgungs-, Masse- und Signalleiterschichten 15, 16 bzw. 17 in einem vorbestimmten Behältnis ausge­ bildet sind und bei dem die mit diesen lotrechten Lei­ terschichten verbundenen Anschlußelektroden 54 geformt sind.
Fig. 12 ist eine Draufsicht auf das Muster des Original­ substrats 60. Letzteres wird wie folgt geformt oder her­ gestellt: Wie oben beschrieben, wird beispielsweise eine Wolframpaste im Siebdruck auf die Oberfläche einer Anzahl von als "grüne" bzw. ungebrannte Keramiklagen be­ zeichneten Isolierschichten oder -filmen aus z. B. Alumi­ niumoxid (Al2O3), Aluminiumnitrid (AlN) o. dgl. zur Aus­ bildung von Flächenleitermustern aufgebracht, worauf diese ungebrannten Lagen übereinandergestapelt und ge­ sintert werden. Auf der Oberfläche des Originalsub­ strats 60 werden zahlreiche Anschlußelektroden in vor­ bestimmten regelmäßigen Abständen ausgebildet. Gemäß Fig. 12 sind die durch ausgefüllte greise bzw. schwarze Punkte bezeichneten Anschlußelektroden 54-1 für eine Stromversorgungsspannung vorgesehen. Durch schraffierte Kreise angegebene Anschlußelektroden 54-2 werden für eine Massespannung benutzt, während durch offene Kreise bezeichnete Anschlußelektroden 54-3 jeweils für ein Si­ gnal benutzt werden. Ein von einer gestrichelten Linie in Fig. 12 umgebener Bereich wird als Basiseinheit be­ nutzt, die sich in lotrechter und waagerechter Richtung wiederholt.
Fig. 13A ist eine vergrößerte Darstellung eines Aus­ schnitts des Originalsubstrats 60 gemäß Fig. 12.
Fig. 13B veranschaulicht in Draufsicht die Form eines auf der Isolierfilmoberfläche einer das Originalsubs­ trat 60 bildenden Schicht geformten Strömversorgungs- Flächenleitermusters. In Fig. 13B steht ein schraffier­ ter Bereich für ein Flächenleitermuster 12, das durch Aufdrucken einer Wolframpaste und anschließendes Sin­ tern derselben geformt (worden) ist, wobei kein Leiter­ muster um die lotrechten Leiterschichten 16 und 17 herum ausgebildet ist, um ein Kurzschließen dieser Lei­ terschichten 16 und 17 gegeneinander zu verhindern. Fig. 13C veranschaulicht in Draufsicht die Form eines Masse-Flächenleitermusters, das auf der Isolierfilmober­ fläche einer das Originalsubstrat 60 darstellenden Schicht ausgebildet ist. In Fig. 13C steht ein schraf­ fierter Bereich für ein Flächenleitermuster 13, das durch Aufdrucken einer Wolframpaste und anschließendes Sintern geformt ist, wobei um die lotrechten Leiter­ schichten 15 und 17 herum kein Leitermuster ausgebildet ist, um einen Kurzschluß zwischen diesen Leiterschich­ ten 15 und 17 zu vermeiden. Fig. 14 veranschaulicht das Originalsubstrat 60 im Schnitt längs der Linie XIV-XIV in Fig. 13A.
Das bei der Halbleiteranordnung gemäß Fig. 11 benutzte Basissubstrat wird dadurch geformt, daß das Original­ substrat 60 gemäß Fig. 12 auf eine erforderliche Größe zurechtgeschnitten wird. Gemäß Fig. 15 wird beispiels­ weise das Originalsubstrat 60 zu jeweils einem durch ge­ strichelte Linien umrissenen Bereich so geschnitten, daß eine große Zahl von Basissubstraten 11 jeweils glei­ cher Art hergestellt werden kann. Durch Änderung der Größe des auszuschneidenden Bereichs können außerdem an unterschiedliche Mehrchipmodule bzw. MCMs angepaßte Ba­ sissubstrate hergestellt werden.
Bei Verwendung des aus einem großflächigen Originalsubs­ trat 60 ausgeschnitten Basissubstrats 11 reicht es da­ bei aus, nur eine Art von Originalsubstrat 60 für ver­ schiedene MCMs bereitzustellen, wodurch eine erhebliche Kostensenkung erreicht wird. Bei dem aus dem Original­ substrat 60 ausgeschnittenen Basissubstrat 11 sind die Positionen der Stromversorgungs-, Masse- und Signalan­ schlußelektroden 54-1, 54-2 bzw. 54-3 nicht frei be­ stimmt, bzw. bestimmbar. In den auf dem Basissubstrat 11 angeordneten Mehrebenen-Dünnschichtverdrahtungs­ schichten 22 können jeden feingemusterte Verdrahtungs­ leitungen geformt werden, und die beliebigen oder be­ treffenden Flecken 54 am Basissubstrat 11 können belie­ big mit Bondingflecken 53 an den Mehrebenen-Dünnschicht­ verdrahtungsschichten 22 verbunden werden. Wenn daher die Anschlußelektroden 54 am Basissubstrat 11 mit dem gleichen Mitten- oder Teilungsabstand wie dem der Zu­ leitungsstifte 41 angeordnet werden, und zwar nahezu un­ abhängig von den Positionen und Größen der Anschlußelek­ troden 54, brauchen abgesehen von den Stromversorgungs- und Masseverdrahtungsleitungen keine anderen Verdrah­ tungsleitungen innerhalb des Basissubstrats 11 oder auf dessen Oberfläche vorgesehen zu werden. Wenn weiterhin die Stromversorgungs-Anschlußelektroden 54-1, die Mas­ se-Anschlußelektroden 54-2 und die Signal-Anschlußelek­ troden 54-3 nicht örtlich angeordnet zu sein brauchen bzw. angeordnet sind, sondern in einem vorbestimmten Verhältnis gleichmäßig angeordnet sind, kann das die An­ schlußelektroden 54 aufweisende Basissubstrat 11 für verschiedene Arten von MCMs benutzt werden. Dabei ver­ größert sich die Länge jeder der Verdrahtungsleitungen nicht nennenswert, und die Eigenschaften erfahren keine Beeinträchtigung. Da außerdem die Zuleitungsstifte 41 zweidimensional angeordnet sind, kann auch dann, wenn der Mitten- oder Teilungsabstand der Zuleitungsstifte 41 nicht wesentlich verkleinert wird, eine erforderli­ che Zahl von Eingangs/Ausgangsanschlüssen sicherge­ stellt sein. Aus diesem Grund wird die Substratgröße nicht übermäßig vergrößert.
Das Basissubstrat 11 kann aus dem Originalsubstrat 60 ausgeschnitten werden, nachdem die mehreren ungebrann­ ten Keramiklagen gestapelt oder gesintert worden sind, oder aber vor dem Sintern der gestapelten ungebrannten Keramiklagen. Das Basissubstrat 11 kann ohne weiteres in einem Stanzvorgang unter Verwendung eines Stanzwerk­ zeugs vor Durchführung des Sinterns ausgeschnitten wer­ den, worauf die einzelnen, ausgeschnitten Basissubstra­ te gesintert werden können.
Fig. 16 ist eine Schnittansicht einer Halbleiteranord­ nung gemäß einer achten Ausführungsform der Erfindung. Bei dieser Ausführungsform ist die Erfindung auf ein Mehrchipmodul bzw. MCM angewandt, bei welchem die. Wärme eines Basissubstrats aufgrund der großen Wärmemenge eines LSI-Chips durch Verbindung eines Kühlkörpers mit dem Basissubstrat abgestrahlt werden muß. Da beim MCM gemäß dieser Ausführungsform der Kühlkörper mit dem Ba­ sissubstrat verbunden werden muß, gehen Zuleitungsstifte 41 von einer Fläche ab, welche der Fläche entgegenge­ setzt ist, von welcher die Zuleitungsstifte 41 gemäß Fig. 11 abgehen, d. h. von der Fläche, an welcher Mehr­ ebenen-Dünnschichtverdrahtungsschichten 22 ausgebildet sind. Bei dieser Ausführungsform können daher die Zulei­ tungsstifte 41 nicht unmittelbar mit den lotrechten Si­ gnalleiterschichten 17 verbunden werden. Aus diesem Grund wird bei dieser Ausführungsform nach dem Zurecht­ schneiden der einzelnen Basissubstrate 11 eine Verdrah­ tungsschicht 55 nach einer Dickschichttechnik, einer Dünnschichttechnik oder einer Galvanisiermethode auf der den Mehrebenen-Dünnschichtverdrahtungsschichten 22 gegenüberliegenden Fläche des Basissubstrats 11 selek­ tiv ausgebildet, wobei die vorbestimmten lotrechten Lei­ terschichten 17 über die Verdrahtungsschichten 55 mit­ einander verbunden werden.
In diesem Fall können die Basissubstrate 11 gemeinsam bzw. für verschiedene Anordnungen benutzt werden, wobei sie durch einfache Änderung der Musterform der Verdrah­ tungsschicht 55 an verschiedene MCMs angepaßt werden können, wodurch eine Kostensenkung erzielt wird.
Die Erfindung ist keineswegs auf die oben beschriebenen Ausführungsformen beschränkt, sondern verschiedenen Ab­ wandlungen zugänglich. Beispielsweise ist bei jeder der obigen Ausführungsformen ein Mehrebenen-Verdrahtungssub­ strat beschrieben worden, das als Grund- oder Basissub­ strat ein Keramik-Basissubstrat benutzt, das durch Sta­ peln von ungebrannten Lagen geformt worden ist. Als Ba­ sissubstrat kann jedoch auch ein Harzsubstrat, z. B. ein Glasepoxy-Substrat benutzt werden.
Wie vorstehend beschrieben, umfaßt das Mehrebenen-Ver­ drahtungssubstrat zur Herstellung verschiedener Arten von Mehrchipmodulen bzw. -bausteinen ein im voraus als halbrundenspezifisches Substrat vorbereitetes Basissub­ strat sowie eine Mehrebenen-Dünnschichtverdrahtungs­ schichtanordnung, bei welcher Stromversorgungs-, Masse- und Signalverdrahtungsschichten auf dem Basissubstrat entsprechend den jeweiligen Anwendungsfällen ausgebil­ det sind. Das Mehrebenen-Verdrahtungssubstrat kann da­ her, wie ein bei einer ASIC-Einheit benutztes Gate- oder Gatterarray kostensparend und schnell bereitge­ stellt werden.

Claims (20)

1. Mehrebenen-Verdrahtungssubstrat, dadurch gekennzeichnet, daß ein Grund- oder Ba­ sissubstrat (11) mit ersten und zweiten (Ober-)Flä­ chen sowie ersten und zweiten Bereichen (14a, 14b) vorgesehen ist,
der erste Bereich (14a) voneinander isolierte Leiterschichten (12, 13) erster und zweiter Ebene, eine Anzahl von ersten lotrechten Leiterschichten (12), die mit der Leiterschicht (12) der ersten Ebene elektrisch verbunden sind und an der ersten Fläche (18) freiliegende erste Endabschnitte bereit­ stellen, sowie eine Anzahl von zweiten lotrechten Leiterschichten (13) aufweist, die mit der Leiter­ schicht (13) der zweiten Ebene elektrisch verbunden sind und an der ersten Fläche (18) freiliegende zweite Endabschnitte bereitstellen,
die ersten und zweiten Endabschnitte abwechselnd in Zeilen- und Spaltenrichtungen angeordnet sind und
der zweite Bereich (14b) dritte und vierte Lei­ terschichten (17, 28, 29) aufweist.
2. Mehrebenen-Verdrahtungssubstrat nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Bereich (14b) den ersten Bereich (14a) umgebend angeordnet ist.
3. Mehrebenen-Verdrahtungssubstrat nach Anspruch 2, dadurch gekennzeichnet, daß der erste Bereich (14a) in einem Mittelteil des Basissubstrats (11) liegt.
4. Mehrebenen-Verdrahtungssubstrat nach Anspruch 2, dadurch gekennzeichnet, daß der zweite Bereich (14b) in einem Umfangs- oder Randabschnitt des Ba­ sissubstrats (11) angeordnet ist.
5. Mehrebenen-Verdrahtungssubstrat nach Anspruch 1, dadurch gekennzeichnet, daß die Leiterschichten (12, 13) erster und zweiter Ebene jeweils Masse- bzw. Stromversorgungsleitungen sind.
6. Mehrebenen-Verdrahtungssubstrat nach Anspruch 1, dadurch gekennzeichnet, daß die dritten Leiter­ schichten (17, 28, 29) Signalleitungen sind.
7. Mehrebenen-Verdrahtungssubstrat nach Anspruch 1, dadurch gekennzeichnet, daß mindestens eine der Leiterschichten (12, 13) erster und zweiter Ebene mit mindestens einer der dritten und vierten Leiter­ schichten (17, 28, 29) verbunden ist.
8. Mehrebenen-Verdrahtungssubstrat nach Anspruch 1, dadurch gekennzeichnet, daß zwischen den Leiter­ schichten (12, 13) erster und zweiter Ebene eine Isolierschicht (32) vorgesehen ist.
9. Mehrebenen-Verdrahtungssubstrat nach Anspruch 8, dadurch gekennzeichnet, daß der (die) Isolier­ film bzw. -schicht (32) aus Aluminiumnitrid be­ steht.
10. Mehrebenen-Verdrahtungssubstrat nach Anspruch 1, dadurch gekennzeichnet, daß die dritten und vier­ ten Leiterschichten (28) im Basissubstrat (11) waa­ gerecht angeordnet sind.
11. Mehrebenen-Verdrahtungssubstrat nach Anspruch 1, dadurch gekennzeichnet, daß die dritten und vier­ ten Leiterschichten (17, 28, 29) im Basissubstrat (11) lotrecht angeordnet sind, so daß beide Endab­ schnitte (derselben) an erster und zweiter Fläche (18, 19) des Basissubstrats (11) freiliegen.
12. Halbleiteranordnung, dadurch gekennzeichnet, daß ein Grund- oder Ba­ sissubstrat (11) mit ersten und zweiten (Ober-)Flä­ chen sowie ersten und zweiten Bereichen (14a, 14b) vorgesehen ist, der erste Bereich (14a) voneinander isolierte Leiterschichten (12, 13) erster und zwei­ ter Ebene, eine Anzahl von ersten lotrechten Lei­ terschichten (12), die mit der Leiterschicht (12) der ersten Ebene elektrisch verbunden sind und an der ersten Fläche (18) freiliegende erste Endab­ schnitte bereitstellen, sowie eine Anzahl von zwei­ ten lotrechten Leiterschichten (13) aufweist, die mit der Leiterschicht (13) der zweiten Ebene elek­ trisch verbunden sind und an der ersten Fläche (18) freiliegende zweite Endabschnitte bereitstellen, die ersten und zweiten Endabschnitte abwechselnd in Zeilen- und Spaltenrichtungen angeordnet sind, der zweite Bereich (14b) dritte und vierte Leiterschich­ ten (17, 28, 29) aufweist,
eine Mehrebenen-Dünnschichtverdrahtungsschicht (22) über der ersten Fläche (18) des Basissubstrats (11) zur Bildung eines leitfähigen Stromkreises vor­ gesehen ist und
ein Halbleiter-Chip (23) mit Oberflächenelektro­ den an der Mehrebenen-Dünnschichtverdrahtungs­ schicht (22) montiert ist.
13. Halbleiteranordnung nach Anspruch 12, dadurch gekennzeichnet, daß die Oberflächenelek­ troden des Halbleiter-Chips (23) mit der Mehrebe­ nen-Dünnschichtverdrahtungsschicht (22) elektrisch verbunden sind.
14. Halbleiteranordnung nach Anspruch 12, dadurch gekennzeichnet, daß die dritten und vier­ ten Leiterschichten (17, 28, 29) im Basissubstrat (11) lotrecht so angeordnet sind, daß sie diese durchdringen.
15. Halbleiteranordnung, dadurch gekennzeichnet, daß eine Mehrebenen-Ver­ drahtungsplatte (42) mit ersten und zweiten (Ober-) Flächen und mit lotrechten Zuleitungsstiften (41), einem Basissubstrat (11) mit dritten und vierten Flächen sowie ersten und zweiten Bereichen (14a, 14b), von denen der erste Bereich (14a) voneinander isolierte Leiterschichten (12, 13) erster und zwei­ ter Ebene aufweist, einer Anzahl erster lotrechter Leiterschichten (15), die mit der Leiterschicht (12) erster Ebene elektrisch verbunden sind und an der dritten Fläche freiliegende erste Endabschnitte bereitstellen, sowie einer Anzahl zweiter lotrech­ ter Leiterschichten (16), die mit der Leiterschicht (13) zweiter Ebene elektrisch verbunden sind und an dritter und vierter Fläche freiliegende zweite bzw. dritte Endabschnitte bereitstellen, vorgesehen ist, wobei die ersten und zweiten Endabschnitte abwech­ selnd in Zeilen- und Spaltenrichtungen angeordnet sind und der zweite Bereich (14b) dritte lotrechte Leiterschichten (17) aufweist und das Basissubstrat (11) durchdringt,
das Basissubstrat (11) so an der Mehrebenen-Ver­ drahtungsplatte (42) montiert ist, daß die vierte Fläche an der ersten Fläche angeordnet ist, um die dritten lotrechten Leiterschichten (17) elektrisch mit den lotrechten Zuleitungsstiften (42) zu verbin­ den,
eine Mehrebenen-Dünnschichtverdrahtungsschicht (22) über der dritten Fläche des Basissubstrats (11) zur Bildung eines leitfähigen Stromkreises vor­ gesehen ist und
ein Halbleiter-Chip (23) mit Oberflächenelektro­ den an der Mehrebenen-Dünnschichtverdrahtungs­ schicht (22) montiert ist.
16. Halbleiteranordnung nach Anspruch 15, dadurch gekennzeichnet, daß das Basissubstrat (11) oberhalb der Mehrebenen-Verdrahtungsplatte (42) so angeordnet ist, daß der Halbleiter-Chip (23) der ersten Fläche der Mehrebenen-Verdrahtungs­ platte (42) gegenübersteht.
17. Halbleiteranordnung nach Anspruch 16, dadurch gekennzeichnet, daß die dritten lotrech­ ten Leiterschichten (17) über einen Leiterrahmen (47) elektrisch mit Leiterschichten der Mehrebe­ nen-Verdrahtungsplatte (42) verbunden sind.
18. Halbleiteranordnung nach Anspruch 16, dadurch gekennzeichnet, daß an der vierten Flä­ che des Basissubstrats (11) ein Kühlkörper (46) mon­ tiert ist.
19. Halbleiteranordnung nach Anspruch 16, dadurch gekennzeichnet, daß die dritten lotrech­ ten Leiterschichten (17) über ein biegsames Flach­ kabel (45) elektrisch mit Leiterschichten der Mehr­ ebenen-Verdrahtungsplatte (42) verbunden sind.
20. Halbleiteranordnung nach Anspruch 16, dadurch gekennzeichnet, daß der Halbleiter-Chip (23) eingekapselt ist.
DE4325668A 1992-07-30 1993-07-30 Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung Expired - Fee Related DE4325668C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20385692 1992-07-30
JP5083573A JP2960276B2 (ja) 1992-07-30 1993-04-09 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
DE4325668A1 true DE4325668A1 (de) 1994-02-03
DE4325668C2 DE4325668C2 (de) 1999-06-24

Family

ID=26424612

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4325668A Expired - Fee Related DE4325668C2 (de) 1992-07-30 1993-07-30 Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung

Country Status (4)

Country Link
US (1) US5475264A (de)
JP (1) JP2960276B2 (de)
KR (1) KR970005707B1 (de)
DE (1) DE4325668C2 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0646963A1 (de) * 1993-09-30 1995-04-05 Kabushiki Kaisha Toshiba Mehrchipmodul und Herstellungsmethode
DE19610302A1 (de) * 1995-03-30 1996-10-02 Mitsubishi Electric Corp Halbleiterverkappung
US6317333B1 (en) 1997-08-28 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Package construction of semiconductor device
DE19821916C2 (de) * 1997-08-28 2002-01-10 Mitsubishi Electric Corp Halbleitereinrichtung mit einem BGA-Substrat
DE10260786A1 (de) * 2002-12-23 2004-07-15 Daimlerchrysler Ag Flachkabelstrang
DE102023125028A1 (de) * 2023-09-15 2025-03-20 Tdk Electronics Ag Substrat, Halbbrücke, Vollbrücke, Kommutierungszelle, Ensemble und Mehrkomponentenaufbau

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
US5583376A (en) * 1995-01-03 1996-12-10 Motorola, Inc. High performance semiconductor device with resin substrate and method for making the same
WO1996039716A1 (en) * 1995-06-06 1996-12-12 International Business Machines Corporation Multilayer module with thinfilm redistribution area
FR2735648B1 (fr) * 1995-06-13 1997-07-11 Bull Sa Procede de refroidissement d'un circuit integre monte dans un boitier
US5675183A (en) * 1995-07-12 1997-10-07 Dell Usa Lp Hybrid multichip module and methods of fabricating same
US5756395A (en) * 1995-08-18 1998-05-26 Lsi Logic Corporation Process for forming metal interconnect structures for use with integrated circuit devices to form integrated circuit structures
US5751165A (en) * 1995-08-18 1998-05-12 Chip Express (Israel) Ltd. High speed customizable logic array device
US5623160A (en) * 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
US5789783A (en) * 1996-04-02 1998-08-04 Lsi Logic Corporation Multilevel metallization structure for integrated circuit I/O lines for increased current capacity and ESD protection
US6323549B1 (en) * 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
US5886597A (en) * 1997-03-28 1999-03-23 Virginia Tech Intellectual Properties, Inc. Circuit structure including RF/wideband resonant vias
US6303879B1 (en) * 1997-04-01 2001-10-16 Applied Materials, Inc. Laminated ceramic with multilayer electrodes and method of fabrication
US5888445A (en) * 1997-06-02 1999-03-30 Eastman Kodak Company Method for making ceramic micro-electromechanical parts and tools
JP3985016B2 (ja) * 1997-10-31 2007-10-03 沖電気工業株式会社 半導体装置
US5969421A (en) * 1997-11-18 1999-10-19 Lucent Technologies Inc. Integrated circuit conductors that avoid current crowding
US6828666B1 (en) * 1998-03-21 2004-12-07 Advanced Micro Devices, Inc. Low inductance power distribution system for an integrated circuit chip
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
TW409330B (en) * 1999-03-20 2000-10-21 United Microelectronics Corp Repairable multi-chip module package
US6198635B1 (en) * 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like
JP2000331835A (ja) * 1999-05-21 2000-11-30 Taiyo Yuden Co Ltd 積層電子部品及び回路モジュール
JP4441974B2 (ja) * 2000-03-24 2010-03-31 ソニー株式会社 半導体装置の製造方法
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
DE10217565A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
JP3632684B2 (ja) * 2002-08-26 2005-03-23 株式会社日立製作所 半導体素子及び半導体パッケージ
US7047628B2 (en) * 2003-01-31 2006-05-23 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
US8129625B2 (en) 2003-04-07 2012-03-06 Ibiden Co., Ltd. Multilayer printed wiring board
US7061096B2 (en) * 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
US7732904B2 (en) * 2003-10-10 2010-06-08 Interconnect Portfolio Llc Multi-surface contact IC packaging structures and assemblies
US7652381B2 (en) 2003-11-13 2010-01-26 Interconnect Portfolio Llc Interconnect system without through-holes
US7280372B2 (en) * 2003-11-13 2007-10-09 Silicon Pipe Stair step printed circuit board structures for high speed signal transmissions
US7278855B2 (en) 2004-02-09 2007-10-09 Silicon Pipe, Inc High speed, direct path, stair-step, electronic connectors with improved signal integrity characteristics and methods for their manufacture
JP4844080B2 (ja) * 2005-10-18 2011-12-21 日本電気株式会社 印刷配線板及びその電源雑音抑制方法
JP2007207826A (ja) * 2006-01-31 2007-08-16 Orion Denki Kk プリント基板
US7629683B1 (en) * 2006-02-28 2009-12-08 Juniper Networks, Inc. Thermal management of electronic devices
US7510323B2 (en) * 2006-03-14 2009-03-31 International Business Machines Corporation Multi-layered thermal sensor for integrated circuits and other layered structures
US20070252283A1 (en) * 2006-04-28 2007-11-01 Keller Christopher L High speed, high density board to board interconnect
US7911059B2 (en) * 2007-06-08 2011-03-22 SeniLEDS Optoelectronics Co., Ltd High thermal conductivity substrate for a semiconductor device
US7906838B2 (en) * 2007-07-23 2011-03-15 Headway Technologies, Inc. Electronic component package and method of manufacturing same
JP4492695B2 (ja) * 2007-12-24 2010-06-30 株式会社デンソー 半導体モジュールの実装構造
US20110075392A1 (en) * 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
WO2011074221A1 (ja) * 2009-12-14 2011-06-23 パナソニック株式会社 半導体装置
JP2015207677A (ja) * 2014-04-22 2015-11-19 京セラサーキットソリューションズ株式会社 配線基板
US10586012B2 (en) 2018-04-25 2020-03-10 International Business Machines Corporation Semiconductor process modeling to enable skip via in place and route flow

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0044204A2 (de) * 1980-07-11 1982-01-20 E.I. Du Pont De Nemours And Company Verfahren, Vorrichtung und System für sterile Verbindung
JPS58111396A (ja) * 1981-12-25 1983-07-02 株式会社日立製作所 多層配線基板
EP0131242A2 (de) * 1983-07-04 1985-01-16 Hitachi, Ltd. Mehrschichtiges keramisches Substrat und Verfahren zum Herstellen desselben
EP0176245A2 (de) * 1984-08-28 1986-04-02 Nec Corporation Mehrschichtleitersubstrat
EP0285064A2 (de) * 1987-04-01 1988-10-05 Hitachi, Ltd. Mehrchip-Modulstruktur
US4954877A (en) * 1988-09-07 1990-09-04 Hitachi, Ltd. Chip carrier

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4721831A (en) * 1987-01-28 1988-01-26 Unisys Corporation Module for packaging and electrically interconnecting integrated circuit chips on a porous substrate, and method of fabricating same
JPH01191461A (ja) * 1988-01-27 1989-08-01 Nec Corp Ｉｃパッケージ
JPH0353795A (ja) * 1989-07-21 1991-03-07 Nec Corp 誤動作検出方式
JPH0378290A (ja) * 1989-08-21 1991-04-03 Hitachi Ltd 多層配線基板
JP2574902B2 (ja) * 1989-09-20 1997-01-22 株式会社日立製作所 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0044204A2 (de) * 1980-07-11 1982-01-20 E.I. Du Pont De Nemours And Company Verfahren, Vorrichtung und System für sterile Verbindung
JPS58111396A (ja) * 1981-12-25 1983-07-02 株式会社日立製作所 多層配線基板
EP0131242A2 (de) * 1983-07-04 1985-01-16 Hitachi, Ltd. Mehrschichtiges keramisches Substrat und Verfahren zum Herstellen desselben
EP0176245A2 (de) * 1984-08-28 1986-04-02 Nec Corporation Mehrschichtleitersubstrat
EP0285064A2 (de) * 1987-04-01 1988-10-05 Hitachi, Ltd. Mehrchip-Modulstruktur
US4954877A (en) * 1988-09-07 1990-09-04 Hitachi, Ltd. Chip carrier

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
FOSTER, B.C. et.al.: Advanced Ceramic Substrates..In: IEEE Transactions on Components, Hybrids, and Manufacturing Techn., Vol. 14, No. 4, Dec. 1991, pp. 784-789 *
Metallized Ceramic Substrate with Low Inductance. In: IBM TDB, Vol. 28, No. 2, July 1985, p. 768 *
TUMMALA, R.R. (Ed.): Microelectronics Packaging Handbook, Van Nostrad Reinhold, New York 1989, pp. 209-220 and 419-424 *
TUMMALA, R.R. et.al.: Packaging Technology... In: IEEE Proceedings 41st Electronic Comp. and Techn. Conf., Atlanta 1991, pp. 682-688 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0646963A1 (de) * 1993-09-30 1995-04-05 Kabushiki Kaisha Toshiba Mehrchipmodul und Herstellungsmethode
DE19610302A1 (de) * 1995-03-30 1996-10-02 Mitsubishi Electric Corp Halbleiterverkappung
US6498396B1 (en) 1995-03-30 2002-12-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor chip scale package and ball grid array structures
US6317333B1 (en) 1997-08-28 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Package construction of semiconductor device
DE19821916C2 (de) * 1997-08-28 2002-01-10 Mitsubishi Electric Corp Halbleitereinrichtung mit einem BGA-Substrat
DE10260786A1 (de) * 2002-12-23 2004-07-15 Daimlerchrysler Ag Flachkabelstrang
DE102023125028A1 (de) * 2023-09-15 2025-03-20 Tdk Electronics Ag Substrat, Halbbrücke, Vollbrücke, Kommutierungszelle, Ensemble und Mehrkomponentenaufbau

Also Published As

Publication number Publication date
JP2960276B2 (ja) 1999-10-06
JPH0697362A (ja) 1994-04-08
KR940003010A (ko) 1994-02-19
US5475264A (en) 1995-12-12
DE4325668C2 (de) 1999-06-24
KR970005707B1 (ko) 1997-04-19

Similar Documents

Publication Publication Date Title
DE4325668C2 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE69522887T2 (de) Dreidimensionaler integrierter Schaltungsstapel
DE69430829T2 (de) Mehrchipmodul und Herstellungsverfahren dafür
DE69527017T2 (de) Verfahren zur Herstellung einer Halbleiterpackung integral mit Halbleiterchip
DE69330630T2 (de) Nichtleitende randschicht für integrierten stapel von ic chips
DE19650148B4 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE2459532C2 (de) Anordnung mit mehreren, parallel angeordneten mikroelektronischen Bauelementen scheibenförmiger Gestalt und Verfahren zur Herstellung der Kontaktbereiche einer solchen Anordnung
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
EP0022176B1 (de) Modul für Schaltungschips
DE19520700B4 (de) Halbleiterbausteinanordnung
DE2542518A1 (de) Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE3809237A1 (de) Entkopplungskondensator fuer schaltungspackungen mit oberflaechenmontierten kontaktstiftlosen chiptraegern, oberflaechenmontierten chiptraegern mit kontaktstiften und fuer schaltungspackungen mit kontaktstiftraster
EP0221399A2 (de) Leistungshalbleitermodul
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE1933547A1 (de) Anschlussvorrichtung fuer Halbleiterelemente
DE102004001829A1 (de) Halbleitervorrichtung
DE3874877T2 (de) Modulare hybride mikroelektronische struktur mit hoher integrationsdichte.
DE10002852A1 (de) Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
DE4027072A1 (de) Halbleiteranordnung
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE10138958B4 (de) Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren
DE19517367A1 (de) Verfahren zum Anschließen der Ausgangsbereiche eines Chips mit integrierter Schaltung und so erhaltener Mehr-Chip-Modul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130201