[go: up one dir, main page]

DE4320087C1 - Control generator with phase-locked loop - Google Patents

Control generator with phase-locked loop

Info

Publication number
DE4320087C1
DE4320087C1 DE4320087A DE4320087A DE4320087C1 DE 4320087 C1 DE4320087 C1 DE 4320087C1 DE 4320087 A DE4320087 A DE 4320087A DE 4320087 A DE4320087 A DE 4320087A DE 4320087 C1 DE4320087 C1 DE 4320087C1
Authority
DE
Germany
Prior art keywords
frequency
phase
locked loop
oscillator
control generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4320087A
Other languages
German (de)
Inventor
Oswald Dipl Ing Hermann
Erwin Dipl Ing Bratzdrum
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interessengemeinschaft fuer Rundfunkschutzrechte GmbH Schutzrechtsverwertung and Co KG
Original Assignee
Katek GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Katek GmbH filed Critical Katek GmbH
Priority to DE4320087A priority Critical patent/DE4320087C1/en
Application granted granted Critical
Publication of DE4320087C1 publication Critical patent/DE4320087C1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0004—Circuit elements of modulators
    • H03C2200/0029—Memory circuits, e.g. ROMs, RAMs, EPROMs, latches, shift registers

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

The invention relates to a control generator with phase-locked loop, the oscillator frequency of which is compared with a reference frequency via a programmable divider and is corrected, and in which it is made possible, with the aid of a special divider configuration constructed as digital synthesizer and processor-controlled, to change the output frequency in very small steps even when a high reference frequency is used. The address code of the amplitude values of a sine oscillation stored in a data memory is freely selectably added together digitally in each case in such a manner that when the amplitude values are read out, the result is always a sine oscillation which is suitable for phase comparison with the reference frequency and which is any fraction of the output frequency (= clock frequency). This does not imply any additional interference and noise components.

Description

Frequenzgeneratoren mit sog. PLL (Phase Lock Loop), d. h. einer einrastenden Phasenregelschleife, sind bekannt und nach dem Stand der Technik im allgemeinen so ausgeführt, daß die von einem spannungsgesteuerten Oszillator (VCO) erzeugte Schwingung über einen Frequenzteiler auf den Wert eines z. B. quarzgesteuerten Referenzoszillators herunter­ geteilt und in einer Frequenz- und Phasenvergleichsschal­ tung verglichen wird. Die hier gewonnene, von der Frequenz- bzw. Phasenabweichung beider Schwingungen abhängige Regel­ spannung wird zur entsprechenden Nachsteuerung der VCO- Frequenz benutzt, so daß diese nach Ausregelung der ur­ sprünglich vorhandenen Frequenzdifferenz phasenstarr durch die Referenzfrequenz synchronisiert wird (a), (b). Aus der anfäng­ lichen Frequenzabweichung zwischen der Referenzfrequenz und der heruntergeteilten Frequenz des frei schwingenden VCO resultiert im eingerasteten Zustand eine feste Phasen­ differenz zwischen beiden Schwingungen, die jedoch für den technischen Einsatz des Generators praktisch ohne Bedeu­ tung ist. In Anwendungsfällen, wo das doch der Fall ist, kommen restfehlerfreie Regelsysteme zum Einsatz, welche ebenfalls in diversen Ausführungsformen bekannt sind, und mit welchen die Phasendifferenz exakt auf null gere­ gelt werden kann.Frequency generators with so-called PLL (Phase Lock Loop), d. H. a locking phase locked loop are known and according to the prior art generally carried out that the from a voltage controlled oscillator (VCO) generated vibration via a frequency divider to the value a z. B. quartz-controlled reference oscillator divided and in a frequency and phase comparison scarf tion is compared. The obtained here from the frequency or phase deviation of both vibrations dependent rule voltage is used for the corresponding readjustment of the VCO Frequency used so that this after adjustment of the original originally existing frequency difference phase locked the reference frequency is synchronized (a), (b). From the beginning frequency deviation between the reference frequency and the divided frequency of the free-swinging VCO results in a fixed phase when locked difference between the two vibrations, but for the technical use of the generator practically without meaning tung is. In use cases where that's the case control systems free of residual errors are used, which are also known in various embodiments, and with which the phase difference is exactly reduced to zero can be applied.

Im allgemeinen werden bei derartigen Generatoren Frequenz­ teiler mit ganzzahligen (n) Teilungsverhältnissen (1/n) eingesetzt. Damit sind aber nur Frequenzsprünge möglich, die ganzzahlige Vielfache der Referenzfrequenz sind.In general, such generators use frequency divider with integer (n) division ratios (1 / n) used. But only frequency hops are possible with this, are the integer multiples of the reference frequency.

Um die Ausgangsfrequenz in möglichst kleinen Schritten verändern zu können, muß eine niedrige Referenzfrequenz gewählt werden. Dabei ist aber von Nachteil, daß längere Einschwingzeiten und stärkeres Phasenrauschen die Einsatz­ möglichkeiten solcher Generatoren entsprechend einschränken.Around the output frequency in the smallest possible steps To be able to change, a low reference frequency must be used to get voted. The disadvantage here is that longer  Settling times and stronger phase noise use limit the possibilities of such generators accordingly.

Um auch mit einer höheren Referenzfrequenz kleinere Fre­ quenzschritte realisieren zu können, kommen Schaltungen mit komplizierteren Frequenzteilern zur Anwendung.In order to have smaller fre Circuits come with the ability to implement sequence steps more complicated frequency dividers to use.

Mit Einsatz eines zusätzlichen ganzzahligen Teilers von der Form 1/2n+1 und Nachschaltung eines Verdopplers (c) er­ reicht man so z. B. eine Teilung vom Wert 2/2n+1, d. h. es ergeben sich in der möglichen Ausgangsfrequenz weitere Zwischenschritte im Abstand der halben Referenzfrequenz.With the use of an additional integer divisor of the form 1 / 2n + 1 and subsequent connection of a doubler (c) he is enough z. B. a division of the value 2 / 2n + 1, d. H. it there are more in the possible output frequency Intermediate steps at half the reference frequency.

Mit der Forderung noch kleinerer Frequenzschritte würde aber der Aufwand für die weiteren und zudem höherfrequent auszulegenden Teiler und Vervielfacher so groß, daß auf diesem Wege keine praktisch brauchbare Problemlösung zu erreichen ist.With the requirement of even smaller frequency steps but the effort for the further and also higher frequency divisors and multipliers to be interpreted so large that on no practical solution to this problem to achieve.

Eine andere Möglichkeit, kleinere Frequenzschritte zu re­ alisieren bieten die sog. "Fraktional-n-Teiler", welche innerhalb einer längeren Teilungsfolge mit dem Wert 1/n - davon abweichend einmalig oder mehrmalig - eine Teilung mit den Faktor 1/n+1 ausführen. Bei einer Folge von z. B. 9 Teilungen mit 1/n und einer Teilung mit 1/n+1 würde im Mittel eine Teilung von 1/n+0,1 resultieren, d. h. man er­ hält Zwischenschritte im Abstand von 1/10 der Referenzfre­ quenz (d).Another way to re smaller frequency steps The so-called "fractional-n-divisors", which offer within a longer division with the value 1 / n - deviating once or several times - a division execute with the factor 1 / n + 1. In a sequence of e.g. B. 9 divisions with 1 / n and one division with 1 / n + 1 would be in Averaging a division of 1 / n + 0.1, i.e. H. one he keeps intermediate steps at a distance of 1/10 of the reference fre quenz (d).

Nachteil dieser Anordnung ist vor allem, daß bei jedem vom Normalwert 1/n abweichenden, mit dem Faktor 1/n+1 erfolgendem Teilungsvorgang in der Phasenvergleichsschal­ tung ein Nachregelimpuls erzeugt wird, welcher im spannungs­ gesteuerten Oszillator (VCO) einen entsprechenden Phasen­ sprung bzw. Störhub zur Folge hat. Diese Störungen treten dann als unerwünschte Nebenwellen in Erscheinung, die nur durch aufwendige Kompensationsschaltungen wieder besei­ tigt werden können.The main disadvantage of this arrangement is that with each deviating from the normal value 1 / n, with the factor 1 / n + 1 division process taking place in the phase comparison scarf a readjustment pulse is generated, which in voltage controlled oscillator (VCO) a corresponding phase jump or fault stroke. These disorders occur then appear as unwanted spurious waves that only again by complex compensation circuits can be done.

Aufgabe der Erfindung ist es, für einen Steuergenerator nach dem Oberbegriff des Patentanspruchs 1 eine Teiler­ konfiguration zu entwickeln, mit welcher es gelingt, die Ausgangsfrequenz des Generators bei vertretbarem Mehrauf­ wand in kleinen Schritten verändern und zugleich eine höhere Referenzfrequenz mit den damit verbundenen Vorteilen der kürzeren Einschwingzeit und des geringeren Phasenrauschens verwenden zu können, ohne aber damit Nachteile in Gestalt unerwünschter Störfrequenzen und entsprechend aufwendige Kompensationsschaltungen zu deren Beseitigung in Kauf neh­ men zu müssen.The object of the invention is for a control generator according to the preamble of claim 1 a divider to develop the configuration with which the Output frequency of the generator with an acceptable increase  change wall in small steps and at the same time a higher one Reference frequency with the associated advantages of shorter settling time and less phase noise to be able to use, but without disadvantages in shape unwanted interference frequencies and correspondingly complex Compensation circuits for their elimination in purchase to have to.

Diese Aufgabe wird durch Anwendung der im Kennzeichen des Patentanspruchs 1 angegebenen technischen Maßnahmen gelöst.This task is accomplished by applying the Technical measures specified claim 1 solved.

Die Erfindung wird anhand der Abbildungen im folgenden näher erläutert.The invention is illustrated by the figures below explained in more detail.

Abb. 1 zeigt das Blockschaltbild einer Anordnung nach dem Stand der Technik mit einem spannungsgesteuerten Oszil­ lator 1 (VCO), einem ganzzahligen Teiler 2, einer Frequenz- und Phasenvergleichsschaltung 3, einem z. B. quarzgesteuer­ ten Referenzoszillator 4 und einem Schleifenfilter 5 zur Siebung der dem VCO 1 zugeführten Regelspannung. Fig. 1 shows the block diagram of an arrangement according to the prior art with a voltage-controlled oscillator 1 (VCO), an integer divider 2 , a frequency and phase comparison circuit 3 , a z. B. quartz-controlled th reference oscillator 4 and a loop filter 5 for sieving the control voltage supplied to the VCO 1 .

Bei der in Abb. 2 dargestellten Anordnung gemäß der Erfin­ dung tritt an die Stelle des Teilers 2 der bekannten Schal­ tung der Direkte Digitale Synthesizer 6 (DDS), bestehend aus dem Addierwerk 7, dem Speicher 8 und dem D/A-Wandler 9. Bedarfsweise ist dem Synthesizer 6 noch ein Vorteiler 11 mit ganzzahligem, geringwertigem Teilungsfaktor vorgeschaltet. Als Taktfrequenz wird dem Synthesizer 6 die Ausgangsfrequenz des Steuergenerators direkt oder evtl. über den Vorteiler 11 zugeführt.In the arrangement shown in Fig. 2 according to the inven tion takes the place of the divider 2 of the known circuit device of the direct digital synthesizer 6 (DDS), consisting of the adder 7 , the memory 8 and the D / A converter 9th If necessary, the synthesizer 6 is preceded by a prescaler 11 with an integer, low-value division factor. The output frequency of the control generator is supplied to the synthesizer 6 directly or possibly via the prescaler 11 as the clock frequency.

Erfindungsgemäß ist es die Aufgabe des Synthesizers 6, aus seiner Taktfrequenz - das ist die jeweilige Ausgangsfre­ quenz des Generators - auf digitalem Wege mit frei pro­ grammierbarem Teilungsfaktor eine Frequenz abzuleiten, welche näherungsweise mit der Referenzfrequenz überein­ stimmt, so daß die Ausgangsfrequenz über die Phasenregel­ schleife 3,5 mit der Referenzfrequenz synchronisiert werden kann, und zwar auch für etwa gebrochene Teilerverhältnisse. Erfindungsgemäß gelingt dieses in der Weise, daß den Takt­ steuerimpulsen für die Auslesung der im Speicher 8 abgeleg­ ten Sinus-Amplitudenwerte in laufender Folge nur solche Phasenwerte zugeordnet werden, deren zugehörige Amplituden­ werte mit großer Genauigkeit eine Sinusschwingung generie­ ren, welche in ihrer Frequenz der Referenzfrequenz sehr nahe kommt. Die Festlegung der Zuordnung geeigneter Pha­ senwerte zur Folge der Taktsteuerimpulse erfolgt im Addier­ werk 7 mit Eingabe eines für den gewünschten Wert der Aus­ gangsfrequenz charakteristischen binären Steuerwortes. Die­ ses wird in der Prozessorschaltung 10 - z. B. aus über ein Tastenfeld einzugebenden Daten - aufbereitet.According to the invention it is the task of the synthesizer 6 to derive a frequency from its clock frequency - that is the respective output frequency of the generator - by digital means with a freely programmable division factor which approximately corresponds to the reference frequency, so that the output frequency loops over the phase rule 3.5 can be synchronized with the reference frequency, even for broken fractional ratios. According to the invention, this succeeds in such a way that the clock control pulses for reading out the sine amplitude values stored in the memory 8 are assigned in sequence only those phase values whose associated amplitude values generate a sine oscillation with great accuracy, the frequency of the reference frequency comes very close. The assignment of suitable Pha sen values to the sequence of the clock control pulses takes place in the adder 7 by entering a binary control word characteristic of the desired value of the output frequency. This is in the processor circuit 10 - z. B. from data to be entered via a keypad - processed.

Bei einer gegebenen Referenzfrequenz wird der kleinstmög­ liche Frequenzschritt in einem bestimmten Ausgangsfrequenz­ bereich durch die Länge des Steuerwortes, d. h. durch die Anzahl seiner einzelnen Binärwerte, der sog. Bitbreite, festgelegt. In entsprechender Weise ist auch der Speicher 8 auszulegen, daß in ihm die erforderliche Anzahl von Ampli­ tudenwerten der Bitbreite entsprechend abgespeichert wer­ den kann.For a given reference frequency, the smallest possible frequency step in a certain output frequency range is determined by the length of the control word, ie by the number of its individual binary values, the so-called bit width. In a corresponding manner, the memory 8 is to be interpreted in such a way that the required number of amplitude values of the bit width can be stored in it.

Der erfindungsgemäße Steuergenerator vereinigt in sich eine Vielzahl technischer Vorteile, wie sie mit bekannten Schal­ tungen nicht oder zumindest nicht in vollem Umfang reali­ siert werden können.The control generator according to the invention combines one Numerous technical advantages, as with known scarf or not at least not fully realized can be settled.

Vor allem wichtig erscheint der Vorteil, daß der Generator nach der Erfindung auch mit einer Hohen Referenzfrequenz in kleinen Frequenzschritten einstellbar ist, wobei mit der Höhe der Referenzfrequenz zugleich sichergestellt wird, daß auch extreme Qualitätsforderungen in Bezug auf kurze Einschwingzeiten und geringes Phasenrauschen erreicht werden.The advantage that the generator according to the invention also with a high reference frequency is adjustable in small frequency steps, with the level of the reference frequency is ensured at the same time, that even extreme quality requirements in terms of short Settling times and low phase noise can be achieved.

Darüberhinaus ist die erzeugte Ausgangsspannung äußerst oberwellenarm und frei von sporadischen Störhüben, so daß Korrektur- und Kompensationsschaltungen aller Art nicht er­ forderlich sind.In addition, the output voltage generated is extreme low harmonic and free of sporadic interference strokes, so that Correction and compensation circuits of all kinds not he are required.

Als weiterer Vorteil ist zu vermerken, daß der Generator über eine Eingabe geeigneter Steuerworte auf digitalem Wege sowohl phasen- als auch frequenzmoduliert werden kann.Another advantage is that the generator by entering suitable control words on digital Paths can be both phase and frequency modulated.

Unter all diesen Gegebenheiten bleibt der Aufwand bei dem erfindungsgemäßen Steuergenerator relativ gering. Under all these circumstances, the effort remains with that Control generator according to the invention is relatively small.  

Eine erste Weiterbildung der Erfindung beinhaltet bei einem Steuergenerator mit Phasenregelschleife nach Anspruch 1 die technische Lehre gemäß dem Kennzeichen des Anspruchs 2.A first development of the invention includes one Control generator with a phase locked loop according to claim 1 the technical teaching according to the characterizing part of claim 2.

Insbesondere bei Forderungen nach extrem hohen Generator- Ausgangsfrequenzen ist der Einsatz eines zusätzlichen festen Vorteilers von Vorteil, da dann auch in diesem Fall der Synthesizer 6 mit einer entsprechend niedrigeren Taktfre­ quenz zu steuern ist, so daß dessen Module, das Addierwerk 7, der Speicher 8 und der D/A-Wandler 9 nicht auf extrem hohe Frequenzen ausgelegt werden müssen, d. h. auch in einem sol­ chen Fall mit den Standart-Bauelementen bestückt bleiben können.The use of an additional fixed prescaler is particularly advantageous when extremely high generator output frequencies are required, since in this case the synthesizer 6 can also be controlled with a correspondingly lower clock frequency, so that its modules, the adder 7 , the memory 8 and the D / A converter 9 does not have to be designed for extremely high frequencies, that is to say can remain equipped with the standard components even in such a case.

Eine andere Weiterbildung der Erfindung liegt darin, daß bei einem Steuergenerator mit Phasenregelschleife nach Anspruch 1 oder 2 die Maßnahmen gemäß dem Kennzeichen von Anspruch 3 zur Anwendung kommen.Another development of the invention is that for a control generator with a phase locked loop Claim 1 or 2 the measures according to the indicator of claim 3 apply.

Voraussetzung für die jeweilige Frequenzeinstellung des Steuergenerators nach der Erfindung auf die möglichen und fallweise gewünschten Ausgangsfrequenzen ist die Eingabe des entsprechenden Steuerwortes in das Phasen-Addierwerk 7. Diese u. U. komplizierte Binärzahl wird vorteilhafterweise in einer Prozessorschaltung 10 aufbereitet, welche die Umrechnung der z. B. über ein Tastenfeld einzugebenden Da­ ten der gewünschten Ausgangsfrequenz bzw. eines gewünschten Frequenzschrittes in das zugehörige Steuerwort übernimmt und dieses als Digitalsignal ausgibt.A prerequisite for the respective frequency setting of the control generator according to the invention to the possible and occasionally desired output frequencies is the input of the corresponding control word into the phase adder 7 . This u. U. complicated binary number is advantageously processed in a processor circuit 10 which converts the z. B. is entered via a keypad Da th of the desired output frequency or a desired frequency step in the associated control word and outputs this as a digital signal.

Fundstellen zum Stand der Technik:Finds on the state of the art:

  • (a) radio fernsehen elektronik, 1985, H.1, S. 48-51(a) radio fernsehen elektronik, 1985, H.1, pp. 48-51
  • (b) telcom report 9, 1986, H.4, S. 263-269(b) telcom report 9, 1986, H.4, pp. 263-269
  • (c) SCHOMANDL Test-Receiver ME 1000, Baujahr 1988/89(c) SCHOMANDL test receiver ME 1000, year of construction 1988/89
  • (d) Elektronik, Nr. 3/1992, S. 82/83(d) Electronics, No. 3/1992, pp. 82/83

Claims (3)

1. Steuergenerator mit Phasenregelschleife, bestehend aus einem spannungsgesteuerten Oszillator VCO (1), einem Referenzoszillator (4), einem programmierba­ ren Frequenzteiler (2), einer Frequenz- und Phasen­ vergleichsschaltung (3) und einem als Tiefpaß wir­ kenden Schleifenfilter (5), dadurch gekennzeichnet, daß der programmierbare Teiler (2) als direkter digitaler Synthesizer DDS (6) ausgeführt ist, wel­ cher aus einem getakteten Addierwerk (7), einem Da­ tenspeicher (8) und einem Digital-Analog-Wandler (9) besteht, daß die Oszillatorfrequenz zugleich Takt­ frequenz des Addierwerkes (7) ist, in welchem durch Eingabe eines frei wählbaren binären Steuerwortes der Adresscode zum Auslesen der im Datenspeicher (8) abgelegten Amplitudenwerte einer Sinus-Schwingung aufaddiert wird, daß die Auslesung mit der gleichen Taktfrequenz erfolgt und daß vom Ausgang des folgen­ den D/A-Wandlers (9) die mit dem gewünschten, belie­ big gebrochenen Faktor geteilte Oszillatorfrequenz abgenommen und der Phasenvergleichsschaltung (3) zugeführt wird.1. control generator with phase-locked loop, consisting of a voltage-controlled oscillator VCO ( 1 ), a reference oscillator ( 4 ), a programmable frequency divider ( 2 ), a frequency and phase comparison circuit ( 3 ) and a low-pass loop filter ( 5 ), characterized in that the programmable divider ( 2 ) is designed as a direct digital synthesizer DDS ( 6 ), which consists of a clocked adder ( 7 ), a data memory ( 8 ) and a digital-to-analog converter ( 9 ) that the oscillator frequency is also the clock frequency of the adder ( 7 ), in which, by entering a freely selectable binary control word, the address code for reading out the amplitude values of a sine wave stored in the data memory ( 8 ) is added up, so that the reading takes place at the same clock frequency and that from the output of the D / A converter ( 9 ) follow the oscillator fr removed and the phase comparison circuit ( 3 ) is supplied. 2. Steuergenerator mit Phasenregelschleife nach Anspruch 1, dadurch gekennzeichnet, daß die dem direkten digita­ len Synthesizer (6) als Taktfrequenz zugeführte Ein­ gangsspannung mittels eines festen Vorteilers (11) mit ganzzahligem Teilungsfaktor aus der Oszillator­ frequenz abgeleitet wird.2. Control generator with phase-locked loop according to claim 1, characterized in that the direct digita len synthesizer ( 6 ) supplied as a clock frequency input voltage is derived from the oscillator frequency by means of a fixed prescaler ( 11 ) with an integral division factor. 3. Steuergenerator mit Phasenregelschleife nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Prozessor­ schaltung (10) vorgesehen ist, welche das für die Auf­ addierung des Adresscodes im Addierwerk (7) benötigte Steuerwort unmittelbar aus dem über ein Tastenfeld ein­ gegebenen gewünschten Frequenzwert aufbereitet und ausgibt.3. Control generator with phase-locked loop according to claim 1 or 2, characterized in that a processor circuit ( 10 ) is provided which directly prepares the control word required for the addition of the address code in the adder ( 7 ) from the given desired frequency value via a keypad and issues.
DE4320087A 1993-06-17 1993-06-17 Control generator with phase-locked loop Expired - Fee Related DE4320087C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4320087A DE4320087C1 (en) 1993-06-17 1993-06-17 Control generator with phase-locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4320087A DE4320087C1 (en) 1993-06-17 1993-06-17 Control generator with phase-locked loop

Publications (1)

Publication Number Publication Date
DE4320087C1 true DE4320087C1 (en) 1994-08-18

Family

ID=6490549

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4320087A Expired - Fee Related DE4320087C1 (en) 1993-06-17 1993-06-17 Control generator with phase-locked loop

Country Status (1)

Country Link
DE (1) DE4320087C1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0717491A3 (en) * 1994-12-13 1998-05-06 Hughes Aircraft Company High precision, low phase noise synthesizer with vector modulator
WO1998045950A1 (en) * 1997-04-07 1998-10-15 Siemens Aktiengesellschaft Afc-digital tuning through mutual digital synthesis
WO1999008383A1 (en) * 1997-08-06 1999-02-18 Nokia Networks Oy Step-controlled frequency synthesizer
WO1999014849A1 (en) * 1997-09-12 1999-03-25 Siemens Aktiengesellschaft Circuit for producing a modulated signal
EP0963075A2 (en) * 1998-06-02 1999-12-08 Victor Company Of Japan, Ltd. Clock signal producing device
WO2000011925A2 (en) * 1998-08-27 2000-03-09 Siemens Aktiengesellschaft Circuit for frequency synthesis and modulation and radio-telephone station
US6163232A (en) * 1998-08-20 2000-12-19 Siemens Aktiengesellschaft Frequency/phase modulator using a digital synthesis circuit in a phase locked loop
WO2001080428A1 (en) * 2000-04-19 2001-10-25 Siemens Aktiengesellschaft Frequency synthesizer

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
radio fernsehen elektronik, 34 (1985) 1, S. 48-53 *
telcom report 9, 1986, H. 4, S. 263-269 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0717491A3 (en) * 1994-12-13 1998-05-06 Hughes Aircraft Company High precision, low phase noise synthesizer with vector modulator
EP1168598A3 (en) * 1994-12-13 2003-01-02 Hughes Electronics Corporation High precision, low phase noise synthesizer with vector modulator
EP1168598A2 (en) * 1994-12-13 2002-01-02 Hughes Electronics Corporation High precision, low phase noise synthesizer with vector modulator
US6104252A (en) * 1997-04-07 2000-08-15 Siemens Aktiengesellschaft Circuit for automatic frequency control using a reciprocal direct digital synthesis
WO1998045950A1 (en) * 1997-04-07 1998-10-15 Siemens Aktiengesellschaft Afc-digital tuning through mutual digital synthesis
WO1999008383A1 (en) * 1997-08-06 1999-02-18 Nokia Networks Oy Step-controlled frequency synthesizer
WO1999014849A1 (en) * 1997-09-12 1999-03-25 Siemens Aktiengesellschaft Circuit for producing a modulated signal
EP0963075A2 (en) * 1998-06-02 1999-12-08 Victor Company Of Japan, Ltd. Clock signal producing device
EP0963075A3 (en) * 1998-06-02 2004-01-07 Victor Company Of Japan, Ltd. Clock signal producing device
US6163232A (en) * 1998-08-20 2000-12-19 Siemens Aktiengesellschaft Frequency/phase modulator using a digital synthesis circuit in a phase locked loop
WO2000011925A2 (en) * 1998-08-27 2000-03-09 Siemens Aktiengesellschaft Circuit for frequency synthesis and modulation and radio-telephone station
WO2000011925A3 (en) * 1998-08-27 2002-10-03 Siemens Ag Circuit for frequency synthesis and modulation and radio-telephone station
WO2001080428A1 (en) * 2000-04-19 2001-10-25 Siemens Aktiengesellschaft Frequency synthesizer
DE10019487A1 (en) * 2000-04-19 2001-11-08 Siemens Ag Frequency synthesizer
US6825729B2 (en) 2000-04-19 2004-11-30 Siemens Aktiengesellschaft Frequency synthesizer with sigma-delta modulation

Similar Documents

Publication Publication Date Title
EP0408983B1 (en) Frequency synthesizer
DE19922805C2 (en) Taktsignalsynthetisierer
DE60036426T2 (en) Direct digital frequency synthesis that enables troubleshooting
DE102006030889B4 (en) Concept for generating radar signals
DE68914717T2 (en) Frequency synthesizer with interference signal compensation.
DE69810300T2 (en) FREQUENCY SYNTHETIZER ARRANGEMENTS AND METHOD FOR MODULATING WITH A DC CURRENT CHARACTERISTIC AND THREE-POINT EXCITATION
DE69125356T2 (en) Method for tracking a carrier frequency.
EP0406469B1 (en) Digital control circuit for tuning systems
DE10007679C2 (en) Frequency generator for NMR applications with direct digital frequency synthesis (DDS), method for operating such a DDS generator and method for operating an NMR spectrometer with DDS generator
DE1964912C3 (en) Frequency synthesizer
DE102012107647A1 (en) Fractional frequency divider
DE4320087C1 (en) Control generator with phase-locked loop
EP1573488B1 (en) Direct digital frequency synthesizer
DE69023219T2 (en) Divider provided with different modulators with broken part ratio.
DE69321008T2 (en) Fractional frequency ratio synthesizer with digital error correction
DE112008002591T5 (en) Jitter generating device, device testing system using the same, and jitter generating method
DE102013005055A1 (en) Generating a tuned frequency output from a signal generator
EP1938167B1 (en) Signal generator with a directly recoverable dds signal source
DE19653022C2 (en) Frequency synthesizer
EP0330984B1 (en) Split-loop filter
EP1012965B1 (en) Circuit for producing a modulated signal
EP0429858A2 (en) Reference frequency generator
WO1999013581A1 (en) Circuit for producing a signal with adjustable frequency
DE3538858A1 (en) PLL frequency synthesizer
DE4214385C1 (en)

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: INTERESSENGEMEINSCHAFT FUER RUNDFUNKSCHUTZRECHTE GM

8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee