DE4232532A1

DE4232532A1 - Anordnung und Verfahren zur Erhöhung der Zuverlässigkeit von ionensensitiven Feldeffekttransistoren

Info

Publication number: DE4232532A1
Application number: DE19924232532
Authority: DE
Inventors: Karlheinz Freiwald; Guenter Schwarzrock; Gerd Marxen
Original assignee: CT fur INTELLIGENTE SENSORIK
Current assignee: CENTRUM FUER INTELLIGENTE SENSORIK ERFURT E.V. (CI
Priority date: 1992-09-29
Filing date: 1992-09-29
Publication date: 1994-04-28

Description

Die Erfindung betrifft eine Anordnung und ein Verfahren zur Erhöhung der Zuverlässigkeit bei der Herstellung von ionensensitiven Feldeffekttransistoren.

Die Erfindung findet in der Elektronikindustrie, vorzugs weise in der Halbleitertechnik, bei der Herstellung von ionensensitiven Feldeffekttransistoren Anwendung.

Es ist bekannt, daß ionensensitive Feldeffekttransistoren ein offenes Gategebiet haben, das mit einer zu messenden Lösung in Kontakt gebracht wird. Wegen der geringen Isola torschichtdicken und der geringen Eingangskapazitäten ist eine große Empfindlichkeit auf elektrostatische Ladungen festzustellen, wie diese auch im Patent DD 2 75 958 beschrie ben wird.

Dieser negative Effekt tritt gleichermaßen während des Her stellungsprozesses, beim Sensorhandling und im Meßbetrieb auf.

Bekannt ist weiterhin, daß wegen der kleinen Nutzsignale im Millivoltbereich auf eine ausreichende elektrische Sta bilität des Gateisolatoraufbaues Wert gelegt wird. Darüber hinaus ist bekannt, daß bei Isolatorschichtungen z. B. bei der Verwendung von üblichen Isolatoren wie Silium-Nitrid (Si3N4), Aluminiumoxid (Al2O3) und Tantalpentoxid (Ta2O5), die auf dem Siliziumdioxid (SiO2) abgeschieden werden, sich daraus hinsichtlich der Stabilität komplizierte Verhältnisse ergeben.

Nachteilig sind die dabei entstehenden Isolatorübergänge, die zu Isolatorhaftstellen führen und die bei Umladung zu Instabilitäten der Schwellspannung beitragen.

Weiterhin können Probleme bei der Zuverlässigkeit hinsicht lich der Chippassivierung und Chipverkappung auftreten.

Der Erfindung liegt die Aufgabe zugrunde, ionensensitive Feldeffekttransistoren mit hoher Zuverlässigkeit hinsicht lich der Handhabungssicherheit und im Lebensdauerverhalten herzustellen.

Die Erfindung bezieht sich insbesondere auf den Waferpro zeß und ist für ein großes Sensorenkollektiv einsetzbar.

Nachstehend soll die Erfindung beispielhaft erläutert wer den.

Erfindungsgemäß wird der elektrostatische Schutz in Verbin dung mit einer leitfähigen Pseudoreferenzelektrode auf dem Chip realisiert. Die Pseudoreferenzelektrode ist mit zwei Schutzdioden elektrisch verbunden, wobei eine Diode in der Wanne und die andere Diode im Substrat einer CMOS-Schal tung liegt.

Im spannungslosen Zustand werden elektrostatische Aufla dungen entweder zum Bulk oder zur Wanne abgeleitet. Im Be triebszustand kann sich das Potential infolge von elektro statischen Aufladungen maximal um die Flußspannung der in tegrierten Dioden über die angelegte Betriebsspanung erhö hen. Damit ist in jedem Zustand des Sensors ein wirksamer Schutz möglich. Weiterhin wird erfindungsgemäß der geschich tete Gateisolator mit einer zusätzlichen Isolatorkombination belegt, so daß sich eine Schichtfolge auf dem Siliziumsub strat mindestens der Art I1, I2, I3 und I4 ergibt.

Der Isolator I3 funktioniert als Barriere zur Unterdrückung von elektronischen Isolatorströmen und bewirkt somit eine deutliche Stabilitätsverbesserung des Isolatorsystems. Die Möglichkeit einer zusätzlichen Chippassivierung am Ende des Waferprozesses wird dadurch geschaffen, in dem bei der Strukturierung des metallischen Leibahnsystems zunächst das ionensensitive Feldeffekttransistoren-Gate mit Metall be deckt bleibt und sich noch nicht vom identischen Feldeffekt transistor mit Metallgate unterscheidet. Nach Abscheidung der Zusatzpassivierung erfolgt deren Strukturierung derart, daß nicht nur wie üblich die Kontaktinseln frei geätzt wer den, auch das noch mit Metall abgedeckte ionensensitive Feldeffekttransistoren-Gate. Nach Abdeckung der Kontaktbe reiche des ionensensitiven Feldeffekttransistors wird in einem zweiten Ätzschritt am fertigen Sensorenaufbau (inclu sive Verkappung), das Metall vom ionensensitiven Feldeffekt transistor entfernt. Damit liegt der ionensensitive Feldef fekttransistor wie üblich, ohne Gateabdeckung, präpariert vor. Zur Abgrenzung der Fensteröffnung um das ionensensitive Feldeffekttransistoren-Gate herum, wird ein Lacksteg präpa riert, der bis zur Verkapselung des Chips erhalten bleibt und bei dem Umgießen der Fensteröffnung als Lackstoppkante dient.

Das Ausführungsbeispiel in (Fig. 1) zeigt eine mögliche Aus führungsvariante eines ionensensitiven Feldeffekttransistors in p-Wannentechnologie in einem n-Si-Substrat 1. Dieser ionensensitive Feldeffekttransistor befindet sich mit seinen Diffussionsgebieten 3 in der p-Wanne 2. Der Gate aufbau besteht aus einem thermischen Oxid 7 und einem zwei ten Isolator 8 bestehend aus Si3N4.

Erfindungsgemäß wird zusätzlich eine dünne Zwischenschicht 9 präpariert, bevor der obenliegende Isolator 10 bestehend aus wahlweise Si3N4, Ta2O5, oder Al2O3 abgeschieden wird.

Die auf dem Feldoxid liegende Pseudoreferenzelektrode steht im Meßbetrieb über den Flächen 12 mit der Meßlösung 17 in Kontakt.

Zum elektrostatischen Schutz wird über eine Al- Verbindung die Pseudoreferenzelektrode 12 mit den Schutzdioden 4 und 5 verbunden, die erfindungsgemäß elektrostatische Aufladungen ableiten sollen.

Erfindungsgemäß wird bei der Ätzung des Aluminiums das Alumi nium auf dem ionensensitiven Feldeffekttransistor-Isolator 10 zwecks Strukturierung der Zusatzpassivierung 13 zu nächst stehen gelassen, um es nach dem vollständigen Aufbau des ionensensitiven Feldeffekttransistor-Chips inclusive Abdeckung 15 wieder zu entfernen.

Weiterhin wird erfindungsgemäß, um das aktive ionensensitive Feldeffekttransistorgebiet herum, eine Lackstoppkante mit zum Teil überhängendem Seitenprofil 14 präpariert, um das Ver laufen der Abdeckmasse 15 an der beabsichtigten Stelle zu stoppen und damit eine definierte Öffnung in der Abdeckmasse, zu erhalten.

Bezugszeichen

1 n-Si-Substrat
2 p-Wanne
3 ionensensitiver Feldeffekttransistor-Drain/Source
4 n+p-Schutzdiode für Pseudoreferenzelektrode
5 p+n-Schutzdiode für Pseudoreferenzelektrode
6 Feldoxid
7 thermisches Oxid
8 Silizium- Nitrid
9 dünnes thermisches Oxid
10 Silizium-Nitrid, Aluminiumoxid, Tantalpentoxid
11 Al-Kontakte zu den Schutzdioden und zur Pseudoreferenzelektrode
12 freiliegender Teil der Pseudoreferenzelektrode kontaktiert den Elektrolyten
13 Zusatzpassivierung
14 Lackstopp-Kante
15 Vergußharz/Verkappung
16 vorübergehend stehengelassene Al-Schicht
17 Meßlösung (Elektrolyt)

Claims

1. Anordnung und Verfahren zur Erhöhung der Zuverlässigkeit von ionensensitiven Feldeffekttransistoren, gekennzeichnet dadurch, daß die Schutzschaltung gegen elektrostatische Aufladungen in Verbindung mit einer integrierten Pseudo referenzelektrode, die mit zwei Dioden elektrisch verbunden ist, die jeweils im Bulk und in der Wanne einer CMOS- Schaltung angeordnet und wie passive Bauelemente beschal tet sind.

2. Anordnung und Verfahren zur Erhöhung der Zuverlässigkeit von ionensensitiven Feldeffekttransistoren nach Anspruch 1, gekennzeichnet dadurch, daß die integrierte Referenzelek trode aus Titannitrid besteht.

3. Anordnung und Verfahren zur Erhöhung der Zuverlässigkeit von ionensensitiven Feldeffekttransistoren nach Anspruch 1, gekennzeichnet dadurch, daß die Schutzdioden als gategesteu erte Dioden ausgebildet sind.

4. Anordnung und Verfahren zur Erhöhung der Zuverlässigkeit von ionensensitiven Feldeffekttransistoren nach Anspruch 1, gekennzeichnet dadurch, daß nur eine Diode oder eine Diode als gategesteuerte Diode mit herabgesetzter Durch bruchspannung eingesetzt wird.

5. Anordnung und Verfahren zur Erhöhung der Zuverlässigkeit von ionensensitiven Feldeffekttransistoren, gekennzeich net dadurch, daß der Gateaufbau dieser Bauelemente zu sätzlich mit einem Doppelisolator versehen wird.

6. Anordnung und Verfahren zur Erhöhung der Zuverlässigkeit von ionensensitiven Feldeffekttransistoren nach Anspruch 5, gekennzeichnet dadurch, daß der dritte Isolator (9) aus reoxidiertem Si3N4 besteht.

7. Anordnung und Verfahren zur Erhöhung der Zuverlässigkeit von ionensensitiven Feldeffekttransistoren, gekennzeichnet dadurch, daß durch eine zeitweise Metallabdeckung des ionensensitiven Gates eine Zusatzpassivierung des Chips er möglicht wird.

8. Anordnung und Verfahren zur Erhöhung der Zuverlässigkeit von ionensensitiven Feldeffekttransistoren nach Anspruch 7, gekennzeichnet dadurch, daß die Metallabdeckung entweder bereits auf dem Wafer oder erst nach vollständigen Füh leraufbau einschließlich Verkappung z. B. vor dem Meßein satz entfernt wird.

9. Anordnung und Verfahren zur Erhöhung der Zuverlässigkeit von ionensensitiven Feldeffekttransistoren, gekennzeichnet dadurch, daß durch Präparation einer Lackstoppkante im Fensterbereich das Vergießen des Fühlers vereinfacht wird.