DE4227251C2

DE4227251C2 - Verfahren zum Berechnen einer Verzögerungszeit und Einrichtung zum Durchführen des Verfahrens

Info

Publication number: DE4227251C2
Application number: DE4227251A
Authority: DE
Inventors: Naoko Omori; Michio Komoda
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-08-23
Filing date: 1992-08-18
Publication date: 1998-08-27
Anticipated expiration: 2012-08-19
Also published as: KR960012657B1; DE4227251A1; JPH0555384A; US5515291A; KR930004877A; JP2854733B2

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Berechnen einer Verzögerungszeit, die bei der Übertragung eines Signals von einem Eingangsabschnitt zu einem Ausgangsabschnitt eines einen MOS-Transistor aufwei senden logischen Funktionsblocks auftritt und auf eine Ein richtung zum Durchführen des Verfahrens.

Fig. 4 ist ein schematisches Blockdiagramm eines herkömmli chen Geräts zum Berechnen einer Verzögerungszeit zwischen logischen Funktionsblöcken (die nachfolgend als "Makrozel len" bezeichnet werden). Wie aus der Darstellung in Fig. 5 hervorgeht, berechnet dieses Gerät eine Signalübertragungs- Verzögerungszeit DT zwischen Makrozellen 21 und 22, das heißt den zeitlichen Abstand zwischen der Zufuhr eines Si gnals S21 zur Makrozelle 21 und der Ausgabe eines Signals S22 (das der Makrozelle 22 zugeführt wird) aus der Makro zelle 21. Unter Bezugnahme auf Fig. 5 wird nachfolgend die Funktionsweise des Verzögerungszeit-Berechnungsgeräts der Fig. 4 näher erläutert.

Eine Recheneinheit 1 zur Berechnung einer konzentrierten Wi derstands/Kapazitäts-Konstanten, die nachfolgend als RC-Kon zentrationskonstanten-Recheneinheit bezeichnet wird, emp fängt aus einer Entwurfsmuster- bzw. Layoutmuster-Speicher datei 2 eine Layoutmuster-Information D2, welche die Makro zellen 21 und 22 enthält, und extrahiert bzw. bestimmt aus der Layoutmuster-Information D2 eine tatsächliche Verdrah tungslänge zwischen den Makrozellen 21 und 22. Unter Zugrun delegung der Verdrahtung zwischen den Makrozellen 21 und 22 als eine Leitung mit verteilter Konstante berechnet die RC- Konzentrationskonstanten-Recheneinheit 1 anhand der tatsäch lichen Verdrahtungslänge zwischen den Makrozellen 21 und 22 eine konzentrierte Widerstandskonstante R und eine konzen trierte Kapazitätskonstante C als konzentrierte RC-Konstan ten bzw. RC-Konzentrationskonstanten eines Verdrahtungsbe reichs einer Ausgangsseite (Anschlußstiftseite) der Makro zelle 21.

Ein Verzögerungsparameter-Ermittlungsabschnitt 3 erhält aus der Layoutmuster-Speicherdatei 2 die Layoutmuster-Informa tion D2 und erkennt den Typ der Makrozelle 21, um daraufhin anhand einer in einer Verzögerungsinformation-Speicherdatei 4 gespeicherten festen Verzögerungsinformation D4 einen fe sten Verzögerungsterm K0 zu ermitteln, welcher der Makro zelle 21 inhärent bzw. eigen ist.

Ein Ausgangsimpedanz-Ermittlungsabschnitt 5 erhält aus der Layoutmuster-Speicherdatei 2 die Layoutmuster-Information D2 und erkennt den Typ der Makrozelle 21, um anhand der in der Verzögerungsinformation-Speicherdatei 4 gespeicherten festen Verzögerungsinformation D4 eine feste Ausgangsimpedanz RS0 zu ermitteln, die der Makrozelle 21 eigen ist.

Eine Verzögerungszeit-Recheneinheit 6 löst eine vorbestimmte Verzögerungsberechnungs-Gleichung als Funktion der in den Abschnitten 1, 3 und 5 ermittelten Parameter R, C, K0 und RS0, um die Verzögerungszeit zu berechnen, die bei der Über tragung eines Signals vom Eingang zum Ausgang der Makrozelle 21 auftritt.

Bei diesem herkömmlichen, in dieser Weise aufgebauten Verzö gerungszeit-Berechnungsgerät ist die Ausgangsimpedanz des logischen Funktionsblocks (Makrozelle 21), die einen der Pa rameter zur Bestimmung der Verzögerungszeit darstellt, in Übereinstimmung mit dem Typ des logischen Funktionsblocks festgelegt.

In der Praxis sind jedoch die Ausgangsimpedanz sowie eine feste, auf einer Ausgangslast der Makrozelle 21 basierende Verzögerung nicht festgelegt bzw. nicht unveränderlich. Es ist bekannt, daß die Ausgangsimpedanz der Makrozelle dann von den jeweiligen Gate- und Drain-Spannungen abhängig ist, wenn diese Makrozelle aus MOS-Transistoren besteht.

Demnach liegt ein Problem darin, daß die Verzögerungszeit nicht mit hoher Genauigkeit berechnet werden kann, wenn die Ausgangsimpedanz für jede Makrozelle als unveränderlicher Wert festgelegt wird, wie dies beim Stand der Technik der Fall ist.

Wenn demgegenüber die Ausgangsimpedanz für jede Makrozelle in Übereinstimmung mit Änderungen in den jeweiligen Gate- und Drain-Spannungen unterteilt bzw. unterschieden wird, um bei diesem herkömmlichen Verfahren eine genaue Berechnung der Verzögerungszeit zu ermöglichen, nimmt die für die Datei 4 der festen Verzögerungsinformation erforderliche Speicher kapazität stark zu. Dies steht einer praktischen Anwendung im Wege.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum Berechnen einer Verzögerungszeit, die bei der Übertragung eines Signals von einem Eingangsab schnitt zu einem Ausgangsabschnitt eines einen MOS-Transi stor aufweisenden logischen Funktionsblocks auftritt, derart weiterzubilden, daß die Verzögerungszeit ohne Erhöhung des erforderlichen Speicherbedarfs unter allen Umständen mit höchster Genauigkeit ermittelt werden kann. Außerdem soll eine Einrichtung zum Durchführen des Verfahrens angegeben werden.

Diese Aufgabe wird hinsichtlich der Einrichtung mit den im An spruch 7 angegebenen Maßnahmen sowie hinsichtlich des Ver fahrens mit den im Anspruch 1 angegebenen Verfahrensschrit ten gelöst.

Bei dem erfindungsgemäßen Verfahren wird die Ausgangsimpe danz des logischen Funktionsblocks in Abhängigkeit von Ände rungen in den Gate- und Drain-Spannungen des MOS-Transistors äußerst genau berechnet, wodurch die Verzögerungszeit, die bei der Übertragung eines Signals vom Eingang zum Ausgang des logischen Funktionsblocks auftritt, gleichfalls sehr ge nau berechnet wird.

Bei der erfindungsgemäßen Einrichtung berechnet die Ausgangsimpe danz-Berechnungseinrichtung die Ausgangsimpedanz des logi schen Funktionsblocks anhand der vorbestimmten Ausgangsimpe danz-Berechnungsgleichung als eine Funktion der Kapazität bzw. Kapazitanz der konzentrierten RC-Konstanten sowie des festgelegten Werts des gewählten Verzögerungsparameters. Der betreffende Wert des gewählten Verzögerungsparameters wird durch die Verzögerungsparameter-Bestimmungseinrichtung als eine Funktion der Eingangs-Anstiegsgeschwindigkeit des logi schen Funktionsblocks festgelegt.

Da die Eingangs-Anstiegsgeschwindigkeit sowie die Kapazität der konzentrierten RC-Konstanten des Ausgangsseiten-Verdrah tungsabschnitts des logischen Funktionsblocks jeweils in Be ziehung zu den Gate- und Drain-Spannungen des MOS-Transi stors stehen, stellt die Ausgangsimpedanz des logischen Funktionsblocks, die unter Zugrundelegung der Eingangs-An stiegsgeschwindigkeit sowie der Kapazität des logischen Funktionsblocks jeweils unterschiedlich bzw. als variabler Wert bestimmt wird, einen genauen Wert in Übereinstimmung mit den Gate- und Drain-Spannungen des MOS-Transistors dar.

Als Folge davon, kann die Verzögerungszeit, die bei der Übertragung eines Signals vom Eingang zum Ausgang des logi schen Funktionsblocks auftritt, mit erhöhter Genauigkeit er mittelt werden, wobei diese Verzögerungszeit anhand der Ver zögerungszeit-Berechnungsgleichung berechnet wird, bei der die Ausgangsimpedanz einen wesentlichen Parameter darstellt.

Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung nä her erläutert. Es zeigen:

Fig. 1 anhand eines schematischen Blockdiagramms ein Ausführungsbeispiel des erfindungsgemäßen Verzögerungszeit- Berechnungsgeräts;

Fig. 2 ein Ersatzschaltbild eines RC-Modells bzw. einer RC-Darstellung eines Ausgangsseiten-Verdrahtungsab schnitts einer Makrozelle;

Fig. 3 ein Flußdiagramm zur Erläuterung der Funkti onsweise des Verzögerungszeit-Berechnungsgeräts der Fig. 1;

Fig. 4 ein Blockdiagramm eines herkömmlichen Verzö gerungszeit-Berechnungsgeräts; und

Fig. 5 ein Blockdiagramm zur Erläuterung einer Si gnalübertragungs-Verzögerung zwischen Makrozellen.

Fig. 1 zeigt anhand eines schematischen Blockdiagramms den prinzipiellen Aufbau des erfindungsgemäßen Geräts zum Be rechnen der zwischen einem Eingang und einem Ausgang auftre tenden Verzögerungszeit. Dieses Gerät berechnet in ähnlicher Weise wie das eingangs beschriebene herkömmliche Gerät eine zwischen Makrozellen 21 und 22 auftretende Signalübertra gungs-Verzögerungszeit DT, nämlich die Zeitdauer zwischen der Zufuhr eines Signals S21 zur Makrozelle 21 und der Aus gabe eines Signals S22, das der Makrozelle 22 zugeführt wird, aus der Makrozelle 21, wie dies in Fig. 5 dargestellt ist.

In Fig. 2 ist eine Ersatzschaltung eines Wider stands/Kapazitäts-Modells bzw. einer RC-Darstellung eines ausgangsseitigen Verdrahtungsabschnitts der Makrozelle 21 dargestellt, wobei angenommen wird, daß es sich hierbei um einen CMOS-Inverter handelt, dem ein abfallendes Signal in Form des Eingangssignals S21 zugeführt wird. In Fig. 2 be zeichnet ein Bezugszeichen RS eine Ausgangsimpedanz der Ma krozelle 21; R bezeichnet eine konzentrierte ("lumped") Widerstandskonstante in den konzentrierten Wider stands/Kapazitäts- bzw. RC-Konstanten des ausgangsseitigen Verdrahtungsabschnitts der Makrozelle 21; und C bezeichnet eine konzentrierte Kapazitätskonstante in den konzentrierten RC-Konstanten des ausgangsseitigen Verdrahtungsabschnitts der Makrozelle 21.

In der Ersatzschaltung der Fig. 2 wird die Verzögerungszeit DT als diejenige Zeit festgelegt, die eine an einem Knoten N1 anliegende Ausgangsspannung VS der Makrozelle 21 benö tigt, um den Wert einer Schwellenspannung in einem Ladevor gang der konzentrierten Kapazitätskonstanten C zu erreichen. Die Ausgangsspannung VS wird wie folgt ermittelt:

In dieser Gleichung bezeichnet t ein Zeitintervall seit dem Beginn der Aufladung, E eine Versorgungsspannung der Makro zelle 21 und β einen Schwellen-Koeffizienten.

Unter der Annahme, daß das Zeitintervall t, das der Glei chung VS = β • E, genügt, der Verzögerungszeit DT entspricht, läßt sich die Verzögerungszeit DT unter Berücksichtigung einer festen Verzögerung K0 wie folgt berechnen:

Eine detaillierte Verzögerungs-Berechnungsgleichung, die auf Verzögerungsparametern K1 bis K3 basiert, läßt sich wie folgt formulieren:

DT = K1 + K2 . C^K3 (3)

In dieser Gleichung sind K1 bis K3 Funktionen einer An stiegsgeschwindigkeit tr.

Da die abhängige Beziehung bzw. die Abhängigkeit zwischen der Ausgangsimpedanz RS und der konzentrierten Widerstands konstanten R der Makrozelle 21 vernachlässigbar ist, gilt allgemein, daß die Approximation mit R = 0 in Gleichung (2) gerechtfertigt ist. Durch Vergleichen von Gleichung (3) mit Gleichung (2), in der die Approximation mit R = 0 durchgeführt ist, läßt sich feststellen, daß die feste Verzögerungszeit K0 gleich K1 wird, wobei die Ausgangsimpedanz RS folgender Gleichung genügt:

Die Ausgangsimpedanz der Makrozelle 21 hat nicht für jeden Typ der Makrozelle 21 einen festen bzw. unveränderlichen Wert; sie wird vielmehr von der Eingangs-Anstiegsgeschwin digkeit tr sowie der konzentrierten Kapazitätskonstanten C des ausgangsseitigen Verdrahtungsabschnitts der Makrozelle 21 bestimmt. Da die Eingangs-Anstiegsgeschwindigkeit tr mit der an den MOS-Transistor angelegten Gate-Spannung korre liert bzw. von dieser abhängig ist und da weiterhin die kon zentrierte Kapazitätskonstante C des ausgangsseitigen Ver drahtungsabschnitts mit der Drain-Spannung des MOS-Transist ors korreliert bzw. von dieser abhängt, hat die Ausgangsim pedanz RS dann einen genauen Wert, wenn sie unter Berück sichtigung von Änderungen in den Gate- und Drain-Spannungen des MOS-Transistors berechnet wird.

Nachfolgend wird unter Bezugnahme auf Fig. 5 das in Fig. 1 gezeigte Verzögerungszeit-Berechnungsgerät näher erläutert.

Eine Recheneinheit 11, die zur Berechnung der konzentrierten RC-Konstanten dient und nachfolgend als RC-Konzentrations konstanten-Recheneinheit bezeichnet wird, erhält aus einer Layoutmuster-Speicherdatei 12 eine Layoutmuster-Information D12, welche die Makrozellen 21 und 22 beinhaltet, und extra hiert bzw. ermittelt aus der Layoutmuster-Information D12 eine tatsächliche Verdrahtungslänge zwischen den Makrozellen 21 und 22. Unter der Annahme bzw. Voraussetzung, daß die Verdrahtung zwischen den Makrozellen 21 und 22 eine Leitung mit verteilter Konstante ("distributed constant line") dar stellt, berechnet die RC-Konzentrationskonstanten-Rechenein heit 11 die konzentrierte Widerstandskonstante R sowie die konzentrierte Kapazitätskonstante C als konzentrierte RC- Konstanten des ausgangsseitigen (anschlußstiftseitigen) Ver drahtungsabschnitts der Makrozelle 21 anhand der tatsächli chen Verdrahtungslänge zwischen den Makrozellen 21 und 22.

Eine Verzögerungsparameter-Recheneinheit 13 erhält aus der Layoutmuster-Speicherdatei 12 die Layoutmuster-Information D12 und erkennt den Typ der Makrozelle 21, um in Überein stimmung mit der Makrozelle 21 anhand einer in einer Verzö gerungsparameter-Speicherdatei 14 gespeicherten Verzöge rungsparameter-Information D14 mindestens eine Verzögerungs parameter-Funktion K(tr) abzuleiten (die den Funktionen K1 bis K3 der Gleichung (3) im Modell- bzw. Ersatzschaltbild der Fig. 2 entspricht). Mit tr ist hierbei eine Anstiegsge schwindigkeit des Eingangssignals S21 bezeichnet.

Die Verzögerungsparameter-Recheneinheit 13 berechnet anhand der Layoutmuster-Information D12 die gesamte Kapazität auf der Eingangsseite der Makrozelle 21, um hieraus die An stiegsgeschwindigkeit tr (in V/ns) des Eingangssignals S21 der Makrozelle 21 als eine Funktion der gesamten Kapazität zu berechnen. Durch Berechnung der abgeleiteten Verzöge rungsparameter-Funktion K(tr) als eine Funktion der An stiegsgeschwindigkeit tr bestimmt die Verzögerungsparameter- Recheneinheit 13 die Verzögerungsparameter K.

Eine Ausgangsimpedanz-Recheneinheit 15 löst eine Gleichung wie die Gleichung (4) als eine Funktion der aus der RC-Kon zentrationskonstanten-Recheneinheit 11 erhaltenen konzen trierten Kapazitätskonstanten C sowie der Verzögerungspara meter K, welche den festgelegten bzw. unveränderlichen Ver zögerungsterm ausschließen und aus der Verzögerungsparame ter-Recheneinheit 13 erhalten werden, um die Ausgangsimpe danz RS der Makrozelle 21 zu berechnen.

Eine Verzögerungszeit-Recheneinheit 16 löst eine Gleichung wie die Gleichung (2) als eine Funktion der konzentrierten Kapazitäts- und Widerstandskonstanten C und R, die aus der RC-Konzentrationskonstanten-Recheneinheit 11 erhalten wer den, der Verzögerungsparameter K, die dem aus der Verzöge rungsparameter-Recheneinheit 13 erhaltenen festen Verzöge rungsterm entsprechen, sowie der aus der Ausgangsimpedanz- Recheneinheit 13 erhaltenen Ausgangsimpedanz RS, um hieraus diejenige Verzögerungszeit DT zu berechnen, die bei der Übertragung eines Signals vom Eingang zum Ausgang der Makro zelle 21 auftritt.

Fig. 3 ist ein Flußdiagramm, welches die Betriebsabläufe des Verzögerungszeit-Berechnungsgeräts der Fig. 1 näher erläu tert.

Gemäß Fig. 3 berechnet die RC-Konzentrationskonstanten-Re cheneinheit 11 die konzentrierten Widerstands- und Kapazi tätskonstanten R und C als konzentrierte RC-Konstanten des ausgangsseitigen Verdrahtungsabschnitts der Makrozelle 21 als eine Funktion der tatsächlichen Verdrahtungslänge zwi schen den Makrozellen 21 und 22, die anhand der aus der Layoutmuster-Speicherdatei 12 erhaltenen Layoutmuster-Infor mation D12 ermittelt wird, und zwar in einem Schritt S1.

In einem Folgeschritt S2 empfängt die Verzögerungsparameter- Recheneinheit 13 aus der Layoutmuster-Speicherdatei 12 die Layoutmuster-Information D12 und erkennt den Typ der Makro zelle 21, um zumindest eine Verzögerungsparameter-Funktion K(tr) in Übereinstimmung mit der Makrozelle 21 aus der in der Verzögerungsparameter-Speicherdatei 14 gespeicherten Verzögerungsparamter-Information D14 abzuleiten.

In einem anschließenden Schritt S3 berechnet die Verzöge rungsparameter-Recheneinheit 13 aus der Layoutmuster-Infor mation D12 die gesamte Kapazität auf der Eingangsseite der Makrozelle 21, um die Anstiegsgeschwindigkeit tr des Ein gangssignals S21 der Makrozelle 21 als eine Funktion der ge samten Kapazität zu berechnen. Durch Berechnung der Verzöge rungsparameter-Funktion K(tr) als eine Funktion der An stiegsgeschwindigkeit tr ermittelt die Verzögerungsparame ter-Recheneinheit 13 die Verzögerungsparameter K.

In einem Schritt S4 löst die Ausgangsimpedanz-Recheneinheit 15 eine der Gleichung (4) entsprechende Gleichung als eine Funktion der aus der RC-Konzentrationskonstanten-Rechenein heit 11 erhaltenen konzentrierten Kapazitätskonstanten C so wie der den festen Verzögerungsterm ausschließenden Verzöge rungsparameter K, die aus der Verzögerungsparameter-Rechen einheit 13 erhalten werden, um die Ausgangsimpedanz RS der Makrozelle 21 zu berechnen.

In einem Schritt S5 berechnet die Verzögerungszeit-Rechen einheit 16 eine der Gleichung (2) entsprechende Gleichung als eine Funktion der aus der RC-Konzentrationskonstanten- Recheneinheit 11 erhaltenen konzentrierten Kapazitäts- und Widerstandskonstanten C und R, der dem festen Verzögerungs term, der aus der Verzögerungsparameter-Recheneinheit 13 er halten wird, entsprechenden Verzögerungsparameter K sowie der aus der Ausgangsimpedanz-Recheneinheit 13 erhaltenen Ausgangsimpedanz RS, um daraus die Verzögerungszeit DT zu berechnen, die bei der Übertragung eines Signals vom Eingang zum Ausgang der Makrozelle 21 auftritt.

Gemäß vorstehender Beschreibung wird die Ausgangsimpedanz RC der Makrozelle 21, die ein signifikanter Parameter der Ver zögerungszeit-Berechnungsgleichung ist, als eine Funktion der Eingangs-Anstiegsgeschwindigkeit und der Ausgangs-Ver drahtungskapazität bei der Berechnung der Verzögerungszeit DT korrekt bestimmt, wobei die Eingangs-Anstiegsgeschwindig keit und die Ausgangs-Verdrahtungskapazität jeweils von den Gate- und den Drain-Spannungen des MOS-Transistors abhängig sind. Hierdurch ist es möglich, die Verzögerungszeit DT ge genüber dem Stand der Technik in wesentlich erhöhter Genau igkeit zu erhalten. Da der festgelegte Verzögerungsterm (beispielsweise K3 in Gleichung (3)) nicht festgelegt ist, sondern als eine Funktion der Eingangs-Anstiegsgeschwindig keit tr berechnet wird, wird die Genauigkeit der Verzöge rungszeit DT entsprechend verbessert. Da jeder der Verzöge rungsparameter K eine Funktion der Eingangs-Anstiegsge schwindigkeit tr ist, wird die für die Verzögerungsparame ter-Speicherdatei 14 erforderliche Speicherkapazität im Ver gleich zum Stand der Technik kaum nennenswert erhöht.

Die für die Bestimmung der Ausgangsimpedanz RS der Makro zelle 21 verwendete detaillierte Verzögerungs-Berechnungs gleichung ist nicht auf die vorgenannte Gleichung (3) be schränkt; vielmehr kann auch folgende Gleichung verwendet werden:

In dieser Gleichung ist mit Ci eine Funktion der Anstiegsge schwindigkeit tr bezeichnet, während A1 bis A4 Konstanten sind.

Durch Vergleich dieser Gleichung (5) mit Gleichung (2), in der die Approximation mit R = 0 durchgeführt wird, ist erkenn bar, daß der feste Verzögerungsterm K0 gleich dem Wert A4 wird, so daß sich die Ausgangsimpedanz wie folgt bestimmen läßt:

Im Ausführungsbeispiel der Erfindung werden jeweils einzelne Werte der konzentrierten RC-Konstanten R und C der Makro zelle 21 verwendet. Die vorliegende Erfindung ist jedoch ebenfalls für ein solches RC-Modell anwendbar, das durch Verwendung von zwei oder mehr Konstanten R und C an eine Schaltung mit einer konzentrierten Konstanten approximiert bzw. angenähert ist.

Die vorliegende Erfindung schlägt demnach ein Verzögerungs zeit-Berechnungsgerät und ein Verfahren zum Berechnen einer Verzögerungszeit vor, bei dem eine Verzögerungsparameter-Re cheneinheit eine Eingangs-Anstiegsgeschwindigkeit als eine Funktion einer Layoutmuster-Information berechnet, um durch Substitution der Anstiegsgeschwindigkeit für eine Verzöge rungsparameter-Funktion Verzögerungsparameter zu bestimmen. Eine Ausgangsimpedanz-Recheneinheit berechnet eine Impedanz eines Ausgangs einer Makrozelle als eine Funktion einer kon zentrierten Kapazitätskonstanten und der Verzögerungsparame ter. Eine Verzögerungszeit-Recheneinheit löst eine Glei chung, bei der die Ausgangsimpedanz einen wesentlichen Para meter darstellt, um dadurch diejenige Verzögerungszeit kor rekt zu berechnen, die bei der Übertragung eines Signals von einem Eingang zu einem Ausgang eines aus MOS-Transistoren bestehenden logischen Funktionsblocks auftritt.

Claims

1. Verfahren zum Berechnen einer Verzögerungszeit, die bei der Übertragung eines Signals von einem Eingangsabschnitt zu einem Ausgangsabschnitt eines einen MOS-Transistor aufweisen den logischen Funktionsblocks (21, 22) auftritt, mit folgen den Schritten:
Berechnen einer konzentrierten RC-Konstanten einer aus gangsseitigen Verdrahtung eines logischen Funktionsblocks (21, 22) als eine Funktion eines Layoutmusters einschließlich eines vom Eingangsabschnitt zum Ausgangsabschnitt des logi schen Funktionsblocks (21, 22) reichenden Layoutmusters;
Extrahieren von mindestens einem Verzögerungsparameter, welcher der Eingangs-Anstiegsgeschwindigkeit des logischen Funktionsblocks (21, 22) zugeordnet ist;
Bestimmen einer Eingangs-Anstiegsgeschwindigkeit des lo gischen Funktionsblocks (21, 22) als eine Funktion des Layoutmusters, um einen bestimmten Wert des gewählten Verzö gerungsparameters durch Ersatz der Eingangs-Anstiegsgeschwin digkeit als den gewählten Verzögerungsparameter zu bestimmen;
Berechnen einer Ausgangsimpedanz (RS) des logischen Funktionsblocks (21, 22) anhand einer vorbestimmten Aus gangsimpedanz-Berechnungsgleichung als eine Funktion der kon zentrierten Kapazität der konzentrierten RC-Konstanten und des bestimmten Werts des gewählten Verzögerungsparameters; und
Berechnen der Verzögerungszeit anhand einer vorbestimm ten Verzögerungszeit-Berechnungsgleichung als eine Funktion der konzentrierten RC-Konstanten und der Ausgangsimpedanz (RS).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der logische Funktionsblock (21, 22) ein CMOS-Inverter ist.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich net, daß die vorbestimmte Verzögerungszeit-Berechnungsglei chung wie folgt lautet:
in der mit K0 der bestimmte Wert des gewählten Verzögerungs parameters, mit C die Kapazität der konzentrierten RC-Kon stanten, mit R ein Widerstandswert der konzentrierten RC-Kon stanten, mit β ein Schwellenspannungs-Koeffizient, mit RS die Ausgangsimpedanz und mit DT die Verzögerungszeit bezeichnet ist.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge kennzeichnet, daß die vorgegebene Ausgangsimpedanz-Berech nungsgleichung wie folgt lautet:
in der mit K2 und K3 die bestimmten Werte des gewählten Ver zögerungsparameters, mit C die Kapazität der konzentrierten RC-Konstanten, mit β ein Schwellenspannungs-Koeffizient und mit RS die Ausgangsimpedanz bezeichnet ist bzw. sind.

5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge kennzeichnet, daß die vorgegebene Ausgangsimpedanz-Berech nungsgleichung wie folgt lautet:
bei der mit A1 bis A3 die bestimmten Werte des gewählten Ver zögerungsparameters, mit C die Kapazität der konzentrierten RC-Konstanten, mit β ein Schwellenspannungs-Koeffizient, mit Ci eine Kapazität auf einer Eingangsseite des logischen Funk tionsblocks (21, 22) und mit RS die Ausgangsimpedanz bezeich net ist bzw. sind.

6. Verfahren nach einem der Ansprüche 3 bis 5, dadurch ge kennzeichnet, daß der Schwellenspannungs-Koeffizient (β) durch das Verhältnis der Ausgangsspannung (VS) zu der Versor gungsspannung (E) des logischen Funktionsblocks (21, 22) de finiert ist.

7. Einrichtung zum Durchführen des Verfahrens nach Anspruch 1, mit:
einer Einrichtung (12) zum Liefern eines Layoutmusters einschließlich eines vom Eingangsabschnitt zum Ausgangsab schnitt des logischen Funktionsblocks (21, 22) reichenden Layoutmusters;
einer Verzögerungsparameter-Speichereinrichtung (14) zum Speichern von mindestens einem Verzögerungsparameter, welcher der Eingangs-Anstiegsgeschwindigkeit des logischen Funktions blocks (21, 22) zugeordnet ist;
einer RC-Konzentrationskonstanten-Recheneinheit (11) zum Berechnen einer konzentrierten RC-Konstanten einer ausgangs seitigen Verdrahtung des logischen Funktionsblocks (21, 22) als eine Funktion des Layoutmusters;
einer Verzögerungsparameter-Bestimmungseinrichtung (13) zum Empfang eines Verzögerungsparameters in Übereinstimmung mit dem logischen Funktionsblock (21, 22) als ein gewählter Verzögerungsparameter aus der Verzögerungsparameter-Speicher einrichtung (14) und zum Bestimmen einer Eingangs-Anstiegsge schwindigkeit des logischen Funktionsblocks (21, 22) als eine Funktion des Layoutmusters, um einen durch die Eingangs-An stiegsgeschwindigkeit bestimmten Wert des gewählten Verzöge rungsparameters als einen bestimmten Wert des Verzögerungspa rameters auszugeben;
einer Ausgangsimpedanz-Berechnungseinrichtung (15) zum Berechnen einer Ausgangsimpedanz (RS) des logischen Funkti onsblocks (21, 22) anhand einer vorbestimmten Ausgangsimpe danz-Berechnungsgleichung als eine Funktion der konzentrier ten Kapazität der konzentrierten RC-Konstanten und des be stimmten Werts des gewählten Verzögerungsparameters; und
einer Verzögerungszeit-Berechnungseinrichtung (16) zum Berechnen der Verzögerungszeit anhand einer vorbestimmten Verzögerungszeit-Berechnungsgleichung als eine Funktion der konzentrierten RC-Konstanten und der Ausgangsimpedanz (RS).

8. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der logische Funktionsblock (21, 22) ein CMOS-Inverter ist.

9. Einrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die vorbestimmte Verzö gerungszeit-Berechnungsgleichung wie folgt lautet:
in der mit K0 der bestimmte Wert des gewählten Verzögerungsparameters, mit C die Kapazität der konzentrierten RC-Konstanten, mit R ein Widerstandswert der konzentrierten RC-Konstanten, mit β ein Schwellenspannungs- Koeffizient, mit RS die Ausgangsimpedanz und mit DT die Verzögerungszeit bezeichnet ist.

10. Einrichtung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die vorge gebene Ausgangsimpedanz-Berechnungsgleichung wie folgt lau tet:
in der mit K2 und K3 die bestimmten Werte des gewählten Ver zögerungsparameters, mit C die Kapazität der konzentrierten RC-Konstanten, mit β ein Schwellenspannungs-Koeffizient und mit RS die Ausgangsimpedanz bezeichnet ist bzw. sind.

11. Einrichtung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die vorge gebene Ausgangsimpedanz-Berechnungsgleichung wie folgt lau tet:
bei der mit A1 bis A3 die bestimmten Werte des gewählten Ver zögerungsparameters, mit C die Kapazität der konzentrierten RC-Konstanten, mit β ein Schwellenspannungs-Koeffizient, mit Ci eine Kapazität auf einer Eingangsseite des logischen Funk tionsblocks (21, 22) und mit RS die Ausgangsimpedanz bezeich net ist bzw. sind.

12. Einrichtung nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß der Schwellenspannungs-Koeffizient (β) durch das Verhältnis der Ausgangsspannung (VS) zu der Versorgungsspannung (E) des lo gischen Funktionsblocks (21, 22) definiert ist.