DE4221023C2 - Potentialbestimmungseinrichtung zum Festlegen eines Potentials auf einer Leitung, über die von einer Zentraleinheit oder einem Außenanschluß peripheren Schaltungen Potentiale zugeführt werden können - Google Patents

Description

Die Erfindung bezieht sich auf eine Potentialbestimmungs­ einrichtung zum Festlegen eines Potentials auf einer Leitung, über die von einer Zentraleinheit oder einem Außenanschluß peripheren Schaltungen Potentiale zugeführt werden können.

Anschlußfunktionen in einem Mikrocomputer umfassen die Funktion der Ausgabe von Daten aus einer Zentraleinheit (CPU) nach außen, die Funktion der Eingabe von Daten von außen in die Zentraleinheit, die Funktion der Eingabe in andere periphere Schaltungen und die Funktion der Ausgabe aus anderen peripheren Schaltungen. Diese Anschluß­ funktionen werden durch Eingabe/Ausgabe-Einheiten und durch externe Anschlußeinheiten ausgeführt, welche gesondert sind, oder durch Anschlußeinheiten, die zur Verringerung der Anzahl von Anschlüssen zugleich als Eingabe/Ausgabe- Einheit und als externe Anschlußeinheit wirken.

Fig. 3 ist ein Blockschaltbild, das die Anschlußfunktionen von Anschlußeinheiten veranschaulicht, die in einem Einchip-Mikrocomputer doppelt sowohl als herkömmliche Eingabe/Ausgabe-Einheit als auch als externe Anschluß­ einheit dienen. Die Figur zeigt einen Außenanschluß 1 eines Anschlußfunktionsteils 1A als eine periphere Schaltung, einen Eingabe/Ausgabe-Schaltungsblock 2 für das Eingeben und Ausgeben von Daten in eine bzw. aus einer Zentraleinheit 2A und einen Eingabebestimmungs-Schaltungs­ block für die Verbindung mit anderen peripheren Schaltungen 1B. 3a, 3b und 3c sind Inverter, wobei die Inverter 3b und 3c einen Zwischenspeicher 3A bilden. Mit 15 ist eine erste Leitung bezeichnet, die den Außenanschluß 1, den Eingabe/Ausgabe-Schaltungsblock 2 und den Eingabebe­ stimmungs-Schaltungsblock 3 verbindet. Mit 3S ist eine Leitung (dritte Leitung) bezeichnet, die den Eingabebe­ stimmungs-Schaltungsblock 3 mit dem anderen peripheren Schaltungen 1B verbindet, und mit 2S eine Leitung (zweite Leitung) bezeichnet, die den Eingabe/Ausgabe- Schaltungsblock 2 mit der Zentraleinheit 2A verbindet.

In der Fig. 3 sind die herkömmlichen Anschlußfunktionen dargestellt, bei denen auch dann, wenn der Außenanschluß 1 nicht benutzt wird, die in den Eingabebestimmungs- Schaltungsblock 3 einzugebenden Daten durch Anlegen eines Potentials an den Außenanschluß 1 bestimmt werden müssen. Die vorstehend genannten peripheren Schaltungen 1B enthalten Unterbrechungseingänge, Zeitgeber, serielle Eingabe/Ausgabe-Einheiten, Analog/Digial-Wandler und Start­ signalgeneratoren.

Die Funktion des Computersystems wird nun unter Bezugnahme auf die Fig. 3 beschrieben. Falls die Anschlußfunktionen für die Eingabe von Daten genutzt werden, werden die von dem Außenanschluß 1 eingeebenen Daten über die Leitung 1S, den Eingabe/Ausgabe-Schaltungsblock 2 und die Leitung 2S in die Zentraleinheit 2A eingegeben. Falls die Anschlußfunktionen zur Ausgabe von Daten genutzt werden, werden die Daten aus der Zentraleinheit 2A über die Leitung 2S, den Eingabe/Ausgabe-Schaltungsblock 2 und die Leitung 1S an den Außenanschluß 1 ausgegeben. Wenn die Daten als Eingangssignal für die anderen peripheren Schaltungen 1B benutzt werden, wird aus dem Außenanschluß 1 ein Signal über die Leitung 1S, den Eingabebestimmungs-Schaltungsblock 3 und die Leitung 3S in die anderen peripheren Schaltungen 1B eingegeben. Dabei wird dann, wenn das Signal als Eingangssignal für die anderen peripheren Schaltungen 1B verwendet wird, das Potential an der Leitung 1S zwischen einem Speisepotentialpegel und einem Massepegel instabil, falls keine Daten in den Außenanschluß 1 eingegeben werden. Dies ergibt ein instabiles Ausgangssignal an der Leitung 3S. Da ein solches instabiles Ausgangssignal an der Leitung 3S Fehlfunktionen der anderen peripheren Schaltungen 1B verursacht, ist es erforderlich, durch Anlegen eines Potentials an den Außenanschluß 1 Eingabedaten zu bestimmen.

Fig. 4 ist eine Blockdarstellung von Anschlußfunktionen, die durch gesonderte Außenanschlüsse und Eingabe/Ausgabe- Anschlüsse erzielt werden. In diesem Fall sind in einem Anschlußfunktionsteil 1W unabhängig voneinander Eingabean­ schlüsse 1b, Ausgabeanschlüsse 1c und Außenanschlüsse 1a vorgesehen. Auf gleichartige Weise wird dann, wenn von den Ausgangsanschlüssen 1c irgendeiner frei ist, das Potential an der Leitung 1S instabil. Da dies eine Funktionsstörung der peripheren Schaltungen 1B verursacht, ist es erforderlich, an den freien Anschluß ein Potential anzulegen. Sobald die Eingangsanschlüsse 1b mit der Zentraleinheit 2A verbunden sind, liegt kein freier Anschluß vor. In Abhängigkeit von der Anzahl der anzuschließenden peripheren Schaltungen kann jedoch von den Ausgangsanschlüssen 1c ein Anschluß frei sein. Aus der Zentraleinheit und den peripheren Schaltungen werden an die Eingangs/Ausgangs-Anschlüsse 1b und 1c Einschaltsignale und Ausschaltsignale eines (nicht gezeigten) Schaltelements für das Verbinden der Schaltungsblöcke 2 und 3 mit der Zentral­ einheit und den peripheren Schaltungen bzw. zum Trennen derselben übertragen, um die vorangehend beschriebenen Anschlußfunktionen auszuführen.

Bei den herkömmlichen Anschlußfunktionen, die die Funktionen einer Eingabebestimmungsschaltung für die Eingabe in die anderen peripheren Schaltungen 1B umfassen, wird dann, wenn der Außenanschluß 1 weder für die Dateneingabe und Ausgabe noch als Eingangsanschluß der Eingabebestimmungsschaltung für die Eingabe in andere periphere Schaltungen verwendet wird, oder dann, wenn von den Ausgangsanschlüssen 1c, die nicht zugleich als Außenanschluß wirken, irgendein Anschluß frei ist, das Potential der Leitung 3S mit den Stromkreisen instabil, wodurch auch die in die anderen peripheren Schaltungen eingegebenen Signale instabil werden. Dies verursacht Probleme wie eine Funktionsstörung der peripheren Schaltungen 1B und eines durchgehenden Stromflusses. Daher muß ein Verfahren angewandt werden, bei dem beispielsweise über eine zusätzliche Leitung ein Potential an den Außenanschluß 1 oder den freien Ausgangsanschluß 1c angelegt wird.

Zudem sind den Seiten 306 bis 308 des IBM Technical Disclosure Bulletin, Vol. 32, No. 5B, October 1989, Maßnahmen zum Schutz eines Einzel-SCSI-Subsystems gegen Stör-Reset-Einflüsse bzw. -signale zu entnehmen. Die dort gezeigte Verschaltung läßt auf ein Doppeleingang-Logikelement schließen, das die Erzeugung eines definierten Potentials auch dann erlaubt, wenn ein erster Eingang des Doppeleingang-Logikelements nicht mit einem definierten Potential beaufschlagt ist.

Es ist demgegenüber Aufgabe der Erfindung, eine Potentialbe­ stimmungseinrichtung zu schaffen, die auf vereinfachte Weise eine Festlegung eines Potentials auf einer Leitung ermöglicht, über die von einer Zentraleinheit oder einem Außenanschluß peripheren Schaltungen Potentiale zugeführt werden können.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Maßnahmen gelöst.

Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:

Fig. 1 ein Blockschaltbild eines Computersystems mit der erfindungsgemäßen Potentialbestimmungseinrichtung entsprechend einer ersten Ausführungsform,

Fig. 2 ein Blockschaltbild eines Computersystems mit der erfindungsgemäßen Potentialbestimmungseinrichtung entsprechend einer zweiten Ausführungsform,

Fig. 3 ein Blockschaltbild eines herkömmlichen Computersystems, und

Fig. 4 ein Blockschaltbild eines weiteren herkömmlichen Computersystems.

Ein Computersystem mit der Potentialbestimmungseinrichtung gemäß der ersten Ausführungsform wird unter Bezugnahme auf die Fig. 1 beschrieben. Gleiche Teile wie diejenigen eines herkömmlichen Computersystems sind mit den gleichen Bezugszeichen bezeichnet und werden nicht beschrieben. Die Fig. 1 zeigt einen Anschlußfunktionsteil 1X, der einer von peripheren Schaltungen ist und in dem ein Eingabebe­ stimmungs-Schaltungsblock 3X enthalten ist. Der Eingabebe­ stimmungs-Schaltungsblock 3X hat ein Doppeleingang-NOR- Glied 11, von dem ein Eingang mit einer als erste Leitung wirkenden Leitung 1S verbunden ist und dessen Ausgang mit einem Zwischenspeicher 3A aus herkömmlichen Invertern 3b und 3c verbunden ist. An den anderen Eingang des NOR-Glieds 11 sind über Inverter 14 und 15, die einen Zwischenspeicher 16 bilden, ein erster und ein zweiter N-Kanal-Transistor 12 und 13 angeschlossen. An das Gate 12G des ersten Transistors 12 ist eine Rücksetzschaltung 17 angeschlossen. Diese Teile bilden die Potential-Bestimmungseinrichtung. Mit 18 ist ein Hauptschalter bezeichnet. An das Gate 13G des zweiten Transistors 13 ist eine Freigebeinrichtung 19 angeschlos­ sen, die aus einem Programm besteht. D.h., die Potential-Bestimmungseinrichtung ist eingangsseitig an den Eingabe­ bestimmungs-Schaltungsblock 3X angeschlossen.

Als nächstes werden unter Bezugnahme auf die Fig. 1 die Anschlußfunktionen ausführlich beschrieben. Wenn der Hauptschalter 18 eingeschaltet wird, wird durch ein Anfangseinstellungssignal aus der Rücksetzschaltung 17 der Transistor 12 sofort durchgeschaltet. Dann erreicht der Transistor 13 einen nachfolgend als Pegel H bezeichneten Speisepotentialpegel, wobei der Transistor 12 für eine bestimmte Zeitdauer durchgeschaltet ist und daher der Eingang und der Ausgang des Inverters 15 den nachstehend als Pegel L bezeichneten Massepegel bzw. den Pegel H annehmen. Das Eingangssignal des Zwischenspeichers 16 aus den Invertern 14 und 15 für das NOR-Glied 11 wird damit auf den Pegel H festgelegt. Da an einem Eingang des NOR-Glieds 11 der Pegel H anliegt, nehmen der Ausgang des NOR-Glieds 11 und der Eingang des Inverters 3c den Pegel L an, wobei der Ausgang des Inverters 3c den Pegel H annimmt. Außerdem wird dadurch das Ausgangssignal des Zwischenspeichers 3A an der Leitung 3S auf den Pegel H festgelegt. D.h., der Potentialpegel an der als dritte Leitung wirkenden Leitung 3S ist auf den Pegel H festgelegt, wodurch das Eingangssignal in die anderen peripheren Schaltungen 1B als Pegel H bestimmt werden kann und daher eine Maßnahme wie eine zusätzliche Leitung zu einem freien Anschluß der Außenanschlüsse 1 nicht erforderlich ist.

Wenn für das Betreiben der anderen peripheren Schaltungen 1B erforderliche Einstellungen vorgenommen werden, nimmt der Potentialpegel an dem Gate 13G des Transitors 13 den Pegel H an, wodurch der Transistor 13 für eine bestimmte Zeitdauer entsprechend einem von der Freigabeeinrichtung 19 erzeugten Signal durchgeschaltet wird. Daher nehmen der Eingang und der Ausgang des Inverters 14 jeweils die Pegel L bzw. H an. Ferner wird das Eingangssignal aus dem Zwischenspeicher 16 zu dem NOR-Glied 11 auf den Pegel L festgelegt. Da auf diese Weise ein Eingang des NOR-Glieds 11 auf den Pegel L festgelegt ist, ist das Ausgangssignal des NOR-Glieds 11 durch das Eingangssignal aus dem Außen­ anschluß 1 bestimmt. Als Ergebnis kann wie zuvor eine Eingabe aus den anderen peripheren Schaltungen 1B erfolgen.

Gemäß Fig. 2 ist das NOR-Glied 11 nach Fig. 1 durch ein Doppeleingang-NAND-Glied 21 ersetzt, während das Anfangs­ einstellungssignal aus der Rücksetzschaltung 17 in das Gate 13G des zweiten Transistors 13 eingegeben wird, um den Potentialpegel an der Leitung 3S auf den Pegel L festzulegen. Wenn dann für das Betreiben der anderen peripheren Schaltungen 1B erforderliche Einstellungen vorgenommen werden und demgemäß von der Freigabeeinrichtung 19 erzeugte Signale in das Gate 12G des ersten Transistors 12 eingegeben werden, wird das Ausgangssignal des NAND- Glieds 21 durch das Eingangssignal aus dem Außenanschluß 1 bestimmt. Ob der Potentialpegel an der Leitung 3S auf dem Pegel H oder L liegt, ist durch das Potential bestimmt, auf das die anderen peripheren Schaltungen 1B ansprechen.

Daher kann gemäß der vorstehenden Beschreibung die Fehlfunktion der peripheren Schaltungen 1B durch die Potential-Bestimmungseinrichtung verhindert werden, ohne daß eine zusätzliche Verdrahtung eines freien Anschlusses erforderlich ist. Bei der Fig. 2 ist ein Anschlußfunktionsteil mit 1Y bezeichnet und mit 3Y ein Eingabebestimmungs-Schaltungs­ block bezeichnet, der aus dem NAND-Glied 21 besteht.

Die gleiche Wirkung wie vorangehend beschrieben kann dadurch erzielt werden, daß auch dann, wenn Anschlüsse nicht von einem Chip weggeführt werden können, nämlich ein freier Anschluß nicht zusätzlich verdrahtet werden kann, bei dem Zusammenbau der Chips die vorstehend beschriebene Potential-Bestimmungseinrichtung eingebaut wird. Dies ermöglicht es, die Anzahl von Prüfungen unsichtbarer Teile in einem System zu verringern, das eine Vielzahl von Chips umfaßt. Wie vorstehend beschrieben wirken die Eingangs/Ausgangs-Anschlüsse zugleich als Außenanschlüsse, jedoch können diese Anschlüsse gemäß der Darstellung in Fig. 4 voneinander getrennt sein.

Gemäß der vorstehenden Beschreibung wird an dem Eingang des Eingabebestimmungs-Schaltungsblocks eine Potential- Bestimmungseinrichtung angeordnet, die den Potentialpegel an der dritten Leitung für das Verbinden des Eingabebe­ stimmungs-Schaltungsblocks mit peripheren Schaltungen zwangsweise auf einen Speisepotentialpegel oder einen Massepegel festlegt. Daher erübrigt sich in dem Fall, daß ein Außenanschluß, der zugleich als Eingabe/Ausgabe-Anschluß wirkt, nicht als Eingang verwendet wird, oder daß von Ausgangsanschlüssen ein Ausgang frei ist, das Anlegen von Potential an diese Anschlüsse über zusätzliche Leitungen, und die Fehlfunktion von anderen peripheren Schaltungen ist verhindert.

Claims (8)

1. Potentialbestimmungseinrichtung zum Festlegen eines Potentials auf einer Leitung (3S), über die von einer Zentraleinheit (2A) oder einem Außenanschluß (1) peripheren Schaltungen (1B) Potentiale zugeführt werden können,
mit einem Doppeleingang-Logikelement (11; 21),
dessen erster Eingang mit der Zentraleinheit (2A) und dem Außenanschluß (1) verbunden ist und
dessen zweiter Eingang mit einer Potentialerzeugungseinrichtung (12, 13, 16) verbunden ist,
die eine Transistoreinrichtung (12, 13) umfaßt,
bei der ein erster Transistor (12) in Reihe mit dem zweiten Eingang des Doppeleingang-Logikelements (11; 21) geschaltet ist, und
ein zweiter Transistor (13) zu dem ersten Transistor (12) über eine Zwischenspeicherschaltung (16) parallel geschaltet ist,
die ein Potential, das durch die Aktivierung eines der beiden Transistoren (12, 13) erzeugt wird, hält und dem zweiten Eingang des Doppeleingang-Logikelements (11; 21) zuführt,
so daß der mit der Leitung (3S) verbundene Ausgang des Doppeleingang-Logikelements (11; 21) auch dann ein definiertes Potential aufweist, wenn dessen erster Eingang nicht mit einem definierten Potential seitens der Zentraleinheit (2A) oder dem Außenanschluß (1) beaufschlagt ist.

2. Potentialbestimmungseinrichtung nach Anspruch 1, mit einem NOR-Glied (11) als Doppeleingang-Logikelement.

3. Potentialbestimmungseinrichtung nach Anspruch 1, mit einem NAND-Glied (21) als Doppeleingang-Logikelement.

4. Potentialbestimmungseinrichtung nach einem der vorstehenden Ansprüche, wobei der Ausgang des Doppeleingang-Logikelements (11; 21) über eine Zwischenspeicherschaltung (3A, 3b, 3c) mit der Leitung (3S) verbunden ist.

5. Potentialbestimmungseinrichtung nach einem der vorstehenden Ansprüche, wobei eine Rücksetzeinrichtung (17) mit einer Steuerelektrode (12G, 13G) der Tran­ sistoreinrichtung (12, 13) verbunden ist, und mittels einer Freigabeinrichtung (19) das von der Potentialerzeugungsein­ richtung (12, 13, 16) erzeugte Potential unwirksam schaltbar ist.

6. Potentialbestimmungseinrichtung nach einem der Ansprüche 1 bis 4, wobei
eine Rücksetzeinrichtung (17) den ersten oder den zweiten Transistor (12, 13) dann aktiviert, wenn der erste Eingang des Doppeleingang-Logikelements (11; 21) nicht mit einem definierten Potential beaufschlagt ist, und so das der Zwischenspeicherschaltung (16) zugeführte Potential erzeugt, wodurch der mit der Leitung (3S) verbundene Ausgang des Doppeleingang-Logikelements (11; 21) ein vorbestimmtes Potential aufweist, und
eine Freigabeeinrichtung (19) den anderen Transistor dann aktiviert, um den zweiten Eingang des Doppeleingang- Logikelements (11; 21) unwirksam zu schalten, wenn der erste Eingang des Doppeleingang-Logikelements (11; 21) mit einem definierten Potential beaufschlagt ist.

7. Potentialbestimmungseinrichtung nach einem der vorstehenden Ansprüche, wobei die Zwischenspeicherschaltung (3A, 16) aus zwei Invertern (3b, 3c, 14, 15) gebildet ist.

8. Potentialbestimmungseinrichtung nach einem der vorstehenden Ansprüche, wobei das Potential des zweiten Eingangs des Doppeleingang-Logikelements (11; 21) entsprechend dem Betriebspotential zu verwendeter peripherer Schaltungen (1B) auf einen Speisepotentialpegel oder einen Massepegel gesetzt wird.