[go: up one dir, main page]

DE4008624C2 - - Google Patents

Info

Publication number
DE4008624C2
DE4008624C2 DE4008624A DE4008624A DE4008624C2 DE 4008624 C2 DE4008624 C2 DE 4008624C2 DE 4008624 A DE4008624 A DE 4008624A DE 4008624 A DE4008624 A DE 4008624A DE 4008624 C2 DE4008624 C2 DE 4008624C2
Authority
DE
Germany
Prior art keywords
pads
substrate
insulating layer
substrates
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4008624A
Other languages
English (en)
Other versions
DE4008624A1 (de
Inventor
Dieter Dipl.-Phys. Dr. 7410 Reutlingen De Seipler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE4008624A priority Critical patent/DE4008624A1/de
Publication of DE4008624A1 publication Critical patent/DE4008624A1/de
Application granted granted Critical
Publication of DE4008624C2 publication Critical patent/DE4008624C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer hybriden Halbleiterstruktur nach der Gattung des Patentanspruchs 1.
Aus der US-PS 32 92 240 und aus der US-PS 33 03 393 sind bereits Verfahren zur Herstellung hybrider Halbleiterstrukturen bekannt. Die Kontaktierung eines Halbleiterchipsubstrats auf einem Trägerplattensubstrat wird hierbei jeweils durch Metallkugel-Kontakte gebildet, die mit den Chipanschlußflecken des Halbleiterchipsubstrats einerseits und mit den zugehörigen Trägeranschlußflecken des Träger­ plattensubstrats andererseits jeweils unter Verwendung von Blei-Zinn-Weichlot verlötet sind.
Eine Weiterbildung dieses bekannten Verfahrens, der sogenannten Flip-Chip-Technologie, besteht nach der US-PS 35 17 279 darin, daß auf die Metallkugeln verzichtet wird und auf die Chipanschlußflecken und/oder auf die Trägeranschlußflecken eine Weichlotschicht aufgebracht wird und die hybride Halbleiterstruktur allein mit Hilfe dieser Weichlotschicht im Reflow-Solder-Verfahren zusammengelötet wird.
Des weiteren ist es aus der DE-AS 16 14 374 bekannt, auf mindestens einen Teil der Oberfläche eines mit metallischen Anschlußflecken versehenen Halbleiterchipsubstrats eine Passivierungsschicht aufzubringen.
Der hauptsächliche Nachteil der bekannten Verfahren der Flip-Chip-Technologie besteht darin, daß es schwierig ist, das Weichlot auf die Chipanschlußflecken und/oder auf die Trägeranschlußflecken in einer Menge aufzubringen und beim Aufschmelzen dort zu behalten, mit der einerseits eine zuverlässige mechanische und elektrisch leitende Verbindung zwischen den betreffenden Anschlußflecken erreicht wird, andererseits ein Kurzschluß einander benachbarter Anschlußflecken vermieden wird. Halbleiterchip- oder Halbleiterwafersubstrate mit sehr kleinflächigen und eng zueinander benachbarten elektrischen Anschlußflecken lassen sich deshalb nach den bekannten Verfahren der Flip-Chip-Technologie nur mit geometrischen Beschränkungen in einer hybriden Halbleiterstruktur unterbringen.
Aus der DE-OS 35 41 427 ist ferner ein Verfahren zur Herstellung einer Schichtschaltung auf einem elektrisch isolierenden Substrat mit Hilfe zweier lichthärtbarer Schichten bekannt, die auf das isolierende Substrat aufgebracht werden, wobei die obere lichthärtbare Schicht härtbar ist und nicht klebrig wird, wenn sie einer kurzweiligen Strahlung (ultraviolett) ausgesetzt wurde, und die untere Schicht klebrig ist und für langweilige Strahlung (sichtbares Licht) empfindlich ist. Die lichthärtbaren Schichten werden bildmäßig belichtet, und die ungehärteten Bildbereiche werden mit einem selektiven Lösungsmittel derart entwickelt, daß ein Teil der klebrigen Bereiche stehen bleibt. Die stehengebliebenen klebrigen Bereiche werden mit Metall- oder Legierungsteilchen oder einem Plattierungs-Katalysator-Material behandelt, und das metallisierte oder katalysierte Bild wird stromlos plattiert und so die Schichtschaltung auf dem elektrisch isolierenden Substrat hergestellt.
Aus der DE-OS 34 14 961 ist darüber hinaus bereits ein Verfahren nach der Gattung des Hauptanspruchs bekannt, bei dem das klebrige Material aus einem hitzempfindlichen Kleber besteht, die elektrisch isolierende, aus dem klebrigen Material bestehende Schicht auf das Halbleiterwafersubstrat aufgebracht wird und bei dem das elektrisch leitfähige Pulver auf die Oberfläche der elektrisch isolierenden Schicht ganzflächig aufgebracht und danach durch Erhitzen in die Schicht eindotiert wird.
Dieses Verfahren hat den Nachteil, daß es schwierig ist, das elektrisch leitfähige Pulver über die gesamte Oberfläche der elektrisch isolierenden, klebrigen Schicht so zu verteilen, daß die einzelnen elektrisch leitfähigen Partikel des Pulvers beim Eindotieren in die klebrige Schicht untereinander nicht in Kontakt kommen, um zu verhindern, daß auf diese Weise eine elektrische Querleitfähigkeit innerhalb der Schicht und damit ein Kurzschluß von Schaltungselementen des Halbleiterwafersubstrats und/oder des Halbleiterchipsubstrats entsteht.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer hybriden Halbleiterstruktur aus einem Trägerplattensubstrat und einem Halbleiterchip- oder Halbleiterwafersubstrat nach der Gattung des Hauptanspruchs zu entwickeln, bei dem eine elektrische Querleitfähigkeit innerhalb der elektrisch isolierenden, klebrigen Schicht nach dem Einführen des elektrisch leitfähigen Pulvers in die Schicht und damit ein Kurzschluß von Schaltungselementen des Halbleiterwafersubstrats und/oder des Halbleiterchipsubstrats mit Sicherheit vermieden wird.
Diese Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.
Daraus ergibt sich auch der Vorteil, daß auch Halbleiterchip- oder Halbleiterwafersubstrate mit sehr kleinflächigen und eng zueiander benachbarten elektrischen Anschlußflächen ohne geometrische Beschränkungen in einer hybriden Halbleiterstruktur untergebracht werden können.
Weiterbildungen des Verfahrens nach dem Patentanspruch 1 ergeben sich aus den Unteransprüchen 2 bis 18.
Bei dem Verfahren erlaubt es die Verwendung der unter einem Einfluß von Strahlungsenergie von einem klebrigen in einem nicht nichtklebrigen Zustand überführbaren isolierenden Schicht und deren Strukturierung mit Hilfe der Fotomaskierungstechnik, daß eine Strukturierung der klebrigen Schicht im folgenden fotohärtbare Klebeschicht genannt mit Mitteln ausgeführt werden kann, die in der Technologie der mono­ lithisch integrierten Halbleiterschaltungen üblich sind, so daß Strukturen der Klebeschicht mit Toleranzen im Bereich bis zu 1 µm erreicht werden können. Durch minimalen Kleberüberstand besteht nur eine geringe Gefahr für Kleber- und Metallverschleppung. Die Posi­ tionierung des Halbleiterchip- oder Halbleiterwafersubstrats relativ zum Trägerplattensubstrat kann mit Bestückungsautomaten vorgenommen werden, die aufgrund geeigneter optischer Verfahren Toleranzen kleiner als 20 µm ermöglichen. Die Flächenausdehnung der Anschlußflecken der beiden Substrate kann jeweils auf einen Durchmesser reduziert werden, der bis unter 50 µm liegt, wobei die Abstände Mitte/Mitte der Anschlußflecken bis unter 100 µm liegen können.
Anhand eines Ausführungsbeispiels und der Zeichnung wird die Erfindung näher erläutert. Es zeigen:
Fig. 1 einen Ausschnitt aus einer erfindungsgemäßen hybriden Halb­ leiterstruktur in perspektivischer Darstellung vor dem Aufsetzen des Halbleiterchip- oder Halbleiterwafersubstrats auf das Trägerplatten­ substrat,
Fig. 2 eine Schnittdarstellung eines für die Kontaktierung vorbe­ reiteten Trägerplattensubstrats mit ganzflächig aufgebrachter Klebe­ schicht, in die im Bereich der Anschlußflecken ein Metallpulver einge­ rüttelt worden ist,
Fig. 3 eine Schnittdarstellung eines für die Kontaktierung vorbe­ reiteten Halbleiterchip- oder Halbleiterwafersubstrats mit ganzflächig aufgebrachter Klebeschicht, in die im Bereich der Anschlußflecken ein Metallpulver eingerüttelt worden ist,
Fig. 4 einen Teil einer fertig verklebten erfindungsgemäßen hybriden Halbleiterstruktur, bei der die Klebeschicht auf das Trägerplatten­ substrat aufgebracht worden ist,
Fig. 5 einen Teil einer fertig verklebten erfindungsgemäßen hybriden Halbleiterstruktur, bei der die Klebeschicht auf das Halbleiter­ chip- oder Halbleiterwafersubstrat aufgebracht worden ist.
Fig. 6 einen Teil einer bekannten, in Flip-Chip-Technologie ausge­ führten hybriden Halbleiterstruktur in vereinfachter Darstellung im Schnitt,
Beschreibung der Erfindung
Fig. 6 zeigt einen Ausschnitt aus der aus der US-PS 33 03 393 be­ kannten, in Flip-Chip-Technologie ausgeführten hybriden Halbleiter­ struktur. Die Kontaktierung des Halbleiterchipsubstrats 10 auf dem Trägerplattensubstrat 11 ist hierbei durch Metallkugel-Kontakte 12 gebildet, die an den in Fig. 1 nicht dargestellten metallischen An­ schlußflecken des Halbleiterchipsubstrats 10 angebracht sind. Die Metallkugel-Kontakte 12, die aus Blei-Zinn-Weichlot bestehen, sind mit den nicht dargestellten metallischen Chipanschußflecken des Halb­ leiterchipsubstrats 10 und mit den zugeordneten metallischen Trägeran­ schlußflecken 13 des Trägerplattensubstrats 11 unter Verwendung von Blei-Zinn-Weichlot verlötet. Die metallischen Trägeranschußflecken 13 stellen jeweils den Endbereich einer Leiterbahn 14 eines Schaltungs­ musters dar, das auf das Trägerplattensubstrat 11 aufgebracht ist.
Fig. 1 zeigt einen Ausschnitt aus einer erfindungsgemäßen hybriden Halbleiterstruktur in perspektivischer Darstellung vor dem Aufsetzen des Halbleiterchip- oder Halbleiterwafersubstrats 10 auf das Träger­ plattensubstrat 11, das in Pfeilrichtung A der Fig. 1 erfolgt. Mit gestricheltem Linienzug 10a ist hierbei auf dem Trägerplattensubstrat 11 diejenige Stelle angedeutet, auf der das Halbleiterchip- oder Halb­ leiterwafersubstrat 10 beim Aufkleben auf das Trägerplattensubstrat 11 positioniert wird. Das Substrat 10 gemäß Fig. 1 weist an seiner Unterseite eine Vielzahl von Chipanschlußflecken 16 auf, die in Fig. 2 ebenfalls gestrichelt angedeutet sind. Auf die die genannten Chipan­ schlußflecken 16 aufweisende Unterseite des Substrats 10 ist im Be­ reich außerhalb der Anschlußflecken 16 eine in Fig. 2 nicht darge­ stellte Passivierungsschicht aufgebracht. Die Trägeranschlußflecken auf dem Trägerplattensubstrat 11 sind in Fig. 1 wieder mit 13, die zugeordneten Leiterbahnen wieder mit 14 bezeichnet. Als Bestandteil eines Schaltungsmusters des Trägerplattensubstrats 11 ist in Fig. 1 bei 17 bzw. 18 ein Dickschichtwiderstand bzw. Dünnschichtwiderstand angedeutet. Auf das das Schaltungsmuster aufweisende Trägerplatten­ substrat 11 ist im Bereich außerhalb der Trägeranschlußflecken 13 eine in Fig. 1 nicht dargestellte Passivierungsschicht aufgebracht. Um die elektrisch leitende Verbindung zwischen den metallischen Anschluß­ flecken 16 des Halbleiterchip- oder Halbleiterwafersubstrats 10 und den metallischen Anschlußflecken 13 des Trägerplattensubstrats 11 herstellen zu können, ist auf die Oberseite des Trägerplattensubstrats 11 ganzflächig eine in Fig. 1 nicht dargestellte, elektrisch isolierende Schicht, die unter dem Einfluß von Strahlungsenergie von einem klebrigen in einen nichtklebrigen Zustand übergeht (fotohärtbare Klebeschicht), aufgebracht, die diese Ober­ seite vollständig bedeckt und in die im Bereich der Trägeranschluß­ flecken 13 jeweils ein elektrisch leitfähiges Material in Form eines Metallpulvers eingebracht ist. Die Bereiche dieser fotohärtbaren Klebeschicht, die sich außerhalb der Trägeranschlußflecken 13 be­ finden, sind vor dem Einbringen des elektrisch leitfähigen Materials mit Hilfe eines fotolithographischen Verfahrens, das weiter unten noch näher beschrieben wird, von einem klebrigen in einen nichtklebrigen Zustand überführt (ausgehärtet) worden, so daß in diese Bereiche das elektrisch leitfähige Material nicht eingebracht ist und diese Bereiche somit elektrisch isolierend geblieben sind.
Beim Aufsetzen des Halbleiterchip- oder Halbleiterwafersubstrats 10 auf das Trägerplattensubstrat 11 in der in Fig. 1 gestrichelt ange­ deuteten Lage wird die mechanische und elektrisch leitende Verbindung zwischen den metallischen Chipanschlußflecken 16 des Substrats 10 und den metallischen Trägeranschlußflecken 13 des Substrats 11 dadurch hergestellt, daß die genannten Anschlußflecken 16 und 13 jeweils mittels der nicht ausgehärteten Bereiche der Klebeschicht und dem darin enthaltenen elektrisch leitfähigen Material, das die elektrische Leitfähigkeit dieser Bereiche sicherstellt, miteinander verklebt werden.
In Fig. 2 ist ein Schnitt durch das Trägerplattensubstrat 11 der Fig. 1 dargestellt, der zwei einander benachbarte Trägeranschluß­ flecken 13 schneidet. Im Bereich außerhalb der Trägeranschlußflecken 13 ist auf das Trägerplattensubstrat 11 ganzflächig eine Passivierungsschicht 40 aufgebracht. Da die Oberfläche der aus Aluminium bestehenden Anschlußflecken 13 nur beschränkt elektrisch leitend ist, sind die Anschlußflecken 13 nach dem Aufbringen der Passivierungsschicht 40 mit Deckschichten 13′ aus Nickel und/oder Silber und/oder Gold versehen worden, die die Anschlußflecken 13 vorzugsweise derart verstärken, daß sie über die Passivierungsschicht 40 hinausragen. Auf das das Schaltungsmuster tragende, mit der Passivierungsschicht 40 versehene Trägerplattensubstrat 11 ist ganz­ flächig eine elektrisch isolierende, fotohärtbare Klebeschicht 50 aufgebracht, die mit Hilfe der Fotomaskierungstechnik im Bereich außerhalb der Anschlußflecken 13 belichtet und dadurch ausgehärtet worden ist. Die Bereiche 51 der Klebeschicht 50, die sich auf den Anschlußflecken 13 befinden, sind dagegen nicht belichtet worden und damit klebrig geblieben. In diese Bereiche 51 ist ein elektrisch leitfähiges, aus einem Metall, vorzugsweise aus Silber bestehendes Material 51′ eingerüttelt worden.
Dadurch haben die Bereiche 51 eine Volumenvergrößerung erfahren. Außerdem sind die so ausgewölbten Bereiche 51 durch das eingebrachte elektrisch leitfähige Material 51′ elektrisch leitend gemacht worden.
Der Aufbau eines bei dem Verfahren einsetzbaren Halbleiterchip- oder Halbleiterwafersubstrats 10 wird aus Gründen der Vereinfachung der Darstellung anhand der Fig. 3 am Ausführungsbei­ spiel eines Halbleiterchipsubstrats erläutert, das als in Planar­ technik ausgeführter bipolarer Leistungstransistor ausgebildet ist. Die Erfindung ist jedoch keineswegs auf ein Verfahren zur Herstellung einer hybriden Halbleiterstruktur mit einem derart ausgebildeten Halb­ leiterchipsubstrat beschränkt. Die Erfindung ist vielmehr dazu ge­ eignet und dient gerade dem Zweck, die bekannten Verfahren der Flip-Chip-Technologie so abzuwandeln, daß sie auf hybride Halbleiter­ strukturen ausgedehnt werden können, die Halbleiterchip- oder Halb­ leiterwafersubstrate mit sehr feingliedrigen Anordnungen hoch­ integrierter Halbleiterschaltungen mit einer Vielzahl eng zueinander benachbarter metallischer Anschlußflecken enthalten.
In einen scheibenförmigen, aus einkristallinem Silizium bestehenden Halbleiterkörper 19 eines bestimmten Leitfähigkeitstyps ist von seiner Oberseite her eine Basiszone 20 mit zum Halbleiterkörper entgegen­ gesetztem Leitfähigkeitstyp und in diese Basiszone hinein eine Emitterzone 21 vom Leitfähigkeitstyp des Halbleiterkörpers eindiffun­ diert. Darüber hinaus ist in dem Halbleiterkörper 19 ringförmig um die Basiszone 21 herum eine Kollektoranschlußdiffusionszone 22 ausge­ bildet, die gleichzeitig mit der Emitterzone 21 eindiffundiert wird. Als Folge dieser Diffusionsprozesse ist an der genannten Oberseite des Halbleiterkörpers 19 eine Siliziumdioxidschicht 23 ausgebildet. Zur Kontaktierung der Basiszone 20 und der Emitterzone 21 sind in die Siliziumdioxidschicht 23 Kontaktfenster 24 bzw. 25 eingeätzt. Das darüber hinaus noch notwendige weitere Kontaktfenster zur Kontaktierung der Kollektoranschlußdiffusionszone 22 ist in der Schnittdarstellung der Fig. 3 nicht dargestellt, da es in einer an­ deren Ebene als die beiden vorerwähnten Kontaktfenster liegt. Auf den mit der die genannten Kontaktfenster aufweisenden Siliziumdioxid­ schicht 23 versehenen Halbleiterkörper 19 ist an der genannten Oberseite ein Netzwerk von Leiterbahnen aufgebracht.
Als Bestandteil dieses Netzwerks von Leiterbahnen ist in Fig. 3 eine aus Aluminium bestehende Leiterbahn 26, die zum Anschluß der Basiszone 20 dient, und eine aus Aluminium bestehende Leiterbahn 27, die zum An­ schluß der Emitterzone 21 dient, dargestellt.
Die Leiterbahn 26 führt von dem Kontaktfenster 24, wo sie auf der Basiszone 20 aufliegt, über die Siliziumdioxidschicht 23 bis zu einer Stelle, die zum äußeren Anschluß der Basiszone 20 dient, und bildet dort einen Chipanschlußfleck 16 für diesen äußeren Basisanschluß. Die Leiterbahn 27 führt von dem Kontaktfenster 25, wo sie auf der Emitter­ zone 21 aufliegt, über die Siliziumdioxidschicht 23 bis zu einer Stelle, die zum äußeren Anschluß der Emitterzone 21 dient, und bildet dort einen weiteren Chipanschlußfleck 16, der für den äußeren Emitter­ anschluß bestimmt ist.
Auf den mit der Siliziumdioxidschicht 23 und dem Netzwerk von Leiter­ bahnen versehenen Halbleiterkörper 19 ist im Bereich außerhalb der Chipanschlußflecken 16 mit Hilfe der Fotomaskierungstechnik eine Passivierungsschicht 28 aufgebracht worden.
Da die Oberfläche der aus Aluminium bestehenden Chipanschlußflecken 16 nur beschränkt elektrisch leitend ist, sind die Chipanschlußflecken 16 nach dem Aufbringen der Passivierungsschicht 28 mit Deckschichten 16′ aus Nickel und/oder Silber und/oder Gold versehen worden, die die Chipanschlußflecken vorzugsweise derart verstärken, daß sie über die Passivierungsschicht 28 hinausragen. Auf die Oberseite des Halb­ leiterchipsubstrats 10 ist ganzflächig eine Klebeschicht 30 aus einem elektrisch isolierenden, fotohärtbaren Kleber aufgebracht. Im Bereich der Chipanschlußflecken 16, 16′ ist in die Klebeschicht 30 jeweils ein elektrisch leitfähiges, aus einem Metall, vorzugsweise aus Silber be­ stehendes Material 31′ eingebracht, das auch zu einer Volumenver­ größerung und damit zu einer Auswölbung 31 der Klebeschicht 30 im Bereich der Chipanschlußflecken 16, 16′ führt.
Die Herstellung der hybriden Halbleiterstruktur geschieht, wenn die Klebeschicht nur auf das Trägerplattensubstrat 11 aufgebracht wird, in folgender Weise:
Auf das mit dem Schaltungsmuster und der Passivierungsschicht 40 ver­ sehene Trägerplattensubstrat 11 wird ganzflächig eine elektrisch isolierende, fotohärtbare Klebeschicht 50 aufgebracht. Hierauf wird die Klebeschicht 50 mit Hilfe der Fotomaskierungstechnik derart be­ lichtet, daß sie im Bereich außerhalb der Trägeranschlußflecken 13 aushärtet, im Bereich der Trägeranschlußflecken 13 dagegen feucht und damit klebrig bleibt. Anschließend wird auf das mit der teilweise ausgehärteten, teilweise feucht gebliebenen Klebeschicht 50 versehene Trägerplattensubstrat 11 das elektrisch leitfähige, vorzugsweise aus Silber bestehende Material in Pulverform aufgebracht und in die feucht gebliebenen, sich im Bereich der Trägeranschlußflecken 13 befindlichen Bereiche 51 der Klebeschicht 50 eingerüttelt. Schließlich wird auf das so vorbereitete Trägerplattensubstrat 11 das mit den Chipanschluß­ flecken 16 und der Passivierungsschicht 28 versehene Halbleiter­ chip- oder Halbleiterwafersubstrat 10 derart aufgesetzt, daß die ge­ nannten Chipanschlußflecken 16 mit den genannten Trägeranschlußflecken 13 mittels der durch das eingerüttelte elektrisch leitfähige Material 51′ elektrisch leitend gemachten Bereiche 51 der Klebeschicht 50 ver­ klebt werden, so daß elektrisch leitende Verbindungen 510 entstehen (Fig. 4).
Wird die Klebeschicht nur auf das Halbleiterchip- oder Halbleiter­ wafersubstrat 10 aufgebracht, so geschieht die Herstellung der er­ findungsgemäßen hybriden Halbleiterstruktur in folgender Weise:
Auf das mit den genannten Chipanschlußflecken 16 und der genannten Passivierungsschicht 28 versehene Halbleiterchip- oder Halbleiter­ wafersubstrat 10 wird zuerst ganzflächig eine elektrisch isolierende, fotohärtbare Klebeschicht 30 aufgebracht. Hierauf wird die Klebe­ schicht 30 mit Hilfe der Fotomaskierungstechnik derart belichtet, daß sie im Bereich außerhalb der Chipanschlußflecken 16 aushärtet, im Bereich der Chipanschlußflecken 16 dagegen feucht und damit klebrig bleibt. Anschließend wird auf das mit der teilweise ausgehärteten, teilweise feucht gebliebenen Klebeschicht 30 versehene Substrat 10 das elektrisch leitfähige, vorzugsweise aus Silber bestehende Material in Pulverform aufgebracht und in die feucht gebliebenen, sich im Bereich der Chipanschlußflecken 16 befindlichen Bereiche 31 der Klebeschicht 30 eingerüttelt. Schließlich wird das so vorbereitete Halbleiter­ chip- oder Halbleiterwafersubstrat 10 auf ein zugehöriges, mit den genannten Trägeranschlußflecken 13 und der genannten Passivierungs­ schicht 40 versehenes Trägerplattensubstrat 11 derart aufgesetzt, daß die genannten Chipanschlußflecken 16 mit den genannten Trägeranschluß­ flecken 13 mittels der durch das eingerüttelte elektrisch leitfähige Material 31′ elektrisch leitend gemachten Bereiche 31 der Klebeschicht 30 verklebt werden, so daß elektrisch leitende Verbindungen 310 ent­ stehen (Fig. 5).
Die Erfindung ist nicht auf die in der Zeichnung dargestellten Aus­ führungsbeispiele hybrider Halbleiterstrukturen und auch nicht auf die anhand dieser Ausführungsbeispiele beschriebenen Herstellungsverfahren beschränkt.
Insbesondere kann auf das Aufbringen der Passivierungsschichten 28 und 40 verzichtet werden. Die mit Hilfe des fotolithographischen Ver­ fahrens ausgehärteten, elektrisch isolierenden Bereiche der Klebe­ schicht 30 bzw. 50 übernehmen dann die Passivierungsfunktion.
Auch kann auf die Deckschichten 16′ bzw. 13′ verzichtet werden, wenn die metallischen Chipanschlußflecken 16 bzw. 13 ohne weitere Ober­ flächenveredelung hinreichend elektrisch leitend sind, beispielsweise selbst aus Nickel und/oder Silber und/oder Gold bestehen.
Das Trägerplattensubstrat 11 kann aus Aluminiumoxid (Al2O3) oder aus Aluminiumnitrid (AlN) oder aus Glas oder aus Silizium bestehen. Im zuletzt genannten Falle kann das Trägerplattensubstrat 11 ein Halb­ leiterchip- oder ein Halbleiterwafersubstrat sein.
Die Verwendung einer elektrisch isolierenden, fotohärtbaren Klebe­ schicht und deren Strukturierung mit Hilfe der Fotomaskierungstechnik erlauben es, daß bei der Anwendung des erfindungsgemäßen Verfahrens eine Strukturierung der Klebeschicht mit Mitteln ausgeführt werden kann, die in der Technologie der monolithisch integrierten Halbleiter­ schaltungen üblich sind, so daß Strukturen der Klebeschicht mit Toleranzen im Bereich bis zu 1 µm erreicht werden können. Durch minimalen Kleberüberstand besteht nur eine geringe Gefahr für Kleber- und Metallverschleppung. Die Positionierung des Halbleiter­ chip- oder Halbleiterwafersubstrats relativ zum Trägerplattensubstrat kann mit Bestückungsautomaten vorgenommen werden, die aufgrund ge­ eigneter optischer Verfahren Toleranzen <20 µm ermöglichen. Die Flächenausdehnung der metallischen Anschlußflecken des Halbleiter­ chip- oder Halbleiterwafersubstrats und des Trägerplattensubstrats kann jeweils auf einen Durchmesser reduziert werden, der bis unter 50 µm liegt, wobei die Abstände Mitte/Mitte der Anschlußflecken bis unter 100 µm liegen können.
Im Rahmen der Erfindung liegt es auch, die Klebeschicht sowohl auf das Trägerplattensubstrat 11 als auch auf das Halbleiterchip- oder Halb­ leiterwafersubstrat 10 aufzubringen. In diesem Falle kann das elek­ trisch leitfähige, vorzugsweise aus Silber bestehende pulverförmige Material in die nach der Fotomaskierung und Belichtung feucht und klebrig gebliebenen Bereiche beider Klebeschichten eingerüttelt werden.
Nach dem Zusammenbau kann die zusammengesetzte hybride Halbleiter­ struktur einer zusätzlichen Temperaturbehandlung unterworfen werden, die bei hohen Temperaturen ausgeführt wird. Durch eine derartige Nach­ behandlung kann eine Nachhärtung der mindestens einen Klebeschicht erreicht werden.
Anstelle des verwendeten Metallpulvers 31′ bzw. 51′ kann auch ein anderes pulverförmiges elektrisch leitfähiges Material, beispielsweise Kohlepulver, verwendet werden, um die nach dem Belichten bzw. Be­ strahlen klebrig gebliebenen Bereiche der elektrisch nichtleitenden Klebeschicht, die sich oberhalb der metallischen Anschlußflecken 16 bzw. 13 befinden, elektrisch leitfähig zu machen.
Auch ist es nicht notwendig, daß die beiden Substrate 10, 11 Ver­ bindungsleitungen enthalten, die als metallische Leiterbahnen ausge­ bildet sind, die an den jeweiligen Oberflächen der Substrate verlaufen. Die Verbindungsleitungen können vielmehr auch "vergraben" angeordnet sein, beispielsweise in Form von Leiterbahnen (beim Trägerplattensubstrat 11) oder in Form von Diffusionszonen (beim Halbleiterchip- oder Halbleiterwafersubstrat 10).
Wenn die elektrisch isolierende, photohärtbare Klebeschicht auf beide Substrate aufgebracht wird, kann sie auf einem der beiden Substrate unbelichtet bzw. unbestrahlt bleiben. In diesem Falle wird das elek­ trisch leitfähige Pulver nicht in diejenige Klebeschicht eingebracht, die unbelichtet bzw. unbestrahlt und damit ganzflächig klebrig geblieben ist. Beim Aneinanderdrücken der beiden Substrate wandert in diesem Falle das elektrisch leitfähige Material, das in die partiell belichtete bzw. partiell bestrahlte Klebeschicht eingebracht worden ist, im Bereich der Anschlußflecken in die angrenzende, durchgehend klebrig gebliebene Klebeschicht und macht diese dort elektrisch leitfähig. Diese Vorgehensweise hat den Vorteil, daß eine besonders große mechanische Festigkeit und eine besonders gute thermische Kopplung der zusammengesetzten hybriden Halbleiterstruktur erreicht wird.

Claims (18)

1. Verfahren zur Herstellung einer hybriden Halbleiterstruktur mit einem Trägerplattensubstrat (11), einer Vielzahl von Trägeranschluß­ flecken (13) auf einer Oberfläche des genannten Trägerplattensubstrats (11), einem Halbleiterchip- oder Halbleiterwafersubstrat (10), einer Vielzahl von Chipanschlußflecken (16) auf einer Oberfläche des genannten Halbleiterchip- oder Halbleiterwafersubstrats (10), bei dem auf die Oberfläche mindestens eines der beiden genannten Substrats (11, 10) eine elektrisch isolierende Schicht aus einem klebrigen Material aufgebracht und ein elektrisch leitfähiges Pulver in die Schicht aus klebrigem Material eingeführt wird, bei dem die beiden genannten Substrate (11, 10) relativ zueinander derart ausgerichtet werden, daß ihre einander zugeordneten Anschlußflecken (13, 16) miteinander fluchten, und bei dem dann die beiden Substrate (11, 10) aneinandergedrückt werden, um dadurch die Anschlußflecken (16) des Halbleiterchip- oder Halbleiterwafersubstrats (10) und die Anschlußflecken (13) des Trägerplattensubstrats (11) elektrisch aneinander anzuschließen und eine mechanisch feste Verbindung zu bilden, dadurch gekennzeichnet, daß als Material für die elektrisch isolierende Schicht (30; 50) ein Material verwendet wird, das unter dem Einfluß von Strahlungsenergie von dem klebrigen in einen nichtklebrigen Zustand übergeht, daß nach dem Aufbringen der elektrisch isolierenden Schicht (30; 50) auf die Oberfläche mindestens eines der beiden genannten Substrate (11, 10) die Schicht (30; 50) auf mindestens einem der beiden genannten Substrate (11, 10) zur Bildung einer nichtklebrigen Oberfläche im Bereich außerhalb der Anschlußflecken selektiv bestrahlt wird und daß dann das elektrisch leitfähige Pulver nur in die klebrig gebliebenen Bereiche der genannten elektrisch isolierenden Schicht (30; 50) über den betreffenden Anschlußflecken eingeführt wird, so daß dadurch nur die genannten klebrig gebliebenen Bereich der elektrisch isolierenden Schicht, die sich im Bereich der Anschlußflecken befinden, elektrisch leitend gemacht werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der genannte Schritt des Einführens des elektrisch leitfähigen Pulvers in die genannten klebrig gebliebenen Bereiche oberhalb der genannten An­ schlußflecken (13, 16) das Aufbringen des genannten Pulvers auf die genannten Bereiche unter Vibration, Schütteln oder Zentrifugalkraft umfaßt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das genannte Pulver mindestens ein Metallpulver, vorzugsweise Silberpulver, enthält.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es den Schritt der Bildung einer Passivierungsschicht (28, 40) auf mindestens einer der genannten Oberflächen einschließt, wobei die entsprechenden Anschlußflecken (13, 16) der betreffenden Oberfläche frei von der Passivierungsschicht bleiben, und daß anschließend der genannte Schritt des Aufbringens der genannten elektrisch isolierenden, Schicht (30, 50) auf die Passivierungsschicht (28, 40) erfolgt.
5. Verfahren nach Anspruch 1, bei welchem mindestens eines der ge­ nannten Substrate (11, 10) Leiterbahnen (14; 26, 27) enthält, die von den genannten Anschlußflecken (13; 16) auf der Oberfläche des betreffenden Substrats (11, 10) ausgehen, dadurch gekennzeichnet, daß es den Schritt der Bildung einer Passivierungsschicht (28, 40) auf der betreffenden Oberfläche und den betreffenden Leiterbahnen (14; 26, 27) einschließt, wobei die betreffenden Anschlußflecken (13, 16) frei von der Passivierungsschicht (28, 40) bleiben, und daß anschließend der genannte Schritt des Aufbringens der genannten elektrisch isolierenden Schicht (30, 50) auf die Passivierungsschicht (28, 40) erfolgt.
6. Verfahren nach Anspruch 1, bei welchem mindestens eines der ge­ nannten Substrate (11, 10) Leiterbahnen (14; 26, 27) enthält, die von den genannten Anschlußflecken (13; 16) auf der Oberfläche des be­ treffenden Substrats (11, 10) ausgehen, dadurch gekennzeichnet, daß der genannte Schritt des Aufbringens der genannten elektrisch isolierenden Schicht (30; 50) das Aufbringen der genannten Schicht (30; 50) auf die genannten Leiterbahnen (14; 26, 27) einschließt.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der genannte Schritt des Ausrichtens der Anschlußflecken (13, 16) der genannten Substrate (11, 10) das Ausrichten der einander zugewandten Anschlußflecken (13, 16) mit einer Ausrichtungstoleranz von weniger als 20 µm einschließt.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die genannte isolierende Schicht (50) auf das Trägerplattensubstrat (11) aufgebracht wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß es zusätz­ lich den Schritt des Aufbringens einer Passivierungsschicht (40) auf das genannte Trägerplattensubstrat (11) vor der Ausführung des ge­ nannten Schritts des Aufbringens der genannten isolierenden Schicht (50) enthält, wobei die Anschlußflecken (13) unpassiviert bleiben, und daß es zusätzlich den Schritt der Passivierung der Ober­ fläche des Halbleiterchipsubstrats (10) enthält, wobei die darauf befindlichen Anschlußflecken (16) unpassiviert bleiben.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß es den Schritt der Verstärkung der genannten Trägeranschlußflecken (13) durch ein Verstärkungsmaterial (13′) mit einer Dicke enthält, die größer als die Dicke der genannten Passivierungsschicht (40) ist, wobei das genannte Verstärkungsmaterial wahlweise mindestens eines der Metalle Nickel, Silber, Gold enthält.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die genannte isolierende Schicht (30) auf das genannte Halbleiterchip- oder Halbleiterwafersubstrat (10) aufgebracht wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß es zusätzlich den Schritt der Passivierung der genannten Oberfläche des genannten Halbleiterchip- oder Halbleiterwafersubstrats (10) vor der Ausführung des genannten Schritts des Aufbringens der genannten isolierenden Schicht (30) enthält, wobei die Chipanschlußflecken (16) unpassiviert bleiben, und daß es des weiteren den Schritt der Verstärkung der genannten Chipanschlußflecken (16) durch ein Verstärkungsmaterial (16′) mit einer Dicke enthält, die größer als die Dicke der genannten Passivierungsschicht (28) ist, wobei das genannte Verstärkungsmaterial wahlweise mindestens eines der Metalle Nickel, Silber, Gold enthält.
13. Verfahren nach Anspruch 1, bei welchem der genannte Schritt des Aufbringens der genannten elektrisch isolierenden Schicht das Aufbringen der genannten Schicht sowohl auf das genannte Trägerplattensubstrat (11) als auch auf das genannte Halbleiter­ chip- oder Halbleiterwafersubstrat (10) enthält, dadurch gekenn­ zeichnet, daß der genannte Schritt des Belichtens das Belichten von mindestens einer der beiden genannten Schichten (30; 50) enthält, wobei die Bereiche oberhalb der betreffenden Anschlußflecken (13, 16) der beiden genannten Substrate klebrig bleiben, und daß der genannte Schritt des Einführens eines elektrisch leitfähigen Pulvers das Einführen des genannten Pulvers in mindestens einen der genannten Bereiche über den betreffenden Anschlußflecken (13, 16) enthält.
14. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der ge­ nannte Schritt des Aneinanderdrückens des genannten Trägerplatten­ substrats (11) und des genannten Halbleiterchip- oder Halbleiter­ wafersubstrats (10) so ausgeführt wird, daß Oberflächenkontakte über im wesentlichen die gesamten Oberflächen der betreffenden Substrate hergestellt werden, um eine zusammengesetzte Struktur zu bilden, die thermisch gekoppelt und außer für die genannten Anschlußflecken (13, 16) elektrisch isolierend ist.
15. Verfahren nach Anspruch 1, bei welchem die elektrisch isolierende Schicht auf die Oberfläche beider Substrate (11, 10) aufgebracht wird, dadurch gekennzeichnet, daß der genannte Schritt des Bestrahlens nur an der Oberfläche eines der beiden Substrate ausgeführt wird, wobei die gesamte Oberfläche der auf das andere Substrat aufgebrachten isolierenden Schicht ungehärtet und klebrig bleibt, und daß bei dem genannten Schritt des Aneinanderdrückens der beiden Substrate die Substrate mit den genannten Oberflächen miteinander in Kontakt gebracht werden, wobei die ungehärtete, klebrige Oberfläche des einen Substrats an den belichteten, ausgehärteten Oberflächenbereichen des anderen Substrats festklebt, um eine mechanisch und thermisch gekoppelte zusammenge­ setzte Struktur zu bilden.
16. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Teilchengröße des in die klebrig gebliebenen Bereiche der isolierenden Schicht ober­ halb der genannten Anschlußflecken eingeführten elektrisch leitfähigen Pulvers in der Größenordnung zwischen 1 und 5 µm liegt.
17. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekenn­ zeichnet, daß die genannte isolierende Schicht ein Material enthält, welches unter dem Einfluß von Strahlungsenergie trocknet oder aushärtet und welches in ungehärtetem Zustand und oberhalb der genannten Anschlußflecken die Eigenschaft hat, die Wanderung beziehungsweise das Eindringen des genannten elektrisch leitfähigen Pulvers durch die Schicht hindurch zu begünstigen, um dadurch die genannten Bereiche elektrisch leitend zu machen.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die genannte Strahlungsenergie durch ultraviolettes Licht eingestrahlt wird.
DE4008624A 1989-04-05 1990-03-17 Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur Granted DE4008624A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4008624A DE4008624A1 (de) 1989-04-05 1990-03-17 Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE3910910 1989-04-05
US07/452,110 US5068714A (en) 1989-04-05 1989-12-14 Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made
DE4008624A DE4008624A1 (de) 1989-04-05 1990-03-17 Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur

Publications (2)

Publication Number Publication Date
DE4008624A1 DE4008624A1 (de) 1990-10-11
DE4008624C2 true DE4008624C2 (de) 1992-04-16

Family

ID=25879520

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4008624A Granted DE4008624A1 (de) 1989-04-05 1990-03-17 Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur

Country Status (4)

Country Link
US (1) US5068714A (de)
JP (1) JP2871800B2 (de)
KR (1) KR100196242B1 (de)
DE (1) DE4008624A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10046296A1 (de) * 2000-07-17 2002-02-07 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zur Herstellung

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
DE4032397A1 (de) * 1990-10-12 1992-04-16 Bosch Gmbh Robert Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
US5866951A (en) * 1990-10-12 1999-02-02 Robert Bosch Gmbh Hybrid circuit with an electrically conductive adhesive
JP2940269B2 (ja) * 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
US5265329A (en) * 1991-06-12 1993-11-30 Amp Incorporated Fiber-filled elastomeric connector attachment method and product
US5225966A (en) * 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5140286A (en) * 1991-08-02 1992-08-18 Motorola, Inc. Oscillator with bias and buffer circuits formed in a die mounted with distributed elements on ceramic substrate
FR2684804B1 (fr) * 1991-12-06 1994-01-28 Thomson Csf Dispositif de montage de circuits integres monolithiques hyperfrequences a tres large bande.
JP2512258B2 (ja) * 1992-03-11 1996-07-03 松下電器産業株式会社 シ―ト給送装置
US5266833A (en) * 1992-03-30 1993-11-30 Capps David F Integrated circuit bus structure
US5434524A (en) * 1992-09-16 1995-07-18 International Business Machines Corporation Method of clocking integrated circuit chips
US5383787A (en) * 1993-04-27 1995-01-24 Aptix Corporation Integrated circuit package with direct access to internal signals
US5413489A (en) * 1993-04-27 1995-05-09 Aptix Corporation Integrated socket and IC package assembly
DE4319965C3 (de) 1993-06-14 2000-09-14 Emi Tec Elektronische Material Verfahren zur Herstellung eines Gehäuses mit elektromagnetischer Abschirmung
DE4327560A1 (de) * 1993-08-17 1995-02-23 Hottinger Messtechnik Baldwin Verfahren zum Kontaktieren von Leiterbahnanordnungen und Kontaktanordnung
DE4339786C5 (de) * 1993-11-18 2004-02-05 Emi-Tec Elektronische Materialien Gmbh Verfahren zur Herstellung einer Anordung zur Wärmeableitung
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
US5750002A (en) * 1994-10-04 1998-05-12 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for fabricating piezoelectric polymer acoustic sensors
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
DE19518659A1 (de) * 1995-05-20 1996-11-21 Bosch Gmbh Robert Verfahren zum Verbinden eines elektrischen Anschlußes eines unverpackten IC-Bauelements mit einer Leiterbahn auf einem Substrat
KR0172000B1 (ko) * 1995-08-11 1999-05-01 이대원 전도성 잉크를 이용한 반도체 패키지용 기판의 제조방법
CA2156941A1 (en) * 1995-08-21 1997-02-22 Jonathan H. Orchard-Webb Method of making electrical connections to integrated circuit
US5744383A (en) * 1995-11-17 1998-04-28 Altera Corporation Integrated circuit package fabrication method
US5842273A (en) * 1996-01-26 1998-12-01 Hewlett-Packard Company Method of forming electrical interconnects using isotropic conductive adhesives and connections formed thereby
US5741430A (en) * 1996-04-25 1998-04-21 Lucent Technologies Inc. Conductive adhesive bonding means
US5956601A (en) * 1996-04-25 1999-09-21 Kabushiki Kaisha Toshiba Method of mounting a plurality of semiconductor devices in corresponding supporters
US5717246A (en) 1996-07-29 1998-02-10 Micron Technology, Inc. Hybrid frame with lead-lock tape
JPH10303352A (ja) * 1997-04-22 1998-11-13 Toshiba Corp 半導体装置および半導体装置の製造方法
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
US5920037A (en) * 1997-05-12 1999-07-06 International Business Machines Corporation Conductive bonding design for metal backed circuits
DE69835747T2 (de) * 1997-06-26 2007-09-13 Hitachi Chemical Co., Ltd. Substrat zur montage von halbleiterchips
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US20070102827A1 (en) * 1997-12-08 2007-05-10 3M Innovative Properties Company Solvent Assisted Burnishing of Pre-Underfilled Solder-Bumped Wafers for Flipchip Bonding
US6118080A (en) * 1998-01-13 2000-09-12 Micron Technology, Inc. Z-axis electrical contact for microelectronic devices
US6137063A (en) 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
US6300231B1 (en) * 1998-05-29 2001-10-09 Tessera Inc. Method for creating a die shrink insensitive semiconductor package and component therefor
US6139661A (en) 1998-10-20 2000-10-31 International Business Machines Corporation Two step SMT method using masked cure
US6891110B1 (en) 1999-03-24 2005-05-10 Motorola, Inc. Circuit chip connector and method of connecting a circuit chip
US7157507B2 (en) 1999-04-14 2007-01-02 Allied Photochemical, Inc. Ultraviolet curable silver composition and related method
US6290881B1 (en) 1999-04-14 2001-09-18 Allied Photochemical, Inc. Ultraviolet curable silver composition and related method
US6230400B1 (en) * 1999-09-17 2001-05-15 George Tzanavaras Method for forming interconnects
WO2001025342A1 (en) 1999-10-06 2001-04-12 Uv Specialities, Inc. Uv curable compositions for producing electroluminescent coatings
US6767577B1 (en) 1999-10-06 2004-07-27 Allied Photochemical, Inc. Uv curable compositions for producing electroluminescent coatings
US6500877B1 (en) 1999-11-05 2002-12-31 Krohn Industries, Inc. UV curable paint compositions and method of making and applying same
US6509389B1 (en) 1999-11-05 2003-01-21 Uv Specialties, Inc. UV curable compositions for producing mar resistant coatings and method for depositing same
EP1252241A2 (de) 1999-12-06 2002-10-30 Krohn Industries, Inc. Uv härtbare zusammensetzungen zur herstellung mehrlagiger lackbeschichtungen
EP1252238A2 (de) * 1999-12-06 2002-10-30 Slidekote, Inc. Durch uv strahlung härtbare zusammensetzungen
US6805917B1 (en) 1999-12-06 2004-10-19 Roy C. Krohn UV curable compositions for producing decorative metallic coatings
JP2001185845A (ja) * 1999-12-15 2001-07-06 Internatl Business Mach Corp <Ibm> 電子部品の製造方法及び該電子部品
MXPA02006735A (es) * 2000-01-13 2002-10-11 Uv Specialties Inc Composiciones ferromagneticas que se pueden curar con luz uv.
AU2001227855A1 (en) 2000-01-13 2001-07-24 Uv Specialties, Inc. Uv curable transparent conductive compositions
JP2001217279A (ja) * 2000-02-01 2001-08-10 Mitsubishi Electric Corp 高密度実装装置
EP1126517B1 (de) * 2000-02-09 2007-01-17 Interuniversitair Micro-Elektronica Centrum Verfahren zur flip-chip-Montage von Halbleitervorrichtungen mit Klebstoffen
JP3781610B2 (ja) * 2000-06-28 2006-05-31 株式会社東芝 半導体装置
AU2001293252A1 (en) 2000-09-06 2002-03-22 Allied Photochemical, Inc. Uv curable silver chloride compositions for producing silver coatings
US7323499B2 (en) 2000-09-06 2008-01-29 Allied Photochemical, Inc. UV curable silver chloride compositions for producing silver coatings
CA2332190A1 (en) 2001-01-25 2002-07-25 Efos Inc. Addressable semiconductor array light source for localized radiation delivery
US6704165B2 (en) * 2001-06-08 2004-03-09 Seagate Technology Llc Attachment of a head-gimbal assembly to a printed circuit board actuator arm using Z-axis conductive adhesive film
US7158350B1 (en) * 2002-11-05 2007-01-02 Hutchinson Technology Incorporated Ground interconnects
US6946628B2 (en) 2003-09-09 2005-09-20 Klai Enterprises, Inc. Heating elements deposited on a substrate and related method
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
JP4712633B2 (ja) * 2005-08-04 2011-06-29 株式会社リコー 自動原稿搬送装置
US7928549B2 (en) * 2006-09-19 2011-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit devices with multi-dimensional pad structures
EP2637202A3 (de) 2007-09-28 2014-03-12 Tessera, Inc. Flip-Chip-Verbindung mit zu durch Ätzten ausgebildeten Säulen auf einem Substrat mittels Schmelzmetal verbundenen durch Ätzten ausgebildeten Säulen auf einem mikroelektronischen Bauelement und entsprechendes Herstellungsverfahren
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US20120068342A1 (en) * 2010-09-16 2012-03-22 Lee Kevin J Electrically conductive adhesive for temporary bonding
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
JP5912616B2 (ja) * 2012-02-08 2016-04-27 株式会社ジェイデバイス 半導体装置及びその製造方法
CN103474401B (zh) * 2012-06-06 2016-12-14 欣兴电子股份有限公司 载板结构与芯片封装结构及其制作方法
TWI532100B (zh) * 2012-08-22 2016-05-01 國家中山科學研究院 三維半導體電路結構及其製法
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
CN110544633A (zh) * 2018-05-28 2019-12-06 浙江清华柔性电子技术研究院 芯片集成方法及芯片集成结构
CN111796493B (zh) * 2020-08-03 2024-08-23 沈阳芯源微电子设备股份有限公司 涂胶显影设备
CN116848631A (zh) 2020-12-30 2023-10-03 美商艾德亚半导体接合科技有限公司 具有导电特征的结构及其形成方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3292240A (en) * 1963-08-08 1966-12-20 Ibm Method of fabricating microminiature functional components
US3303393A (en) * 1963-12-27 1967-02-07 Ibm Terminals for microminiaturized devices and methods of connecting same to circuit panels
US3465209A (en) * 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
DE1627762B2 (de) * 1966-09-17 1972-11-23 Nippon Electric Co. Ltd., Tokio Verfahren zur Herstellung einer Halbleitervorrichtung
US3795047A (en) * 1972-06-15 1974-03-05 Ibm Electrical interconnect structuring for laminate assemblies and fabricating methods therefor
DE2330161A1 (de) * 1973-06-08 1974-12-19 Minnesota Mining & Mfg Verbesserte schaltkreise und verfahren zu deren herstellung
US4069791A (en) * 1976-10-01 1978-01-24 E. I. Du Pont De Nemours And Company Automatic toning device
US4164005A (en) * 1977-09-02 1979-08-07 Sprague Electric Company Solid electrolyte capacitor, solderable terminations therefor and method for making
US4234626A (en) * 1978-02-01 1980-11-18 E. I. Du Pont De Nemours And Company Producing printed circuits by conjoining metal powder images
US4157407A (en) * 1978-02-13 1979-06-05 E. I. Du Pont De Nemours And Company Toning and solvent washout process for making conductive interconnections
US4172547A (en) * 1978-11-02 1979-10-30 Delgrande Donald J Method for soldering conventionally unsolderable surfaces
US4411980A (en) * 1981-09-21 1983-10-25 E. I. Du Pont De Nemours And Company Process for the preparation of flexible circuits
JPS59195837A (ja) * 1983-04-21 1984-11-07 Sharp Corp Ｌｓｉチツプボンデイング方法
US4469777A (en) * 1983-12-01 1984-09-04 E. I. Du Pont De Nemours And Company Single exposure process for preparing printed circuits
US4631111A (en) * 1984-11-27 1986-12-23 E. I. Du Pont De Nemours And Company Dichromic process for preparation of conductive circuit
US4572764A (en) * 1984-12-13 1986-02-25 E. I. Du Pont De Nemours And Company Preparation of photoformed plastic multistrate by via formation first
JPS6290938A (ja) * 1985-10-17 1987-04-25 Matsushita Electric Ind Co Ltd 半導体装置
US4667401A (en) * 1985-11-26 1987-05-26 Clements James R Method of making an electronic device using an uniaxial conductive adhesive
US4720740A (en) * 1985-11-26 1988-01-19 Clements James R Electronic device including uniaxial conductive adhesive and method of making same
US4868637A (en) * 1985-11-26 1989-09-19 Clements James R Electronic device including uniaxial conductive adhesive and method of making same
JPS63293894A (ja) * 1987-05-26 1988-11-30 Makuro Eng:Kk 印刷配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10046296A1 (de) * 2000-07-17 2002-02-07 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zur Herstellung
DE10046296C2 (de) * 2000-07-17 2002-10-10 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
JP2871800B2 (ja) 1999-03-17
US5068714A (en) 1991-11-26
KR100196242B1 (ko) 1999-06-15
KR900017160A (ko) 1990-11-15
DE4008624A1 (de) 1990-10-11
JPH0318040A (ja) 1991-01-25

Similar Documents

Publication Publication Date Title
DE4008624C2 (de)
DE69519967T2 (de) Halbleiteranordnung mit zwei Halbleitersubstrate
DE69133468T3 (de) Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE3586732T2 (de) Verfahren zum herstellen einer dreidimentionaler halbleiteranordung.
DE60109983T2 (de) Elektronische Bauteile in Chipform, Pseudo-Wafer dafür und Verfahren zu ihrer Herstellung
DE69325065T2 (de) Halbleitervorrichtung, Bildabtastvorrichtung und Verfahren zu ihrer Herstellung
DE69023091T2 (de) Gehäuse für in Plastik eingebettete integrierte Schaltungen und Herstellungsverfahren.
DE3786914T2 (de) Verfahren zum herstellen einer integrierten schaltungspackungsstruktur.
DE3814469C2 (de)
DE68923512T2 (de) Gitterartige Steckerstift-Anordnung für einen paketförmigen integrierten Schaltkreis.
DE69009259T2 (de) Verfahren zum Zusammensetzen von Halbleiteranordnungen.
EP0358867A1 (de) Flip-Chip-Montage mit einer Lötstoppschicht aus einem oxidierbaren Metall
DE3644874A1 (de) Hybridstruktur
DE10027852A1 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat geeignetes Halbleiterbaelement
DE1640457B1 (de) Elektrische Verbindungen in Schaltkreisanordnungen und Verfahren zu ihrer Herstellung
WO2004003991A2 (de) Elektronisches bauteil mit einer gehäusepackung
DE69535361T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und eine Halbleitervorrichtung
WO2004100261A2 (de) Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben
DE10240460A1 (de) Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
WO1992007378A1 (de) Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE69316159T2 (de) Verfahren zum Aufbringen von Kontakthöckern auf einer Halbleitervorrichtung sowie zum Verbinden dieser Vorrichtung mit einer Leiterplatte
DE2615758A1 (de) Verfahren zur herstellung einer anordnung fuer das packen monolithisch integrierter schaltungen
DE69128014T2 (de) Herstellungsverfahren für integrierte Schaltungschip Packung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee