DE3874960T2

DE3874960T2 - Eingangsschaltung fuer eine ladungsuebertragungsanordnung.

Info

Publication number: DE3874960T2
Application number: DE8888108155T
Authority: DE
Inventors: Naoki Hosoya; Shin-Ichi C O Patent Divi Imai
Original assignee: Toshiba Corp; Toshiba Audio Video Engineering Co Ltd
Current assignee: Toshiba Corp
Priority date: 1987-05-21
Filing date: 1988-05-20
Publication date: 1993-02-18
Anticipated expiration: 2008-05-21
Also published as: KR880014681A; US4890307A; EP0292011A3; DE3874960D1; KR910006247B1; JPH0728029B2; EP0292011B1; JPS63289866A; EP0292011A2

Description

Diese Erfindung betrifft eine Ladungsübertragungsanordnung zur Verwendung bei z.B. einem Transversal- oder Laufzeitfilter, einem Kammfilter, einer Ladungsübertragungstyp-Verzögerungsleitung, einer Festkörper-Abbildungsvorrichtung und dgl. und insbesondere eine Ladungsübertragungsanordnung, deren Eingangsabschnitt für die Zuspeisung von Eingangsladungen verbessert ist.
Nach dem Stand der Technik ist eine Füll-und-Überlauf- Methode als eine der Signaleingangs- oder -eingabemethoden für die Verwendung in der Eingangsschaltung einer integrierten Ladungsübertragungsanordnung (im folgenden auch als CTD-Einheit bezeichnet) bekannt. Die Füll-und-Überlauf-Methode wird verbreitet als Eingangs - oder Eingabemethode für CTD-Einheiten angewandt, weil Ladungen linear eingegeben werden können. Die Füll-und- Überlauf-Methode ist z.B. in US-A-3 986 198, der JP- Patentveröffentlichung (KOUKOKU) Nr. 56-49460 entsprechend der USA-Anmeldung Nr. 758,184), EP-A-0 008 374 und GB-A-2 123 633 beschrieben.
Fig. 1 zeigt im Querschnitt einen Eingangsabschnitt der herkömmlichen CTD-Einheit mit vergrabenem Kanal, auf den die Füll-und-Überlauf-Methode angewandt ist. Fig. 2 zeigt die Anordnung von Elektroden nach Fig. 1 zusammen mit den Potentialzuständen zur Erläuterung der Arbeitsweise der Elektroden. Fig. 3 ist ein Wellenformdiagramm von im Eingangsabschnitt der CTD-Einheit nach Fig. 1 benutzten Impulssignalen. In der Haupt(ober)fläche eines Halbleiter-Substrats 50 ist eine Sourcezone 51 ausgebildet, die mit einem Impulssignal φS1 gespeist wird. Eine Signaleingangselektrode 52 ist auf einem Isolierfilm 60 und über dem Abschnitt des Substrats 50, welcher der Sourcezone 51 benachbart ist, ausgebildet. Ein einer Gleichstromvorspannung überlagertes Eingangssignal VIN wird der Signaleingangselektrode 52 Zugespeist. Eine Eingangsladungsspeicherelektrode 53 zum Speichern von Ladungen einer Größe entsprechend dem Eingangssignal VIN ist auf dem Isolierfilm 60 in einer Position entsprechend dem Abschnitt des Substrats 50, welcher der Eingangselektrode 52 benachbart ist, geformt. An die Eingangsladungsspeicherelektrode 53 wird eine Stromquellenspannung VDD angelegt. Eine Ladungsinjektionselektrode 54 zum Übertragen von im Eingangsabschnitt gemessenen Ladungen zu Ladungsübertragungselektroden 55-1, 55-2, ... ist auf dem Isolierfilm 60 in einer Position entsprechend dem Abschnitt des Substrats 50, welcher der Eingangsladungsspeicherelektrode 53 benachbart ist, ausgebildet. Der Ladungsinjektionselektrode 54 wird ein Impulssignal φK zugespeist. Die Ladungsübertragungselektrode 55-1, 55-2, ... sind auf dem Isolierfilm 60 in der Position entsprechend dem Abschnitt des Substrats 50, welcher der Ladungsinjektionselektrode 54 benachbart ist, geformt. Eine Reihe von Impulsen φ1, φ2, φ2, φ1, φ1, φ2, φ2, ... werden den Ladungsübertragungselektroden 55-1, 55-2, 55-3, ... zugespeist. Eine Schwellenspannung, bei welcher eine Inversionsschicht im Oberflächenbereich des Substrats 50 bei Anlegung von Spannungen an die betreffenden Elektroden 52, 53, 54, 55-1, 55-2, ... gebildet wird, ist negativ. Dies bedeutet, daß die Anordnung vom Verarmungstyp ist.
Die CTD-Einheit mit dem obigen Aufbau arbeitet wie folgt: Da zu einem Zeitpunkt t1 in Fig. 3 (Signale) φS1 und φK beide niedrigpegelig sind, werden Ladungen in einen Bereich unter der Signaleingangselektrode 52 und der Eingangsladungsspeicherelektrode 53 gefüllt bzw. eingebracht, wie dies in Fig. 2 dargestellt ist. Zu diesem Zeitpunkt entspricht das Potential der Sourcezone 51 PSL; das Potential des Oberflächenbereichs des Substrats 50 unter der Signaleingangselektrode 52 ist gleich P1; das Potential des Oberflächenbereichs des Substrats 50 unter der Eingangsladungsspeicherelektrode 53 ist gleich PD; und das Potential des Oberflächenbereichs des Substrats 50 unter der Ladungsinjektionselektrode 54 ist gleich PKL. Zum Zeitpunkt t2 wird φS1 auf einen hohen Pegel gesetzt, und φK bleibt auf dem niedrigen Pegel, so daß Ladungen in Abschnitten, die auf ein Potential kleiner als P1 gesetzte sind, in einen Bereich unter der Sourcezone 51 "geschüttet" werden oder überlaufen können, und ein Bereich unter der Eingangsladungsspeicherelektrode 53 kann mit auf einem Potential über P1 gehaltenen Ladungen gefüllt werden. Zum Zeitpunkt t3 wird φK auf einen hohen Pegel gesetzt; Ladungen einer Größe (amount) entsprechend P1-PK werden als Signalladung QS in einen Bereich unter der Ladungsübertragungselektrode 55-1 injiziert. Dabei ist PK ein Potential eines Bereichs unter der Ladungsinjektionselektrode 54, das gesetzt oder vorgegeben ist, wenn φK auf einem hohen Pegel gehalten wird, d.h. bleibt. Zum Zeitpunkt t4 wird φK auf den niedrigen Pegel gesetzt; Bereiche unter der Eingangsladungsspeicherelektrode 53 und der Übertragungselektrode 55-1 sind durch das Potential eines Bereichs unter der Ladungsinjektionselektrode 54 voneinander getrennt. Wenn danach die gleiche Operation wie im Zyklus t1 - t4 wiederholt durchgeführt wird, werden Signalladungen entsprechend dem Spannungspegel des Eingangssignals VIN sequentiell zu einem Bereich unter der Ladungsübertragungselektrode 55-1 übertragen. Die unter die Ladungsübertragungselektrode 55-1 übertragene Ladung wird in Abhängigkeit von Impulssignalen φ1 und φ2 sequentiell gemäß Fig. 1 nach rechts unter die Ladungsübertragungselektroden 55-2, 55-3, ... übertragen.
In einem Fall, in welchem eine CTD-Einheit für Betrieb bei einer niedrigen Stromquellenspannung angelegt ist, besteht eine untere Grenze, auf welche das Potential VTHD , das bei Anlegung von 0 V an die betreffenden Gates der CTD-Einheit erzielt wird, gesenkt werden kann. Dies ist deshalb der Fall, weil längs des Oberflächenbereichs des Substrats 50 übertragene Ladungen durch die Wirkung des Oberflächenpegels oder -niveaus eingefangen werden können, wenn VTHD niedriger als auf einen bestimmten Pegel eingestellt ist, wodurch die Ladungsübertragungsleitung herabgesetzt wird. Wenn zudem VTHD fest auf den unteren Grenzwert gesetzt ist, und wenn es nötig ist, die Stromquellenspannung zu senken, wird es häufig erforderlich, Verstärkerschaltungen zu verwenden. Genauer gesagt: in einem Fall, in welchem das Potential PSL höher wird als die Stromquellenspannung VDD unter der Bedingung, daß das zum Erreichen einer zufriedenstellenden Eingangsoperation nötige Potential "P1-PSL" gesetzt ist, wird es notwendig, nicht nur den hohen Spannungspegel, sondern auch den niedrigen Spannungspegel des der Sourcezone 51 zugespeisten Impulssignals φS1 anzuheben. Aus diesem Grund wird es schwierig, den Impuls φS1 zu erhöhen. Wenn weiterhin versucht wird, die Schaltung mit dem Ziel der Verringerung des Einflusses auf die Anordnungscharakteristika aufgrund von Prozeßabweichungen zu modifizieren, erhält die Schaltung einen komplexen Aufbau. Es ist mithin äußerst schwierig, die bisherige CTD-Einheit mit einer niedrigen Spannung zu betreiben.
Wie oben beschrieben, kann bei der bisherigen Ladungsübertragungsanordnung eine lineare Ladungs-Eingangsoder -Eingabeoperation bei niedriger Betriebsspannung nicht erreicht werden, ohne die Schaltungsaufbau komplex (kompliziert) zu gestalten.
Eine Aufgabe dieser Erfindung ist daher die Schaffung einer Ladungsübertragungsanordnung, welche die lineare Ladungseingabeoperation zu bewirken vermag, während der Schaltungsaufbau vergleichsweise einfach bleibt.
Eine andere Aufgabe dieser Erfindung ist die Schaffung einer Ladungsübertragungsanordnung mit einem ausreichend großen (Betriebs-)Spielraum (margin) unabhängig von (Herstellungs-)Prozeßabweichungen.
Gemäß einem Merkmal dieser Erfindung wird eine Ladungsübertragungsanordnung bereitgestellt, die folgendes umfaßt: Eine Sourcezone, an die eine Gleichstrom-Quellenspannung angelegt wird; eine Sourcebarrierenelektrode, eine Sourcespeicherelektrode, eine Signaleingangselektrode, eine Eingangsladungsspeicherelektrode und eine Ladungsinjektionselektrode, die aufeinanderfolgend auf einer Isolierschicht in einer Position entsprechend einem Abschnitt eines Halbleiter-Substrats neben der Sourcezone geformt sind; eine Anzahl von neben der Ladungsinjektionselektrode angeordneten Ladungsübertragungselektroden; eine Quellenspannungserzeugungsschaltung zum Erzeugen der an die Sourcezone angelegten Gleichstrom-Quellenspannung; eine erste Impulssignalerzeugungsschaltung zum Zuspeisen eines gemeinsamen Impulssignals zur Sourcebarrierenelektrode und zur Sourcesspeicherelektrode; eine Eingangsklemme zum Zuspeisen eines Eingangssignals zur Signaleingangselektrode; eine Gleichspannungserzeugungsschaltung zum Anlegen einer voreingestellten Gleichspannung an die Eingangsladungsspeicherelektrode; eine zweite Impulssignalerzeugungsschaltung zum Zuspeisen eines Impulssignals zur Ladungsinjektionselektrode; und eine Übertragungsimpulssignalerzeugungsschaltung zum Zuspeisen eines Übertragungsimpulses zu den mehreren Übertragungselektroden.
Wie oben beschrieben, sind die Sourcebarrierenelektroden zur Trennung (isolation) zwischen Sourcezone und Ladungsspeicherelektrode sowie die Speicherelektrode zum Speichern beträchtlicher bzw. substantieller Quellen- oder Sourceladung auf dem Isolierfilm und über dem Abschnitt des Halbleiter-Substrats zwischen der Signaleingangselektrode und der Sourcezone der Ladungsübertragungsanordnung vorgesehen. Ein Impulssignal, das mit einem an die Sourcezone der bisherigen CTD-Einheit angelegten Impulssignal in Phase ist, wird an die Sourcebarrierenelektrode und die Sourcespeicherelektrode angelegt. Weiterhin wird eine Gleichstrom-Quellenspannung an die Sourcezone angelegt. Mit dieser Ausgestaltung wird es unnötig, das schwierig anzuhebende Impulssignal anzuheben. Da die Quellenspannung eine Gleichspannung ist, kann sie ohne weiteres und ohne Benutzung einer komplexen Verstärkerschaltung angehoben werden. Daher kann auch in einem Fall, in welchem eine lineare Ladungseingabeoperation mit einer niedrigen Betriebsspannung durchgeführt wird, eine Ladungsübertragungsanordnung eines einfachen Aufbaus benutzt werden.
Ein besseres Verständnis dieser Erfindung ergibt sich aus der folgenden genauen Beschreibung anhand der beigefügten Zeichnungen, in denen zeigen:
Fig. 1 eine Querschnittansicht eines Eingangsabschnitts der bisherigen CTD-Einheit,
Fig. 2 eine schematische Darstellung zur Veranschaulichung der Arbeitsweise der CTD-Einheit nach Fig. 1 und zur Darstellung der Anordnung von Elektroden sowie der Potentialzustände der Halbleiteroberfläche unter den Elektroden zu verschiedenen Zeitpunkten,
Fig. 3 ein Wellenformdiagramm von in den Eingangsabschnitten der bisherigen CTD-Einheit und der CTD-Einheit gemäß dieser Erfindung angewandten Impulsen,
Fig. 4 eine Querschnittansicht des Eingangsabschnitts einer CTD-Einheit gemäß einer Ausführungsform dieser Erfindung,
Fig. 5 eine schematische Darstellung zur Verdeutlichung der Arbeitsweise der CTD-Einheit nach Fig. 4 und zur Darstellung der Anordnung von Elektroden sowie der Potentialzustände der Halbleiteroberfläche unter den Elektroden zu verschiedenen Zeitpunkten,
Fig. 6 ein Schaltbild einer Quellenspannungserzeugungsschaltung zum Erzeugen einer bei der CTD-Einheit nach Fig. 5 benutzten Quellenspannung,
Fig. 7 eine schematische Darstellung der Potentialzustände zur Verdeutlichung der Arbeitsweise der Quellenspannungserzeugungsschaltung,
Fig. 8 ein Schaltbild einer anderen Ausgestaltung der bei der CTD-Einheit nach Fig. 5 verwendeten Quellenspannungserzeugungsschaltung,
Fig. 9 ein Schaltbild einer bei der Quellenspannungserzeugungsschaltung nach Fig. 8 verwendeten (Zusatz-)Verstärkerschaltung,
Fig. 10 ein Zeitsteuerdiagramm von bei der Schaltung nach Fig. 9 benutzten Steuerimpulsen und
Fig. 11 ein Schaltbild einer anderen Ausgestaltung der in der Quellenspannungserzeugungsschaltung nach Fig. 8 verwendeten Verstärkerschaltung.
Fig. 4 ist eine Querschnittansicht des Eingangsabschnitts einer CTD-Einheit mit vergrabenem Kanal gemäß einer Ausführungsform dieser Erfindung. Fig. 5 veranschaulicht schematisch die Arbeitsweise der CTD-Einheit nach Fig. 4 und die Anordnung von Elektroden sowie Potentialzustände der Halbleiteroberfläche unter den Elektroden zu verschiedenen Zeitpunkten.
Im Hauptoberflächenbereich eines Halbleiter-Substrats 10 ist eine Sourcezone 11 ausgebildet. Zwischen dem Substrat 10 und Elektroden 12 bis 16 sowie 17-1, 17-2, ... ist ein Isolierfilm 18 erzeugt, um das Substrat 10 von den Elektroden 12 bis 16 und 17-1, 17-2, ... zu isolieren bzw. zu trennen. Die Sourcezone 11 einer Signaleingangselektrode 14 ist auf den Isolierfilm 18 in einer Position entsprechend dem Abschnitt des Substrats 10, der sich neben der Sourcezone 11 befindet, geformt. Eine Sourcespeicherelektrode 13 zum Speichern einer beträchtlichen Sourceladung ist auf dem Isolierfilm 18 und über dem Abschnitt des Substrats 10 ausgebildet, der sich neben einer Sourcebarrierenelektrode 12 befindet. Die Signaleingangselektrode 14 ist auf dem Isolierfilm 18 und über dem Abschnitt des Substrats 10 geformt, der neben der Sourcespeicherelektrode 13 liegt. Eine Eingangsladungsspeicherelektrode 15 ist auf dem Isolierfilm 18 und über dem Abschnitt des Substrats 10 ausgebildet, der sich neben der Signaleingangselektrode 14 befindet. Eine Ladungsinjektionselektrode 16 ist auf dem Isolierfilm 18 und über dem Abschnitt des Substrats 10 geformt, der sich neben der Eingangsladungsspeicherelektrode 15 befindet. Ladungsübertragungselektroden 17-1, 17-2, ... sind auf dem Isolierfilm 18 und über dem Abschnitt des Substrats ausgebildet, der sich neben der Ladungsinjektionselektrode 16 befindet. Die Elektroden 12 bis 16 und 17-1, 17-2, ... sind aus einer zweilagigen Polysiliziumschicht geformt, die auf dem Isolierfilm 18 über dem Halbleiter-Substrat 10 erzeugt ist. Mit anderen Worten: die Elektroden 13, 15, 17-1 und 17-3 sind aus einer ersten Polysiliziumschicht, die Elektroden 14, 16 und 17-2 aus einer zweiten Polysiliziumschicht geformt.
Eine von einer Sourcespannungserzeugungsschaltung 101 erzeugte vorbestimmte Gleichspannung VGG wird oder ist an die Sourcezone 11 angelegt. Die Sourcebarrierenelektrode 12 ist elektrisch mit der Sourcespeicherelektrode 13 verbunden, wobei ein durch eine Inipulssignalerzeugungsschaltung 102 erzeugtes Impulssignal φS1 an die Elektroden 12 und 13 angelegt wird. Ein einer Gleichspannung überlagertes Eingangssignal VIN wird über eine Eingangsklemme 103 der Signaleingangselektrode 14 zugespeist. Die Eingangsladungsspeicherelektrode 15 wird mit einer vorbestimmten Gleichspannung gespeist, beispielsweise einer durch eine Gleichspannungsanlegeschaltung 104 erzeugten Stromquellenspannung VDD (oder einer durch Teilung der Spannung zwischen der Stromquelle und Masse abgeleiteten Spannung). Weiterhin wird die Ladungsinjektionselektrode mit einem Impulssignal φK gespeist, das durch eine Impulssignalerzeugungsschaltung 105 erzeugt wird. Im Falle einer CTD-Einheit vom Zweiphasenansteuertyp werden Zweiphasen-Impulssignale φ1 und φ2,die durch eine Übertragungsimpulssignalerzeugungsschaltung 106 erzeugt werden, abwechselnd den Ladungsübertragungselektroden 17-1, 17-2, 17-3, ..., so zugespeist, daß zuerst das Impulssignal φ1 der Elektrode 17-1, zweitens das Impulssignal φ2 den Elektroden 17-2 und 17-3, drittens das Impulssignal φ1 den beiden nächsten Elektroden (d.h. 17-4 und 17-5) zugespeist wird usw..
Die Wellenformen der in der CTD-Einheit gemäß den Fig. 4 und 5 genutzten Impulssignale sind in Fig. 3 auf die gleiche Weise wie bei der Schaltung nach Fig. 1 dargestellt. Im folgenden ist die Arbeitsweise oder Operation der CTD-Einheit mit dem oben geschilderten Aufbau anhand von Fig. 3 erläutert.
Zu einem Zeitpunkt t1 sind (die Signale) φS1 und φK auf einen niedrigen Pegel gesetzt, wobei eine höchstzulässige Größe oder Menge von Ladungen in einer Potentialwanne gespeichert wird, die unter der Sourcebarrierenelektrode 12 und der Sourcespeicherelektrode 13 ausgebildet ist. Die unter der Sourcespeicherelektrode 13 gespeicherte Ladung wirkt als die wesentliche oder substantielle Sourceladung. Zu diesem Zeitpunkt sind Potentiale an der Sourcezone 11, der Sourcebarrierenelektrode 12, der Signaleingangselektrode 14, der Eingangsladungsspeicherelektrode 15 und der Ladungsinjektionselektrode 16 auf PS, PφL, P1, PD bzw. PKL gesetzt.
Zu einem Zeitpunkt t2 ändert sich φS1 auf einen hohen Pegel, während φK auf dem niedrigen Pegel bleibt, so daß demzufolge das Potential Pφ am bzw. im Bereich unter der Sourcebarrierenelektrode 12 höher eingestellt ist als das Potential PS der Sourcezone 11. Auf diese Weise werden Ladungen unter der Sourcespeicherelektrode 13 durch die Sourceladung voreingestellt. Weiterhin wird ein Bereich unter der Eingangsladungsspeicherelektrode 15 mit Ladungen gefüllt, die auf ein Potential gesetzt sind, das höher ist als das Potential P1 des Bereichs unter der Signaleingangselektrode 14.
Zu einem Zeitpunkt t3 wird φK auf den hohen Pegel gesetzt, wodurch das Potential am oder im Bereich unter der Ladungsinjektionselektrode 16 von PKL auf PK angehoben wird. Demzufolge wird eine Ladung einer Menge oder Größe P1-PK als Signalladung QS in einem Bereich unter der Ladungsübertragungselektrode 17-1 injiziert.
Zu einem Zeitpunkt t4 wird φK wiederum auf den niedrigen Pegel gesetzt, so daß die Bereiche unter der Eingangsladungsspeicherelektrode 15 und der Übertragungselektrode 17 durch das niedrige Potential PKL eines Bereichs unter der Ladungsinjektionselektrode 16 voneinander getrennt sind oder werden. Danach wird die gleiche Operation wie im Zyklus von t1 bis t4 wiederholt durchgeführt, um die Signalladung sequentiell in einem Bereich unter der Ladungsübertragungselektrode 17-1 zu injizieren. Die in dem Bereich unter der Ladungsübertragungselektrode 17-1 injizierte Ladung wird in Abhängigkeit von Impulssignalen φ1 und φ2, die von der Übertragungsimpulserzeugungsschaltung 106 erzeugt werden, sequentiell nach rechts unter die Elektroden 17-2, 17-3, .... übertragen.
Die CTD-Einheit gemäß dieser Ausführungsform kann normalerweise unter einer Bedingung betrieben werden, daß das Potential PS, das der Spannung VGG praktisch gleich und dann gesetzt oder vorgegeben ist, wenn die Gleichstromquellenspannung VGG an die Sourcezone 11 angelegt ist, niedriger eingestellt ist als das Potential Pφ, das im Bereich unter der Sourcebarrierenelektrode 12 gesetzt ist, wenn das Impulssignal φS1 den hohen Pegel besitzt, und das stets höher eingestellt ist als das Potential P1 des Bereichs unter der Signaleingangselektrode 14. Dies bedeutet, daß es nötig ist, jederzeit die folgende Bedingung zu erfüllen:
P1 < PS < Pφ ...(1)
Falls die hohen und niedrigen Pegel des Impulssignals φS1 richtig gesetzt oder eingestellt sind, so daß sie der (angegebenen) Bedingung genügen, können sie jeweils unter Heranziehung der hohen und niedrigen Stromquellenspannungen gesetzt oder eingestellt werden. Die Stromquellenspannung VGG ist eine Gleichspannung; es ist dabei nur nötig, die Spannung um eine vorgegebene Größe anzuheben, um der Bedingung gemäß Formel (1) zu genügen. Die Gleichspannungsanhebungsoperation läßt sich im Vergleich zur Wechselspannungsanhebungsoperation einfach durchführen. Als Ergebnis wird auch in dem Fall, in welchem eine lineare Ladungseingabeoperation unter Benutzung einer niedrigen Stromquellenspannung durchgeführt wird, eine periphere Schaltung, wie eine (Zusatz-)Verstärkerschaltung, in ihrem Aufbau nicht komplex, so daß sie mit einem einfachen Aufbau geformt werden kann.
Wenn ein ausreichend großer Prozeßspielraum bzw. eine ausreichend große Prozeßspanne gegeben ist, kann die Quellenspannung VGG auf eine zweckmäßig gewählte Größe gesetzt oder eingestellt werden, um der Bedingung (1) zu genügen. Falls jedoch eine Möglichkeit besteht, daß ein ausreichend großer Prozeßspielraum nicht vorgesehen werden kann, wird es nötig, die Quellenspannung VGG entsprechend der Prozeßabweichung einzustellen.
Fig. 6 zeigt in einem Schaltbild die Ausgestaltung der Quellen- oder Sourcespannungserzeugungsschaltung 101 bei der erfindungsgemäßen CTD-Einheit, die für den Fall zweckmäßig ist, daß der Prozeßspielraum auf eine kleinere als eine gewünschte Größe eingestellt sein kann.
Die Quellen- oder Sourcespannungserzeugungsschaltung 101 ist durch eine Spannungserzeugungsschaltung 20 und eine Vergleichssteuerschaltung 30 gebildet. Die Spannungserzeugungsschaltung 20 detektiert im wesentlichen das Potential des Bereichs unter der Sourcebarrierenelektrode 12 und erzeugt eine Spannung entsprechend einem Potential, das um eine vorbestimmte Größe α niedriger ist als das detektierte Potential. Die Vergleichssteuerschaltung 30 erzeugt die Quellen- oder Sourcespannung auf der Grundlage der durch die Spannungserzeugungsschaltung 20 erzeugten Spannung.
Die Spannungserzeugungsschaltung 20 enthält eine Verstärkerschaltung 21 zum Anheben der Stromquellenspannung und zum Erzeugen einer konstanten Spannung, einen Verarmungstyp- bzw. D-Typ-MOS-Transistor 22 mit Gateelektroden der gleichen Ausgestaltung wie die Sourcebarrierenelektrode 12 und die Sourcespeicherelektrode 13, eine Konstantspannungsquelle 23 und eine Konstantstromquelle 24. Die Verstärkerschaltung 21 erzeugt eine konstante Spannung, die geringfügig höher ist als das Potential eines Bereichs unter der Kanalzone des MOS- Transistors 22 und die an die Drainelektrode des MOS- Transistors 22 angelegt wird. Die Konstantspannungsquelle 23 zur Zuspeisung einer Konstantspannung praktisch des gleichen Pegels wie der hohe Pegel des Impulssignals φS1 ist mit der Gateelektrode des MOS-Transistors 22 verbunden, welche der Sourcebarrierenelektrode 12 entspricht. Weiterhin ist die andere Gateelektrode des MOS-Transistors 22, welche der Sourcespeicherelektrode 13 entspricht, zur Abnahme einer ausreichend hohen Gleichspannung, wie der Stromquellen-Spannung VDD, geschaltet. Die Sourceelektrode des MOS- Transistors 22 ist mit der Konstantstromquelle 24 verbunden; eine Spannung an einem Verbindungsknotenpunkt zwischen der Sourceelektrode des MOS-Transistors 22 und der Konstantstromquelle 24 wird der Vergleichssteuerschaltung 30 zugespeist.
Die Vergleichssteuerschaltung 30 umfaßt einen Komparator 31 zum Vergleichen von zwei Spannungen, eine Pegelschiebeschaltung 32 zum Verschieben einer durch die Spannungserzeugungsschaltung 30 erzeugten Ausgangsspannung eines Pegels innerhalb des Arbeitsspannungsbereichs des Komparators 31 und zum Zuspeisen der verschobenen Spannung als Eingangsspannung zum Komparator 31 sowie eine Pegelschiebeschaltung 33 zum Verschieben einer Ausgangsspannung des Komparators 31 und zum Zuführen der verschobenen Spannung als andere Eingangsspannung zum Komparator 31 zurück. Die Vergleichssteuerschaltung 30 bildet eine Pufferschaltung, die eine Spannung erzeugt, welche einer durch die Spannungserzeugungsschaltung 20 erzeugten Spannung äquivalent ist. Die beiden Pegelschiebeschaltungen 32 und 33 werden benutzt, um die jeweiligen Ausgangsspannungen von der Spannungserzeugungsschaltung 20 und vom Komparator 31 auf Spannungspegel zu verschieben, auf welche der Komparator 31 mit vergleichsweise hoher Ansprechempfindlichkeit anzusprechen vermag. Wenn eine von der Spannungserzeugungsschaltung 30 erzeugte Spannung innerhalb des Arbeitsspannungsbereichs des Komparators 31 liegt oder eine hohe Ansprechempfindlichkeit nicht erforderlich ist, können die Pegelschiebeschaltungen 32 und 33 weggelassen werden.
Im folgenden ist die Arbeitsweise der Quellen- oder Sourcespannungserzeugungsschaltung mit dem oben beschriebenen Aufbau anhand von Fig. 7 erläutert, welche die Potentialzustände veranschaulicht. Eine konstante Spannung von der Verstärkerschaltung 21 wird an die Drainzone des MOS-Transistors 22 in der Spannungserzeugungsschaltung 20 angelegt, und die Drainzone 25 ist oder wird auf ein konstantes Potential Pd gesetzt. Da eine Spannung, die der hochpegeligen Spannung des Impulssignals φS1 gleich ist und von der Konstantspannungsquelle 23 erzeugt wird, an die der Sourcebarrierenelektrode 12 entsprechende Gateelektrode des MOS- Transistors 22 angelegt ist oder wird, wird der Bereich unter der Gateelektrode auf das Potential Pφ gesetzt, welches dem am Bereich unter der Sourcebarrierenelektrode 12 gesetzten oder eingestellten Potential gleich ist. Da weiterhin die Konstantstromquelle 24 mit der Sourcezone 26 des MOS-Transistors 22 so verbunden ist, daß durch die Konstantstromquelle 24 ein Strom I zum Fließen über Drain- und Sourceelektrode veranlaßt wird, ist das Potential der Sourcezone 26 des MOS-Transistors 22 auf "Pφ-α" gesetzt, was durch Subtrahieren des Potentialabfalls α aufgrund des Stroms I vom Potential Pφ des Bereichs unter der Kanalzone erhalten wird, und eine dem (diesem) Potential entsprechende Spannung wird zur Sourcezone 26 übertragen. In diesem Fall ist der Strom I so eingestellt, daß eine Größe entsprechend α gleich dem voreingestellten Spielraum bzw. der voreingestellten Spanne gesetzt werden kann, der bzw. die durch eine Differenz zwischen dem Potential PS der Sourcezone 11 und dem hohen Potential Pφ, das im Bereich unter der Sourcebarrierenelektrode 12 zur voreingestellten Zeit qesetzt ist, bestimmt ist.
Eine Ausgangsspannung gleich der von der Spannungserzeugungsschaltung 20 erzeugten Ausgangsspannung wird durch die Vergleichssteuerschaltung 30 erzeugt und als Quellen- oder Sourcespannung VGG der Sourcezone 11 gemäß den Fig. 4 und 5 zugespeist.
Wenn sich die Schwellenspannung eines D-Typ-MOS-Transistors mit z.B. dem Bereich unter der Sourcebarrierenelektrode 12 ändert, ändert sich daher das Potential der Sourcezone 11 entsprechend. Wenn somit nur die Quellen- oder Sourcespannungserzeugungsschaltung 101 der Ausgestaltung gemäß Fig. 6 benutzt wird, kann der Bedingung gemäß Formel (1) auch dann genügt werden, wenn ein ausreichend großer Prozeßspielraum nicht erzielbar ist. Infolgedessen kann eine lineare Ladungseingabeoperation mit einer niedrigen Betriebsspannung durchgeführt werden.
Fig. 8 ist ein Schaltbild einer anderen Ausgestaltung der Quellen- oder Sourcespannungserzeugungsschaltung 101, die bei der CTD-Einheit gemäß obiger Ausführungsform verwendet wird. Die Quellen- oder Sourcespannungserzeugungsschaltung 101 wird dann benutzt, wenn es erforderlich ist, die an die Sourcezone 11 angelegte Quellenspannung VGG über den höchstmöglichen Pegel der Stromquellenspannung VDD einzustellen. In diesem Fall ist neben der Spannungserzeugungsschaltung 20 und der Vergleichssteuerschaltung 30 die (Zusatz-)Verstärkerschaltung 40 zum Anheben einer voreingestellten Spannung vorgesehen. Eine angehobene (stepped-up) Ausgangsspannung von der Verstärkerschaltung 40 wird der Pegelverschiebeschaltung 33, der Vergleichssteuerschaltung 30 zugespeist. Die Verstärkerschaltung 40 hebt eine voreingestellte Bezugsspannung an und erzeugt die Quellenspannung VGG. Eine Ausgangsspanung von der Vergleichssteuerschaltung 30 wird der Verstärkerschaltung 40 als Steuereingangsspannung zugespeist, wobei der Pegel der Bezugsspannung entsprechend der Steuere ingangsspannung für verschiedene Spannungsanhebeoperationen geändert wird.
Fig. 9 ist ein detailliertes Schaltbild des Aufbaus der bei der Quellen- oder Sourcespannungserzeugungsschaltung 101 gemäß -Fig. 8 verwendeten Verstärkerschaltung 40. In der Schaltung benutzte Steuerimpulse CP und sind im Zeitsteuerdiagramm von Fig. 10 dargestellt. Gemäß Fig. 9 erzeugt eine Bezugsspannungsquelle 41 eine Bezugsspannung VREF. Eine Seite eines Anreicherungstyp - bzw. E-Typ-MOS-Transistors 42 ist mit der Bezugsspannungsquelle 41 verbunden. Eine Seite eines E-Typ-MOS- Transistors 43 ist an die andere Seite des MOS-Transistors 42 angeschlossen. Ein Kondensator 44 ist an einer Elektrode mit einem Verbindungsknotenpunkt zwischen den MOS-Transistoren 42 und 43 verbunden. Die andere Seite des MOS-Transistors 43 wird als Ausgangsklemme 45 zum Ausgeben einer angehobenen Spannung benutzt. Der Steuerimpuls CP wird an die andere Elektrode des Kondensators 44 und die Gateelektrode des MOS-Transistors 43 angelegt, während der Steuerimpuls der Gateelektrode des MOS-Transistors 42 aufgeprägt wird.
Zu einem Zeitpunkt t1, zu dem der Steuerimpuls CP einen niedrigen Pegel aufweist, werden der MOS-Transistor 42 in den Durchschaltzustand, der MOS-Transistor 43 in den Sperrzustand versetzt und der Kondensator 44 durch die Bezugsspannung VREF von der Bezugsspannungsquelle 41 über den MOS-Transistor 42 aufgeladen. Zu einem Zeitpunkt t2, zu dem der Steuerimpuls CP einen hohen Pegel besitzt, sperrt der MOS-Transistor 42, während der MOS- Transistors 43 durchschaltet, und wird eine Spannung an der Ausgangsklemme 45 durch oder um den Spitzenwert des Steuerimpulses CP in bezug auf die Bezugsspannung VREF angehoben. Dabei ist die Bezugsspannungsquelle 41 so ausgebildet, daß die Bezugsspannung VREF von der Bezugsspannungsquelle 41 entsprechend einer Ausgangsspannung der Vergleichssteuerschaltung 30 geändert werden kann.
Fig. 11 zeigt in einem Schaltbild ein anderes Detail der Ausgestaltung der in der Quellen- oder Sourcespannungserzeugungsschaltung 101 gemäß Fig. 8 verwendeten Verstärkerschaltung 40. Bei dieser Verstärkerschaltung wird ein in Diodenschaltung vorliegender E-Typ-MOS- Transistor 46 anstelle des MOS-Transistors 43 benutzt, dessen Gateelektrode gemäß Fig. 9 zur Abnahme des Steuerimpulses CP geschaltet ist. Die Verstärkerschaltung führt im wesentlichen die gleiche Spannungsanhebeoperation wie die Verstärkerschaltung 40 gemäß Fig. 8 durch. In diesem Fall wird jedoch die angehobene Ausgangsspannung durch oder um die Schwellenspannung des in Diodenschaltung vorliegenden MOS-Transistors 46 gesenkt oder verringert.
Die Erfindung ist nicht auf die obigen Ausführungsformen begrenzt, sondern verschiedenen Abwandlungen zugänglich. Beispielsweise wird in dem Fall, in welchem eine Spannung entsprechend dem Potential "Pφ-α", das um α niedriger ist als das Potential Pφ des Bereichs unter der Sourcebarrierenelektrode 12, von der in Fig. 6 oder 8 gezeigten Spannungserzeugungsschaltung 20 erzeugt wird, die Konstantstromquelle 24 bei der obigen Ausführungsform verwendet. Eine solche Spannung kann jedoch erhalten oder erzielt werden, indem die Ausgangsspannung der Konstantspannungsquelle 23 niedriger eingestellt wird als der hohe Spannungspegel des tatsächlich an die Sourcebarrierenelektrode 12 angelegten Impulssignals φS1, oder indem die Kanalbreite W des MOS-Transistors 22 eingestellt wird.
Weiterhin kann die Verstärkerschaltung 40 in der Quellen- oder Sourcespannungserzeugungsschaltung 10 gemäß Fig. 8 so abgewandelt werden, daß die Spannungsanhebeoperation durch die Steuerspannung von der Vergleichssteuerschaltung 30 gesteuert werden kann. Beispielsweise ist es möglich, die Bezugsspannung von der Bezugsspannungsquelle 41 auf einem konstanten Pegel zu halten und eine angehobene oder erhöhte Spannung durch Änderung der Amplitude des Steuerimpulses CP entsprechend der Steuerspannung von der Vergleichssteuerschaltung 30 zu ändern.
Darüber hinaus kann bei der Anordnung gemäß Fig. 5 die Elektrode 15 mit einer spezifischen Spannung beaufschlagt werden, welche die Potentialbeziehung "PD < PK" liefert, damit die die Potentialdifferenz von P1 - PD repräsentierende Ladung QS in einem Bereich unmittelbar unter der Ladungsübertragungselektrode 17-1 injiziert wird.
Wie vorstehend beschrieben, kann gemäß dieser Erfindung eine Ladungsübertragungsanordnung bereitgestellt werden, die einen ausreichend großen Prozeßspielraum (process margin) aufweist, um den Einfluß aufgrund der Prozeßabweichung zu minimieren, und welche die lineare Ladungseingabeoperation bei niedriger Stromquellenspannung durchzuführen vermag, ohne den Aufbau komplex zu gestalten.

Claims

1. Ladungsübertragungsanordnung, umfassend ein Halbleiter-Substrat (10) eines ersten Leitungstyps; eine in einem Hauptoberflächenbereich des Halbleiter-Substrats (10) geformte Sourcezone (11), einen auf dem Halbleiter-Substrat erzeugten Isolierfilm (18); eine neben der Sourcezone (11) auf dem Isolierfilm (18) ausgebildete Signaleingangselektrode (14); eine neben der Signaleingangselektrode (14) auf dem Isolierfilm (18) geformte Eingangsladungsspeicherelektrode (15); eine neben der Eingangsladungsspeicherelektrode (15) auf dem Isolierfilm (18) gebildete Ladungsinjektionselektrode (16); eine Anzahl von neben der Ladungsinjektionselektrode (16) auf dem Isolierfilm (l8) erzeugten Ladungsübertragungselektroden (17-1, 17-2, ...); und eine Übertragungsimpulssignalerzeugungseinheit (106) zum Zuspeisen von Übertragungsimpulssignalen (φS1 und φS2) zu den Ladungsübertragungselektroden (17-1, 17-2, ...),ferner gekennzeichnet durch eine zwischen der Sourcezone (11) und der Signaleingangselektrode (14) auf dem Isolierfilm (18) angeordnete und zum Trennen der Sourcezone (11) von der Signaleingangselektrode (14) geformte Sourcebarrierenelektrode (12); eine neben der Sourcebarrierenelektrode (12) zwischen der Sourcezone (11) und der Sourcespeicherelektrode bzw. Signaleingangselektrode (14) auf dem Isolierfilm (18) angeordnete und zum Speichern substantieller Sourceladung geformte Sourcespeicherelektrode (13); eine Quellenspannungserzeugungseinheit (101) zum Erzeugen einer an die Sourcezone (11) angelegten Gleichstrom-Quellen-Spannung (VGG); eine erste Impulssignalerzeugungseinheit (102) zum Zuspeisen eines ersten Impulssignals (φS1) gemeinsam zur Sourcebarrierenelektrode (12) und zur Sourcespeicherelektrode (13); eine Eingangssignalzuspeiseeinheit (103) zum Zuspeisen eines Eingangssignals (VIN) zur Signaleingangselektrode (14); eine Gleichspannungsanlegeeinheit (104) zum Anlegen einer voreingestellten Gleichspannung (VDD) an die Eingangsladungsspeicherelektrode (15); und eine zweite Impulssignalerzeugungseinheit (105) zum Zuspeisen eines zweiten Impulssignals (φK) zur Ladungsinjektionselektrode (16).

2. Ladungsübertragungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Quellenspannungserzeugungseinheit (101) eine Spannungseinstelleinheit (20) zum Einstellen einer Spannung gleich einem Potential, das um α niedriger ist als das Potential des Bereichs unter der Sourcebarrierenelektrode (12), und eine Vergleichssteuereinheit (30) mit ersten und zweiten Eingangsklemmen aufweist, wobei die erste Eingangsklemme zum Abnehmen einer durch die Spannungseinstelleinheit (20) eingestellten Spannung als Bezugsspannungseingang und einer als Quellenspannung (VGG) erzeugten und zur zweiten Eingangsklemme als anderer Eingang rückgekoppelten Ausgangsspannung geschaltet ist.

3. Ladungsübertragungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Spannungseinstelleinheit (20) eine (Zusatz-)Verstärkerschaltung (21) zum Anheben einer Stromquellenspannung zwecks Erzeugung einer konstanten Spannung, einen Verarmungstyp-MOS-Transistor (22), der die gleiche Gateelektrodenstruktur wie die Sourcebarrierenelektrode (12) und die Sourcespeicherelektrode (13) aufweist und an der einen Seite mit der Ausgangsklemme der Verstärkerschaltung (21) verbunden ist, eine mit der Gateelektrode des MOS-Transistors (22), welche der Sourcebarrierenelektrode (12) entspricht, verbundene Konstantspannungsquelle (23) zur Lieferung einer Ausgangsspannung des gleichen Spannungspegels wie der hohe Spannungspegel des von der ersten Impulssignalerzeugungseinheit (102) erzeugten ersten Impulssignals (φS1), eine mit der der Sourcespeicherelektrode (13) entsprechenden Gateelektrode des MOS-Transistors (22) verbundene Klemme, die zum Anheben einer Gleichspannung (VDD) geschaltet ist, und eine zwischen die andere Seite des MOS-Transistors (22) und Masse geschaltete Konstantspannungsquelle (24) umfaßt.

4. Ladungsübertragungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Vergleichssteuereinheit (30) einen Komparator (31) mit einer ersten Eingangsklemme, die zum Abnehmen der Ausgangsspannung von der Spannungseinstelleinheit (20) geschaltet ist, und mit einer zweiten Eingangsklemme, zu der das Ausgangssignal des Komparators rückgekoppelt wird oder ist, aufweist.

5. Ladungsübertragungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Vergleichssteuereinheit (30) eine erste Pegelschiebeschaltung (32) mit einer an die Ausgangsklemme der Spannungseinstelleinheit (20) angeschlossenen Eingangsklemme, einen Komparator (31) mit einer mit einer Ausgangsklemme der ersten Pegelschiebeschaltung (32) verbundenen ersten Eingangsklemme und eine zweite Pegelschiebeschaltung (33) mit einer Eingangsklemme, die mit der Ausgangsklemme des Komparators (31) verbunden ist, und mit einer Ausgangsklemme, die an eine zweite Eingangsklemme des Komparators (31) angeschlossen ist, aufweist.

6. Ladungsübertragungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Quellenspannungserzeugungseinheit (101) ferner eine (Zusatz-)Verstärkereinheit (40) zum Anheben einer Bezugsspannung (VREF) unter der Steuerung des Ausgangssignals der Vergleichssteuereinheit (30) aufweist.

7. Ladungsübertragungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Verstärkereinheit (40) eine Bezugsspanungsquelle (41) zum Erzeugen einer Bezugsspannung (VREF), einen ersten MOS- Transistor (42) des Anreicherungstyps, der eine zum Abnehmen der Ausgangsspannung (VREF) der Bezugsspannungsquelle (41) geschaltete eine Seite und eine zum Abnehmen eines Steuerimpulses ( ) geschaltete Gateelektrode aufweist, einen zweiten MOS-Transistor (43) des Anreicherungstyps, der an der einen Seite mit der anderen Seite des ersten MOS-Transistors (42) verbunden ist und eine zum Abnehmen eines invertierten Signals (CP) des Steuerimpulses ( ) geschaltete Gateelektrode aufweist, und einen Kondensator (44) mit einer ersten Elektrode, die an einen Verbindungsknotenpunkt zwischen den ersten und zweiten MOS-Transistoren (42 bzw. 43) angeschlossen ist, und einer zweiten Elektrode, die zum Abnehmen des invertierten Signals (CP) des Steuerimpulses ( ) geschaltet ist, umfaßt.

8. Ladungsübertragungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Verstärkereinheit (40) eine Bezugsspannungsquelle (41) zum Erzeugen einer Bezugsspannung (VREF), einen ersten MOS-Transistor (42) des Anreicherungstyps mit einer zum Abnehmen der Ausgangsspannung (VREF) von der Bezugsspannungsquelle (41) geschalteten Seite und einer zum Abnehmen eines Steuerimpulses ( ) geschalteten Gateelektrode, einen zweiten MOS-Transistor (46) des Anreicherungstyps mit einer Seite und einer mit der anderen Seite des ersten MOS-Transistors (42) verbundenen Gateelektrode sowie einen Kondensator (44) mit einer ersten Elektrode, die mit einem Verbindungsknotenpunkt zwischen den ersten und zweiten MOS-Transistoren (42 bzw. 43) verbunden ist, und einer zweiten Elektrode, die zum Abnehmen eines invertierten Signals (CP) des Steuerimpulses ( ) geschaltet ist, umfaßt.

9. Ladungsübertragungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingangssignalzuspeiseeinheit eine Eingangsklemme (103) aufweist.

10. Ladungsübertragungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die von der Gleichspannungsanlegeeinheit (104) an die Eingangsladespeicherelektrode (15) angelegte Gleichspannung eine Stromquellenspannung (VDD) ist.

11. Ladungsübertragungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die von der Gleichspannungsanlegeeinheit (104) an die Eingangsladespeicherelektrode (15) angelegte Gleichspannung durch Teilen der Spannung zwischen einer Stromquelle (VDD) und Masse abgeleitet ist.