DE2745302C2 - Schaltungsanordnung zur Kontrolle der Versorgungsspannung für vorzugsweise integrierte Schaltkreise - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Kontrolle der Veisorgungsspannung für vorzugsweise integrierte Schaltkreise, insbesondere in CMOS-Technik aufgebaute Schaltkreise, durch Anzeige der relativen Lage der Versorgungsspannung zu einem vorgegebenen Spannungswert, mit einer als Vergleichsschaltung arbeitenden Kippschaltung, die in Abhängigkeit vom Unterschied zwischen zwei durch die Versorgungsspannung und durch eine konstante Referenzspannung vorgegebenen Steuerspannungen jeweils einen das Unter- bzw, Überschreiten des vorgegebenen Spannungswertes anzeigenden Schaltzustand annimmt.

Integrierte Schaltkreise benötigen in vielen Anwendungsfa'llen eine Vefsörgungsspannung, die einen vorgegebenen Spannungswert nicht unterschreiten soll, um die Einhaltung vorgegebener Genauigkeitsgrenzen der Arbeitsweise zu gewährleisten. Entsprechende Anforderungen werden beispielsweise bei batteriebetriebenen Ulirenschaltkreisen gestellt. Bekanntlich fällt bei allen gegenwärtig handelsüblichen Batterien mit fortschreitendem F.ntladungszustand die Batteriespan-

nung ab. Dies bedeutet in den vorstehend genannten Fällen, daß die Batterieentipdung nur bis zum Erreichen einer vorgegebenen niedrigeren Spannung in Kauf genommen werden kann, weshalb es erforderlich ist, diesen niedrigeren Spannungswert zu signalisieren und damit den Wechsel der Batterie zu veranlassen. Durch die DE-OS 25 38 406 ist es bereits bekannt, im Zuge der Entladung einer Batterie bei Erreichen einer vorgegebenen Batteriespannung eine Anzeige z. B. in Form eines optischen odtr akustischen Signals auszulösen. Hierbei wird die zur Anzeige vorgegebene Schwellenspannung durch den Schaltpunkt eines Inverters vorgegeben. Eine genaue und in der Serienfertigung integrierter Schaltungen reproduzierbare Festlegung des Schaltpunktes auf eine gewünschte Batterieentladespannung setzt jedoch sehr geringe Parameterstreuungen voraus, die für integrierte Schaltungen gegenwärtig noch nicht erzielt werden können. Der genaue Spannungswert muß deshalb bei der bekannten Anordnung durch einen externen Widerstand eingestellt werden, wodurch ein Mehraufwand an Material und Einstell- bzw. Abgleicharbeiten entsteht

Durch die CH-PS 4 83 024 ist eine Kippschaltung nach Art eines Schmitt-Triggers bekannt, die im statischen Betrieb arbeitet und deshalb auch im Ruhezustand einen Dauerstrom verursacht. Für die Anwendung bei Einrichtungen, deren Stromverbrauch möglichst geringgehalten werden soll, ist die bekannte Schaltung deshalb nicht geeignet. Schaltungen dieser Art haben im Hinblick auf ihren statischen Betrieb eine beabsichtigte Hysteresewirkung. Diese Hysteresewirkung ist deshalb erforderlich, weil instabile Zustände möglichst vermieden werden müssen. Hiermit entsteht aber der Nachteil, daß eine zusätzliche Analoggröße, nämlich die Hysterese, dimensioniert werden muß, womit ein Verlust an Funktionsgenatiigkeit verbunden ist.

Es ist Aufgabe der Erfindung, eine Schaltungsanordnung zur Kontrolle der Versorgungsspannung anzugeben, die vollständig integriert in CMOS-Technik aufgebaut werden kann und es bei minimalem Stromverbrauch ermöglicht, den eine Anzeige auslösenden vorgegebenen Spannungswert ausschließlich durch die Dimensionierung der integrierten Bauelemente festzulegen, wobei möglichst weitgehende Unempfindlichkeit gegen Parameterstreuung gegeben sein soll.

Eine Schaltungsanordnung eingangs genannter Art ist zur Lösung dieser Aufgabe erfindungsgemäß derart ausgebildet, daß zwei Kondensatoren, von denen der eine abhängig von der konstanten Referenzspannung und der andere abhängig von der Versorgungsspannung ladbar ist, die Steuerspannungen für eine Vergleichsschaltung in Form einer getakteten bistabilen Schaltung liefern und daß eine zeitliche Steuerung derart vorgesehen ist. daß die beiden Kondensatoren in einer Ladephase abhängig von der Referenzspannung bzw. der Versorgungsspannung geladen sowie danach in einer Vergleichsphase an di; Vergleichsschaltung angeschaltet werden.

Die Erfindung ermöglicht den Aufbau einer vollständig integrierten Schaltung, die im dynamischen Betrieb arbeitet und die relative Lage der Versorgungsspannung zum vorgegebenen Spannungswert durch zwei entsprechende Ausgangssignale signalisiert. Alle Einzelelemente dieser Schaltungsanordnung können integriert werden. unJ externe zusätzliche Schaltungselemente sind zur Festlegung des vorgegebenen Spannungswertes nicht erforderlich. Diese Festlegung ist nämlich automatisch du -ch die konstante Referenzspannung gegeben, die den Ladevorgang an dem einen Kondensator bestimmt. Wenn nun der Ladevorgang für den anderen Kondensator durch entsprechende Bemessung der von der Versorgungsspannung abhängigen Ladespannung bzw. des damit bestimmten Ladestroms so eingestellt wird, daß sich übereinstimmende Ladespannungen der beiden Kondensatoren gerade dann ergeben, wenn die Versorgungsspannung den vorgegebenen niedrigeren Spannungswert erreicht hat, so ist damit eine Schwelle vorgegeben, die die Vergleichsschaltung zur Abgabe zweier unterschiedlicher Ausgangssignale entsprechend dem Überschreiten bzw. Unterschreiten dieser Schwelle ausnutzen kann. Da diese Schaltschwelle durch die konstante Referenzspannung vorgegeben ist, wird sie durch Parameterstreuungen der übrigen integrierten Bauelemente nicht beeinträchtigt, so daß gesonderte Abgleicharbeiten an einer Schaltungsanordnung nach der Erfindung nicht erforderl'ch sind. Wie noch gezeigt wird, können Referenzspannungsquellen unter .hiedlicher Art in integrierter CMOS-Tcchnik verwirklicht werden.

Durch die zeitliche Steuerung der Ladung und Umschaltung der Kondensatoren wird erreicht, daß die beiden Kondensatoren vor der eigentlichen Kontrolle der ^versorgungsspannung übereinstimmende Ausgangszustände annehmen, denn sie können zunächst auf gleiche Spannungen geladen werden. Danach erfolgt eine Umladung einerseits abhängig von der Referenzspannung, andererseits abhängig von der Versorgungsspannung, deren Endzustand dann in der Vergleichsphase durch die Vergleichsschaltung ausgewertet wird, ohne daß diese Auswertung durch noch angeschaltete Spannungsquellen beeinträchtigt werden kann. Dadurch wird eine höhere Genauigkeit erzielt, als sie bei der bekannten Schaltungsanordnung erreicht werden kann. Der dynamische Betrieb vermeidet jegliche Hysteresewirkung und die damit verbundenen Dimensionierungsprobleme. Darüber hinaus ist der Strcmbedirf einer Schaltungsanordnung nach der Erfindung im wesentlichen lediglich durch die Ladeströme für die Kapazitäten bedingt, so daß nach dem Ladevorgang praktisch kein Strombedarf verursacht wird. Trotzdem steht dann aber die Ausgangsinformation bzw. die zu liefernde Kontrollgröße zur Verfugung.

Vorteilhaft wird die Schaltungsanordnung symmetrisch aufgebaut und kann dann derart verwirklicht werden, daß jeder Kondensator während der Ladephase an jeweils einen an der Versorgungsspannung liegenden Spannungsteiler angeschaltet ist, von denen einer ein Referenzspannungselement und der andere symmetrisch dazu einen Teilwiderstand enthält, der einen Spannungsabfal¹ entsprechend der Referenzspannu-g bei dem vorgegebenen Spannungswert der Versorgungsspannung erzeugt.

Das Referenzipannungselement kann ai'.f verschiedene Weise in integrierter CMOS-Technik verwirklicht werden. So ist es beispielsweise möglich, als Referenzspannungjelernent ein η ⁺ p~ η --Transistorelement vorzusehen, dessen Kollektor und Basis miteinander verbunden sind, Bekanntlich werden beim CMOS-Herstellungsprozeß in das als Ausgangsmateria¹ dienende η -dotierte kristalline Silizium durch einen Dotiervorgang p--Wannen eingebaut. Durch Einbau eines n ⁺ -dotierten Bereichs in den ρ -Bereich entsteht eine dem bekannten öipolaren npn-Transistor ähnliche Struktur der vorstehend angegebenen Art. Wenn der Kollektor und die Basis dieser Struktur miteinander

verbunden werden, so ergibt sich eine Durchlaßcharaktenstik für die Basis-Emitter-Diode, die sehr steil ist und sich gegen Streuungen der Prozeßparameter unempfindlich verhält. Ein Transistorclement der genannten Art kann deshalb vorteilhaft als Referenzspannungselement eingesetzt werden, denn der an ihm auftretende Spannungsabfall ist in weitesten Grenzen praktisch unabhängig vom Strom, der sich bei abnehmender Versorgungsspannung ändert.

Es ist ferner möglich, als Referenzspannungselement zwei als Dioden in Reihe geschaltete komplementäre MOS Feldeffekttransistoren vorzusehen. Der mit einer solchen Anordnung verbundene Vorteil ist darin zu sehen, daß bei Einsatz der Schaltungsanordnung für integrierte C'MOS-Schaltungen und Integration auf einem gemeinsamen Schaltungsträger die durch die Summe der Schwcllenspannungen der beiden komplementären MOS-Feldeffekttransistoren vorgegebene Lage der Durchlaßkennlinie des RefercnzspannungseleiVrtiüIS uirCivt αι!ϊ [»ιίΐυ ιϊΐΓ OC" ViirgCgCnCriCn .^pIiMMlUIgS wert verwendet werden kann, auf den die Versorgungs Spannung abfallen darf. Bekanntlich ist nämlich für (MOS-Schaltungen die zulässige niedrigste Versorgungsspannung durch die Summe der Schwellenspanmingen der komplementären Transistorelemente festgelegt. Wenn nun bei der Herstellung der C'MOS-Schaltungen unvermeidbare Parameterstreuungen auftreten, so wirken sich diese auch auf die durch das Referenzspannungselemcnt vorgegebene Spannupgsschwelle aus. die somit automatisch der übrigen Schaltungen auf dem gemeinsamen .Schaltungsträger angepaßt ist.

Fur soiche Fälle, in denen die Referenzspannung frei wählbar sein soll, um unterschiedlichste .Spannungsschwellen festzulegen, kann das Referenzspannungselement auch durch einen von einem Konstantstrom durchfli'Ssenen Widerstand gebildet sein. Die hierzu erforderliche Konstantstromquelle kann durch integrierte MOS-Feldeffekttransistoren gebildet sein und muß nur wahrend des Kontrollvorgangs wirksam geschaltet werden, so daß sie keine wesentliche Erhöhung des Stroms erbrauchs verursacht.

Ολ die Schaltungsanordnung nach der Erfindung zur Verwirklichung der oben beschriebenen unterschiedlichen Phasen i'eitabhängig in verschiedene Betriebszustände geschaltet werden muß. ist zweckmäßig eine programmierte Taktschaltung zur Erzeugung der Steuersignale für die Umschaltung in unterschiedliche Betnebszustände vorgesehen. Programmierbare Taktschah-iiTigen sind dem Fachmann auch in integrierter CMOS-Technik bekannt. Sie liefern an verschiedenen Ausgängen u'ierschiedliche Steuersignale, die in zeitlich vorgegebener Folge wirksam werden und in einer zu steuernden Schaltung Schaltvorgänge für vorbestimmte Zeitintervalle auslösen können.

Die Erfindung wird im folgenden anhand der Figuren beschrieben. Es zeigt

r i g. 1 ein Ausführungsbeispiel einer Schaltungsanordnung nach der Erfindung.

Fig. 2 ein Zeitdiagramm zur Darstellung des zeitlichen Verlaufs von Steuersignalen und Ladespannungen der Kapazitäten.

F i g. 3 den Querschnitt der CMOS-Struktur eines als Referenzspannungselement verwendbaren Schaltelements.

F i g. 4 die Durchlaßkennlinie sowie das Ersatzschaltbild des in F i g. 3 gezeigten Schaltelements.

F i g. 5 eine weitere Ausführungsform eines Referenzspannungsclements und

F i g. b die Durchhißkcnnliriie des Rcfercn/span nungselenients nach F i g. 3.

In F ι g. I ist eine in CMOS-Technik vollständig integrierbare Schaltung zur Kontrolle einer Versorgungsspannting V dargestellt. Diese Schaltung besteht aus mehreren /wischen das Versorgungsspannungspotential V⁷UtKl Nullpotential geschalteten Stromzweigen, die jeweils einen oder mehrere MOS-Feldeffektlransistoren enthalten. Diese werden durch Steuersignale Ff. P und /. leitend gesteuert bzw. gesperrt, welche in bestimmter zeitlicher Folge auftreten und noch erläutert werden.

F.in Refereii/spannungselenicnt Kl I ist mit einem Widerstund R I t;nd einem MOS-Feldcffekltransistor /9 in Reihe geschaltet. Diese Reihenschaltung ist bei /:' an das Versorgungsspannungspoiential V angeschaltet und bildet somit eine an die Versorgungsspannung angeschaltete Referenzspannungsquelle. die abhängig

ch de

sistor 7~9 wirksam geschaltet wird. Der Abgriff Λ dieser .Spannungsquelle ist über die Parallelschaltung zweier komplementärer MOS-Feldeffckttransistoren 7"11 und 712. die gleichfalls durch das Taktsignal /. bzw. durch

_■". das entsprechende imertierte Signal /. gesteuert werden, mit einem Schaltungspunkt C verbunden. Dieser .Schaltungspunkt C ist der Verbindungspunkt eines Kondensators CI und eines MOS-Feldeffekttransistr ^r 7*5. der durch ein Tak'Mgnal P gesteuert wird. Die Reihenschaltung des Transistors Γ5 und des Kondensators CI ist gleichfalls an die Versorgungsspannung I angeschaltet.

Die Vergleichsschaltung ist in dem in F i g. 1 gezeigten Ausführungsbeispiel eine bistabile Schaltung und enthält MOS-Feldeffekttransistoren 7Ί bis TA Diese sind paarweise von entgegengesetztem I.eitfähigkeitstyp und in einer Reihenschaltung angeordnet. Die beiden Reihenschaltungen der Transistoren 7"I und 7" 3 bzw. 7~2 und 7"4 sind einander mit einer Kreuz\erbin-

■ dung bekannter Art parallel geschaltet, und diese Parallelschaltung ist über zwei komplementäre MOS-Feldeffekttransistoren 7"7 und 7"8 an die Versorgungsspannung V angeschaltet. Die beiden Transistoren Tl und TS werden durch ein Taktsignal FF bzw. durch

.-. dessen Invertierung FFgesteuert. Der Schaltungspunkt Cist mit der Reihenschaltung der Transistoren 7"1 und 7~3 verbunden, während die Reihenschaltung der Transistoren T2 und 7~4 mit einem weiteren Schaltungspunkt D verbunden ist. der zu dem Schaltungspunkt Γ symmetrisch liegt. Der Schaltungspunkt D ist wiederum mit dem Verbindungspunkt eines Kondensators C2 und eines MOS-Feldeffekttransi. :ors 7"6 verbunden, der durch das Taktsignal P gesteuert wird. Der Kondensator C2 und der Transistor 7*6 sind an die

ϊϊ Versorgungsspannung "/angeschaltet.

Der Schaltungspunkt D ist ferner über die Parallelschaltung zweier MOS-Feldeffekttransistoren T13 und Γ14. die durch das Taktsignal L bzw. durch dessen Invertierung L gesteuert werden, mit einem Abgriff B

-(■ eines weiteren Spannungsteilers verbunden, der durch zwei Widerstände R 2 und R 3 und einen MOS-Feldeffekttransistor Γ10 gebildet ist. Diese Reihenschaltung liegt an der Versorgungsspannung V und wird bei Ansteuerung des Transistors Γ10 durch das Taktsignal

-5 L wirksam geschaltet

Die beiden Schaltungspunkte C und D bilden die Steuereingänge für die mit den Transistoren 7*1 bis 7*4 aufgebaute bistabile Schaltung, und die durch beiden

unterschiedlichen Schallziiständc dieser bistabilen Schaltung erzeugten Signale werden an den Schädlings punkten C und I) abgegriffen und beispielsweise zwei NAND-Gliedern 18 und 19 zugeführt, deren zweite Steuereingänge dabei direkt durch das Taktsignal /■"/·' angesteuert werden können. Abhängig von dieser Ansteuerung tritt dann an jedjni NAND-Glied 18 und 19 ein Allsgangssignal .V 18 und .S' 19 auf. das in noch zu b/ chreibender Weise die Lage der Versorgungsspannung V relativ zu einer vorgegebenen niedrigeren Spannung angibt.

Die in Fig. ! dargestellte Schaltung ist insgesamt symmetrisch aufgebaut. Die MOSI'eldcffekttransisto ren 7Ί. 7 2. 78. 7 9. 7Ί0. 712 und 714 sind vom n-Kanal-Typ. während die Transistoren 7 3. /'4. 7'5. lh. 7 7. TW und 7Ί 3 vom p-Kanal Typ sind. Die Subslratanschlüsse der n-Kanal-Transistoren können mil Nullpotential, die .Substratanschlüsse der ρ Kanal-I'.insistoren mit dem Versorgungsspannungspotenlial

I K/ipknnrlnn mirt (-'knnrn i*· I nm- „,,„Κ mi'-*rw\'*_r*\* Λ 'm

.Substratanschlüsse in einigen ("allen jeweils mit dem zugehörigen Source-Anschliiß zu verbinden, Fntsprechendc Möglichkeilen sind dem Fachmann bekannt.

Die Transistoren 711 und 713 oder die Transistoren 712 und 714 können bei geeigneter Lage der Parameter der dargestellten Schaltung auch entfallen. Liegt die vorgegebene Spannung, auf die die Versorgungsspannung V abfallen darf, jedoch im Bereich der Summe der .Schwellenspannungen der p- und der n-Kanal-Transistoren und entspricht außerdem die Referenzspannung VreAetwa der halben Versorgungss Innung, so sollte auf die Transistoren 7" II. 7*13 oder T12, 7Ί4 nicht verzichtet werden. Der Grund hierfür liegt in der Talsache, daß beim CMOS-Prozeß im allgemeinen der Absolutbetrag der Summe der Schwellenspannungcn der p- und der n- Kanal-Transistoren nur geringfügig streut, während die Schwellenspannungen bei nur einfach vorgesehenen Transistoren sehr stark streuen können. So ist beispielsweise ein Vorteil der in F i g. I gezeigten Anordnung darin zu sehen, daß bei einer hohen p-Kanal-Schwellenspannung und einer niedrigen n-Kanal-.Schwellenspannung die Transistoren 7*11 und Γ13 bei Ansteuerung mit dem Taktsignal L gesperrt bleiben können, während die Transistoren 7*12 und 7" 14 durch das Taktsignal L aber durchgeschaltet werden, so daß unabhängig von einer Streuung der einzelnen Schwellenspannungen die sichere Durchschaltung der Verbindungen zwischen A und C bzw. B und /""gewährleistet ist.

Die durch die Transistoren Π bis 7*4 gebildete bistabile Schaltung kann über die MOS-Feldeffekttransistoren 7*7 und 7"8 an die Versorgungsspannung V angeschaltet werden. Beispielsweise der Transistor 7~7 kann aber auch durch eine leitende Verbindung ersetzt werden, da es in den meisten Betriebsfällen ausreichen dürfte, wenn die bistabile Schaltung durch Sperrung nur des Transistors TS in den stromlosen Zustand gebracht wird.

Die in Fig. 1 gezeigte Schaltungsanordnung kann sowohl in einer Metall-Gate-Technologie wie auch in einer Silizium-Gate-CMOS-Technologie aufgebaut sein. Die ohmschen Widerstände können in bekannter Weise durch dotierte Bereiche, beispielsweise n¹·, p-- oder ρ--Diffusionsgebiete realisiert werden.

Die Arbeitsweise der in F i g. 1 gezeigten Schaltungsanordnung wird im folgenden anhand des in F i g. 2 gezeigten Zeitdiagramms erläutert, in das die Taktsignale FF. P und L sowie die beiden möglichen Spanniingsverlaiife an i\cn Kondensatoren Cl und C 2 eingetragen sind. Die Taktsignale /·'/■'. /'und /. werden von einer nicht dargestellten programmierten Taktschaltung geliefert, deren Aufbau dem Fachmann nach F.rläuterting des in F i g. 2 gezeigten Diagramms geläufig isi und deshalb hier nicht näher beschrieben werden muß.

Die beiden .Spannungsverläufe I und Il stellen den jeweiligen Ladezustand der Kondensatoren Cl und C'2 dar. Abhängig davon, wie hoch die zu kontrollierende Versorgtingsspannung ist. kann der Kondensator Π den durchgezogen dargestellten Spannungsverlauf I und der Kondensator ("2 den gestrichelt dargestellten Spannungsverlauf Il aufweisen oder umgekehrt. Ge meirisam gilt jedoch, daß die beiden Kondensatoren C I und ("2. an denen Spannungen Vc und ViI auftreten, beginnend mit dem Zeitpunkt t I auf die Betriebsspannung I'geladen werden und danach im Zeitraum I 3 bis f4 auf die Spannung (V- Vrcf) bzw. (V- V2)

.»» r. I In*, »rln»* Γ" k. rt »» 1 I t ' l~ I 1— i' l~ * 1

lllttpv IfIVlV-If ni.llfV.fl. l'. 1 tttlltVIV.lt .1IV.II vJCtt/v.1 MtIIVJlV. I^V. 1VtV.lt Spannungen, die in der in F i g. I gezeigten Schaltung an den Schaltungspunkten A und ß auftreten. Im Zeitrsum von f 5 bis / 6 werden die so erreichten Ladespannuneen Vc und Vd dann an den .Steuereingängen der in Fig. I gezeigten bistabilen Schaltung wirksam, wodurch 'ich dann in noch zu beschreibender Weise eine erneute Umladung der beiden Kondensatoren Cl und C2 ergibt, die zu definierten Potentialen an den Schaltungspunktcn C und D führt, welche durch die Ausgangsschaltungen 18 und 19 auswertbar sind.

Zum Zeitpunkt rO wird das Taktsignal FF erzeugt, welches den MOS-Feldeffekttransistor 7*8 sperrt. Gleichzeitig wird der dazu komplementäre MOS-FeI-deffekttransistor Tl durch die Invertierung FF des Taktsignal FFgesperrt. Somit ist die durch die bistabile Schaltung mit den Transistoren 7*1 bis TA gebildete Vergleichsschaltung für die Dauer des Taktsignals FF. also von rObis 15.abgeschaltet.

Zum Zeitpunkt 11 werden die Transistoren 7*5 und Tb durch das Taktsignal P leitend geschaltet. Dadurch werden die Kondensatoren Cl und C2 an d?>s Betriebsspannungspotential V angeschaltet, so daß sie beide auf dieses Potential V aufgeladen werden. In F i g. 2 ist mit dem Spannungsverlauf I gezeigt, daß einer der Kondensatoren bereits auf die Spannung V aufgeladen ist. was beispielsweise durch einen vorherigen Schaltvorgang bedingt sein kann. Somit muß nur noch der andere der beiden Kondensatoren gemäß dem Spannungsverlauf Il auf das Betriebsspannungspotential V aufgeladen werden. Diese Aufladung erfolgt innerhalb des Zeitraums ί 1 bis ί 2. Zum Zeitpunkt t 2 ist das Taktsignal P beendet, so daß die Transistoren Γ5 und 7*6 wieder gesperrt werden. Zum Zeitpunkt / 3 tritt das Taktsignal L auf. durch das mit den Transistoren Γ9 und 7*10 die beiden zuvor beschriebenen Spannungsteiler wirksam geschaltet werden. Außerdem werden die Schaltungspunkte A und Csowie Sund D miteinander verbunden, so daß die an den Schaltungspunkten A und B herrschenden Potentiale jeweils eine Spannung gegenüber Nuüpotential erzeugen, die infolge der beschriebenen Verbindungen der Schaltungspunkte eine Umladung der Kondensatoren Ci und C2 auf die Spannungen Vc und Vd zur Folge haben. Diese beiden Spannungen hängen einerseits von der Spannung Vref der Referenzspannungsquelle, andererseits von der Spannung V2 ab. die am Widerstand R 2 des in F i g. 1 rechts Hegenden Spannungsteilers abfäiit. je nach Höhe der Betriebsspannung V liegt dann die Spannung

(T-I 2) unterhalb oder oberhalb iler Spannung (V-Vrci). In I'ig. 2 ist der lall dargestellt, daß die Spannung (V'- V 2) oberhalb der Spannung (V- Vrcf) liegt. Die Spannung (V~ Vrcf). deren Verlauf in [·" i g. 2 für den Zeitraum / 3 bis t4 gestrichelt dargestellt ist. gilt als vorgegebener Spanniingswcrt. der die Schwelle darstellt, bei deren Unterschreiten die die Versorgungsspannung Vliefernde Stromquelle auszuwechseln ist.

Infolge de.. Unterschiedes der beiden l.adespannungen Vi^- und Vd der beiden Kondensatoren Cl und ("2 ergibt sich an den Steuereingiingcn der bistabilen Schaltung b/w. an den Schaltungspunkten fund I) eine Potentialdifferenz.

Zum Zeitpunkt 14 wird das Taktsignal /. b/w. dessen Invertierung /. beendet, so daß die Verbindungen tier Schaltiingspunkte Λ und C sowie Il und I) wieder geöffnet werden. Die Kondensatoren (I und C2 halten die wahrend des Zeitraums ι Ibis /4 erreichte jeweilige l.adespanniing Vc b/w. Vd.

/um /pilnimkt Ii wird das Taktsignal /7'b/w. /■'/·" beendet, so dall beginnend mit diesem Zeitpunkt die bistabile Schaltung über die Transistoren 7~7 und 7'8 an die Versorgungsspannung I'angeschaltet wird. Abhangig von dem Potentialunterschied an den .Schaltungspunkten C und D. der durch die unterschiedliche Umladung der Kondensatoren Cl und f'2 erzeugt wurde, kippt nun die bistabile Schaltung in einen \on zwei moelichen Schaltzuständcn. in dein entweder die Transistoren 7" I und 7~4 oder die Transistoren 7"2 und Γ 3 leitend sind. Ist der Transistor 7Ί leitend, so wird der Kondensator Cl über die Transistoren Tl und TS entladen. Ist der Transistor Γ2 leitend, so wird der Kondensator C2 über die Transistoren T 2 und TB entladen. Dieser Vorgang ist in F i g. 2 für den Zeitraum f5 bis i6 dargestellt. Gemäß dem gestrichelten .Spannungsverlauf Il erfolgt eine Entladung auf Nullpotential. Gemäß dem durchgezogen dargestellten Spannungsverlauf I erfolgt eine Aufladung auf das Versorgungsspannungspotential V. Diese Aufladung ist darauf zurückzuführen, daß in der bistabilen Schaltung jeweils einander diagonal gegenüberliegende Transistoren Π und T4 bzw. T2 und T3 leitend sind. Dies bedeutet, daß der eine Kondensator, beispielsweise der Kondensator Cl, über die Transistoren 7~1 und TS entladen, der andere Kondensator C2 über den in diesem Schaltzustand leitenden Transistor 7*4 sowie den Transistor Tl auf das Betriebsspannungspotential V aufgeladen wird. Der in F i g. 2 gezeigte Spannungsverlauf I gilt also in dem hier beschriebenen Beispiel für den Kondensator C2. der gestrichelte Spannungsverlauf Il für den Kondensator Cl. Für diesen Fall ist also die Spannung Vd größer als die Spannung Vc. Ebenso ist es jedoch auch möglich, daß die Spannung Kc größer als die Spannung Vd ist, was bedeuten würde,daß die in Fig. 2 gezeigte Umladungskurve t unter der gestrichelten Kurve Il liegen würde.

Durch den beschriebenen Schaltvorgang der bistabilen Schaltung treten an den Schaltungspunkten Cund D unterschiedliche Potentiale auf, deren Größe durch die jeweils noch herrschende Versorgungsspannung V bestimmt ist. Diese Potentiale werden auf die ersten Steuereingänge zweier NAND-Glieder 18 und 19 geführt, die gleichfalls durch das Taktsignal FF angesteuert sind. Verschwindet dieses Taktsignal zum Zeitpunkt i5, so erscheinen an den Ausgängen der beiden NAND-Glieder 18 und 19 logische Signalmstände 1 und 0 bzw. 0 und 1. die eine eindeutige Aussage darüber liefern, ob die Versorgungsspannung unterhalb oiler oberhalb des vorgegebenen, die beschriebene Schaltschwelle bildenden Spaniiungswertes liegt.

In der in 1 . g. I gezeigten Schaltung kann der lall, daß sich nach der beschriebenen Umladung der Kondensatoren Cl und C2 an den Sehalttingspunktcn C und I) übereinstimmende Potentiale einstellen, nur theoretisch eintreten, da infolge insbesondere kapazitiver Kopplung parasitärer Taktsignale benachbarter Schaltungen in der praktischen Anwendung immer damit zu rechnen ist. daß die Spannungen Vc und Vc/ unterschiedlich sind.

Deshalb kann der vorgegebene .Spannungswert V₁. dessen Über- oder Unterschreiten angezeigt werden soll, gemäß der folgenden Beziehung zur Dimensionierung der Widerstände R 2 und R 3 des in Y i g. I rechts liegenden Spannungsteilers verwendet werden:

Rl

R 2

Hin wesentlicher Vorteil tier in I" ig. 1 dargestellten Schaltungsanordnung bestellt darin, daß nur in dem Zeitintervall von ι 3 bis f 4 in den Spannungsleikrn ein Querstmm fließt, während zu den übrigen Zeiten jeweils nur Kapazitäten umgeladen werden. Aus diesem Cirunde wird die Stromaufnahme tier .Schaltungsanordnung sehr gering gehalten.

Vorteilhaft haben die beiden Widerstände R I und R 3 tier beiden Spannungsteiler übereinstimmende Widerstandswerte bzw. die beiden Spannungsteiler übereinstimmende Impedanzen, damit die beschriebene Umladung der beiden Kondensatoren Cl und C2 mit übereinstimmenden Zeitkonstanten erfolgt. Unsymmetrische Zeitkonstanten könnten bei einem zu kurzen Zeitintervall ί3 bis r4 zu einer Verfälschung des arzuzeigenden Ergebnisses führen.

Um eine symmetrische kapazitive Belastung der beiden Schaltungspunktc C und I) zu gewährleisten. sollten die bei dem Ausführungsbeispiel nach F i g. 1 als NAND-Glieder 18 und 19 gezeigten Ausgangsstufen symmetrisch ausgeführt sein. Die Verwendung von NAND-Gliedern für die Ausgangsschalti'ngen 18 und 19 ist deshalb vorteilhaft, weil diese in dem Zeitintervall ί 0 bis t 5 einen Querstrom verhindern.

In Fig. 3 ist der Querschnitt einer CMOS-Teilstruktür dargestellt, die ein Transistorelement bildet und als Referenzspannungselement in die in F i g. 1 gezeigte Schaltung zwischen die Schaltungspunkte A und E eingefügt werden kann. Beim CMOS-Prozeß werden in das als Ausgangsmaterial dienende η -dotierte kristalline Silizium durch einen Dotiervorgang ρ -Wanne eingebaut. Eine solche ρ -Wanne ist in Fig. 3 schraffiert dargestellt. In diese Wanne ist ein η--dotierter Bereich eingebaut, wodurch eine dem bekannten bipolaren npn-Transistor ähnliche Struktur entsteht, die als ein η ⁺ p~n--Transistor anzusehen ist. Werden der Kollektor- und der Basisanschluß dieser Struktur, also das η--dotierte kristalline Silizium und die ρ--Wanne extern miteinander verbunden, so ergibt sich eine Diodenstrecke zwischen Emitter und Basis der in F i g. 3 gezeigten Struktur.

In Fig.4 ist die Durchlaßcharakteristik dieser Struktur dargestellt ferner ist das elektrische Ersatzschaltbild des zwischen Kollektor und Basis kurzgeschlossenen Transistorelements gezeigt Die Durchlaßcharakteristik zeigt die Abhängigkeit des Diodenstroms Jd von der an der Diodenstrecke abfallenden Spannung Ud. Diese Charakteristik ist ersichtlich sehr steil, und es

Il

I,hi /ich gezeigt, dall sie gegen eine Streuung der l'rozeßparametcr bei der I lers'ellung des Transistorelements gemäß Γ i g. 3 relativ unempfindlich ist. Deshalb kann das in I ig. 3 gezeigte Flement vorteilhaft als Refercn/spannungselement eingesetzt worden, wobei gemäß einem Ausführungsbeispie! fur Str»iT.änderungen /wischen etwa 1.) und 8 μΛ eine Änderung der an dem Diodenelement abfallenden Spannung (';> von lediglich etwa 0.1 Volt auftritt. Infolge dieser hohen Steilheil entsteht beim Finsat/ ties Flemenls nach I i g. 3 als Referenzspannungselement RIiIm der Schaltungsanordnung nach I' i g. I bei der üblichen Streuung des in integrierter Technik ausgeführten Widerstandes R I von /. II. 30°/» bis 100'Ίί nur eine sehe geringe Änderung der Spannung Viel, die so klein ist. daß das in I i g. 3 gezeigte Fitment als Referen/spannungselenient gut verwendbar ist.

Fine weitere mögliche Art des Kderen/spannungselemenis ist in Fi g. ■> dargestellt. Ks handelt sich dabei um zwei miteinander in Reihe geschaltete komplementäre MOS-Feldeffekttransistoren TIh und 7" 17. die jeweils als MOS-Dioden geschaltet sind. Diese Anordnung kar.n zwischen die Schaitungspunkte Λ und /: der Schaltungsanordnung nach Γ i g. I geschalte! werden und bietet den wesentlichen Vorteil, dall bei Integration der so gebildeten Doppcidiode auf ein und demselben Schaltungsträger mit der durch die Versorgungsspannung V /u speisenden Schaltung die Summe der Transistor-Schvv ellenspannungen direkt als Mall für die Schwelle benutzt werden kann, deren Spannungswert dem vorgegebenen Wert entspricht, dessen Über- oder Unterschreiten durch die Versorgungsspannung V anzuzeigen ist. Die in Cig. ■"> gezeigte Reihenschaltung hat eine Durchlaßcharakleristik. die in F i g. b gc/cig\ ist. Ks handelt sich dabei um die Abhängigkeit des die Reihenschaltung durchfließenden Stroms Jm von der an der Reihenschaltung abfallenden Durchlalispannung /'/>/■ Die Lage der in Cig. b gezeigten DurchlaUcharakfristik ist durch die Summe der Transistor-Schvvel· lenspannungen tier beiden Transistoren ι 16 unc! 717 vorgegeben. Da die Summe der beiden Schwellen>pannungcn bei integrierten CMOS-Schaltungen gleichzeitig denjenigen Spannungswert darstellt, der durch il; ■ Versorgungsspannung V nicht unterschritten werden soll, kann die Lage der in F i g. b gezeigten Durchlaßcharakteristik also direkt als MaU für den vorgegebenen, nicht zu uniei schreitenden Spannungswert verwende! w erden.

Schließlich kann die in Γ ι g. 1 gezeigte Referenzspannungsquelle auch durch einen von einem Konstanlstmm durchflossenen Widerstand verwirklicht werden. Kin solches Ausführungsbeispiel isi nicht besonders dargestellt. Ks bietet Bcecnüber den zuvor beschriebenen Ausführungsbeispielen von Referen/spannungsqu :llen. deren DurchlaiJkcnnlinie relativ steil ist und nur einen relativ engen .Spannungsbereich für Schweüenspanrungen zuläßt, die Möglichkeit, die GmHe der abzugebenden Referenzspannrng Yrcf frei zu wählen. Dies kam entweder durch entsprechende Dinicnsioniening des Widerstandswertes oder des von der KonstantstroniqueHe gelieferten Strcms erfolgen. Die konsiantsironiquelle kann dabei so geschaltet sein, daß sie durch Jas Taktsignal /.(F i g 2) η ir relativ kurzzeitig /wischen den Zeitpunkten ti und 14 wirksam geschaltet wird und somit keine wesentliche Frhohung des Stromv erbrauchs verursacht.

u'i zu 4 IiI.ill

Claims (13)

Patentansprüche:

1. Schaltungsanordnung zur Kontrolle der Versorgungsspannung für vorzugsweise integrierte Schaltkreise, insbesondere in CMOS-Technik aufgebaute Schaltkreise, durch Anzeige der relativen Lage der Versorgungsspannung zu einem vorgegebenen Spannungswert, mit einer als Vergleichsschaltung arbeitenden Kippschaltung, die in Abhängigkeit vom Unterschied zwischen zwei durch die Versorgungsspannung und durch eine konstante Referenzspannung vorgegebenen Steuerspannungen jeweils einen das Unter- bzw. Oberschreiten des vorgegebenen Spannungswertes anzeigenden Schaltzustand annimmt, dadurch gekennzeichnet, daß zwei Kondensatoren (Cl, C2), von denen der eine abhängig von der konstanten Referenzspannung (Vref) und der andere abhängig von der Versorgungsspa^ung (V) ladbar ist, die Steuerspannungen (Vc, Vd) für eine Vergleichsschaltung in Form einer getakteten bistabilen Schaltung (Tl bis TA) liefern und daß eine zeitliche Steuerung derart vorgesehen ist, daß die beiden Kondensatoren (Cl, C2) in einer Ladephase (t3 bis r4) abhängig von der Referenzspannung (Vref) bzw. der Versorgungsspannung (V) geladen sowie danach in einer Vergleichsphase (beginnend mit t S) an die Vergleichsschaltung (Tl bis TA) angeschaltet werden.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß vor der Ladephase (t 3 bis r4) eine Aufladung der Kondensatoren (CX, C2) auf gleiche Spannungen erfolgt.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß jeder K< ndensator (CX, C2) während der Ladephase (ti bis i4) an jeweils einen an der Versorgungsspannung (V) liegenden Spannungsteiler (REF, RX; R2, R3) angeschaltet ist, von denen einer ein Referenzspannungselement (REF) und der andere symmetrisch dazu einen Teilwiderstand (R 2) enthält, der einen Spannungsabfall entsprechend der Referenzspannung (Vref)be\ dem vorgegebenen Spannungswert der Versorgungsspannung (V) erzeugt.

4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß jeder Kondensator (CX, C2) vor der Ladephase (t X bis f2) an die Versorgungsspannung (VJangeschaltet ist.

5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als Referenzspannungselement (REF) ein n*pn-Transistorelement (T 15) vorgesehen ist, dessen Kollektor und Basis miteinander verbunden sind.

6. Schaltungsanordnung nach einem der Ansprüche I bis 4, dadurch gekennzeichnet, daß als Referenzspannungseiement (REF) zwei als Dioden in Reihe geschaltete komplementäre MOS-Feldeffekttransistoren (T 16, TX7) vorgesehen sind.

7. Schaltungsanordnung nach einem der Ansprüche I bis 4, dadurch gekennzeichnet, daß als Referenzspannungsquelle ein von einem Konstantstrom durchflosscner Widerstand vorgesehen ist.

8. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die bistabile Schaltung (TX bis Γ4) zwei symmetrisch einander parallelgeschaltete Reihenschaltungen jeweils zweier komplementärer MOS-Feldsffekttransistoren/TI, T3; T2, Γ4) enthält, deren Gate-Elektroden in der jeweiligen Reihenschaltung miteinander und mit dem Verbindungspunkt (C, D) der beiden MOS-Feldeffekttransistoren (T2, TA; Tl, 73) der jeweils anderen Reihenschaltung verbunden ι sind, der einen Steuereingang der bistabilen Schaltung (TX bis TA) bildet, und daß die Parallelschaltung über mindestens einen weiteren MOS-Feldeffekttransistor (TT, Ti) während der Vergleichsphase beginnend mit (tS) an die Versor-H) gungsspannung (V) angeschaltet ist.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Steuereingänge (C, D) der bistabilen Schaltung (Tl bis TA) ferner mit während der Vergleichsphase wirksam schaltbaren Schaltun- > gen (18, 19) zur Abgabe jeweils eines Ausgangssignals (S 18,519) verbunden sind.

10. Schaltungsanordnung nach einem der Ansprüche 3 bis 9, dadurch gekennzeichnet, daß der Abgriff (A, B) des jeweiligen Spannungsteilers (REF, R 1; R 2, /?3) über die einander parallelgeschalteten Schaltstrecken zweier komplementärer, während der Ladephase ff 3 bis f4) leitend gesteuerter MOS-Feldeffekttransistoren (TlX, T12; 7Ί3, Γ14) mit jeweils einem Steuereingang (C, D) der bistabilen Schaltung (Tl bis TA) und einem Kondensator (C I₁ C2) verbunden ist

11. SchaltuEgsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß jeder Steuereingang (C, D) über einen während der vor der Ladephase

so (t 3 bis t A) leitend gesteuerten MOS-Feldeffekttransistor (T5, T(t) an das Versorgungsspannungspotential (V) angeschaltet ist.

12. Schaltungsanordnung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß jeder

r> Spannungsteiler (REF, R 1; R 2, R 3) die Schaltstrekke eines während der Ladephase (t3 bis f 4) leitend gesteuerten MOS-Feldeffekttransistors (T9, TlO) enthält.

13. Schaltungsanordnung nach einem der vorher-4(i gehenden Ansprüche, dadurch gekennzeichnet, daß eine programmierte Taktscha'tung zur Erzeugung der Steuersignale (FF, P, L) für die Umschaltung in unterschiedliche Betriebszustände vorgesehen ist.