[go: up one dir, main page]

DE3856168T2 - Halbleiterchippackung - Google Patents

Halbleiterchippackung

Info

Publication number
DE3856168T2
DE3856168T2 DE3856168T DE3856168T DE3856168T2 DE 3856168 T2 DE3856168 T2 DE 3856168T2 DE 3856168 T DE3856168 T DE 3856168T DE 3856168 T DE3856168 T DE 3856168T DE 3856168 T2 DE3856168 T2 DE 3856168T2
Authority
DE
Germany
Prior art keywords
layer
power
ground
semiconductor chip
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3856168T
Other languages
English (en)
Other versions
DE3856168D1 (de
Inventor
Thomas J. St. Louis Park Minnesota 55416 Dunaway
Richard K. Maple Grove Minnesota 55369 Spielberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of DE3856168D1 publication Critical patent/DE3856168D1/de
Publication of DE3856168T2 publication Critical patent/DE3856168T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382Adaptable interconnections, e.g. for engineering changes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15173Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Ein Halbleiterchipbaustein, welcher die Merkmale enthält, die in dem Oberbegriff des Anspruches 1 aufgelistet sind, ist in der US-A 4 551 746 beschrieben. Der Halbleiterchip ist innerhalb eines Hohiraumes angeordnet, welcher durch verschiedene Schichten des Chipbausteins gebildet ist, wobei die Unterschicht mit einer Vielzahl von aus Wolframmaterial gefertigten Kontaktverlängerungen versehen ist. Die elektrisch leitfähigen Schichten und Leitungen der verschiedenen Schichten sind mittels mit Metall galvanisch überzogenen Schloßanordnungen miteinander verbunden, die an dem Rand des Bausteins vorgesehen sind. Sich radial erstreckende Spuren, die beabstandete, galvanische behandelte Signalleitungen bilden, erstrecken sich von der Wand, die den Hohlraum zu den Schloßanordnungen umgibt. Sie sind auf einer der verschiedenen Schichten vorgesehen, und die Verbindungen zwischen diesen radialen Spuren und den Kontaktstellen des Halbleiterchips sind mittels bondierter Leitungen hergestellt.
  • In einer zweiten Ausführungsform dieses bekannten Chipbausteins bildet eine erste metallisierte Schicht mit großer Fläche eine Stromversorgungsebene, und seine zweite metallisierte Schicht bildet eine Erdpotentialebene. Eine dritte Metallschicht dient als zweite Stromversorgungsebene.
  • Wenn ein Halbleiterchip entworfen wird, ist es ziemlich normal, daß kein Baustein zur Verfügung steht, welcher mit dem Chip zu dem Zweck des Verbindens des Chips mit einer nächsten Stufe der Integration, beispielsweise einer gedruckten Schaltungsplatine, kompatibel ist. Demnach sind buchstäblich Tausende von Halbleiterchipbausteinen für nur einen Zweck erhält; sogar in einem 40-Stiftdesign sind etwa 60 bis 80 Variationen erhältlich.
  • Es wird teuer, spezielle Bausteine für jedes neue Chipdesign herzustellen, insbesondere für Chipdesigns mit 200 bis 300 Kontaktstellen, von denen jede eine Verbindung für das Signal, die Stromzufuhr oder die Erde zu dem Baustein benötigt. Wenn der Chip nicht genau für einen schon existierenden Baustein entworfen wird, kann keine Verbindung mittels bondierten Leitungen oder thermisch aktivierten Bond-(TAB)-Verbindungen hergestellt werden; mit anderen Worten, wenn der Chip nicht so ausgelegt wurde, daß direkte Verbindungen von den Kanten eines Chips zu den entsprechenden Signal-, Stromzufuhr- oder Erd-Kontaktstellen auf dem Chipbaustein gemacht werden können, muß ein spezieller Baustein entworfen und hergestellt werden, was heutzutage zu Kosten von $ 30.000 bis $ 80.000 pro Chipbaustein, typischerweise $ 45.000 für einen anspruchsvollen Baustein führt.
  • Ein erhebliches Problem bei der Herstellung der Kontaktstellen, die sich auf Halbleiterchipbausteinen befinden, die zum Verarbeiten eines Signals, einer Stromzufuhr oder einer Erde geeignet sind, ist, daß spezielle Designbetrachtungen für die Stromzufuhr- oder Erdwege berücksichtigt werden müssen, die nicht auf die Signalwege zutreffen. Es ist bei Halbleiterchipbausteinen für Signalleitungen innerhalb des Bausteines nicht unüblich, daß sie relativ hohe Widerstands- und Induktionswerte aufweisen, zum Beispiel einen Gesamtwiderstand in der Größenordnung von 1 Ω und eine Induktivität in der Größenordnung von 2 nH/cm; derartige Signalwegwerte sind normalerweise für die Designer der meisten Chips akzeptabel. Auf der anderen Seite würden die meisten Chipdesigner einen Weg mit relativ niedrigem Widerstand und niedriger Induktivität zwischen den Stromzufuhr- und Erdkontaktstellen und den entsprechenden Stromzufuhr- und Erdkontakten der nächsten Stufe des Bausteines bevorzugen. Beispielsweise benötigen viele Halbleiterchipbaustein-Spezifikationen einen Widerstandswert von weniger als 0.1 Ω, und einen Induktionswert im pH-Bereich für die Stromzufuhr- und Erdwege ist oft wünschenswert. Demnach ist es normalerweise nicht akzeptabel, einfach die verfügbaren elektrischen Wege, die ursprünglich als Signalwege innerhalb eines Chipbausteins entworfen wurden, für Stromzufuhr- oder Erdverbindungen zu nutzen.
  • Diese Probleme werden durch einen Halbleiterchipbaustein gelöst, welcher die vorliegende Erfindung enthält, welcher es individuellen Kontaktstellen auf dem Baustein erlaubt, entweder als Signal, Stromzufuhr oder Erde zu dienen; zusätzlich wird diese Selektivität in der bevorzugten Ausführungsform erreicht, indem man es erreicht, einen typischen Stromzufuhr- und Erdweg zu erlangen, mit einem Widerstand von weniger als 100 mΩ, typischerweise 35-50 mΩ, und mit einer Induktivität von weniger als 1 nH. Die Erfindung ist in dem unabhängigen Anspruch gekennzeichnet. Bevorzugte Details sind in den abhängigen Ansprüchen beschrieben.
  • Die vorliegende Erfindung ist ein Halbleiterchipbaustein mit folgendem:
  • a) einer Mehrzahl von auf einer ersten Oberfläche des Bausteins befindlichen Anschlußkontaktstellen (26), die um den Unfang eines Halbleiterchips (24) herum angeordnet sind, wobei jede Kontaktstelle zur Verbindung mit dem Halbleiterchip geeignet ist;
  • b) einer Mehrzahl von auf einer zweiten Oberfläche des Bausteins befindlichen elektrischen Verbindern (22), von denen einige fest zugeordnete Strom- oder Erdverbinder (22) und andere Signalverbinder sind,
  • c) einer Mehrzahl von Signalverbindungsmitteln (28, 30), die einen elektrisch leitenden Weg zwischen einer einzelnen Anschlußkontaktstelle (26) und einem entsprechenden einzelnen Signalverbinder (22) bereitstellen; und
  • d) einer Mehrzahl von elektrischen Verbindungsmitteln (28, 32 bis 48) mit leitenden Wegen zur gezielten Verbindung einer beliebigen Anschlußkontaktstelle (26) mit einem der Strom- oder Erdverbinder; wobei die elektrischen Verbindungsmittel mindestens zwei großflächige Leiterbereiche (32 bis 40) umfassen,
  • dadurch gekennzeichnet, daß:
  • e) mindestens zwei großflächige Leiterbereiche (34 bis 40) ringförmig, auf oder unterhalb der ersten Oberfläche vorgesehen und in Draufsicht um den Umriß des Halbleiterchips (24) herum angeordnet sind und die Anschlußkontaktstellen (26) umgeben.
  • Die Erfindung wird nunmehr mit Bezug auf die in den Zeichnungen dargestellten Ausführungsformen beschrieben, in denen
  • Figur 1 die Oberschicht einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt.
  • Figur 1A einen typischen Querschnitt eines Halbleiterchipbausteins darstellt, welcher die vorliegende Erfindung enthält.
  • Figuren 4-12 Schichten 4-12 einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellen.
  • Figur 13 die Oberschicht einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung darstellt.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Der hier offenbarte Halbleiterchipbaustein ist ein 269-Stift-Gitteranordnungsbaustein. Das Konzept der vorliegenden Erfindung ist jedoch auf andere Leitungszählbausteine sowie auf Bausteine mit anderen Auslegungen als die der Stiftgitteranordnung anwendbar; beispielsweise ist die vorliegende Erfindung ebenso auf Chipträger anwendbar.
  • Details der vorliegenden Erfindung sind mit Bezug auf die Figuren 1A und 4 bis 13 beschrieben, wobei Figur 13 eine Oberschicht des Bausteins darstellt, und Figur 1 2 eine Unterschicht des Bausteins darstellt, wobei die Unterseite des Bausteins in der dargestellten Ausführungsform 269 Kontaktstellen 21 aufweist, mit welchen 269 Stife 22 (Figur 1A) verbunden sind, zum Gebrauch bei dem Verbinden des Bausteins mit einer anderen Vorrichtung, wie etwa einer nächsten Ebene der Integration, beispielsweise einer gedruckten Schaltungsplatine.
  • Gemäß den Figuren 1 und 1A ist ein Halbleiterchip oder Rohchip (nicht dargestellt), welcher Signal-, Stromzufuhr- oder Erd-Kontaktstellen zum Verbinden des vorliegenden Bausteins aufweist, in einem Rohchiphohlraum 24 angeordnet. Die Signal-, Stromzufuhr- oder Erd-Kontaktstellen des Chips sind typischerweise durch Drahtverbindungen oder durch TAB-Verbindungen mit progammierbaren Kontaktstellen 26 verbunden, welche den Rohchiphohlraum 24 auf der Schicht 1, wie dargestellt, umgeben (die Kontaktstellen 26 sind typischerweise als Bondier-Kontaktstellen konfiguriert, können jedoch auch als Flip-Chip oder beliebige andere Kontaktstellen, die für eine Chip-zu-Baustein-Verbindung verwendet werden, konfiguriert sein). Es befinden sich 256 Bondier-Kontaktstellen auf der Schicht 1 (Figur 1), und diese 256 Kontaktstellen können, wie unten erläutert, sowohl für die Stromzufuhr als auch für die Erde verwendet werden; wie ebenfalls unten erläutert, können jedoch 248 der Kontaktstellen auf der Schicht 1 (alle außer 8, 2 in jeder Ecke) ebenfalls für Signale verwendet werden.
  • Demnach können 248 der 256 Kontaktstellen 26 gemäß Figur 1 entweder für Signale, Stromzufuhr oder Erde verwendet werden. Ob die 248 Kontaktstellen für Signale, Stromzufuhr oder Erde verwendet werden, wird dadurch bestimmt, wie die Schicht 2 (Figur 2) konfiguriert ist, und dieses wird unten weiter erklärt werden. Der vorliegende Baustein ist jedoch vorkonfiguriert, so daß alle 248 Kontaktstellen, die entweder für das Signal, die Stromzufuhr oder die Erde selektiv verwendet werden können, vorverbunden sind mit Signalleitungen zu 248 entsprechenden Stiften oder anderen Verbindern 22 (Figur 1A), die sich auf einer externen Oberfläche des Bausteins befinden. Mit anderen Worten, es sind alle auf der Schicht 1 dargestellten Kontaktstellen 26 außer den beiden Kontaktstellen in jeder Ecke (Kontaktstellen 26A-26F) über Signalwege von der Schicht 1 nach unten durch Löcher 28 zu jeder Schicht 6 oder Schicht 9 (siehe Figuren 6 und 9), durch Leitungen 30 auf den Schichten 6 und 9, und dann nach unten durch weitere Löcher 28 mit 248 korrespondierenden Verbindern 22, die sich auf einer externen Oberfläche des Bausteins befinden, vorverbunden.
  • Dies läßt 21 Verbinder 22 der nächsten Ebene der Integration übrig, die nicht für Signale verwendet werden können, und die entweder für die Stromversorgung oder für die Erde bestimmt sind. Die Art, in welcher die Stromversorgung oder die Erde zu diesen bestimmten Verbindern geführt wird, wird unten beschrieben.
  • Die durch die vorkonfigurierten Verbindungen zur Verfügung gestellten Signalwege von den 248 Kontaktstellen in der Schicht 1 durch die Signalverbindungen 30 in den Schichten 6 und 9 zu den entsprechenden 248 Verbindern 22 weisen einen typischen Widerstand der Größenordnung von 1 Ω und eine typische Induktivität in der Größenordnung von 2 nhlcm auf; derartige Widerstands- und Induktivitäts werte sind normalerweise akzeptabel, um Signale zu und von einem Halbleiterchip und den Verbindern 22 der nächsten Ebene der Integration zur Verfügung zu stellen. Wie zuvor erwähnt, ist es jedoch für das Führen der Stromzufuhr oder der Erde von den Halbleiterchipkontaktstellen zu den Verbindern 22 wünschenswert, relativ niedrigen Widerstand und Induktivität zu haben; die meisten Chipbaustein- Spezifikationen benötigen einen Widerstand für diese Verbindungen von weniger als 0.1 Ω, und es ist typischerweise ein lnduktivitätswert im Bereich von pH wünschenswert. Demnach ist es nicht angemessen, Stromzufuhr- oder Erdverbindungen zwischen den Kontaktstellen 26 auf der Schicht 1 und den Verbindern 22 an der Unterseite oder einer anderen Oberfläche des Chipbausteins durch die Signalleitungen 30 der Schichten 6 und 9 zu verbinden.
  • Selektivität der 248 programmierbaren Kontaktstellen zu erreichen, während gleichzeitig die Anforderungen an den Weg nach niedrigem Widerstand und niedriger Induktivität für die Stromversorgungs- und Erd-Verbindungen zu erfüllen sind, wird in einer bevorzugten Ausführungsform durch Stromversorgungs- und Erdkontaktstellen 32 erreicht, die in der Schicht 2 angeordnet sind; (siehe Figur 2); durchgehende Stromversorgungs- und Erdungsringe, wie etwa Ringe 34 bis 40, die sich in der Schicht 3 befinden (siehe Figur 3); vier durchgehende Metallebenen, die sich in den Schichten 4, 8, 10 und 11 befinden (siehe Figuren 4, 8, 10 und 11); durchgehende Verbindungsstifte und andere Verbinder 22, die sich an der Unterseite oder anderen externen Oberflächen des Chipbausteins befinden, und die der Stromversorgung oder der Erde zugeordnet sind; und durchgehende Kontaktlöcher 28, die diese Elemente zwischen den Schichten verbinden. Nur Schicht 2 (Figur 2) der bevorzugten Ausführungsform muß wesentlich modifiziert werden, um eines der 248 programmierbaren Kontaktstellen 26 von einer Signalkontaktstelle in eine Versorgungs- oder Erdungskontaktstelle umzuwandeln. Das Verbleibende des Bausteins verbleibt standardmäßig. Diese einzelne Schichtveränderung zur vollständigen Anpassung war zuvor im Stand der Technik nicht verfügbar.
  • In der bevorzugten Ausführungsform ist in der Schicht 2 (Figur 2) für jede Kontaktstelle 26 in der Schicht 1 eine aufgeschaltete Stromversorgungs- oder Erdkontaktstelle 32 konfiguriert, eine Verbindung zur Stromversorgung oder zur Erde benötigend. Jede Stromversorgungs- oder Erdungskontaktstelle 32 in der Schicht 2 ist über ein Kontaktloch 28 mit einer korrespondierenden, programmierbaren Kontaktstelle 26 in der Schicht 1 und durch ein zusätzliches Kontaktloch 28 (typischerweise durch einige zusätzliche Kontaktlöcher 28) mit einem der vier Stromversorgungsoder Erdringe 34 bis 40 unterhalb derselben in der Schicht 3 verbunden.
  • Jeder einzelne dieser Ringe 34 bis 40 in der Schicht 3 ist wiederum über Kontaktlöcher mit einer der vier Metallebenen 42, 44, 46 oder 48, die in den Schichten 4, 8, 10 und 11 (siehe Figuren 4, 8, 10 und 11) enthalten sind, verbunden. Diese vier Metallebenen sind jeweils mit einem Abschnitt der bestimmten Stromversorgungs- oder Erdungsverbinder 22 verbunden.
  • Während weniger als vier Ringe 34 bis 40 und Ebenen 42 bis 48 verwendet werden könnten (d.h. während einige Systeme nur eine einzige Stromversorgungsebene und eine einzige Erdungsebene aufweisen können), wurden vier Ringe und Metallebenen in dem vorliegenden Baustein konstruiert, um die Möglichkeit zur Verfügung zu stellen, mehr als zwei Stromversorgungsebenen für einen Halbleiterchip (z.B., um Technologien wie etwa CML und TTL zu mischen, die verschiedene Spannungen von beispielsweise 3.3 und 5.0 V benötigen), sowie zwei Erdungsebenen aufzunehmen.
  • Demnach, unter Verwendung dieser Elemente der bevorzugten Ausführungsform, wird die Zuführung von entweder der Stromversorgung oder der Erde über eines der 248 programmierbaren Kontaktstellen 26 in der Schicht 1 zu den Stromversorgungs- oder Erdungsverbindern 22 an der Unterseite des Chipbausteins erreicht, indem die Stromversorgungs- oder Erdungskontaktstellen 32 auf der Schicht 2 so konstruiert sind, daß sie sich horizontal von einer Kontaktlochverbindung 28, die sich unterhalb einer ausgewählten, programmierbaren Kontaktstelle 26 in der Schicht 1 befinden, hinüber zu einem Ort in der Schicht 2 oberhalb des entsprechenden Ringes, welcher in der Schicht 3 konstruiert ist, und durch abfallende Kontaktlöcher 28 von der Stromversorgungs- oder Bondierkontaktstelle 32 in der Schicht 2 hinunter zu dem ausgewählten Ring in der Schicht 3 hinüber erstreckt. In der bevorzugten, dargestellten Ausführungsform bildet diese Verlängerungs- und Kontaktlochverbindung einen Weg geringsten Widerstandes und geringster Induktivität von der programmierbaren Kontaktstelle 26, die auf der Schicht 1 ausgewählt ist, hinunter durch ein Kontaktloch 28 der Kontaktstelle auf der Schicht 1 zu der konfigurierten Stromversorgungs- oder Erdungskontaktstelle 32 in der Schicht 2, hinunter durch Kontaktlöcher 28 zu einem ausgewählten Stromversorgungs- oder Erdungsring 34, 36, 38 oder 40 in der Schicht 3, hinunter durch Kontaktlöcher 28 von dem ausgwählten Stromversorgungs- oder Erdungsring in der Schicht 3 zu einer korrespondierenden Metallebene 42, 44, 46 oder 48 unterhalb, durch eine Metallebene, und nach unten durch Kontaktlöcher 28 zu den korrespondierenden bestimmten Stromversorgungs- und Erdungsstiften 22 (über korrespondierende Kontaktstellen 21, die in der Schicht 12 dargestellt sind) an dem Boden des Halbleiterchipbausteins. Durch Verwendung der Stromversorgungs- oder Erdungskontaktstellen 32 mit relativ großer Fläche in der Schicht 2 und der Metallebenen, die mit den Stromversorgungs- oder Erdungsringen in der Schicht 3 korrespondieren, wird ein gewünschter Weg mit relativ niedrigem Widerstand und relativer niedriger Induktivität für die Stromversorgung oder die Erdung erzielt.
  • Demnach ist die einzige Schicht in der dargestellten Ausführungsform, die für jeden verschiedenen Halbleiterchip getrennt bearbeitet werden muß, die Schicht 2 (Figur 2). Die illustrativen Stromversorgungs- oder Erdungskontaktstellen 32, die in der Schicht 2 dargestellt sind, summieren sich in ihrer Anzahl auf 62 auf; es kann erkannt werden, daß einige dieser Kontaktstellen so konfiguriert sind, daß die Kontaktlöcher mit dem Innersten Ring 34 in der Schicht 3 in Verbindung stehen, und daß die anderen Kontaktstellen in der Schicht 2 selektiv entworfen sind, so daß die sich unter diesen erstreckenden Kontaktlöcher mit einem der anderen drei Ringe in der Schicht 3 in Verbindung stehen.
  • Die Schichten 5 und 7 (Figuren 5 und 7) dienen zu vorderst als Spacer in der bevorzugten Ausführungsform, um einen angemessenen Abstand zwischen den Metallschichten zu erhalten. In beiden Schichten 5 und 7 können sich von oberen Schichten nach unten fortsetzende Kontaktlöcher 28 erkannt werden, und in der Schicht 7 ist eine Kontaktlochausgangsfächerung dargestellt, zur Kompatibilität mit den Anforderungen eines bestimmten Verkäufers.
  • In der bevorzugten Ausführungsform, wie dargestellt, stehen die beiden Kontaktstellen in jeder Ecke der Schicht 1 (Kontaktstellen 26A bis 26G) nur für die Stromversorgung oder die Erdung zur Verfügung. Jeder dieser acht Kontaktstellen ist mit einer der vier Stromversorgungs- oder Erdungsebenen in den Schichten 4, 8, 10 und 11 verbunden, welche wiederum jeweils mit einem Abschnitt der der Stromversorgung oder der Erdung zugeordneten Stifte verbunden ist. Dieser Weg, die acht Stifte der Stromversorgung oder der Erdung zuzuordnen, wäre nicht notwendig gewesen; er ist jedoch oft typisch, um Eckkontaktstellen mit der Stromversorgung oder der Erde zu verbinden.
  • In der bevorzugten Ausführungsform enthält die Unterseite des Hohl raumes 24 eine Metallebene 24 (Figur 4), welche zu einem als solchen bestimmten Erdungsverbinder verbunden ist.
  • Viele in dem Design der vorliegenden Ausführungsform gezeigte Details sind nicht notwendig für die vorliegende Erfindung. Beispielsweise können die Stifte 22 jeder Typ von Verbinder sein, welcher kompatibel ist mit einer Schnittstellenvorrichtung, und die Verbinder 22 können auf jeder externen Oberfläche, die gewünscht ist, angeordnet werden. In einem anderen Beispiel wäre es nicht notwendig gewesen, getrennte Schichten 1 und 2 verwenden; tatsächlich sind in einem alternativen Design die Schichten 1 und 2 derart kombiniert, daß sie eine Schicht 1-Kontaktstelle 26 entweder mit der Stromversorgung oder der Erde verbinden, wobei die Kontaktstellen 32, die in der Schicht 2 dargestellt sind, stattdessen einfach auf die Schicht 1 konfiguriert sind, über Kontaktlöcher 28, die jede der konfigurierten Kontaktstellen 32 mit einem darunter liegenden, ausgewählten Ring verbinden. Die Entscheidung, beide Schichten 1 und 2 wie dargestellt zu verwenden, bezog sich in erster Linie auf das Aufräumen der Erscheinung des Chipbausteins; in der bevorzugten Ausführungsform ist die variable Konfiguration der selektiv konfigurierten Stromversorgungs- oder Erdungskontaktstellen 32 in der Schicht 2 versteckt. Jede Konfiguration wird jedoch gleich arbeiten.
  • Eine zusätzliche Variation der vorliegenden Erfindung hat Bedeutung. In dieser Variation werden die Stromversorgungs- und Erdungskontaktstellen 32 der Schicht 2 nicht verwendet; stattdessen ist die Schicht 2 komplett eliminiert und die Schichten 1 und 3 sind kombiniert, so daß die Oberschicht des Halbleiterchipbausteins sowohl die programmierbaren Kontaktstellen 26 als auch die Ringe 34, 36, 38 und 40 enthält. In dieser in der Figur 13 dargestellten Konfiguration können die mit der Stromversorgung oder der Erde zu verbindenden Chipkontaktstellen direkt mit einem gewünschten Stromversorgungs- oder Erdungsring verbunden werden; alternativ benötigt die Umwandlung einer programmierbaren Kontaktstelle 26 in eine Stromversorgungs- oder Erdungsverbindung nur eine direkte Verbindung zwischen dem entsprechenden Ring und der programmierbaren Kontaktstelle, welche in Stromversorgung oder Erdung umzuwandeln ist. Diese Verbindungen können durch Leitungsbondierung oder durch ein beliebiges passendes Mittel hergestellt werden. Diese Variation des vorliegenden Bausteins benötigt einen extra Bond, welcher für jede programmierbare Kontaktstelle 26, die für den Gebrauch mit Stromversorgung oder Erde ausgewählt ist, zu machen ist; es eliminiert jedoch völlig die Notwendigkeit der Bausteinbearbeitung, welche in der bevorzugten Ausführungsform zur Konfiguration der Schicht 2 benötigt wird. Demnach ist diese letzte Variation, in welcher die Schicht 2 eliminiert ist, und in welcher programmierbare Kontaktstellen 26 und Ringe 34-40 beide auf der Oberschicht angeordnet sind, insbesondere gut geeignet für Prototypen.
  • Die Zeichnungen stellen eine Vielzahl von zusätzlichen Eigenschaften der bevorzugten Ausführungsformen dar, einschließlich einer Stelle 50, auf welcher ein Abdichtring 52 zum Anordnen an einer Abdeckung anzubringen ist. Zusätzlich schließt die Schicht 1 in den Figuren 1 und 13 zwei große Lasermarkierungskontaktstellen 56 und Orte 54 zum Anordnen von Kapazitäten ein, um die Ebenen zu entkoppeln. Ein zentraler Weg 58 zur Hitzeableitung ist ebenfalls auf einer Unterschicht 12 (Figur 12) dargestellt. In der bevorzugten Ausführungsform ist jede Schicht elektrisch von den benachbarten Schichten durch keramische Schichten isoliert, typischerweise 0.38 mm in der Dicke, wobei die entsprechenden Einrichtungen jeder Schicht miteinander verbunden sind, zur elektrischen Verbindung nur durch die Kontaktlöcher 28.
  • Durch die Anwendung der vorliegenden Erfindung, wenn die programmierbaren Kontaktstellen 26 mit dem bestimmten Stromversorgungs- oder Erdungsverbindern über die Wege mit relativ niedrigem Widerstand und relativ niedriger Impedanz innerhalb des Chips verbunden sind, verbleibt jede so verbundene Kontaktstelle mit ihrem korrespondierenden Signalverbinder ebenfalls verbunden. Der nützliche Stromversorgungs- oder Erdungsweg wird dann zu einem Weg mit niedrigem Widerstand und niedriger Induktivität zu dem Stromversorgungs- oder Erdungsverbinder; der entsprechende Signalverbinder und der Stromversorgungs- oder Erdverbinder kann e,benfalls zusammengefaßt werden, um sicherzustellen, daß beide Verbinder entsprechend mit der Stromversorgung oder der Erde verknüpft sind.

Claims (10)

1. Halbleiterchipbaustein mit folgendem:
a) einer Mehrzahl von auf einer ersten Oberfläche des Bausteins befindlichen Anschlußkontaktstellen (26), die um den Unfang eines Halbleiterchips (24) herum angeordnet sind, wobei jede Kontaktstelle zur Verbindung mit dem Halbleiterchip geeignet ist;
b) einer Mehrzahl von auf einer zweiten Oberfläche des Bausteins befindlichen elektrischen Verbindern (22), von denen einige fest zugeordnete Strom- oder Erdverbinder (22) und andere Signalverbinder sind,
c) einer Mehrzahl von Signalverbindungsmitteln (28, 30), die einen elektrisch leitenden Weg zwischen einer einzelnen Anschlußkontaktstelle (26) und einem entsprechenden einzelnen Signalverbinder (22) bereitstellen; und
d) einer Mehrzahl von elektrischen Verbindungsmitteln (28, 32 bis 48) mit leitenden Wegen zur gezielten Verbindung einer beliebigen Anschlußkontaktstelle (26) mit einem der Strom- oder Erdverbinder; wobei die elektrischen Verbindungsmittel mindestens zwei großflächige Leiterbereiche (32 bis 40) umfassen,
dadurch gekennzeichnet, daß:
e) mindestens zwei großflächige Leiterbereiche (34 bis 40) ringförmig, auf oder unterhalb der ersten Oberfläche vorgesehen und in Draufsicht um den Umriß des Halbleiterchips (24) herum angeordnet sind und die Anschlußkontaktstellen (26) umgeben.
2. Baustein nach Anspruch 1,
bei dem die großflächigen ringförmigen Leiterbereiche (34 bis 40) unterhalb der ersten Oberfläche des Bausteins vorgesehen sind und die elektrischen Verbindungsmittel eine Mehrzahl von Strom- oder Erdkontaktstellen (32) umfassen, die sich in einer einzigen Schicht (2) zwischen den ringförmigen Leiterbereichen und der ersten Oberfläche befinden, wobei die Kontaktstellen (32) so angeordnet sind, daß sie sich radial nach außen parallel zur Ebene der Schicht, in der sie sich befinden, erstrecken, wodurch die Form der Kontaktstellen (32) bestimmt, welche Anschlußkontaktstelle (26) zur Verbindung mit welchem ringförmigen Leiterbereich ausgewählt wird.
3. Baustein nach Anspruch 1,
bei dem die großflächigen ringförmigen Leiterbereiche (34 bis 40) auf der ersten Oberfläche vorgesehen sind und ausgewählte der besagten Chipkontaktstellen dazu geeignet sind, mit einem der besagten großflächigen ringförmigen Leiterbereiche (34 bis 40) verbunden zu werden, und andere Chipkontaktstellen dazu geeignet sind, mit einer der besagten Anschlußkontaktstellen (26) verbunden zu werden.
4. Halbleiterchipbaustein nach Anspruch 1, 2 oder 3,
bei dem die Signalverbindungsmittel und/oder die elektrischen Verbindungsmittel sich durch eine Schicht von Isoliermaterial in einer Richtung senkrecht zur Ebene der Schicht erstreckende Kontaktlöcher (28) umfassen.
5. Halbleiterchipbaustein nach einem der vorhergehenden Ansprüche,
bei dem der Baustein eine Mehrzahl von Schichten umfaßt und bei dem die elektrischen Verbindungsmittel ein oder mehrere sich parallel zur Ebene der Schicht erstreckende Verbindungsmittel (30 bis 48) umfassen.
6. Baustein nach Anspruch 5,
bei dem die elektrischen Verbindungsmittel einige der Kontaktlöcher (28) umfassen, die ausgewählte Anschlußkontaktstellen (26) mit den sich parallel zur Ebene der Schicht erstreckenden Verbindungsmitteln (30 bis 48) verbinden.
7. Baustein nach einem der vorhergehenden Ansprüche,
bei dem die elektrischen Verbindungsmittel (30 bis 48) mindestens eine erste Zwischenschicht (4, 8), die aus einer ersten Metallebene (42, 44) besteht, und mindestens eine zweite Zwischenschicht (10, 11), die aus einer zweiten Metallebene (46, 48) besteht, umfassen, wobei die besagte erste Metallebene (42, 44) dafür geeignet ist, mit einer Stromquelle verbunden zu werden, und die besagte zweite Metallebene (46, 48) zur Erdverbindung geeignet ist.
8. Baustein nach Anspruch 7,
bei dem jeder der ringförmigen großflächigen Leiterbereiche (32 bis 40) elektrisch durch eines einer ersten Gruppe von Kontaktlöchern mit jeweils einer der Metallebenen (42 bis 48) verbunden ist.
9. Chipbaustein nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß:
g) die elektrischen Verbindungmittel mindestens eine Schicht (6, 9) mit einer Mehrzahl von einzelnen sich parallel zur Ebene der Schicht (6, 9) erstreckenden Signalleitungen (30) umfassen;
h) einige der Signalleitungen (30) über ein Kontaktloch einer zweiten Gruppe von Kontaktlöchern (28) mit einer der Anschlußkontaktstellen (26) verbunden sind; und
i) andere der besagten Singalleitungen (30) über ein Kontaktloch (28) einer dritten Gruppe von Kontaktlöchern mit einem der besagten elektrischen Verbinder (22) verbunden sind.
10. Chipbaustein nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß folgendes vorgesehen ist:
j) erste, zweite, dritte und vierte großflächige rinförmige Leiterbereiche (34 bis 40) und
k) erste, zweite, dritte und vierte Metallebenen (42 bis 48)
l) jeder ringförmige Leiterbereich elektrisch über mindestens ein Metallebenenkontaktloch (28) mit einer entsprechenden Metallebene verbunden ist, und
m) jeder einzelne fest zugeordnete Erd- oder Stromverbinder (22) elektrisch durch mindestens ein Strom- oder Erdverbinderkontaktloch (28) mit einer der Metallebenen (42 bis 48) verbunden ist.
DE3856168T 1987-10-23 1988-10-18 Halbleiterchippackung Expired - Lifetime DE3856168T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11285187A 1987-10-23 1987-10-23

Publications (2)

Publication Number Publication Date
DE3856168D1 DE3856168D1 (de) 1998-05-20
DE3856168T2 true DE3856168T2 (de) 1998-11-26

Family

ID=22346175

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3856168T Expired - Lifetime DE3856168T2 (de) 1987-10-23 1988-10-18 Halbleiterchippackung

Country Status (5)

Country Link
EP (1) EP0312975B1 (de)
JP (1) JP2584298B2 (de)
KR (1) KR970006535B1 (de)
CA (1) CA1315019C (de)
DE (1) DE3856168T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893200A (ja) * 1981-11-27 1983-06-02 Yokogawa Hokushin Electric Corp パルス状x線発生装置
US4933741A (en) * 1988-11-14 1990-06-12 Motorola, Inc. Multifunction ground plane
FR2647962B1 (fr) * 1989-05-30 1994-04-15 Thomson Composants Milit Spatiau Circuit electronique en boitier avec puce sur zone quadrillee de plots conducteurs
US5060116A (en) * 1990-04-20 1991-10-22 Grobman Warren D Electronics system with direct write engineering change capability
US5250844A (en) * 1990-09-17 1993-10-05 Motorola, Inc. Multiple power/ground planes for tab
KR970053748A (ko) * 1995-12-30 1997-07-31 황인길 반도체 패키지의 리드프레임
KR100342813B1 (ko) * 1996-11-28 2002-11-30 앰코 테크놀로지 코리아 주식회사 접지선및전원선을갖는에어리어어레이범프드반도체패키지

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4245273A (en) * 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices
JPS6148994A (ja) * 1984-08-17 1986-03-10 株式会社日立製作所 モジユ−ル基板

Also Published As

Publication number Publication date
EP0312975A3 (de) 1990-10-03
JP2584298B2 (ja) 1997-02-26
EP0312975A2 (de) 1989-04-26
CA1315019C (en) 1993-03-23
JPH021148A (ja) 1990-01-05
DE3856168D1 (de) 1998-05-20
KR970006535B1 (en) 1997-04-29
EP0312975B1 (de) 1998-04-15
KR890007405A (ko) 1989-06-19

Similar Documents

Publication Publication Date Title
DE2542518C3 (de)
DE69838053T2 (de) Elektronische Schaltung, insbesondere für implantierbare aktive medizinische Vorrichtung, wie ein Herzstimulator oder -defibrillator, und deren Herstellungsmethode
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE69800514T2 (de) Leiterplatte mit primären und sekundären Durchgangslöchern
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE69016462T2 (de) Elektronisches system mit änderungsfähigkeit durch direktes schreiben.
DE69321864T2 (de) Verfahren und Vorrichtung zur Verkapselung von dreidimensionalen Halbleiterplättchen
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
DE69422463T2 (de) Halbleiteranordnung mit einem Halbleiterchip mit Rückseitenelektrode
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE1616734A1 (de) Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers
DE69508379T2 (de) Zusammenbau einer hochintegrierten schaltung, der leiter eines leiterrahmens mit leitenden bahnen verbindet
EP0082216B1 (de) Mehrschichtiges, keramisches Substrat für integrierte Halbleiterschaltungen mit mehreren Metallisierungsebenen
DE69509979T2 (de) BGA Gehäuse für integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE69618872T2 (de) Integrierte packung mit steckerleitern
DE69933502T2 (de) Kompatibles IC-Gehäuse und Methode zur Entwicklungsanpassungssicherung
DE3889018T2 (de) Halbleiterpackung mit automatischer Bandmontage.
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
DE3856168T2 (de) Halbleiterchippackung
DE102007041785A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE10205698A1 (de) Leuchtdiode und Verfahren zur Herstellung Derselben
DE102019117376B4 (de) Schirmung in einem Einheitskondensatorarray

Legal Events

Date Code Title Description
8364 No opposition during term of opposition