[go: up one dir, main page]

DE3851392T2 - Halbleiteranordnung mit einer Leiterschicht. - Google Patents

Halbleiteranordnung mit einer Leiterschicht.

Info

Publication number
DE3851392T2
DE3851392T2 DE3851392T DE3851392T DE3851392T2 DE 3851392 T2 DE3851392 T2 DE 3851392T2 DE 3851392 T DE3851392 T DE 3851392T DE 3851392 T DE3851392 T DE 3851392T DE 3851392 T2 DE3851392 T2 DE 3851392T2
Authority
DE
Germany
Prior art keywords
semiconductor device
organic film
film
wiring layer
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3851392T
Other languages
English (en)
Other versions
DE3851392D1 (de
Inventor
Katsuya Okumura
Tohru Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE3851392D1 publication Critical patent/DE3851392D1/de
Publication of DE3851392T2 publication Critical patent/DE3851392T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

  • Diese Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zu ihrer Herstellung, und wird insbesondere in einer Halbleitervorrichtung mit einer Verdrahtung mit hoher Dichte verwendet.
  • Um Verdrahtungen zwischen internen Abschnitten von Halbleiterelementen oder Komponenten und externen Abschnitten und/oder Zwischenkomponenten oder Elementen und externen Abschnitten in einer Halbleitervorrichtung zu bilden, werden verschiedene Materialien verwendet. Insbesondere werden für Metallverdrahtungen eine Aluminiumlegierung, beispielsweise eine Legierung aus Aluminium und Silizium, eine Legierung aus Aluminium, Silizium und Kupfer, usw. verwendet.
  • Typisch wird eine zugrundeliegende Struktur einer Elektrode aus polykristallinem Silizium usw. auf einem Halbleitersubstrat gebildet, und ein Verdrahtungsfilm aus einer Aluminiumlegierung wird darauf gebildet. Dieser Verdrahtungsfilm wird durch Aufbringen der Aluminiumlegierung über die gesamte Oberfläche der zugrundeliegenden Struktur gebildet, wobei ein Verfahren, wie etwa Sputtern, Vakuumabscheidung und CVD usw. verwendet wird, um einen Abdecklack unter Verwendung fotolithographischer Technik zu strukturieren und danach mit dem Abdecklack als Maske zu ätzen.
  • Um zu verhindern, daß der Aluminiumlegierungsfilm Feuchtigkeit in der Luft ausgesetzt und davon korrodiert wird, wird darauf ein anorganischer, isolierender Schutzfilm gebildet. Für diesen anorganischen Isolierfilm wird allgemein Phosphosilikatglas (PSG) verwendet. Ferner wurde häufig gemäß einem neueren Erfordernis hoher Dichte eine Mehrebenen- Verdrahtungsschicht gebildet. In solch einer Mehrebenenstruktur wird dann ein erster Verdrahtungsfilm auf der zugrundeliegenden Struktur gebildet, und weiter wird ein zweiter Verdrahtungsfilm darauf gebildet. Zusätzlich wird zwischen diese Verdrahtungsfilme ein Zwischenschicht- Isolierfilm aufgebracht, um eine elektrische Isoliereigenschaft dazwischen sicherzustellen. Als dieser Zwischenschicht-Isolierfilm wird gewöhnlich ein Siliziumoxidfilm (SiO&sub2;) oder Siliziumnitridfilm (Si&sub3;N&sub4;) verwendet, welcher feuchtigkeitsfest ist und gute Isoliereigenschaften zeigt. Solch ein Isolierfilm kann eine Verunreinigung, wie etwa Phosphor, einschließen und wird als ein einzelner Film oder als ein Verbundfilm verwendet.
  • Verdrahtungs- oder Leitungsbreite nimmt Jahr für Jahr gemäß einer jüngeren Tendenz hoher Integration und hoher Dichte ab und wird in den letzten Jahren auf die Größenordnung von einem Mikrometer oder Submikrometer reduziert. Als Ergebnis treten Probleme, wie Bruch der Aluminiumverdrahtung eines Produktes während des Tests oder der Verwendung einer Halbleitervorrichtung auf.
  • Solch ein Bruch der Aluminiumverdrahtung wird verursacht durch thermische Migration, die durch thermische Diffusion hervorgerufen wird, Elektromigration, die durch Bewegung von Aluminiumatomen als Ergebnis eines Stromflusses erzeugt wird, Korrosion und ähnliches.
  • Wenn ein Zwischenschicht-Isolierfilm unter Verwendung eines chemischen Dampfabscheidungsverfahrens (CVD), wie oben beschrieben, gebildet wird, ist es erforderlich, die Temperatur auf 300 bis 450ºC anzuheben. Unter solchen Umständen erhöhter Temperatur befindet sich der abgeschiedene Film in einem Gleichgewichtszustand, worin Belastungen klein sind. Wenn jedoch die Temperatur auf Raumtemperatur abgesenkt wird, akkumulieren sich große Spannungen in dem Aluminiumfilm aufgrund des Unterschiedes zwischen dem thermischen Expansionskoeffizienten von Aluminium und dem des abgeschiedenen Films. Die in dem 1% Silizium enthaltenden Aluminiumfilm unmittelbar nach der Bildung der Verdrahtung durch Ätzen des Films erzeugten Spannungen betragen 10²N/mm (10·10&sup8; dyn/cm²), während sich die in dem Aluminiumfilm erzeugten Spannungen, nachdem ein Si&sub3;N&sub4;-Film durch Plasma-CVD bei einer Temperatur von 300ºC abgeschieden worden ist, gebildeten Spannungen auf 3·10²N/mm² (30·10&sup8; dyn/cm²) ändern. Somit wird verständlich, daß die Spannungen beträchtlich erhöht werden. Solch eine Spannungsmessung wird durchgeführt durch Messen eines Abstandes zwischen Gitterebenen durch Röntgenstrahlendiffraktion, um den gemessenen Abstand mit einem Gitterebenenabstand zu vergleichen, wenn eine bekannte Spannung erzeugt wird.
  • Es ist bekannt, daß, wenn solch eine Spannung erzeugt wird, die Möglichkeit, daß die Aluminiumschicht bricht, wesentlich größer ist, so daß ein Bruch wahrscheinlich ist.
  • Solch ein Problem tritt ebenfalls in einem Zwischenschicht- Isolierfilm einer Mehrebenenverdrahtung auf. Insbesondere ergibt ein Bruch der Aluminiumverdrahtung, welche die erste Schicht ist, dasselbe Problem. Als Lösung dieses Problems wurde ein Verfahren vorgeschlagen, worin eine Polyimidschicht zwischen anorganischen Isolierfilmen zum Zweck des Verringerns der Spannungen einer Aluminiumverdrahtung gebildet wird (beispielsweise veröffentlichte japanische Patentschrift Nr. 85474/1977) . Um jedoch eine Polyimidschicht zu bilden, ist eine Langzeithitzebehandlung zum Trocknen und/oder eine Hitzebehandlung für die folgende Polymerisation erforderlich, weil es erforderlich ist, Polyimid in einem Lösungsmittel aufzulösen, um die Lösung aufzubringen und zu trocknen. Aus diesem Grund ist eine Volumenreduktion groß, und es ist schwierig, eine flache Polyimidschicht auf einer unregelmäßigen Oberfläche zu bilden.
  • Ein weiteres Problem ist, daß eine Polyimidschicht viel Wasser absorbieren kann, was in der Tendenz resultiert, daß Aluminium korrodiert und daß als Ergebnis des Anlegens einer Spannung für eine lange Zeit eine Polarisation erzeugt wird und sich die Schwellenspannung des Transistors aufgrund von Polarisation ändert, so daß das Auftreten einer Fehlfunktion wahrscheinlich ist.
  • JP-A-57-153456 beschreibt ein Verfahren, worin elektronische Teile durch Polyphenylsulfidharz eingeschlossen werden. Diesem Verfahren spricht man zu, hervorragende Feuchtigkeitsbeständigkeit, elektrische Eigenschaften und hohe Temperaturen und mechanische Stabilität zu bieten.
    • Zusammenfassung der Erfindung
  • Deshalb ist es eine Aufgabe dieser Erfindung, eine Halbleitervorrichtung und ein Herstellungsverfahren davon vorzusehen, die in der Lage sind, in einer Aluminiumverdrahtungsschicht erzeugte Spannungen zu vermindern und dadurch Brüche derselben zu vermeiden.
  • Eine andere Aufgabe dieser Erfindung ist es, ein neues Verfahren zum Herstellen einer Halbleitervorrichtung vorzusehen, mit hoher Ausbeute, welches stabil arbeiten kann.
  • Gemäß einem Aspekt dieser Erfindung ist eine Halbleitervorrichtung vorgesehen, mit einer einen Verdrahtungsschicht, enthaltend Aluminium als Hauptbestandteil, und vorgesehen auf einem Isolierfilm auf einem Halbleitersubstrat, auf welchem Halbleiterelemente gebildet sind; und einem hitzebeständigen, hochmolekularen organischen Film mit einem Radikal mit geringen Wasserabsorptionseigenschaften von weniger als 10 PPM, wobei der organische Film auf einer Seitenoberfläche der Verdrahtungsschicht vorgesehen ist.
  • Gemäß einem anderen Aspekt dieser Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung vorgesehen, mit den Schritten:
  • Bilden von Halbleiterelementen auf einem Halbleitersubstrat;
  • Bilden eines Isolierfilms auf den Halbleiterelementen;
  • Bilden einer Aluminiumverdrahtungsschicht auf dem Isolierfilm durch Aufbringen und Strukturieren darauf;
  • Aufbringen eines hitzebeständigen, hochmolekulargewichtigen, organischen Films, enthaltend ein Radikal mit geringen Wasserabsorptionseigenschaften von weniger als 10 ppm auf einer gesamten Oberfläche der Halbleitervorrichtung; und Erhitzen des hitzebeständigen, hochmolekularen, organischen Films auf eine Temperatur, um den hitzebeständigen, hochmolekularen, organischen Film zu verflüssigen und zu glätten.
  • In einem modifizierten Verfahren dieser Erfindung wird eine Halbleitervorrichtung hergestellt mittels eines Verfahrens zum Herstellen einer Halbleitervorrichtung, mit den Schritten:
  • Bilden von Komponenten der Halbleitervorrichtung auf dem Element auf einem Halbleitersubstrat;
  • Bilden eines Isolierfilms, um eine Aluminiumverdrahtungsschicht zu bilden, Aufbringen und Strukturieren;
  • Aufbringen eines anorganischen Isolierfilms auf der Aluminiumverdrahtungsschicht, wobei der anorganische Isolierfilm eine größere Dicke als die der Aluminiumverdrahtungsschicht hat;
  • Rückätzen des anorganischen Isolierfilms, um eine Oberfläche der Aluminiumverdrahtungsschicht freizulegen; und Aufbringen eines hitzebeständigen, hochmolekularen, organischen Films mit einem Radikal mit geringen Wasserabsorptionseigenschaften von weniger als 10 ppm auf der gesamten Oberfläche.
    • Kurzbeschreibung der Zeichnungen
  • Die begleitenden Zeichnungen zeigen:
  • Fig. 1A bis 1C sind Querschnittsansichten sukzessiver Verfahrensschritte, die ein Ausführungsbeispiel eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß dieser Erfindung zeigen;
  • Fig. 2 ist ein Graph, der eine Brucheigenschaft eines Aluminiumverdrahtungsfilms, der mit dem in Fig. 1 gezeigten Verfahren hergestellt ist, zeigt;
  • Fig. 3A bis 3C sind Querschnittsansichten sukzessiver Verfahrensschritte, die ein anderes Ausführungsbeispiel gemäß dieser Erfindung zeigen;
  • Fig. 4A bis 4C sind Querschnittsansichten sukzessiver Verfahrensschritte, die ein weiteres Ausführungsbeispiel gemäß dieser Erfindung zeigen;
  • Fig. 5 ist eine Querschnittsansicht von Komponenten, die ein Beispiel zeigen, in welchem diese Erfindung auf eine Mehrschichtstruktur angewendet wird;
  • Fig. 6 ist eine vertikale Schnittansicht, die eine Vorrichtung zeigt, welche Sedimentation zur Aufbringung verwendet, und
  • Fig. 7 ist eine Aufsicht eines Abschnittes der in Fig. 6 gezeigten Vorrichtung.
    • Beschreibung der bevorzugten Ausführungsbeispiele
  • Fig. 1A bis 1C sind Querschnittsansichten sukzessiver Verfahrensschritte, die ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dieser Erfindung zeigen.
  • Auf einem Halbleitersubstrat 11 wird eine Aluminiumverdrahtungsschicht 13 mit einer Dicke von 0,8 um und einer Breite von 0,12 um gebildet, beispielsweise durch einen mittels thermischer Oxidation usw. gebildeten Siliziumoxidfilm 12. In dem Halbleitersubstrat 11 sind verunreinigungsdiffundierte Gebiete (nicht gezeigt) gebildet, um als Source- bzw. Drainelektroden verwendet zu werden. Danach wird darauf ein organischer Film 14 gebildet (Fig. 1A). Als Material für diesen organischen Film wird Polyphenylsulfid (PPS) verwendet, und Filmaufbringung wird durch Sputtern durchgeführt. Ein Target aus Polyphenylsulfid und ein Substrat, welches beschichtet werden soll, werden in Argonatmosphäre montiert, mit dem Target gegenüber dem Substrat. Durch Anlegen von Hochfrequenzleistung von beispielsweise 13,56 MHz an das Target wird Glimmentladung erzeugt, um einzelne Moleküle von Polyphenylsulfid auf dem zu beschichtenden Substrat niederzuschlagen. Solch eine Bedingung ist in Fig. 1A gezeigt. Der niedergeschlagene, organische Film hat hervorragende Stufenabdeckungseigenschaften über einer rippenförmigen Aluminiumverdrahtungsschicht 13, und die Dicke des organischen Films beträgt ungefähr 0,4 um im wesentlichen gleichförmig über die gesamte Oberfläche.
  • Wenn der Aluminiumfilm bei einer Temperatur von ungefähr 450ºC gesintert wird, wird der aufgebrachte, organische Film auf den oberen Oberflächen jeweiliger Aluminiumverdrahtungsschichten dünn, und wird dick zwischen Aluminiumverdrahtungsschichten, weil der aufgebrachte, organische Film bei hoher Temperatur flüssig ist, was in einem organischen Film 14' mit ungleichmäßiger Dicke (Fig. 1B) resultiert. In diesem Beispiel wird, weil PPS sehr hitzebeständig ist, es geringfügig durch Hitze während des Sinterns oder eines CVD-Prozesses erreicht, ändert jedoch nicht seine Natur, wie etwa Zerfall. Es ist zu vermerken, daß PPS eine thermoplastische, hochmolekulare Verbindung mit einer kettenpolymerisierten Struktur, wie etwa
  • ist.
  • In jeder Einheit wird Schwefel mit einem Phenolring gekoppelt. Diese Verbindung weist exzellente Eigenschaften auf, daß die Hitzebeständigkeit gut ist und Wasserabsorptionseigenschaften niedrig sind (weniger als 10 PPM), weil die Moleküle keine Polarität haben.
  • Dann wird ein Siliziumnitridfilm 15 auf dem organischen Film 14' durch ein Plasma-CVD-Verfahren bis zu einer Dicke von ungefähr 0,5 um (Fig. 1C) abgeschieden.
  • Die Spannung in dem Aluminiumfilm 10·10&sup8; dyn/cm², nachdem die Aluminiumstruktur gebildet worden ist, 12·10&sup8; dyn/cm², nachdem der organische Film gebildet und gesintert worden ist, und 15·10&sup8; dyn/cm², nachdem der Siliziumnitridfilm mittels des CVD-Verfahrens gebildet worden ist. Somit ist ersichtlich, daß die Spannungen im Vergleich zum Verfahren nach dem Stand der Technik stark verringert worden sind.
  • Fig. 2 ist ein Graph, welcher die Beziehung zwischen der Aluminiumleitungsbreite und der Zeit, die bis zum Bruch verstrichen ist, zeigt, worin die Ordinate die mittlere Ausfallzeit (MTF) zeigt, die erforderlich ist, bis die Hälfte der Aluminiumleitungen gebrochen sind, wenn ein Strom von 2·10&sup9; A/cm² bei einer Temperatur von 200ºC in der herkömmlichen Struktur bzw. in der Struktur gemäß dieser Erfindung fließen gelassen wird. Dieser Graph zeigt, daß die MFT in der herkömmlichen Struktur abrupt mit schmalerer Leitungsbreite niedriger wird, während in der Struktur der Erfindung die MFT nicht beeinflußt wird, selbst wenn die Leitungsbreite enger wird, so daß eine hohe MTF erhalten wird.
  • Es wird erwogen, daß dieses so ist, weil die Spannungen durch die organische Filmschicht vermindert werden.
  • Fig. 3A bis 3C sind Querschnittsansichten sukzessiver Verfahrensschritte, die ein zweites Ausführungsbeispiel gemäß dieser Erfindung zeigen. In diesem Ausführungsbeispiel wird ein organischer Film (PPS) 16 aufgebracht, dicker zu sein als der des oben erwähnten Ausführungsbeispiels, das in Fig. 1 gezeigt ist, d. h. er hat eine Dicke von 0,8 um. Der organische Film 16 wird ferner durch Wärmebehandlung geglättet (Fig. 3A)
  • Dann wird unter Verwendung von Sauerstoffplasma geätzt, um die obere Oberfläche des organischen Films 16 zu entfernen, und so zu erlauben, daß die oberen Oberflächen des Aluminiumfilms 13 und des organischen Films 16' im wesentlichen auf dem gleichen Niveau sind (Fig. 3B). Danach wird ein Siliziumnitridfilm 17 darauf bis zu einer Dicke von 0,5 um (Fig. 3C) aufgebracht. In diesem Fall sind die zwischen dem Siliziumnitridfilm und dem Aluminiumfilm erzeugten Spannungen nur Scherspannungen entlang der Oberfläche A in Fig. 3C. Somit wird die Gesamtspannung im Vergleich mit dem Fall, daß Spannung auf die Seitenoberflächen des Aluminiumfilms aufgebracht wird, stark reduziert.
  • Fig. 4A bis 4C sind Querschnittsansichten sukzessiver Verfahrensschritte, die ein drittes Ausführungsbeispiel gemäß dieser Erfindung zeigen. In diesem Ausführungsbeispiel wird ein Siliziumoxidfilm 18 durch ein CVD-Verfahren bis zu einer Dicke dicker als der organische Film 16 in dem zweiten Ausführungsbeispiel aufgebracht, d. h. er hat eine Dicke von ungefähr 0,9 um. Dann wird ein gewöhnlicher Schutzlack 19 aufgebracht, so daß der dickste Abschnitt davon eine Dicke von ungefähr 2,0 um hat. Dann wird er geglättet (Fig. 4A).
  • Dann wird mittels Verwendung eines Plasmaätzverfahrens unter einer Bedingung, worin die Ätzgeschwindigkeiten des Schutzlacks und des Siliziumoxidfilms im wesentlichen einander gleich sind, Rückätzung durchgeführt, bis die Oberfläche des Aluminiumfilms 13 freiliegt (Fig. 4B)
  • Danach werden ein PPS-Film 20 (0,4 um dick) und ein Siliziumnitridfilm 21 durch Sputtern bzw. ein CVD-Verfahren aufgebracht. Zu dieser Zeit wird Spannung nur auf Scherspannung entlang der geglätteten Oberfläche beschränkt, weil der Siliziumnitridfilm 21 auf einer geglätteten Oberfläche in derselben Weise gebildet wird wie in dem in Fig. 3C gezeigten Fall. Somit wird die Gesamtspannung auf einen extrem geringen Wert reduziert, mit dem Ergebnis, daß die Bruchmöglichkeit verringert wird.
  • Fig. 5 ist eine Querschnittsansicht einer Vorrichtung, welche ein Beispiel zeigt, wo diese Erfindung auf eine Mehrschichtverdrahtung angewendet wird. Rückätzung wird durchgeführt, so daß ein PPS-Film auf beiden Seiten des Aluminiumfilms 13 in derselben Weise wie in Fig. 3B vorhanden ist, um einen Siliziumoxidfilm 22 auf der gesamten Oberfläche zu bilden. Kontaktlöcher 24 zum Verbinden einer ersten Aluminiumschicht 13 mit einer zweiten Aluminiumschicht 23 werden an vorbestimmten Positionen des Siliziumoxidfilms 22 geöffnet. Dann wird eine zweite Aluminiumschicht 23 durch Vakuumabscheidung und Ätzverfahren gebildet, und ein PPS-Film 25 und ein Siliziumnitridfilm 26 werden in derselben Weise wie in dem in Fig. 3 gezeigten Ausführungsbeispiel gebildet. In solch einer Konstruktion wird die auf die Aluminiumverdrahtungsschicht der ersten Schicht aufgebrachte Spannung mittels des organischen Films 16 vermindert, und die auf die Aluminiumverdrahtungsschicht 23 der zweiten Schicht aufgebrachte Spannung wird durch den PPS-Film 25 vermindert.
  • Fig. 6 und 7 sind erläuternde Darstellungen, die ein Beispiel eines Sedimentationsverfahrens als das Aufbringungsverfahren anstelle von Sputtern beim Bilden des PPS-Films zeigt.
  • Wie in diesen Figuren gezeigt, wird eine Flüssigkeit 32, wie etwa Wasser, welches chemisch mit PPS inreaktiv ist, in ein Gefäß 31 gefüllt. Auf einem Trägerkörper 34 auf der Bodenfläche des Gefäßes 31 ist ein Halbleitersubstrat 11 mit einer Aluminiumverdrahtung 13 montiert, dessen obere, zu beschichtende Oberfläche aufwärts gerichtet ist. Feine Körner 33 von PPS werden in die Flüssigkeit 32 gemischt. Als solche feinen Körner 33 wird ein Puder von PPS mit einem mittleren Durchmesser von 0,1 um verwendet.
  • Ein Verfahren zum Aufbringen von PPS unter Verwendung einer Vorrichtung wird nun beschrieben. Feine Körner 33 von PPS sind schwerer als Wasser, weil ihre spezifische Dichte 1,6 beträgt. Demgemäß sinken die Körner langsam ab und schlagen sich auf dem Halbleitersubstrat 11 nieder, wie in Fig. 7 gezeigt, wenn die Mischung solcher feinen Körner 33 und Wasser umgerührt wird und dann ruhig gehalten wird, was in einem niedergeschlagenen Film 35 resultiert. Dieser niedergeschlagene Film 35 kann nicht verwendet werden wie er ist, weil er viele Leerstellen aufweist, und deshalb ist seine Dichte klein. Mittels Durchführen von Hitzebehandlung während 20 min in der Atmosphäre von Nitridgas bei einer Temperatur von 500ºC kann jedoch ein Film mit einer Dichte gleich einem massiven Film vorgesehen werden.
  • Während PPS als das organische Material in den oben erwähnten Ausführungsbeispielen verwendet wird, können andere Materialien mit einer niedrigen Glasübergangstemperatur und hoher Zersetzungstemperatur, guter Wärmebeständigkeit ohne molekulare Polarität und geringer Wasseranziehung (weniger als 10 PPM) verwendet werden.
  • Als solches Material kann für hitzebeständiges hochmolekulargewichtiges Material beispielsweise Polyeter- Sulfon
  • Polyeter-Keton
  • ohne Polarität und mit Radikalen geringer Wasseranziehungskraft, wie etwa S, CO, usw. verwendet werden.
  • Zusätzlich können als ein Verfahren zum Bilden eines organischen Films verschiedene Verfahren, beispielsweise ein elektrostatisches Beschichtungsverfahren, worin ein Puder aus organischem Material elektrisch geladen wird, um die Partikel auf ein Halbleitersubstrat zu ziehen, mittels Anlegen eines elektrischen Feldes, um sie dadurch niederzuschlagen, und ähnliches verwendet werden.

Claims (13)

1. Halbleitervorrichtung, mit einer strukturierten Verdrahtungsschicht (13), enthaltend Aluminium als Hauptbestandteil, und vorgesehen auf einem Isolierfilm (12) auf einem Halbleitersubstrat, auf welchem Halbleiterelemente gebildet sind; und einem hitzebeständigen, hochmolekularen, organischen Film (14, 16) mit einem Radikal mit geringen Wasserabsorptionseigenschaften von weniger als 10 ppm, wobei der organische Film auf Seitenoberflächen der Verdrahtungsschicht vorgesehen ist.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der hitzebeständige, hochmolekulare, organische Film Polyphenylensulfid ist.
3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß eine Oberfläche des hochmolekularen, organischen, auf den Seitenoberflächen der Verdrahtungsschicht vorgesehene Film coplanar ist mit einer oberen Oberfläche der Verdrahtungsschicht.
4. Halbleitervorrichtung nach Anspruch 1, gekennzeichnet durch eine Schutzschicht (15, 17) aus anorganischem Material, welche als eine oberste Schicht der Halbleitervorrichtung wirkt.
5. Verfahren zum Herstellen einer Halbleitervorrichtung, mit den Schritten:
Bilden von Halbleiterelementen auf einem Halbleitersubstrat;
Bilden eines Isolierfilms (12) auf dem Halbleitersubstrat;
Bilden einer Aluminiumverdrahtungsschicht (13) auf dem Isolierfilm mittels Aufbringen und Strukturieren darauf;
Aufbringen eines hitzebeständigen, hochmolekularen, organischen Films (14), enthaltend ein Radikal mit geringen Wasserabsorptionseigenschaften von weniger als 10 ppm auf einer gesamten Oberfläche der Halbleitervorrichtung; und
Erhitzen des hitzebeständigen, hochmolekularen, organischen Films auf eine Temperatur, um den hitzebeständigen, hochmolekularen, organischen Film zu verflüssigen und zu glätten.
6. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5, gekennzeichnet durch den Schritt des Bildens eines Schutzfilms (15, 17) auf dem organischen Film.
7. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der hitzebeständige, hochmolekulare, organische Film eine geringere Dicke als die der Aluminiumverdrahtungsschicht hat.
8. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der hitzebeständige, hochmolekulare, organische Film einem Rückätzprozeß unterworfen wird, um die obere Oberfläche der Aluminiumverdrahtungsschicht freizulegen.
9. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß eine andere Aluminiumverdrahtungsschicht auf dem hitzebeständigen, hochmolekularen, organischen Film gebildet wird.
10. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der hitzebeständige, hochmolekulare, organische Film durch Sputtern aufgebracht wird.
11. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der hitzebeständige, hochmolekulare, organische Film durch ein Sedimentationsverfahren aufgebracht wird.
12. Verfahren zum Herstellen einer Halbleitervorrichtung, mit den Schritten:
Bilden von Komponenten der Halbleitervorrichtung auf einem Halbleitersubstrat;
Bilden eines Isolierfilms (12);
Bilden einer Aluminiumverdrahtungsschicht mittels Aufbringen und Strukturieren;
Aufbringen eines anorganischen Isolierfilms (18) auf der Aluminiumverdrahtungsschicht, wobei der anorganische Isolierfilm eine größere Dicke als die der Aluminiumverdrahtungsschicht hat;
Rückätzen des anorganischen Isolierfilms, um die Oberfläche der Aluminiumverdrahtungsschicht freizulegen; und
Aufbringen eines hitzebeständigen, hochmolekularen, organischen Films (20) mit einem Radikal mit geringen Wasserabsorptionseigenschaften kleiner als 10 ppm auf der gesamten Oberfläche.
13. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß eine andere Aluminiumverdrahtungsschicht (23) auf dem hitzebeständigen, hochmolekularen, organischen Film gebildet wird.
DE3851392T 1987-07-31 1988-07-29 Halbleiteranordnung mit einer Leiterschicht. Expired - Fee Related DE3851392T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62192068A JP2557898B2 (ja) 1987-07-31 1987-07-31 半導体装置

Publications (2)

Publication Number Publication Date
DE3851392D1 DE3851392D1 (de) 1994-10-13
DE3851392T2 true DE3851392T2 (de) 1995-02-23

Family

ID=16285092

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3851392T Expired - Fee Related DE3851392T2 (de) 1987-07-31 1988-07-29 Halbleiteranordnung mit einer Leiterschicht.

Country Status (5)

Country Link
US (2) US5101259A (de)
EP (1) EP0301565B1 (de)
JP (1) JP2557898B2 (de)
KR (1) KR920010127B1 (de)
DE (1) DE3851392T2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2859288B2 (ja) 1989-03-20 1999-02-17 株式会社日立製作所 半導体集積回路装置及びその製造方法
EP0562625B1 (de) * 1992-03-27 1997-06-04 Matsushita Electric Industrial Co., Ltd. Halbleitervorrichtung samt Herstellungsverfahren
GB2285337B (en) * 1993-12-28 1997-12-17 Fujitsu Ltd Manufacture of semiconductor device with aluminium wiring
US5504042A (en) * 1994-06-23 1996-04-02 Texas Instruments Incorporated Porous dielectric material with improved pore surface properties for electronics applications
US6319852B1 (en) 1995-11-16 2001-11-20 Texas Instruments Incorporated Nanoporous dielectric thin film formation using a post-deposition catalyst
US6380105B1 (en) 1996-11-14 2002-04-30 Texas Instruments Incorporated Low volatility solvent-based method for forming thin film nanoporous aerogels on semiconductor substrates
US6130152A (en) 1995-11-16 2000-10-10 Texas Instruments Incorporated Aerogel thin film formation from multi-solvent systems
US5807607A (en) * 1995-11-16 1998-09-15 Texas Instruments Incorporated Polyol-based method for forming thin film aerogels on semiconductor substrates
US6034420A (en) * 1997-12-18 2000-03-07 Advanced Micro Devices, Inc. Electromigration resistant patterned metal layer gap filled with HSQ
US6136665A (en) * 1998-06-03 2000-10-24 United Microelectronics Corp. Method for forming a recess-free buffer layer
US6063547A (en) * 1998-06-11 2000-05-16 Chartered Semiconductor Manufacturing, Ltd. Physical vapor deposition poly-p-phenylene sulfide film as a bottom anti-reflective coating on polysilicon
EP1157059A1 (de) 1999-01-08 2001-11-28 The Dow Chemical Company Polymere mit einer niedriegen dielektrischen konstante, guten haftung und zähigkeit, und die daraus hergestellten gegenstände
US6936405B2 (en) 2000-02-22 2005-08-30 Brewer Science Inc. Organic polymeric antireflective coatings deposited by chemical vapor deposition
WO2001063358A1 (en) * 2000-02-22 2001-08-30 Brewer Science, Inc. Organic polymeric antireflective coatings deposited by chemical vapor deposition
US7132219B2 (en) * 2001-02-02 2006-11-07 Brewer Science Inc. Polymeric antireflective coatings deposited by plasma enhanced chemical vapor deposition
US6852474B2 (en) * 2002-04-30 2005-02-08 Brewer Science Inc. Polymeric antireflective coatings deposited by plasma enhanced chemical vapor deposition
US20070207406A1 (en) * 2004-04-29 2007-09-06 Guerrero Douglas J Anti-reflective coatings using vinyl ether crosslinkers
US20050255410A1 (en) 2004-04-29 2005-11-17 Guerrero Douglas J Anti-reflective coatings using vinyl ether crosslinkers
JP2007142138A (ja) * 2005-11-18 2007-06-07 Mitsubishi Electric Corp 半導体装置
US7914974B2 (en) 2006-08-18 2011-03-29 Brewer Science Inc. Anti-reflective imaging layer for multiple patterning process
KR101647158B1 (ko) * 2008-01-29 2016-08-09 브레우어 사이언스 인코포레이션 다중 다크 필드 노출에 의한, 하드마스크 패턴화를 위한 온-트랙 공정
US9640396B2 (en) * 2009-01-07 2017-05-02 Brewer Science Inc. Spin-on spacer materials for double- and triple-patterning lithography
CN104755108B (zh) 2012-10-25 2018-04-27 艾姆戈特株式会社 结合含有药物的纳米粒子的超声波造影剂及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54131872A (en) * 1978-04-04 1979-10-13 Toshiba Corp Forming method for dielectric layer of semiconductor device
JPS55156342A (en) * 1979-05-25 1980-12-05 Hitachi Ltd Resin sealed electronic parts
JPS568825A (en) * 1979-07-05 1981-01-29 Fujitsu Ltd Semiconductor device
JPS6028392B2 (ja) * 1980-07-16 1985-07-04 信越化学工業株式会社 電子部品封止用樹脂組成物
US4499149A (en) * 1980-12-15 1985-02-12 M&T Chemicals Inc. Siloxane-containing polymers
JPS57153456A (en) * 1981-03-18 1982-09-22 Shin Etsu Chem Co Ltd Sealing for electronic component parts
US4505029A (en) * 1981-03-23 1985-03-19 General Electric Company Semiconductor device with built-up low resistance contact
JPS57159032A (en) * 1981-03-27 1982-10-01 Hitachi Ltd Forming method for package of electronic timepiece
US4499145A (en) * 1982-04-19 1985-02-12 Sumitomo Bakelite Company Limited Metal-clad laminate and process for producing the same
US4528346A (en) * 1982-09-17 1985-07-09 Dainippun Ink and Chemicals, Inc. Resin composition
JPS5955037A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体装置
JPS5982746A (ja) * 1982-11-04 1984-05-12 Toshiba Corp 半導体装置の電極配線方法
US4507333A (en) * 1982-11-22 1985-03-26 International Business Machines Corporation Biphenylene end-capped quinoxaline polymers and their use as insulating coatings for semiconductor devices
JPS6030153A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 半導体装置
JPS60245254A (ja) * 1984-05-21 1985-12-05 Hitachi Ltd 層間絶縁膜の形成方法
EP0175604B1 (de) * 1984-08-23 1989-07-19 Fairchild Semiconductor Corporation Verfahren zum Herstellen von Kontaktlöchern auf integrierten Schaltungen
JPS6233445A (ja) * 1985-08-07 1987-02-13 Nec Corp 多層配線とその製造方法
EP0218796B1 (de) * 1985-08-16 1990-10-31 Dai-Ichi Seiko Co. Ltd. Halbleiteranordnung mit Packung vom Steckerstifttyp
US4707244A (en) * 1986-01-21 1987-11-17 Beckman Industrial Corporation Solid state sensor element
US4782028A (en) * 1987-08-27 1988-11-01 Santa Barbara Research Center Process methodology for two-sided fabrication of devices on thinned silicon

Also Published As

Publication number Publication date
US5101259A (en) 1992-03-31
KR890002989A (ko) 1989-04-12
JPS6436031A (en) 1989-02-07
DE3851392D1 (de) 1994-10-13
KR920010127B1 (ko) 1992-11-16
EP0301565B1 (de) 1994-09-07
US5302548A (en) 1994-04-12
JP2557898B2 (ja) 1996-11-27
EP0301565A3 (en) 1990-07-18
EP0301565A2 (de) 1989-02-01

Similar Documents

Publication Publication Date Title
DE3851392T2 (de) Halbleiteranordnung mit einer Leiterschicht.
DE3587041T2 (de) Verfahren zur herstellung von isolatorschichten aus silylierten polysilsesquioxanen auf elektronischen gedruckten schaltung.
DE69610368T2 (de) Ferroelektrische Kapazität für integrierte Halbleiterschaltung und Verfahren zur Herstellung
DE3877412T2 (de) Bei einer mehrere halbleiterbausteine beinhaltenden verpackung fuer hohe ansprueche verwendbares mehrschichtenverbindungssystem.
EP0043001B1 (de) Feuchtigkeitsfühler und Verfahren zu seiner Herstellung
DE69221430T2 (de) Verfahren zur Bildung eines Metalleiters für ein Halbleiterbauelement
DE60126207T2 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE3244461A1 (de) Integrierte halbleiterschaltung mit einer aus einer aluminium/silizium-legierung bestehenden kontaktleiterbahnebene
DE112004001324B4 (de) Filme mit niedriger Dielektrizitätskonstante und Herstellungsverfahren für diese Filme sowie elektronische Bauteile, die diese Filme verwenden
EP0016251B1 (de) Elektronische Dünnschichtschaltung und deren Herstellungsverfahren
DE69222328T2 (de) Diamantkörper, blätteriges Diamantsubstrat und Herstellungsverfahren
DE2931825C3 (de) Magnetblasen-Speichervorrichtung
DE1590768A1 (de) Duennfilmwiderstaende und Verfahren zum Herstellen derselben
DE102007037845B4 (de) Magnetorestive Sensorvorrichtung
DE3688627T2 (de) Verfahren zum herstellen eines musters in einer metallschicht.
DE3634168A1 (de) Halbleitereinrichtung und herstellungsverfahren dafuer
DE3605425A1 (de) Duennschichtschaltung und ein verfahren zu ihrer herstellung
DE2558752A1 (de) Verfahren zur herstellung eines messwiderstandes
DE3127356A1 (de) Verfahren zum bilden elektrisch leitender durchdringungen in duennfilmen
DE2804602C2 (de) Verfahren zum Aufbringen einer elektrisch isolierenden Schicht auf ein Substrat für eine integrierte Schaltung
DE3447520C2 (de)
DE102008016613B4 (de) Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht und ein elektrisches Bauelement mit mindestens einer dielektrischen Schicht
DE4113372A1 (de) Elektronische schaltkreisvorrichtung mit einem duennfilmwiderstand und verfahren zum herstellen der vorrichtung
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE3818509A1 (de) Verfahren und einrichtung zum herstellen eines niederohmigen kontaktes mit aluminium und dessen legierungen durch selektives niederschlagen von wolfram

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee