DE3836535C2

DE3836535C2 -

Info

Publication number: DE3836535C2
Application number: DE19883836535
Authority: DE
Inventors: Hans-Robert 8500 Nuernberg De Schemmel
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1988-10-27
Filing date: 1988-10-27
Publication date: 1992-02-13
Also published as: DE3836535A1

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Um setzung eines Wechselstromsignals in ein Binärsignal mit einem ersten Komparator, dessen Ausgangssignal auf einen ersten Eingang eines Gatters geschaltet ist und mit einem weiteren Komparator, dessen Ausgangssignal auf einen weiteren Eingang des Gatters geschaltet ist, wobei am Ausgang des Gatters das Binärsignal auftritt. The invention relates to a circuit arrangement for setting an AC signal into a binary signal with a first comparator, the output signal to a first input of a gate is connected and with a another comparator, whose output signal to a further input of the gate is switched, wherein on Output of the gate the binary signal occurs.

Eine solche Schaltungsanordnung wird z.B. benötigt, wenn bei Normalfrequenzsystemen der Takt regeneriert oder so aufbereitet werden soll, daß mit ihm digitale Bausteine angesteuert werden können. Bei der Realisierung einer derartigen Schaltungsanordnung werden in der Regel Schmitt-Trigger verwendet. Der Schmitt-Trigger ist eine bistabile Schaltung, die durch Vorgabe eines ersten Schwellwertes beim Überschreiten einer bestimmten Ein gangsspannung umkippt und durch Vorgabe eines zweiten Schwellwertes beim Unterschreiten einer bestimmten Ein gangsspannung wieder zurückkippt. Er verwandelt somit ei ne Eingangsspannung beliebiger Kurvenform in eine recht eckförmige Ausgangsspannung.Such a circuit arrangement is e.g. needed if in normal frequency systems the clock regenerates or something should be processed that with it digital building blocks can be controlled. When realizing a Such circuitry are usually Schmitt trigger used. The Schmitt trigger is one bistable circuit by setting a first Threshold values when a certain on is exceeded voltage overturned and by specifying a second Threshold when falling below a certain on voltage tends back again. He thus transforms an egg ne input voltage of any curve shape in a right corner-shaped output voltage.

Aus US 41 01 789 ist eine Schaltungsanordnung der ein gangs genannten Art bekannt. Dabei liegt am Eingang der Schaltungsanordnung ein Sinussignal, welches den nicht invertierenden Eingang eines ersten Komparators lediglich bei positiven Werten des Sinussignals ansteuert, während der invertierende Eingang eines zweiten Komparators lediglich bei negativen Werten des Sinussignals ange steuert wird.From US 41 01 789 is a circuit arrangement of the known type mentioned. Thereby lies at the entrance of the Circuit arrangement a sine signal, which the not inverting input of a first comparator only with positive values of the sine signal, while the inverting input of a second comparator only given negative values of the sine signal is controlled.

Eine in EP-A 01 61 709 beschriebene Schaltungsanordnung setzt ein Wechselstromsignal in ein Binärsignal um, wenn der Pegel des Wechselstromsignals eine anfängliche Schwellspannung überschreitet. Während der Abgabe des Bi närsignales wird die Schwellspannung abgesenkt. Unter schreitet der Pegel des Wechselstromsignales die abge senkte Schwellspannung, so wird die Abgabe des Binärsig nals unterbrochen und die Schwellspannung wieder auf ih ren anfänglichen Wert angehoben. Diese Hysterese beim Ein- und Ausschalten führt dazu, daß entweder ein fehler freies oder überhaupt kein Binärsignal abgegeben wird. Dabei wird ein Schmitt-Trigger beschrieben, der aus einem Operationsverstärker als Komparator aufgebaut ist. Zur Realisierung dieser Anordnung wird ein aufwendiger spe ziell für die Aufgaben der Schaltung konzipierter Bau stein mit Abgleichelementen verwendet, was einen wesent lichen Kostenfaktor darstellt. Darüber hinaus erlaubt diese Schaltungsanordnung keine Überwachung des Wechsel stromsignales.A circuit arrangement described in EP-A 01 61 709 converts an AC signal to a binary signal if the level of the AC signal is an initial Threshold voltage exceeds. During the submission of the Bi närsignales the threshold voltage is lowered. Under the level of the alternating current signal abge reduced threshold voltage, so the delivery of the binary nals interrupted and the threshold voltage back on ih initial value increased. This hysteresis at Switching on and off leads to either an error free or no binary signal is given. A Schmitt trigger is described that consists of a Operational amplifier is constructed as a comparator. To Realization of this arrangement is a complex spe Construction designed specifically for the tasks of the circuit stone with adjustment elements used, which is an essential represents cost factor. Beyond that allowed this circuit arrangement does not monitor the change current signal.

Der Erfindung liegt die Aufgabe zugrunde, eine Schal tungsanordnung der eingangs genannten Art anzugeben, die auf einfache und zuverlässige Weise ein Wechselstromsig nal in ein frequenzgetreues Rechtecksignal umsetzt und gleichzeitig überwacht, die durch kleinen Bauteileaufwand preisgünstig und platzsparend herstellbar ist sowie eine hohe Betriebssicherheit aufweist.The invention has for its object a scarf arrangement of the type mentioned at the beginning, the an AC signal in a simple and reliable manner converted into a square wave signal true to frequency and monitored at the same time, thanks to the small number of components is inexpensive and space-saving to manufacture and a has high operational reliability.

Diese Aufgabe wird bei einer Schaltungsanordnung der ein gangsgenannten Art dadurch gelöst, daß die Komparatoren als Schmitt-Trigger ausgebildet sind, wobei der weitere Schmitt-Trigger höhere Schaltschwellen als der erste Schmitt-Trigger aufweist, daß dem ersten Komparator ein aus dem Wechselstromsignal abgeleitetes Signal und dem weiteren Komparator ein aus dem abgeleiteten Signal ge wonnenes Gleichsignal zugeführt wird.This task is carried out in a circuit arrangement gangs mentioned solved in that the comparators are designed as Schmitt triggers, the further Schmitt trigger higher switching thresholds than the first Schmitt trigger has a first comparator derived from the AC signal and the another comparator ge from the derived signal won direct signal is supplied.

Vorteilhafte Ausgestaltungsformen sind in den Unteran sprüchen enthalten. Anhand der Figuren soll die Erfindung näher erläutert werden.Advantageous embodiments are in the lower sayings included. Based on the figures, the invention is intended are explained in more detail.

Fig. 1 zeigt ein Ausführungsbeispiel der Erfindung. Fig. 1 shows an embodiment of the invention.

Fig. 2 zeigt die Übertragungskennlinien des im Ausfüh rungsbeispiel in Fig. 1 verwendeten Inverters I 1. Fig. 2 shows the transmission characteristics of the inverter I 1 used in the exemplary embodiment in FIG. 1 .

Fig. 3 zeigt die Übertragungskennlinie des im Ausfüh rungsbeispiel in Fig. 1 verwendeten invertierenden Schmitt-Triggers I 2. FIG. 3 shows the transmission characteristic of the inverting Schmitt trigger I 2 used in the exemplary embodiment in FIG. 1.

Fig. 4 zeigt die Übertragungskennlinie der Gesamtschal tung. Fig. 4 shows the transmission characteristic of the overall circuit.

Fig. 1 zeigt eine Schaltungsanordnung zur Umsetzung ei nes Wechselstromsignales Ue in ein Binärsignal Ua mit gleichzeitiger Überwachung des Wechselstromsignales Ue. Das Wechselstromsignal Ue liegt an den Eingangsklemmen eines Schwingkreises mit einem Transformator Tr, mit ei ner Primärwicklung N 1, einer Sekundärwicklung N 2 sowie einem parallel zur Sekundärwicklung N 2 geschalteten Kon densator C 1. Durch die Abstimmung dieses Schwingkreises auf die Taktfrequenz des Wechselstromsignales Ue wird ei ne Vorselektion des Wechselstromsignales Ue erreicht. In Reihe zu der Parallelschaltung aus Sekundärwicklung N 2 und Kondensator C 1 ist zur Gleichstromtrennung ein weite rer Kondensator C 2 angeordnet. Parallel zu der Anordnung aus Sekundärwicklung N 2, Kondensator C 1 und Kondensa tor C 2 liegt eine Diode D 1, an deren Kathode ein aus dem Wechselstromsignal Ue abgeleitetes Signal U 1 anliegt. Die Diode D 1 bewirkt eine Gleichstromverschiebung des Signa les U 1 gegenüber der über den Schwingkreis vorselektier ten aus dem Wechselstromsignal Ue gewonnenen Spannung. Das Signal U 1 wird im Ausführungsbeispiel dem Eingang ei nes invertierenden Schmitt-Triggers I 1 zugeführt, der im in der Fig. 1 dargestellten Ausführungsbeispiel als In verter ohne Hysterese, z.B. als HCMOS-Baustein HCTO4, re alisiert ist und daher im folgenden auch als Inverter I 1 bezeichnet wird. Die Schaltschwelle Us des Inverters I 1 liegt z.B. beim Baustein HCTO4 innerhalb des Toleranzbe reiches A zwischen 0,8 und 2 Volt (Fig. 2). Der Inver ter I 1 wandelt beim Erreichen der Schaltschwelle Us das Signal U 1 in bekannter Weise in ein frequenzgetreues di gitales Ausgangssignal U 3 um. Bei dem in der Fig. 1 ge zeigten Ausführungsbeispiel ist das Ausgangssignal U 3 mit einem ersten Eingang eines ODER-Gatters G verbunden, an dessen Ausgang das Binärsignal Ua gegebenenfalls freige schaltet wird. Am Eingang eines zweiten invertierenden Schmitt-Triggers I 2 der in dem in der Fig. 1 dargestell ten Ausführungsbeispiel z.B. als HCMOS-Baustein HC14 rea lisiert ist, liegt ein Gleichsignal U 2, das im Ausfüh rungsbeispiel aus dem Wechselstromsignal U 1 durch Gleich richtung durch eine Diode D 2 und Glättung durch einen Kondensator C 3 und einen Widerstand R gewonnen wird. Die Schaltschwellen des im Ausführungsbeispiel verwendeten invertierenden Schmitt-Triggers I 2 liegen innerhalb der Spannungswerte von 1,8 Volt und 3 Volt des Toleranzberei ches B. Überschreitet das Gleichsignal U 2 die obere Schaltschwelle, so nimmt das Ausgangssignal U 4 des inver tierenden Schmitt-Triggers I 2 den logischen Wert 0 an. Das Ausgangssignal U 4 des invertierenden Schmitt-Trig gers T 2 wird einem weiteren Eingang des ODER-Gatters G zugeführt und damit gleichzeitig das Binärsignal Ua am Gatter G freigeschaltet. Im Ausführungsbeispiel ist das Gatter G als disjunktive ODER-Verknüpfung z.B. in Form des HCMOS-Bausteines HC32 realisiert, da die Signale U 3 und U 4 durch invertierende Schmitt-Trigger gebildet wer den. Bei einer anderen Ausgestaltungsform mit nichtinver tierenden Schmitt-Triggern I 1 und I 2 ist das Gatter G z.B. als konjunktive NAND-Verknüpfung ausgebildet. Das Ausgangssignal U 4 des invertierenden Schmitt-Triggers I 2 liefert gleichzeitig ein Überwachungssignal Ü, das in ei ner vorteilhaften Ausgestaltungsform über einen Rechner überwacht wird oder z.B. eine Leuchtdiode ansteuert. Die Schaltschwellen des Inverters I 1 bzw. des Schmitt-Trig gers I 2 sind so gewählt, daß das Gatter G das Binärsig nal Ua erst dann freischaltet, wenn im Wechselstromsig nal Ue eine gesicherte Frequenzinformation vorliegt. Fig. 1 shows a circuit arrangement for converting ei nes AC signal Vin into a binary signal Ua with simultaneous monitoring of the AC signal Ue. The AC signal Ue is connected to the input terminals of a resonant circuit with a transformer Tr, with a primary winding N 1 , a secondary winding N 2 and a capacitor C 1 connected in parallel with the secondary winding N 2 . By tuning this resonant circuit to the clock frequency of the alternating current signal Ue, a preselection of the alternating current signal Ue is achieved. In series with the parallel connection of secondary winding N 2 and capacitor C 1 , a further capacitor C 2 is arranged for DC separation. Parallel to the arrangement of secondary winding N 2 , capacitor C 1 and capacitor C 2 is a diode D 1 , at the cathode of which a signal U 1 derived from the AC signal Ue is present. The diode D 1 causes a direct current shift of the signal U 1 with respect to the voltage preselected via the resonant circuit from the alternating current signal Ue. The signal U 1 is fed to the input of an inverting Schmitt trigger I 1 in the exemplary embodiment, which is implemented in the exemplary embodiment shown in FIG. 1 as an in verter without hysteresis, for example as an HCMOS module HCTO4, and therefore also as below Inverter I 1 is called. The switching threshold Us of the inverter I 1 is, for example, in the HCTO4 module within the tolerance range A between 0.8 and 2 volts ( FIG. 2). When the switching threshold Us is reached, the inverter I 1 converts the signal U 1 in a known manner into a frequency-accurate digital output signal U 3 . In the embodiment shown in FIG. 1, the output signal U 3 is connected to a first input of an OR gate G, at the output of which the binary signal Ua is optionally enabled. At the input of a second inverting Schmitt trigger I 2 which is implemented in the exemplary embodiment shown in FIG. 1, for example as an HCMOS module HC14, there is a direct signal U 2 which in the exemplary embodiment from the alternating current signal U 1 by rectification a diode D 2 and smoothing by a capacitor C 3 and a resistor R is obtained. The switching thresholds of the inverting Schmitt trigger I 2 used in the exemplary embodiment lie within the voltage values of 1.8 volts and 3 volts of the tolerance range B. If the DC signal U 2 exceeds the upper switching threshold, the output signal U 4 of the inverting Schmitt trigger takes I 2 the logical value 0. The output signal U 4 of the inverting Schmitt trigger T 2 is fed to a further input of the OR gate G and, at the same time, the binary signal Ua at the gate G is released. In the exemplary embodiment, the gate G is implemented as a disjunctive OR operation, for example in the form of the HCMOS module HC32, since the signals U 3 and U 4 are formed by inverting Schmitt triggers. In another embodiment with non-inverting Schmitt triggers I 1 and I 2 , the gate G is designed, for example, as a conjunctive NAND link. The output signal U 4 of the inverting Schmitt trigger I 2 simultaneously delivers a monitoring signal Ü, which is monitored in an advantageous embodiment by a computer or, for example, controls a light-emitting diode. The switching thresholds of the inverter I 1 and the Schmitt trigger I 2 are selected so that the gate G only unlocks the binary signal Ua when a secure frequency information is available in the AC signal Ue.

Somit ist mit der im Ausführungsbeispiel gezeigten Schal tungsanordnung eine sichere Umsetzung eines Wechselstrom signales in ein frequenzgetreues Rechtecksignal mit gleichzeitiger Überwachung des Wechselstromsignales mög lich. Durch einen geringen Bauteileaufwand und die Ver wendung von Standard-HCMOS-Schaltkreisen wird eine ko stengünstige Realisierung der Schaltungsanordnung bei gleichzeitig hoher Betriebssicherheit erreicht.Thus, with the scarf shown in the embodiment a safe implementation of an alternating current signals in a frequency-true square wave signal with simultaneous monitoring of the AC signal possible Lich. Due to a low component cost and ver Use of standard HCMOS circuits is a knockout cost-effective implementation of the circuit arrangement at the same time high operational reliability achieved.

In den Fig. 2 und 3 sind die Übertragungskennlinien des invertierenden Schmitt-Triggers I 2 und des Inver ters I 1 des in Fig. 1 gezeigten Ausführungsbeispie les dargestellt. Anhand der Fig. 3 soll die Funktion des invertierenden Schmitt-Triggers I 2 erläutert werden. Liegt am Eingang des invertierenden Schmitt-Triggers I 2 ist, an, so ist seine Ausgangsspannung maximal, d.h., sie nimmt den logischen Wert 1 an. Wird die Eingangsspan nung U 2 erhöht, so ändert sich die Ausgangsspannung U 4 zunächst nicht. Erst wenn U 2 den Wert der oberen Schalt schwelle überschreitet, nimmt die Ausgangsspannung den logischen Wert 0 an. Sie springt erst dann wieder auf den logischen Wert 1, wenn die Eingangsspannung U 1 den Wert der unteren Schaltschwelle unterschreitet. Ähnliches Ver halten, entsprechend dem Ausführungsbeispiel der Fig. 1 aber ohne Hysterese, zeigt die Übertragungskennlinie des Inverters I 1 in Fig. 2, wobei der Toleranzbereich B des invertierenden Schmitt-Triggers I 2 bei höheren Spannungs werten liegt als der Toleranzbereich C des Inverters I 1.In FIGS. 2 and 3, the transfer characteristic of the inverting Schmitt-trigger, I 2 and I 1 of the Inver ters are Ausführungsbeispie shown in Fig. 1 les shown. The function of the inverting Schmitt trigger I 2 will be explained with reference to FIG. 3. If I 2 is present at the input of the inverting Schmitt trigger, its output voltage is at a maximum, ie it assumes the logical value 1 . If the input voltage U 2 is increased, the output voltage U 4 does not initially change. Only when U 2 exceeds the value of the upper switching threshold does the output voltage assume the logical value 0. It only jumps back to logical value 1 when the input voltage U 1 falls below the value of the lower switching threshold. Similar method to keep, according to the embodiment of Fig. 1 but without hysteresis, the transfer characteristic shows the inverter I 1 in Fig. 2, wherein the tolerance range B of the Schmitt trigger inverter I 2 values at higher voltage is present as the tolerance range C of the inverter I 1st

In Fig. 4 ist die Übertragungskennlinie der in Fig. 1 gezeigten Gesamtschaltung dargestellt. Dadurch, daß so wohl der Inverter I 1 als auch der Schmitt-Trigger I 2 in vertierende Übertragungskennlinien aufweisen, ergibt sich insgesamt am Ausgang des ODER-Gatters G wieder eine posi tive Übertragungskennlinie mit einer Hysterese, die in nerhalb des durch die HCMOS-Bausteine vorgegebenen Tole ranzbereiches C liegt, der bei dem im Ausführungsbeispiel der Fig. 1 verwendeten Bausteine zwischen 2,5 und 3,7 Volt liegt. FIG. 4 shows the transmission characteristic of the overall circuit shown in FIG. 1. Because both the inverter I 1 and the Schmitt trigger I 2 have vertical transfer characteristics, there is again a positive transfer characteristic at the output of the OR gate G with a hysteresis within the HCMOS modules predetermined tolerance range C lies, which is between 2.5 and 3.7 volts in the building blocks used in the embodiment of FIG. 1.

Claims

1. Circuit arrangement for converting an alternating current signal (UE) into a binary signal (UA) with a first comparator (I 1 ), the output signal (U 3 ) of which is connected to a first input of a gate (G) and with a further comparator (I 2 ) whose output signal (U 4 ) is connected to a further input of the gate (G), the binary signal (UA) occurring at the output of the gate (G), characterized in that the comparators (I 1 , I 2 ) are formed as a Schmitt trigger, the further Schmitt trigger (I 2 ) having higher switching waves than the first Schmitt trigger (I 1 ), that the first comparator (I 1 ) has a signal derived from the AC signal (UE) ( U 1) and the further comparator (I 2) a product obtained from the derived signal (U 1) DC signal (U 2 is supplied).

2. Circuit arrangement according to claim 1, characterized in that the alternating current signal (Ue) at the input terminals of a primary winding (N 1 ) of a transformer (Tr), whose secondary winding (N 2 ) is parallel to a capacitor (C 1 ) and wherein a further capacitor (C 2 ) is connected in series and a diode (D 1 ) is arranged in parallel, at the cathode of which the derived signal (U 1 ) can be removed.

3. Circuit arrangement according to claim 1 or 2, characterized in that the output signal (U 4 ) of the further Schmitt-Trig gers (I 2 ) at the same time a monitoring signal (Ü) lies fert.

4. Circuit arrangement according to one of claims 1 to 3, characterized in that the first Schmitt trigger (I 1 ) has no hysteresis.

5. Circuit arrangement according to one of claims 1 to 4, characterized in that the binary signal (Ua) by a logical combination of the gate (G) from the output signals (U 3 ) of the first Schmitt trigger (I 1 ) and (U 4 ) the further Schmitt trigger (I 2 ) is formed.

6. Circuit arrangement according to one of claims 1 to 5, characterized in that the Schmitt trigger (I 1 ) and (I 2 ) have inverting transmission characteristics.

7. Circuit arrangement according to one of claims 1 to 6, characterized in that the binary signal (Ua) by an OR operation of the gate (G) from the output signals (U 3 ) of the first in vertically Schmitt trigger (I 1 ) and ( U 4 ) of the further inverting Schmitt trigger (I 2 ) is formed.