DE3787260T2

DE3787260T2 - Kollisionserkennungsschaltung für daisy chain.

Info

Publication number: DE3787260T2
Application number: DE87307250T
Authority: DE
Inventors: Raymond Stephen Duley; Leslie Forth
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1986-12-12
Filing date: 1987-08-17
Publication date: 1994-02-24
Anticipated expiration: 2007-08-18
Also published as: EP0271179B1; JP2547586B2; DE3787260D1; EP0271179A3; ES2044940T3; US4710943A; ATE94011T1; EP0271179A2; JPS63157542A

Description

Die vorliegende Erfindung betrifft Kommunikationsnetzwerke im allgemeinen und insbesondere eine Daisy-Chain-Kollisionserkennungsschaltung zur Verwendung mit einem StarLAN-Sendeempfänger (vorgeschlagen IEEE 802.3: 1BASE5 Spezifikation) für kodierte Daten.
In der hier definierten Form wird eine Daisy-Chain-Verbindung, ansonsten als passiver serieller Bus oder Mehrpunktverlängerung (MPE) bekannt, als Einrichtung zum Verbinden mehrerer Datenendeinrichtungen (DTE) verwendet. Die Daisy-Chain-Verbindung bezieht sich auf die Verbindung von Empfängern der mehreren DTEs mit einem ersten Kabelpaar und die Verbindung von Empfängern der mehreren DTEs mit einem zweiten Kabelpaar, entweder durch direkte Verbindung oder durch ein Einführungskabel. Die jeweiligen Empfänger- und Senderkabelpaare sind entweder mit einer StarLAN-Hub, d. h. - Zentrum, oder, wenn kein StarLAN-Zentrum vorhanden ist, untereinander an lediglich einem Punkt verbunden.
In Fig. 1 ist eine StarLAN- (ein Akronym für Star Local Area Network) Daisy-Chain-Anordnung dargestellt, bei der mehrere Sendeempfänger DTE #1, DTE #2, . . .DTE #n mit einem geteilten Zentrum 10 sterngeschaltet (d. h. eine sternförmige Netzstruktur) ist, und zwar über zwei verdrillte Übertragungsleitungspaare 12 und 14. Jeder der Sendeempfänger DTE #1, . . .DTE #n besteht aus jeweiligen Sendern TxD1, . . .TXDn und jeweiligen Empfängern RxD1, . . .RxDn. Wie ersichtlich, ist das verdrillte Übertragungsleitungspaar 12, das einen Sendekanal bildet, über Isoliertransformatoren 16 mit jedem der Sender DTE #1, . . .DTE #n verbunden. Das verdrillte Übertragungsleitungspaar 14, das einen Empfangskanal bildet, ist über Isoliertransformatoren 18 mit jedem der Empfänger RxD1, . . .RxDn verbunden. Wenn bei Betrieb nur einer der Sender sendet, wiederholt das Zentrum 10 die gesendeten Signale und sendet sie zu allen anderen Sendeempfängern. Wenn jedoch zwei oder mehr Sender gleichzeitig senden, was als "Kollision" bezeichnet wird, ist es erforderlich, einen StarLAN-Daisy-Chain-Kollisionszustand bei jedem aktiven Sender zu erkennen.
Zur Bestimmung des Auftretens einer derartigen Kollision wurde bisher eine Kollisionserkennungsschaltung vorgesehen, die an der mit "X" bezeichneten Stelle zwischen jedem der Sender und den Isoliertransformatoren 16 geschaltet ist. Diese Kollisionserkennungsschaltung nach dem Stand der Technik bestand aus einer Spitzendetektorschaltung, die eine fixe Referenzgleichspannung von ungefähr +5,0 Volt ±5% verwendet. Da die Ausgangsspannung des Senders aufgrund von Lastveränderungen zu Schwankungen neigt, könnte die Spitzendetektorschaltung manchmal fälschlicherweise getriggert werden und eine Kollision anzeigen, wenn keine vorhanden ist, wodurch ihre Zuverlässigkeit und Genauigkeit eingeschränkt ist. Ferner wurde durch die Notwendigkeit, bei allen Betriebsbedingungen der Sender einen angemessenen Spielraum zwischen der Referenzspannung und der Spitzenspannung aufrechtzuerhalten, die Empfindlichkeit gegenüber Kollisionen eingeschränkt. Somit besteht eine Notwendigkeit für Verbesserungen bei derartigen Daisy-Chain-Kollisionserkennungsschaltungen, um eine genauere Referenzspannung zu liefern, die proportional zu der Spitzenausgangsspannung des Senders ist.
US-PS 4 479 228 offenbart ein lokales Computernetzwerk, das eine Sender- und Empfängeranordnung mit einer Kollisionsdetektorschaltung aufweist.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist daher generell eine Aufgabe der vorliegenden Erfindung, eine verbesserte Daisy-Chain-Kollisionserkennungsschaltung zu schaffen, die relativ einfach und wirtschaftlich in der Herstellung und im Aufbau ist, aber dennoch die Nachteile der Detektorschaltungen nach dem Stand der Technik überwindet.
Es ist eine Aufgabe der vorliegenden Erfindung, eine Daisy-Chain- Kollisionserkennungsschaltung zur Verwendung bei einem StarLAN- Sendeempfänger für kodierte Daten zu schaffen, die eine genauere Referenzspannung aufweist, die proportional zu der Spitzenausgangsspannung des Senders ist.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Daisy-Chain-Kollisionsschaltung zur Verwendung mit einem StarLAN- Sendeempfänger für kodierte Daten zu schaffen, die von höhere Zuverlässigkeit, Genauigkeit und Empfindlichkeit ist.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Daisy-Chain-Kollisionserkennungsschaltung zur Verwendung bei einem StarLAN-Sendeempfänger für kodierte Daten zu schaffen, die als Teil einer einzigen monolithischen integrierten Schaltung ausgebildet sein kann.
Weiterhin ist es Aufgabe der vorliegenden Erfindung, eine Daisy- Chain-Kollisionserkennungsschaltung zu schaffen, die aus einem Spannungskomparator und einem mit dem nichtinvertierenden Eingang des Spannungskomparators verbundenen Kondensator gebildet ist, wobei der Kondensator auf eine Spannung aufgeladen ist, die direkt proportional zu der Spitzenspannung der Differenzausgangsspannungen eines Differenzleitungstreibers ist.
Es ist weiterhin Aufgabe der vorliegenden Erfindung, eine Daisy- Chain-Kollisionserkennungsschaltung zu schaffen, die eine Sperreinrichtung zum Reduzieren der durch ein Netzwerk inaktiver Sender auf einen Leitungstreiber auferlegten Last aufweist.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Daisy-Chain-Kollisionerkennungsschaltung zu schaffen, die eine Temperaturkompensierungseinrichtung zum Ausgleichen der Spannungen an den invertierenden und nichtinvertierenden Eingängen eines Spannungskomparators aufweist.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Daisy-Chain-Kollisionserkennungsschaltung zu schaffen, die eine Kollisionsausgangs-Halteeinrichtung aufweist, um zu gewährleisten, daß Signale von kurzer Dauer vom Ausgang eines Spannungskomparators erfaßt und gehalten werden.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Daisy-Chain-Kollisionserkennungsschaltung zu schaffen, die eine Zeitverzögerungseinrichtung aufweist, die auf ein Freigabesignal zur Verhinderung eines falschen Triggerns eines Spannungskomparators reagiert, um ein externes Kollisionspräsenzsignal einer Kollisionsausgangs-Halteeinrichtung auf dem logischen Hochpegel zu halten.
Entsprechend schafft die vorliegende Erfindung eine Daisy-Chain- Kollisionserkennungsschaltung, mit:
einem Spannungskomparator mit einem nichtinvertierenden Eingang und einem invertierenden Eingang, die jeweils zum Empfang von Differenzausgangsspannungen von ersten und zweiten Eingangsknotenpunkten auf jeweiligen von einem Differenzleitungstreiber herkommenden Leitungen verbunden sind, um von diesen Differenzausgangsspannungen und kurzzeitige Spannungsspitzen von der Primärwicklung eines über diese Leitungen verbundenen Isoliertransformators zu empfangen; gekennzeichnet durch eine zwischen dem ersten Eingangsknotenpunkt und einem ersten Zwischenknotenpunkt geschaltete erste Gleichrichtereinrichtung;
eine zwischen dem zweiten Eingangsknotenpunkt und dem ersten Zwischenknotenpunkt geschaltete zweite Gleichrichtereinrichtung;
einen durch eine Reihenschaltung eines ersten Widerstands und eines zweiten Widerstands gebildeten ersten Spannungsteiler, wobei der erste Spannungsteiler zwischen den Eingangsknotenpunkten und einem zweiten Zwischenknotenpunkt geschaltet ist, wobei die Verbindung des ersten Widerstands und des zweiten Widerstands mit dem invertierenden Eingang des Spannungskomparators verbunden ist;
einen durch eine Reihenschaltung eines dritten Widerstands und eines vierten Widerstands gebildeten zweiten Spannungsteiler, wobei der zweite Spannungsteiler zwischen dem ersten Zwischenknotenpunkt und dem zweiten Zwischenknotenpunkt geschaltet ist, wobei die Verbindung des dritten Widerstands und des vierten Widerstands mit dem nichtinvertierenden Eingang des Spannungskomparators verbunden ist; und
einen zwischen dem nichtinvertierenden Eingang des Spannungskomparators und dem zweiten Zwischenknotenpunkt geschalteten ersten Ladekondensator, wobei der erste Ladekondensator derart angeordnet ist, daß er auf eine Spannung aufgeladen werden kann, die direkt proportional zu der Spitzenspannung der Differenzausgangsspannungen ist.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Diese und weitere Aufgaben und Vorteile der vorliegenden Erfindung werden deutlicher anhand der folgenden ausführlichen Beschreibung in Verbindung mit den zugehörigen Zeichnungen, in denen gleiche Bezugszeichen durchgehend entsprechende Teile bezeichnen, und welche zeigen:
Fig. 1 ein Blockdiagramm, das eine StarLAN-Daisy-Chain-Konfiguration darstellt, bei der die Kollisionserkennungsschaltung der vorliegenden Erfindung verwendet wird; und
Fig. 2 ein ausführliches schematisiertes Schaltbild der Kollisionserkennungsschaltung der vorliegenden Erfindung.

BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS

Von Anfang an sei ausdrücklich darauf hingewiesen, daß es nicht beabsichtigt ist, daß die in Verbindung mit einem StarLAN-Sendeempfänger für kodierte Daten dargestellte vorliegende Erfindung als eine Einschränkung des Umfangs der Erfindung oder ihrer Lehren zu verstehen ist, sondern daß dies lediglich zum Zwecke der Vereinfachung der Veranschaulichung eines Beispiels für ihre Anwendung dient. Die vorliegende Erfindung hat zahlreiche Anwendungsbereiche auf anderen Gebieten und bei anderen Vorrichtungen, da die Erfindung eine Erkennungsschaltung betrifft, welche eine genauere Referenzspannung liefert.
Fig. 2 der Zeichnungen zeigt ein detailliertes schematisiertes Schaltbild einer Daisy-Chain-Kollisionserkennungsschaltung 20 zur Verwendung bei einem StarLAN-Sendeempfänger für kodierte Daten. Die Erkennungsschaltung 20 der vorliegenden Erfindung ist zwischen dem Ausgang eines Senders U1 in dem Sendeempfänger und der Primärwicklung P eines Isoliertransformators T1 geschaltet. Der Sender U1 und der Isoliertransformator T1 entsprechen den in Fig. 1 dargestellten Sendern TxD1, . . . . TxDn und den jeweiligen Transformatoren 16. Der Sender U1 besteht aus einem Differenzleitungstreiber, der ähnlich demjenigen ist, der von Advanced Micro Devices, Inc. in Sunnyvale, California, mit der Artikelnummer Am26LS30 im Handel erhältlich ist.
Der Leitungstreiber U1 empfängt ein digitales Eintakt-(singleended)-Dateneingangssignal TxD über die Leitung 24 und wandelt es in Differenzausgangssignale um, die an den Knotenpunkten A und B auftreten. Über die Knotenpunkte A und B, die die Differenzausgänge des Leitungstreibers U1 bilden, ist ein Kondensator C1 geschaltet. Der Kondensator C1 wirkt zur Entfernung von Hochfrequenzrauschen als Tiefpaßfilter und als Steigungsratenbegrenzer. Üblicherweise ist das digitale Dateneingangssignal TxD ein Manchester-Sendesignal kodierter Daten, das von einer (nicht dargestellten) LAN-(local area network) Steuereinrichtung des von Intel Corporation unter der Bezeichnung 82586 hergestellten Typs erzeugt wird. Die StarLAN-Differenzausgangssignale sind Spannungen mit Spitzenamplitudenschwankungen zwischen +2,0 Volt und +3,65 Volt. Der Leitungstreiber U1 empfängt ferner über die Leitung 26 zu seiner Aktivierung ein Freigabesignal . Mit anderen Worten, wenn das Freigabesignal auf dem logischen Hoch- oder "1"-Pegel ist, wird der Leitungstreiber U1 gesperrt und in den Drei-Zustands- Modus versetzt. Wenn das Signal auf einen logischen Niedrig- oder "0"-Pegel umgeschaltet wird, wird der Leitungstreiber U1 in den aktivierten Zustand versetzt.
Die Kollisionserkennungsschaltung 20 weist einen Hochgeschwindigkeitsspannungskomparator U2 auf, der ähnlich demjenigen ist, der unter der Artikelnummer LM319 von National Semiconductor Corporation in Santa Clara, California, im Handel erhältlich ist. Die Enden des Filterkondensators C1, der über die Knotenpunkte A und B geschaltet ist, bilden ferner die Eingänge der Kollisionserkennungsschaltung. Das mit dem Eingangsknotenpunkt A verbundene Ende des Kondensators C1 ist ferner mit der Anode einer Diode CR1 und das mit dem Eingangsknotenpunkt B verbundene andere Ende-des Kondensators C1 ist ferner mit der Anode einer Diode CR2 verbunden. Die Kathode der Diode CR1 ist an einem Zwischenknotenpunkt C mit der Kathode der Diode CR2 verbunden. Der Eingangsknotenpunkt A ist mit einem Ende eines ersten Spannungsteilers gekoppelt, der aus in Reihe geschalteten Widerständen R1 und R2 besteht. Das andere Ende des Widerstands R2 ist mit einem Zwischenknotenpunkt D verbunden. Die Verbindungsstelle der Widerstände R1 und R2 bildet einen Knotenpunkt E, der mit dem invertierenden Eingang des Spannungskomparators U2 verbunden ist. Der Zwischenknotenpunkt C ist mit einem Ende eines zweiten Spannungsteilers verbunden, der aus in Reihe geschalteten Widerständen R3 und R4 besteht. Das andere Ende des Widerstandes R4 ist mit dem Zwischenknotenpunkt D verbunden. Die Verbindungsstelle der Widerstände R3 und R4 bildet einen Knotenpunkt F, der mit dem nichtinvertierenden Eingang des Spannungskomparators U2 verbunden ist.
Das eine Ende eines ersten Ladekondensators C2 ist mit dem Knotenpunkt F und dem nichtinvertierenden Eingang des Spannungskomparators U2 verbunden. Das andere Ende des Kondensators C2 ist mit dem Zwischenknotenpunkt D verbunden. Ein zweiter Ladekondensator C3 ist mit dem Widerstand R2 parallelgeschaltet, der zwischen den Knotenpunkt E und den Zwischenknotenpunkt D geschaltet ist. Der Kondensator C3 dient als einpoliges Filter mit einer niedrigen Zeitkonstante, das irgendwelche schnell ansteigende Steigungsspannungsspitzen, die an den Eingangsknotenpunkten A und B vorhanden sein können, integriert. Der erste Ladekondensator C2 dient auch als einpoliges Filter mit einer größeren Zeitkonstante als das durch den ersten Spannungsteiler (R1,R2) und den zweiten Ladekondensator C3 gebildete Netzwerk. Der Kondensator C3 bewirkt eine geringe zeitliche Verzögerung bei den etwaigen an dem Knotenpunkt E auftretenden Spannungsspitzen relativ zu dem Knotenpunkt P, um ein falsches Triggern des Spannungskomparators U2 zu verhindern, wenn der Leitungstreiber U1 eine Nachricht sendet.
Der Spannungskomparator U2 ist mit einer Doppel-Polarität-Stromquelle mit einer positiven Spannung V1 und einer negativen Spannung V2 verbunden. Zum Entfernen von Hochfrequenzrauschen ist zwischen die positive Spannung V1 und Masse ein Filterkondensator C4 geschaltet. In ähnlicher Weise ist zum Entfernen von Hochfrequenzrauschen zwischen die negative Spannung V2 und Masse ein Filterkondensator C5 geschaltet. Es sei angemerkt, daß statt des Spannungskomparators U2, der die Doppel-Polarität-Stromquelle verwendet, auch ein Kondensator, der nur eine Einfach-Polarität- Stromquelle benötigt, verwendet werden kann. Der Spannungskomparator U2 weist einen offenen Kollektorausgang auf, der eine externe Widerstandslast benötigt. Ein aus in Reihe geschalteten Widerständen R5 und R6 gebildeter dritter Spannungsteiler dient als externe Last. Die Verbindungsstelle der Widerstände R5 und R6 bildet einen Knotenpunkt G, der mit dem Ausgang des Spannungskomparators U2 verbunden ist.
Das andere Ende des Widerstands R5 ist mit einer Versorgungsspannung oder einem Versorgungspotential VCC verbunden, die üblicherweise bei +5,0 Volt liegt. Das andere Ende des Widerstands R6 ist mit dem Massepotential geschaltet.
Um einen Temperaturausgleich aufgrund des Vorhandenseins der ersten und zweiten Dioden CR1 und CR2 zu schaffen, sind dritte und vierte Dioden CR3 und CR4 vorgesehen, die eine Kopplungseinrichtung bilden, so daß die an den Knotenpunkten E und F auftretenden beiden Spannungen sich mit ähnlichen Temperaturkoeffizienten bewegen. Mit anderen Worten, die dritten und vierten Dioden dienen dazu, den Spannungsabfall und die Temperatur-Nichtlinearität über die erste und zweite Diode auszugleichen. Wie zu erkennen, ist die Anode der Diode CR3 mit dem Eingangsknotenpunkt A und die Anode der Diode CR4 mit dem Eingangsknotenpunkt B verbunden. Die Kathode der Diode CR3 ist an einem Zwischenknotenpunkt mit der Kathode der Diode CR4 verbunden. Der Knotenpunkt H ist mit dem Widerstand R1 des ersten Spannungsteilers verbunden.
Eine Kollisionsausgangs-Halteeinrichtung besteht aus einem ersten NAND-Gatter U3 mit zwei Eingängen und einem zweiten NAND-Gatter U4 mit drei Eingängen. Der Ausgang des ersten NAND-Gatters U3 ist über Leitung 11 mit dem Eingang des zweiten NAND-Gatters U4 verbunden und der Ausgang des zweiten NAND-Gatters U4 ist über Leitung 13 mit dem Eingang des ersten NAND-Gatters U3 verbunden. Der andere Eingang des ersten NAND-Gatters U3 bildet einen Setzeingang auf Leitung 15, der am Knotenpunkt G mit dem Ausgang des Spannungskomparators U2 verbunden ist. Die anderen Eingänge des zweiten NAND-Gatters U4 bilden einen ersten Rücksetzeingang auf Leitung 17 und einen zweiten Rücksetzeingang auf Leitung 19. Der Ausgang der Halteeinrichtung befindet sich an dem Ausgang des zweiten NAND-Gatters U4, der mit Leitung 30 verbunden ist, um ein externes Kollisionspräsenzsignal zu liefern. Die Kollisionsausgangs-Halteeinrichtung gewährleistet das Einfangen und Halten von geringen Spitzen (Signalen mit kurzer Dauer) von dem Ausgang des Komparators U3.
Eine Zeitverzögerungsschaltung weist einen ersten D-Flip-Flop U5 und einen zweiten D-Flip-Flop U6 auf, die als Schieberegister miteinander verbunden sind. Der Dateneingang des ersten Flip-Flop U5 ist über Leitung 26 mit dem Freigabesignal und sein Takteingang über Leitung 28 mit einem 1-MHz-Taktsignal verbunden. Der Q- Ausgang des ersten Flip-Flop U5 ist über Leitung 21 mit dem Dateneingang des zweiten Flip-Flop U6 verbunden. Der Takteingang des zweiten Flip-Flop U6 ist an der Leitung 28 ebenfalls mit dem 1- MHz-Taktsignal und sein -Ausgang über die Leitung 17 mit dem ersten Rücksetzeingang der Kollisionsausgangs-Halteeinrichtung verbunden. Sogleich nach Freigabe des Leitungstreibers U1 (wenn das Freigabesignal vom logischen Hochpegel zum logischen Niedrigpegel umgeschaltet worden ist) erzeugt die Zeitverzögerungsschaltung eine Verzögerung, die ein falsches Triggern des Spannungskomparators U2 während der Zeit verhindert, in der die Kondensatoren C2 und C3 voll aufgeladen werden.
Eine Sperreinrichtung ist vorgesehen, um die bei Inaktivität des Leitungstreibers U1 durch die Primärwicklung des Isoliertransformators auferlegte Last durch den ersten und den zweiten Spannungsteiler zu verringern, die in die Sekundärwicklung des Isoliertransformators reflektiert wird. Die durch das Netzwerk inaktiver Sender, die mit dem verdrillten Sendeleitungspaar 12 verbunden sind, auferlegte Gesamtlast wird dadurch verringert. Die Sperreinrichtung besteht aus einem NPN-Transistor Q1, einem Strombegrenzungswiderstand R7 und einem Inverter U8. Ein Ende des Transistors R7 ist mit dem Versorgungspotential VCC verbunden und das andere Ende des Widerstands R7 ist mit der Basis des Transistors Q1 verbunden. Die Basis des Transistors U8 ist ferner mit dem Ausgang des Inverters U8 verbunden. Der Eingang des Inverters U8 ist zum Empfang des Freigabesignals auf der Leitung 26 geschaltet. Der Kollektor des Transistors Q1 ist mit dem Zwischenknotenpunkt D und sein Emitter mit einem Massepotential verbunden.
Der Zwischenknotenpunkt A ist ferner mit einem Ende der Primärwicklungsseite P des Isoliertransformators T1 verbunden und der Eingangsknotenpunkt B ist ferner mit dem anderen Ende der Primärwicklungsseite des Isoliertransformators T1 verbunden. Die Sekundärwicklungsseite S des Isoliertransformators T1 ist mit dem verdrillten Paar Sendeleitungen 12 (Fig. 1) verbunden.
Der Eingang eines Inverters U7 ist auch zum Empfang des Freigabesignals auf Leitung 26 und sein Ausgang über die Leitung 19 mit dem zweiten Rücksetzeingang der Kollisionsausgabehalteeinrichtung geschaltet. Wenn der Leitungstreiber U1 während des Sendens freigegeben wird, wird der Transistor Q1 der Sperreinrichtung in den leitenden Zustand versetzt, so daß er sich im niederohmigen Zustand befindet, wodurch der Zwischenknotenpunkt D mit dem Massepotential verbunden wird. Als Ergebnis werden die Spannungen VE und VF an den entsprechenden Knotenpunkten E und F, welche mit den jeweiligen invertierenden und nichtinvertierenden Eingängen des Spannungskomparators U2 verbunden sind, so erzeugt wie durch die Widerstandswerte in den entsprechenden ersten und zweiten Spannungsteilern bestimmt. Wenn der Leitungstreiber U1 gesperrt ist oder nicht sendet, wird der Transistor Q1 in den nichtleitenden Zustand versetzt, so daß er sich im hochohmigen Zustand befindet, was bewirkt, daß sich der Ausgang des Komparators in einem unbestimmten Zustand befindet. Um daher ein falsches Triggern des Spannungskomparators U2 unmittelbar nach Freigabe des Leitungstreibers U1 (wenn das Freigabesignal vom logischen Niedrigpegel zum logischen Hochpegel umgeschaltet wird) zu verhindern, wird der Ausgang des Inverters U7 am Ende des Sendens zum logischen Niedrigpegel umgeschaltet. Folglich wird der Ausgang der Halteeinrichtung auf der Leitung 30 auf einen logischen Hochpegel rückgesetzt, wodurch angezeigt wird, daß keine Kollision stattgefunden hat.
Im Betrieb werden die Differenzausgangssignale von dem Differenzleitungstreiber U1 an den Eingangsknotenpunkten A und B empfangen, wenn das Freigabesignal auf der Leitung 26 auf dem logischen Niedrig- oder "0"-Pegel ist. Wenn das Freigabesignal sich andererseits auf dem logischen Hoch- oder "1" -Pegel befindet, wird der Leitungstreiber gesperrt. Es sei angenommen, daß der Leitungstreiber U1 aktiviert worden ist. Dann bewirkt das digitale Eintakt-Dateneingangssignal TxD auf der Leitung 24, daß die Differenzausgangssignale an den Knotenpunkten A und B der Kollisionserkennungsschaltung 20 erscheinen. Da der Transistor Q1 in den leitenden Zustand versetzt wird, werden der erste Ladekondensator C2 und der zweite Ladekondensator C3 auf die Knotenpunktspannungen VF und VE an den jeweiligen Knoten F und E aufgeladen. Die Spannung VF an dem ersten Ladekondensator C2 an dem Knoten F erzeugt eine Referenzspannung und ist direkt proportional zu der Spitzenspannung der Differenzausgangsspannungen von dem Leitungstreiber U1 über die Eingangsknotenpunkte A und B. Während sich die absoluten Gleichspannungen an den Knotenpunkten E und F als eine Funktion der Differenzausgangsspannungen von dem Leitungstreiber und der durch andere Sender auferlegten Last ändern, bleibt die Differenzspannung zwischen den Knotenpunkten E und F im wesentlichen konstant.
Die Differenz zwischen den Spannungen VF und VE stellt den Betriebsgrenzwert dar, wenn nur der Leitungstreiber U1 aktiv ist und keine Kollisionen auftreten (kein anderer Sender in den DTEs sendet). In diesem Zustand liegt die Knotenpunktspannung VF bei einem höheren Potential als die Knotenpunktspannung VE an dem invertierenden Eingang des Spannungskomparators U2. Folglich vergleicht der Komparator U2 diese beiden Spannungen und verursacht, daß sein Ausgang an dem Knotenpunkt G auf der Leitung 15 in seinen Zustand höherer Spannung getrieben wird, der einen oberen Spannungspegel aufweist, der von den Lastwiderständen R5 und R6 des dritten Spannungsteilers gebildet wird. Diese von dem Komparator ausgehende höhere Spannung hält den Ausgang des NAND-Gatters U3 der Halteeinrichtung auf einem logischen Niedrigpegel. Somit sind dem Ausgang des NAND-Gatters U4 oder das externe Kollisionspräsenzsignal auf der Leitung 30 auf einem logischen Hochpegel, wodurch angezeigt wird, daß keine Daisy-Chain-Kollision stattgefunden hat.
Wenn andererseits ein anderer Sender in den DTEs ebenfalls die Sendeleitungen 12 treibt, werden kurzzeitige Spannungsspitzen von der Primärwicklung des Isoliertransformators T1 empfangen. Als Ergebnis wird die Knotenpunktspannung VE vorübergehend positiver als die Knotenpunktspannung VF, um schmale negative Impulse an dem Ausgang des Komparators an dem Knotenpunkt G zu erzeugen. Der Ausgang des Spannungskomparators liefert ein internes Kollisionserkennungssignal, das beim Auftreten einer Daisy-Chain-Kollision von einem logischen Hochpegel zu einem logischen Niedrigpegel umgeschaltet wird. Dieser logische Niedrigpegel bewirkt, daß der Ausgang des NAND-Gatters U3 sich zum logischen Hochpegel hin verändert. Somit wird der Ausgang des NAND-Gatters U4 oder das externe Kollisionspräsenzsignal vom logischen Hochpegel zum logischen Niedrigpegel umgeschaltet, wodurch angezeigt wird, daß eine Kollision aufgetreten ist. Dieser logische Niedrigpegel wird bis zum Ende des Sendevorgangs beibehalten, wenn das Freigabesignal zurück auf den logischen Hochpegel geschaltet wird.
Am Ende des Sendevorgangs wird der Ausgang des Inverters U7 sofort auf den logischen Niedrigpegel geschaltet, um den Ausgang des NAND-Gatters U4 auf den logischen Hochpegel rückzusetzen. Der - Ausgang des Flip-Flop U6 in der Zeitverzögerungsschaltung ist ebenfalls nach einer kurzen Zeitverzögerung auf dem logischen Niedrigpegel, was auch den Ausgang des NAND-Gatters U4 rücksetzt. Wenn der nächste Sendevorgang auftritt, wird der -Ausgang des Flip-Flop U6 auf dem logischen Hochpegel gehalten, und zwar unmittelbar nach der Freigabe des Leitungstreibers U1, so daß die Kondensatoren C2 und C3 ihre volle Ladung erreichen können. Dementsprechend werden falsche Kollisionsanzeigen des Spannungskomparators nicht gehalten und das externe Kollisionspräsenzsignal bleibt währenddessen auf dem logischen Hochpegel. Nach Verstreichen der Zeitverzögerung wird eine Veränderung des Ausgangs des Spannungskomparators zum logischen Niedrigpegel hin zugelassen und somit wird bei Auftreten einer tatsächlichen Kollision das externe Kollisionspräsenzsignal auf den logischen Niedrigpegel umgeschaltet.
Der Vollständigkeit bei der Offenbarung der oben beschriebenen Kollisionserkennungsschaltung halber, jedoch nicht zu deren Einschränkung, werden die folgenden repräsentativen Werte und Komponentenkennzeichnungen aufgeführt. Diese Werte und Komponenten wurden bei einem System verwendet, das hergestellt und getestet wurde und eine Leistung von hoher Qualität erbringt. Dem Fachmann ist ersichtlich, daß bei der Konstruktion von Schaltungen gemäß der vorliegenden Erfindung zahlreiche alternative Elemente und Werte verwendet werden können.
Teil TVD oder Wert
U2 LM319
U3 74LS00
U4 74LS10
U5, U6 74LS74
U7 74LS04
U8 74LS05
CR1, CR2, CR3 & CR4 1N914
Q1 (NPN) 2N3904
C2 220 pF
C3 47 pF
C4 0,1 uF
C5 0,1 uF
R1 390 Ohm
R2 2,7K Ohm
R3 560 Ohm
R4 47K Ohm
R5 10K Ohm
R6 10K Ohm
R7 10K Ohm
Aus der vorstehenden ausführlichen Beschreibung ist somit ersichtlich, daß die vorliegende Erfindung eine verbesserte Daisy-Chain- Kollisionserkennungsschaltung mit einer genaueren Referenzspannung aufweist, die proportional zu der Spitzenausgangsspannung des Senders ist. Ferner ist eine Sperreinrichtung zur Verringerung der von dem Netzwerk untereinander nach Art einer Daisy-Chain verbundener inaktiver Sender auferlegten Last vorgesehen.
Zwar erfolgt hierin eine Darstellung und Beschreibung dessen, was zur Zeit als bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung angesehen wird, jedoch wird dem Fachmann ersichtlich sein, daß verschiedene Veränderungen und Modifizierungen vorgenommen und Elemente durch äquivalente Teile ersetzt werden können, ohne vom wahren Rahmen der Erfindung abzuweichen. Ferner können viele Modifizierungen vorgenommen werden, um eine bestimmte Situation oder ein Material den Lehren der Erfindung anzupassen, ohne von deren zentralem Rahmen abzuweichen. Daher ist beabsichtigt, daß diese Erfindung nicht auf das bestimmte Ausführungsbeispiel, das als beste Art zur Ausführung der Erfindung angesehen wird, begrenzt ist, sondern daß die Erfindung alle in den Rahmen der angehängten Ansprüche fallenden Ausführungsbeispiele umfaßt.

Claims

1. Daisy-Chain-Kollisionserkennungsschaltung, mit:

einem Spannungskomparator (U2) mit einem nichtinvertierenden Eingang und einem invertierenden Eingang, die jeweils zum Empfang von Differenzausgangsspannungen von ersten und zweiten Eingangsknotenpunkten (A,B) auf jeweiligen von einem Differenzleitungstreiber (U1) herkommenden Leitungen verbunden sind, um von diesen Differenzausgangsspannungen und kurzzeitige Spannungsspitzen von der Primärwicklung (P) eines über diese Leitungen verbundenen Isoliertransformators (T1) zu empfangen; gekennzeichnet durch

eine zwischen dem ersten Eingangsknotenpunkt (A) und einem ersten Zwischenknotenpunkt (C) geschaltete erste Gleichrichtereinrichtung (CR1);

eine zwischen dem zweiten Eingangsknotenpunkt (B) und dem ersten Zwischenknotenpunkt (C) geschaltete zweite Gleichrichtereinrichtung (CR2);

einen durch eine Reihenschaltung eines ersten Widerstands (R1) und eines zweiten Widerstands (R2) gebildeten ersten Spannungsteiler, wobei der erste Spannungsteiler zwischen den Eingangsknotenpunkten (A,B) und einem zweiten Zwischenknotenpunkt (D) geschaltet ist, wobei die Verbindung des ersten Widerstands und des zweiten Widerstands mit dem invertierenden Eingang des Spannungskomparators (U2) verbunden ist;

einen durch eine Reihenschaltung eines dritten Widerstands (R3) und eines vierten Widerstands (R4) gebildeten zweiten Spannungsteiler, wobei der zweite Spannungsteiler zwischen dem ersten Zwischenknotenpunkt (C) und dem zweiten Zwischenknotenpunkt (D) geschaltet ist, wobei die Verbindung des dritten Widerstands und des vierten Widerstands mit dem nichtinvertierenden Eingang des Spannungskomparators (U2) verbunden ist; und

einen zwischen dem nichtinvertierenden Eingang des Spannungskomparators (U2) und dem zweiten Zwischenknotenpunkt (D) geschalteten ersten Ladekondensator (C2), wobei der erste Ladekondensator derart angeordnet ist, daß er auf eine Spannung aufgeladen werden kann, die direkt proportional zu der Spitzenspannung der Differenzausgangsspannungen ist

2. Kollisionserkennungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Gleichrichtereinrichtung eine erste Diode (CR1) aufweist, deren Anode mit dem ersten Eingangsknotenpunkt (A) verbunden ist und deren Kathode mit dem ersten Zwischenknotenpunkt (C) verbunden ist.

3. Kollisionserkennungsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Gleichrichtereinrichtung eine zweite Diode (CR2) aufweist, deren Anode mit dem zweiten Eingangsknotenpunkt (B) verbunden ist und deren Kathode mit dem ersten Zwischenknotenpunkt (C) verbunden ist.

4. Kollisionserkennungsschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Ausgang des Spannungskomparators (U2) derart angeordnet ist, daß er ein internes Kollisionserkennungssignal liefert, das beim Auftreten einer Daisy-Chain-Kollision von einem logischen Hochpegel zu einem logischen Niedrigpegel umgeschaltet wird.

5. Kollisionserkennungsschaltung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Einrichtung (C3) zum Integrieren von an dem invertierenden Eingang des Spannungskomparators (U2) auftretenden Spannungsspitzen, so daß dessen falsches Triggern verhindert wird, wenn der Leitungstreiber aktiv ist.

6. Kollisionserkennungsschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Integrationseinrichtung einen zwischen dem invertierenden Eingang des Spannungskomparators (U2) und dem zweiten Zwischenknotenpunkt (D) geschalteten zweiten Ladekondensator (C3) aufweist.

7. Kollisionserkennungsschaltung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Sperreinrichtung (Q1) zum Verringern der durch die Primärwicklung (P) des Isolationstransformators (T1) aufgebrachten Last mittels der ersten und zweiten Spannungsteiler bei inaktivem Leitungstreiber (U1), die in die Sekundärwicklung (S) des Isolationstransformators (T1) reflektiert wird.

8. Kollisionserkennungsschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Sperreinrichtung einen Transistor (Q1), einen Strombegrenzungswiderstand (R7) und einen Inverter (U8) aufweist, wobei der Eingang des Inverters zum Empfang eines Freigabesignals (EN) geschaltet ist und sein Ausgang mit der Basis des Transistors verbunden ist, wobei der Kollektor des Transistors mit dem zweiten Zwischenknotenpunkt (D) verbunden ist und sein Emitter mit einem Massepotential (GND) verbunden ist, und wobei das eine Ende des Strombegrenzungswiderstands (R7) mit einem Versorgungspotential (VCC) verbunden ist und sein anderes Ende mit der Basis des Transistors verbunden ist.

9. Kollisionserkennungsschaltung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen aus einer Reihenschaltung eines fünften Widerstands (R5) und eines sechsten Widerstands (R6) gebildeten dritten Spannungsteiler, wobei der dritte Spannungsteiler zwischen dem Versorgungspotential (VCC) und dem Massepotential (GND) geschaltet ist, und wobei die Verbindung des fünften Widerstands (R5) und des sechsten Widerstands (R6) mit dem Ausgang des Spannungskomparators (U2) verbunden ist.

10. Kollisionserkennungsschaltung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Kollisionsausgangs-Halteeinrichtung (U3,U4), die auf das Ausgangssignal des Spannungskomparators (U2) reagiert, um ein externes Kollisionspräsenzsignal (ECDT) zu erzeugen, das beim Auftreten einer Daisy-Chain-Kollision von einem logischen Hochpegel zu einem logischen Niedrigpegel umgeschaltet wird.

11. Kollisionserkennungsschaltung nach Anspruch 10, gekennzeichnet durch eine auf ein Freigabesignal (EN) reagierende Zeitverzögerungseinrichtung (U5,U6) zum Verhindern eines falschen Triggerns des Spannungskomparators (U2), derart, daß das von der Halteeinrichtung (U5,U6) kommende externe Kollisionspräsenzsignal (ECDT) auf dem logischen Hochpegel gehalten wird.

12. Kollisionserkennungsschaltung nach einem der Ansprüche 3 bis 11, gekennzeichnet durch eine Temperaturkompensierungseinrichtung zum Ausgleichen von Spannungsabfall und Nichtlinearität mit der Temperatur über der ersten und zweiten Diode.

13. Kollisionserkennungsschaltung nach Anspruch 12, bei der die Temperaturkompensierungseinrichtung eine dritte Diode (CR3), deren Anode mit dem ersten Eingangsknotenpunkt (A) verbunden ist und deren Kathode mit dem ersten Widerstand (R1) verbunden ist, und eine vierte Diode (CR4) aufweist, deren Anode mit dem zweiten Eingangsknotenpunkt (B) und deren Kathode mit dem ersten Widerstand (R1) verbunden ist.

14. Daisy-Chain-Kollisionserkennungsschaltung zur Verwendung in einem Transceiver für kodierte Daten eines StarLAN-Netzwerks, mit:

einem Spannungskomparator mit einem invertierenden Eingang, einem nichtinvertierenden Eingang und einem Ausgang;

ersten und zweiten Eingangsknotenpunkten zum Empfangen von Differenzausgangsspannungen von einem Differenzleitungstreiber und von kurzzeitigen Spannungsspitzen von der Primärwicklung eines Isolationstransformators;

einer zwischen dem ersten Eingangsknotenpunkt und einem ersten Zwischenknotenpunkt geschalteten Gleichrichtereinrichtung;

einer zwischen dem zweiten Eingangsknotenpunkt und dem ersten Zwischenknotenpunkt geschalteten zweiten Gleichrichtereinrichtung;

einem aus einer Reihenschaltung eines ersten Widerstands und eines zweiten Widerstands gebildeten ersten Spannungsteiler, wobei der erste Spannungsteiler zwischen den Eingangsknotenpunkten und einem zweiten Zwischenknotenpunkt geschaltet ist, wobei die Verbindung des ersten Widerstands und des zweiten Widerstands mit dem invertierenden Eingang des Spannungskomparators verbunden ist;

einem aus einer Reihenschaltung eines dritten Widerstands und eines vierten Widerstands gebildeten zweiten Spannungsteiler, wobei der zweite Spannungsteiler zwischen dem ersten Zwischenknotenpunkt und dem zweiten Zwischenknotenpunkt geschaltet ist, wobei die Verbindung des dritten Widerstands und des vierten Widerstands mit dem nichtinvertierenden Eingang des Spannungskomparators verbunden ist;

einem zwischen dem nichtinvertierenden Eingang des Spannungskomparators und dem zweiten Zwischenknotenpunkt geschalteten ersten Ladekondensator, wobei der erste Ladekondensator auf eine Spannung aufgeladen ist, die direkt proportional zu der Spitzenspannung der Differenzausgangsspannungen ist;

einer auf das Ausgangssignal des Spannungskomparators reagierenden Kollisionsausgangs-Halteeinrichtung zum Erzeugen eines externen Kollisionspräsenzsignals, das beim Auftreten einer Daisy-Chain-Kollision von einem logischen Hochpegel zu einem logischen Niedrigpegel umgeschaltet wird; und

einer auf ein Freigabesignal reagierenden Zeitverzögerungseinrichtung zum Verhindern eines falschen Triggerns des Spannungskomparators, derart, daß das von der Halteeinrichtung kommende externe Kollisionspräsenzsignal auf dem logischen Hochpegel gehalten wird.

15. Kollisionserkennungsschaltung nach Anspruch 14, ferner mit einer Einrichtung zum Integrieren von an dem invertierenden Eingang des Spannungskomparators auftretenden Spannungsspitzen, so daß dessen falsches Triggern bei Aktivität des Leitungstreibers verhindert wird.

16. Kollisionserkennungsschaltung nach Anspruch 15, bei der die Integrationseinrichtung einen zweiten Ladekondensator aufweist, der zwischen dem invertierenden Eingang des Spannungskomparators und dem zweiten Zwischenknotenpunkt geschaltet ist.

17. Kollisionserkennungsschaltung nach Anspruch 14, ferner mit einer Sperreinrichtung zum Verringern der durch die Primärwicklung des Isolationstransformators auf gebrachten Last mittels der ersten und zweiten Spannungsteiler bei inaktivem Leitungstreiber, die in die Sekundärwicklung des Isolationstransformators reflektiert wird.

18. Kollisionserkennungsschaltung nach Anspruch 17, bei der die Sperreinrichtung einen Transistor, einen Strombegrenzungstransistor und einen Inverter aufweist, wobei der Eingang des Inverters zum Empfangen eines Freigabesignals mit einem Eingangsknotenpunkt verbunden ist und sein Ausgang mit der Basis des Transistors verbunden ist, wobei der Kollektor des Transistors mit dem zweiten Zwischenknotenpunkt verbunden ist und sein Emitter mit einem Massepotential verbunden ist, und wobei das eine Ende des Strombegrenzungswiderstands mit einem Versorgungspotential verbunden ist und sein anderes Ende mit der Basis des Transistors verbunden ist.

19. Kollisionserkennungsschaltung nach Anspruch 18, ferner mit einem aus einer Reihenschaltung eines fünften Widerstands und eines sechsten Widerstands gebildeten dritten Spannungsteiler, wobei der dritte Spannungsteiler zwischen dem Versorgungspotential und dem Massepotential geschaltet ist, wobei die Verbindung des fünften Widerstands und des sechsten Widerstands mit dem Ausgang des Spannungskomparators verbunden ist.

20. Kollisionserkennungsschaltung nach Anspruch 14, ferner mit einer Temperaturkompensierungseinrichtung zum Ausgleichen von Spannungsabfall und Nichtlinearität mit der Temperatur über der ersten und zweiten Gleichrichtereinrichtung.