DE3752255T2

DE3752255T2 - Statische Induktiontransistoren mit isoliertem Gatter in einer eingeschnittenen Stufe und Verfahren zu deren Herstellung

Info

Publication number: DE3752255T2
Application number: DE3752255T
Authority: DE
Inventors: Junichi Nishizawa; Soubei Suzuki; Nobuo Takeda
Original assignee: SUZUKI; Research Development Corp of Japan
Current assignee: SUZUKI; Japan Science and Technology Agency
Priority date: 1986-11-19
Filing date: 1987-11-18
Publication date: 1999-09-02
Anticipated expiration: 2007-11-19
Also published as: DE3752273D1; EP0547030B1; EP0268472A2; EP0690513A2; EP0690513A3; DE3789003D1; DE3752215T2; US5115287A; EP0547030A3; EP0481965A3; EP0481965A2; EP0268472B1; EP0481965B1; EP0547030A2; EP0268472A3; DE3789003T2; DE3752273T2; DE3752255D1; DE3752215D1; EP0690513B1

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Diese Erfindung bezieht sich auf einen statischen Induktionstransistor mit isoliertem Gate in einer eingeschnittenen Stufe, der sich dazu eignet, eine Hochgeschwindigkeits- Umschaltung durchzuführen, auf eine Integrierte Hochgeschwindigkeitsschaltung mit geringer Leistungsaufnahme und einem statischen Induktionstransistor mit isoliertem Gate in einer eingeschnittenen Stufe und ein Verfahren zur Herstellung derselben.

Beschreibung des Standes der Technik

Bis jetzt wurden Transistoren mit isoliertem Gate für Hochfrequenzverstärkung und integrierte Schaltungen verwendet, die jedoch den Nachteil haben, daß eine geringe Aussteuerungsfähigkeit haben. Es ist beispielsweise eine integrierte komplementäre Metalloxid-Transistorschaltung (C-MOS) als Anwendung eines Transistors mit isoliertem Gate bekannt. Diese Schaltung (C-MOS) arbeitet jedoch mit einer geringen Verlustleistung, aufgrund der geringen Aussteuerungsfähigkeit jedoch mit einer niedrigen Umschaltgeschwindigkeit. Um die oben genannten Nachteile zu überwinden, hat einer der derzeitigen Erfinder bereits einen statischen Induktionstransistor mit isoliertem Gate (siehe beispielsweise die japanische Patentanmeldung No. 1756/1977) und einen statischen Indukti onstransistor mit isoliertem Gate in einer eingeschnittenen Stufe (siehe beispielsweise die japanische Patentanmeldung No. 13,707/1977) vorgeschlagen. Der statische Induktionstransistor mit isoliertem Gate ist derart ausgebildet, daß die Verarmungsschicht, die sich vom Drain-Bereich ausbreitet, den Source-Bereich erreicht. Somit wird ein Strom, der von Source zu Drain fließt nicht nur mit Hilfe der Gate-Spannung gesteuert, sondern auch mit Hilfe der Drain-Spannung, wobei der Strom nicht nur in eine Schnittstelle zwischen einem Halbleiter und einem Isolator fließt sondern auch in ein Substrat. Daher weist der statische Induktionstransistor mit isoliertem Gate nicht-sättigende Stromspannungs-Charakteristika auf und bietet weitreichende Aussteuerungsfähigkeiten. Insbesondere hat der statische Induktionstransistor mit isoliertem Gate in einer eingeschnittenen Stufe einen in der Tiefe eines Halbleitersubstrates ausgebildeten Kanal, wodurch eine gute Aussteuerungsfähigkeit für eine Kanallänge und eine Gate-Länge gegeben ist, und dieser Transistor eignet sich gut für die Verkürzung eines Kanals, um seine Aussteuerungsfähigkeit zu verbessern. Somit ist der statische Induktionstransistor mit isoliertem Gate in einer eingeschnittenen Stufe in der Lage, seine Aussteuerungsfähigkeit zu verbessern und eine parasitäre Kapazität zu vermindern und weist somit eine hervorragende Leistung als Hochgeschwindigkeits-Schalttransistor und als integrierte Hochgeschwindigkeits- und Niedrigleistungs- Schaltung auf.
Der Stand der Technik wird im folgenden unter Bezugnahme auf Fig. 1 beschrieben. Fig. 1(a) zeigt im Schnitt ein Beispiel für einen Aufbau eines herkömmlichen statischen Induktion stransistor mit isoliertem Gate in einer eingeschnittenen Stufe. In Fig. 1(a) kennzeichnet 10 ein Halbleitersubstrat, dessen Hauptoberfläche teilweise mit einer U-förmigen Rille versehen ist. Ein Drain-Bereich 11, ein Kanalbereich 13 und ein Source-Bereich 12 sind der Reihe nach in der Tiefe von der Hauptoberfläche entlang der Seitenwand der U-förmigen Rille ausgebildet, und eine Drain-Elektrode 11' ist mit dem Drain-Bereich 11 verbunden. Eine Source-Elektrode, die nicht gezeigt ist, ist in vertikaler Blickrichtung von der Papieroberfläche vorgesehen. Der Drain-Bereich 11 und der Source-Bereich 12 haben eine Verunreinigungskonzentration im Bereich von 10¹&sup8; bis 10²¹ cm&supmin;³, deren Leitfähigkeitstyp als P- Typ gezeigt ist, wobei jedoch der N-Typ verwendet werden kann. Darüber hinaus kann der Bereich 11 als ein Source- Bereich und der Bereich 12 als ein Drain-Bereich verwendet werden. Der Kanalbereich 13 hat eine Verunreinigungskonzentration im Bereich von 10¹² bis 10¹&sup6; cm&supmin;³, deren Leitfähigkeitstyp der gleiche oder der entgegengesetzte Typ des Drain- Bereiches 11 und des Source-Bereiches 12 sein kann, wobei auch ein Mehrschichtaufbau verwendet werden kann. Die Verunreinigungskonzentration wie auch die Tiefe der zuvor erwähnten U-förmigen Rille sind so bestimmt, daß eine Verarmungsschicht, die sich vom Drain-Bereich 11 ausbreitet, den Source-Bereich 12 wenigstens in einem Teil seines Betriebszustandes erreicht. Ein Gate-Isolator 14, wie etwa ein Oxidfilm, berührt den Kanalbereich 13 und hat eine Dicke im Bereich von 100 bis 1.000 Å [10 Å = 1 nm]. Auf der gegenüberliegenden Seite des Gate-Isolators 14 befindet sich eine Gate-Elektrode 14', die aus Metall besteht, wie etwa polykristallinem Silizium oder dergleichen. 15 kennzeichnet einen Feld-Oxidfilm. Da ein herkömmlicher statischer Induktionstransistor mit isoliertem Gate in einer eingeschnittenen Stufe, wie in Fig. 1(a) gezeigt, in der Tiefe mit Bezug auf ein Halbleitersubstrat ausgebildet ist, können die Abmessungen eines Transistors mit der Präzision der Abscheidung und der Ätzung gesteuert werden, wodurch eine gute Aussteuerungsfähigkeit für die Kanallänge und die Gate-Länge gewährleistet ist und er sich gut für die Verkürzung des Kanals eignet, um die Aussteuerungsfähigkeit zu verbessern. Demzufolge bietet ein Transistor dieser Art, wie er oben erwähnt wurde, eine große Aussteuerungsfähigkeit und kann eine parasitäre Kapazität verringern, wodurch er eine ausgezeichnete Leistung als Hochgeschwindigkeits-Umschalttransistor und als integrierte Hochgeschwindigkeits-Niedrigleistungs-Schaltung aufweist.
Ein Beispiel eines hinreichend bekannten Herstellungsvorgangs für die Fertigung des zuvor erwähnten statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe wird unter Bezugnahme auf Fig. 2 beschrieben.

Fig. 2 (a)

Eine Epitaxialschicht 22, die einen Kanal bildet, wird auf einem Halbleitersubstrat 21 abgeschieden, das als Drain verwendet wird, und eine Kanal-Verunreinigung wird mit Hilfe thermischer Diffusion oder Ionen-Implantierung erzeugt, worauf eine U-förmige Rille in einem Teil der Hauptoberfläche des Halbleitersubstrates durch anisotropisches Plasmaätzen oder dergleichen ausgebildet wird.

Fig. 2 (b)

Eine herkömmliche Photolithographie und eine selektive Oxidation werden verwendet, um einen Feld-Oxidfilm 23 und Fenster auszubilden, die sich in einem Teil der Hauptoberfläche eines Halbleitersubstrates befinden und einen Teil der Seitenwand einer U-förmigen Rille enthalten, um einen Gate-Oxidfilm 24 auszubilden.

Fig. 2 (c)

Ein polykristallines Silizium 25, das eine Gate-Elektrode bildet, wird abgeschieden und einer Ätzung in Form einer herkömmlichen Photolithographie ausgesetzt, so daß es auf einem Gate-Oxidfilm der Seitenwand einer U-förmigen Rille verbleibt, und anschließend wird ein Source-Bereich 26 durch thermische Diffusion oder Ionen-Implantierung ausgebildet.

Fig. 2 (d)

Ein Passivierungsfilm 27 wird abgeschieden und eine Kontaktöffnung geöffnet, um eine Drain-Elektrode 21', eine Gate- Elektrode 25' und eine Source-Elektrode 26' auszubilden.
Die Verunreinigungskonzentration des zuvor erwähnten Drain- Bereiches 21 und des Source-Bereiches 26 liegt im Bereich von 10¹&sup8; bis 10²¹ cm&supmin;³ Es wird darauf hingewiesen, daß der Leitfähigkeitstyp natürlich entweder der P-Typ oder der N-Typ sein kann und 21 als Source-Bereich und 26 als Drain-Bereich im Gegensatz zum oben Erläuterten verwendet werden kann. Die Verunreinigungskonzentration des Kanalbereiches 22 liegt im Bereich von 10¹² bis 10¹&sup6; cm&supmin;³, und der Leitfähigkeitstyp derselben kann der gleiche oder der entgegengesetzte des zuvor erwähnten Drain-Bereiches und des Source-Bereiches sein, wobei möglicherweise ein Mehrschichtaufbau verwendet werden kann. Wenigstens in einem Teil des Betriebszustandes muß jedoch eine Verarmungsschicht, die sich vom Drain-Bereich ausbreitet, den Source-Bereich erreichen, und um diese Anforderung zu erfüllen, werden ihre Verunreinigungskonzentration wie auch die Tiefe der U-förmigen Rille bestimmt. Die Dicke des Gate-Oxidfilms 24 ist auf einen Bereich zwischen 100 bis 1.000 Å eingestellt, und die Gate-Elektrode ist normalerweise aus einem polykristallinen Silizium oder dergleichen ausgebildet, wobei die Dicke im Bereich von 1.000 Å bis 1 um liegt.
Beim oben beschriebenen herkömmlichen Vorgang zur Herstellung eines statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe wird eine herkömmliche Photolithographie angewendet, und somit ist ein Spielraum für die Ausrichtung des Maske erforderlich. Demzufolge macht dieser Spielraum es schwierig, die Gate-Elektrode 25 nur auf der Seitenwand der U-förmigen Rille auszubilden.
Beispielsweise zeigt Fig. 3 ein Beispiel eines Ebenenaufbaus eines herkömmlichen statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe, der dem Herstellungsvorgang aus Fig. 2 entspricht. In Fig. 3 kennzeichnet 31 eine Seitenwand einer U-förmigen Rille, 32 ein Fenster, das durch selektive Oxidation ausgebildet ist, 33 eine Gate-Elektrode aus einem polykristallinen Silizium, 34 und 35 ein Drain-Kontaktloch bzw. ein Gate-Kontaktloch und 36 und 37 eine Drain-Elektrode bzw. eine Gate-Elektrode. In Fig. 3 ist der Schnitt B-B' in Fig. 2(d) gezeigt. lb und lc kennzeichnen Masken-Ausrichtungsspielräume mit Bezug auf die Photolithographie der Vorgänge von Fig. 2(b) und (c), wobei der Spielraum normalerweise mit etwa 0,1 bis 2 um ausgebildet ist.
Ein Beispiel der Drain-Strom-/Drain-Spannungs-Charakteristika eines Transistors, der sich hinsichtlich des Masken-Ausrichtungsspielraums lc unterscheidet, ist in Fig. 4(a) bis (c) gezeigt. In diesem Fall ist er derart ausgebildet, daß die Kanallänge etwa 0,5 um beträgt; die Dosierung der Kanal-Verunreinigung etwa 1,5 · 10¹³ cm&supmin;² ist; und die Dicke des Gate- Oxidfilms etwa 250 Å beträgt, wobei der Masken-Ausrichtungsspielraum lc 0 um in (a) und 1 um sowie 2 um in (b) bzw. (c) beträgt. Im Fall von (a) zeigt sich die Stromspannungs-Charakteristik des ungesättigten Typs, die Aussteuerungsfähigkeit ist groß und die Charakteristik des statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe ist auffallend, es zeigt sich aber der Nachteil, daß die Ausbeute gering ist. Da andererseits im Fall von (b) und (c) ein Abschnitt, der mit dem Masken-Ausrichtungsspielraum korrespondiert, ähnlich einem Planartyp-Transistor arbeitet, wird die tatsächliche Kanallänge ausgedehnt, wodurch die Aussteuerungsfähigkeit beeinträchtigt wird.
Bei einem herkömmlichen statischen Induktionstransistor mit isoliertem Gate in einer eingeschnittenen Stufe liegt der Drain-Bereich 11 dem Source-Bereich 12 gegenüber, wobei der Kanalbereich 13 sandwichartig dazwischen liegt, und somit fließt, wenn der Kanal verkürzt wird, um eine höhere Geschwindigkeit zu erreichen, ein Strom zwischen Drain und Source selbst an einem Punkt, der von der Gate-Oberfläche entfernt ist, durch Beeinflussung durch das Drainfeld. Diese Stromkomponente kann nicht durch eine Gatespannung gesteuert werden. Dies führt zu Nachteilen, daß ein Kriechstrom im Sperrzustand etc. groß ist. Beispielsweise zeigt Fig. 1(b) ein Beispiel der Drain-Strom-/Drain-Spannungs-Cha±-akteristika eines herkömmlichen statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe, der so ausgebildet ist, daß die Kanallänge etwa 0,5 um beträgt, die Dosierung der Kanalverunreinigung etwa 2 · 10¹³ cm&supmin;² und die Dicke des Gate-Oxidfilms etwa 250 Å beträgt. Selbst wenn die Gatespannung 0 Volt ist, fließt der Drainstrom, wenn sich die Drainspannung erhöht. Es natürlich wird darauf hingewiesen, daß ein Strom dieser Art, der auf der Massenseite fließt, bis zu einem gewissen Grad unterdrückt werden kann, indem die Verunreinigungskonzentration des Kanalbereiches 3 gewählt wird. Fig. 1(c) zeigt ein Beispiel der Drain-Strom-/Drain- Spannungs-Charakteristika eines herkömmlichen statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe, der so ausgebildet ist, daß die Kanallänge etwa 0,5 um, die Dosis der Kanalverunreinigung etwa 6 · 10¹³ cm&supmin;² und die Dicke des Gate-Oxidfilms etwa 250 Å beträgt. Ein Kriechstrom im Sperrzustand wurde verbessert, dennoch wird die Aussteuerungsfähigkeit bis zu einem gewissen Grad beeinträchtigt, da sich der statische Induktionseffekt auf der Drain-Seite kaum bis zur Source-Seite ausdehnte, und die Schwellenwertspannung wird erhöht.
Ziel der vorliegenden Erfindung ist es, gemäß Anspruch 1 ein Verfahren zur Herstellung eines statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe anzugeben, der selbsteinstellbar eine Gate-Elektrode ausbildet, wobei die Gate-Elektrode als Maske bei der Ausbildung der Drain- und Source-Bereiche verwendet wird. Auf diese Weise wird das oben beschriebene Problem der Maskenausrichtung während der Ausbildung das Gate-Oxidfilms und der Gate- Elektrode behoben, während die Reproduzierbarkeit und die Zuverlässigkeit verbessert werden.
Ein verbessertes Verfahren für die Herstellung eines statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe nach vorliegender Erfindung ist durch die folgende Schrittabfolge gekennzeichnet:
anisotropisches Ätzen der Hauptoberfläche eines Halbleitersubstrates, um eine U-förmige Rille auszubilden;
Abscheiden eines Maskenmaterials für eine selektive Oxidation auf der Hauptoberfläche;
anisotropisches Ätzen des Maskenmaterials, um dieses Maskenmaterial in einem Bereich der Hauptoberfläche zurückzulassen, die für eine eventuelle Ausbildung des Transistors vorgesehen ist;
Selektive Oxidation, um einen Feld-Oxidfilm auf der Hauptoberfläche auszubilden und das Maskenmaterial zu entfernen, um ein Fenster in diesem Feld-Oxidfilm auszubilden;
Ausbildung eines dünnen Gate-Oxidfilms in diesem Fenster;
Abscheidung von Material, um eine Gate-Elektrode auszubilden, und anisotropisches Ätzen, um das Gate-Elektrodenma terial in sich selbst ausrichtender Art und Weise auf einer Seitenwand der Rille zurückzulassen; und
Ausbildung eines Drain-Bereiches und eines Source-Bereiches unter Verwendung der Gate-Elektrode als Maske.
Ein weiteres Ziel der vorliegenden Erfindung besteht darin, einen statischen Induktionstransistor mit isoliertem Gate gemäß Anspruch 4 anzugeben, bei dem sowohl der Drain- als auch der Source-Bereich so angeordnet ist, daß kein Abschnitt erforderlich ist, in dem der Drain-Bereich dem Source-Bereich gegenüberliegt und ein Kanalbereich sandwichartig dazwischen angeordnet ist, wobei der Kanal eine geringe Verunreinigungskonzentration hat, die nur in der Nähe einer Oberfläche einer Seitenwand ausgebildet ist, wodurch bei normalen Betriebszuständen kein Kriechstrom zwischen Drain und Source unter dem Einfluß eines elektrischen Drain-Feldes fließt.
Die britische Patentanmeldung No. 2 103 879 bezieht sich auf einen MOS-Feldeffekttransistor, bei dem eines der erwähnten Ziele darin besteht, ein Problem zu lösen, das durch die Positionseinstellung einer Abscheidungsquelle entsteht und auftritt, wenn eine Gate-Elektrode auf der Seitenwand eines Plateaus durch schräge Abscheidung ausgebildet wird. Um dieses Ziel zu erreichen, wird ein dicker Oxidfilm auf der gesamten Oberfläche eines Halbleitersubstrates ausgebildet. Es wird ein Plateau ausgebildet und darin eine Unterätzung ausgebildet, was zu einem Überhang des Oxidfilms führt, der seinerseits verwendet wird, um eine Gate-Elektrode auf der Seitenwand auszubilden.
Im folgenden wird eine Ausführungsform der vorliegenden Erfindung lediglich beispielhaft unter Bezugnahme auf die Zeichnungen erläutert. In diesen ist:
Fig. 1 ein Beispiel eines herkömmlichen statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe, wobei Fig. 1(a) einen Schnitt des Schichtaufbaus, Fig. 1(b) ein Beispiel der Drain-Strom-/Drain-Spannungs-Charakteristika und Fig. 1(c) ein weiteres Beispiel der Drain-Strom- /Drain-Spannungs-Charakteristika zeigt;
Fig. 2 eine erläuternde Darstellung des Herstellungsvorgangs, wobei ein Beispiel eines herkömmlichen Verfahrens zur Herstellung eines statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe gezeigt ist;
Fig. 3 eine Aufsicht, die den Schichtaufbau eines herkömmlichen statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe zeigt;
Fig. 4 eine Darstellung der Charakteristik, die ein Beispiel der Drain-Strom-/Drain-Spannungs-Charakteristika zeigt, die durch eine Differenz des Masken-Ausrichtungsspielraums eines herkömmlichen statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe verursacht wird;
Fig. 5 ein Beispiel eines verbesserten statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe, der nicht Bestandteil der beanspruchten Erfindung ist, wobei Fig. 5(a) ein Schnitt durch den Aufbau ist und Fig. 5(b) ein Beispiel der Drain-Strom-/Drain-Spannungs-Charakteristika zeigt;
Fig. 6 eine Schnittansicht des Aufbaus eines verbesserten statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe;
Fig. 7 eine Schnittansicht, die ein Beispiel einer integrierten Schaltung eines verbesserten statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe zeigt, der nicht Bestandteil der beanspruchten Erfindung ist;
Fig. 8 eine erläuternde Darstellung der Herstellungsvorgangs eines verbesserten statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe gemäß eines Herstellungsverfahrens für einen statischen Induktionstransistor mit isoliertem Gate in einer eingeschnittenen Stufe dieser Erfindung;
Fig. 9 eine Aufsicht, die den Schichtaufbau desselben zeigt; und
Fig. 10 eine Schnittansicht, die ein Beispiel einer integrierten Schaltung zeigt, die mit diesem Verfahren hergestellt wird;
Unter Bezugnahme auf Fig. 5 (a) wird ein Beispiel eines Schnitts für den Aufbau eines verbesserten statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe gezeigt. In der Zeichnung kennzeichnet 90 ein Halb leitersubstrat, dessen Hauptoberfläche teilweise mit einer U- förmigen Rille versehen ist. In dieser U-förmigen Rille sind ein Drain-Bereich 91 und ein Kanalbereich 93 in Tiefenrichtung angeordnet, um die Hauptoberfläche entlang der Seitenwand auszubilden, wobei eine Drain-Elektrode 91' mit dem Drain-Bereich 91 verbunden ist. Ein Source-Bereich 92 ist mit dem unteren Ende der Seitenwand der U-förmigen Rille und entlang des Bodens dieser Rille so verbunden, daß kein Abschnitt vorhanden ist, der dem Drain-Bereich gegenüberliegt. Die Source-Elektrode ist, obwohl sie nicht gezeigt ist, von der Papieroberfläche aus gesehen beispielsweise in vertikaler Richtung angeordnet. Der Drain-Bereich 91 und der Source-Bereich 92 haben eine Verunreinigungskonzentration im Bereich von 10¹&sup8; bis 10²¹ cm&supmin;³, wobei der gezeigte Leitfähigkeitstyp der P-Typ ist, jedoch auch der N-Typ verwendet werden kann. Zudem kann der Bereich 91 als Source-Bereich und der Bereich 92 als Drain-Bereich verwendet werden. Der Kanalbereich 93 hat eine Verunreinigungskonzentration im Bereich von 10¹² bis 10¹&sup6; cm&supmin;³. Der Leitfähigkeitstyp kann derselbe oder der entgegengesetzte des Drain-Bereiches 91 und des Source-Bereiches 92 sein, und es kann ein Mehrschichtaufbau verwendet werden. Darüber hinaus kann er eine Verunreinigungsverteilung haben, die zum Drain-Bereich abnimmt, aber bei wenigstens einem Teil des Betriebszustandes sind die Verunreinigungskonzentration wie auch die Tiefe der U-förmigen Rille so bestimmt, daß eine Verarmungsschicht, die sich vom Drain-Bereich 91 ausbreitet, den Source-Bereich 92 erreicht. Ein Gate-Isolator 94, wie etwa ein Oxidfilm berührt den Kanalbereich 93 und hat eine Dicke im Bereich von 100 bis 1.000 Å. Eine Gate-Elektrode 94', die aus Metall oder polykristallinem Silizium oder der gleichen besteht, ist gegenüberliegend zum Gate-Isolatorfilm 94 ausgebildet. 95 kennzeichnet einen Feld-Oxidfilm.
Im Gegensatz zum Stand der Technik haben bei diesem Aufbau der Drain-Bereich 91 und der Source-Bereich 92 keinen Abschnitt, der dem zwischen ihnen sandwichartig angeordneten Kanalbereich 93 gegenüberliegt. Dementsprechend ist das Drainfeld auf der Massenseite im Gegensatz zum Stand der Technik abgemindert, um die Durchschlagsspannung zwischen Drain und Source zu erhöhen und einen Kriechstrom zu verringern. Fig. 5 (b) zeigt die Drain-Spannungs-/Drain-Strom-Charakteristika des statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe nach vorliegendem Aufbau. In diesem Fall ist dieser so aufgebaut, daß die Kanallänge etwa 0,5 um beträgt, die Dosierung der Kanalverunreinigung etwa bei 5 · 10¹² cm&supmin;² liegt und die Dicke des Gate- Oxidfilms ungefähr 250 Å beträgt. Aus Fig. 5 (b) wird verständlich, daß selbst wenn die Verunreinigungskonzentration des Kanals geringer ist als beim Stand der Technik, ein Kriechstrom zwischen Drain und Source reduziert wird.
Fig. 6 zeigt ein Beispiel eines Schnittaufbaus eines weiteren statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe gemäß der vorliegenden Erfindung. Ein Halbleitersubstrat 100, ein Drain-Bereich 101, ein Source- Bereich 102, ein Kanalbereich 103, eine Drain-Elektrode 101', ein Gate-Isolierfilm 104, eine Gate-Elektrode 104' und ein Feld-Oxidfilm 105 sind ähnlich Fig. 5 (a) angeordnet. Er ist so aufgebaut, daß ein Kriechstrom zwischen Drain und Source weiter durch das Halbleitersubstrat 100 unterdrückt wird.
Diese Ausführungsform ist dadurch gekennzeichnet, daß ein Bereich 106 mit hoher Verunreinigungskonzentration mit einem Leitfähigkeitstyp, der dem des Drain 101 entgegengesetzt ist, in der Nähe des Source-Bereiches 102 eingebettet ist.
Fig. 7 zeigt einen Schnittaufbau eines Inverter-Gate, bei dem ein statischer Induktionstransistor mit isoliertem Gate in einer eingeschnittenen Stufe bei einer komplementären integrierten Metalloxidhalbleiter-Transistorschaltung eingesetzt wird. Ein N-Kanal-Transistor in einem Halbleitersubstrat 110 hat einen n&spplus;-Drain-Bereich 111, einen n&spplus;-Source-Bereich 113, einen p-Kanalbereich 115, eine Drain-Elektrode 111', einen Gate-Isolator 117 und eine Gate-Elektrode 117', während ein p-Kanal-Transistor einen p&spplus;-Drain-Bereich 112, einen p&spplus;- Source-Bereich 114, einen n-Kanalbereich 116, eine Drain- Elektrode 112', einen Gate-Isolator 117 und eine Gate-Elektrode 117' aufweist. Der n&spplus;-Drain-Bereich 111, der p&spplus;-Dran- Bereich 112, der n&spplus;-Source-Bereich 113 und der p&spplus;-Source- Bereich 114 haben eine Verunreinigungskonzentration im Bereich von 10¹&sup8; bis 10²¹ cm&supmin;³. Der p-Kanalbereich 115 und der n-Kanalbereich 116 haben eine Verunreinigungskonzentration im Bereich von 10¹² bis 10¹&sup6; cm&supmin;³, wobei die Verunreinigungskonzentration wie auch die Tiefe der U-förmigen Rille so festgelegt sind, daß in wenigstens einem Teil des Betriebszustandes eine Verarmungsschicht, die sich von den Drain-Bereichen 111 und 112 ausbreitet, die Source-Bereiche 113 und 114 erreicht. Der Gate-Isolator 117, wie etwa ein Oxidfilm hat eine Dicke im Bereich von 100 bis 1.000 Å. In der Zeichnung kennzeichnet 118 einen Feldoxidfilm. Eine p-Senke 119 ist ausgebildet, um den p-Kanal-Transistor vom N-Kanal-Transistor zu trennen. Die Gate-Elektrode 117' enthält eine logische Eingabe, während die Drain-Elektroden 111' und 112' einen logische Ausgabe enthalten, und eine Versorgungsspannung wird den Source-Elektroden zugeführt, die mit den Source-Bereichen 113 bzw. 114 verbunden sind. Hat die logische Eingabe einen hohen Pegel, nimmt der N-Kanal-Transistor den Durchgangszustand ein, während der P-Kanal-Transistor den Sperrzustand einnimmt, wodurch die logische Ausgabe einen niedrigen Pegel erreicht. Dasselbe gilt für den umgekehrten Fall.
Selbst wenn ein kürzerer Kanal erreicht wird, um auf einfache Weise den statischen Induktionseffekt der Drainspannung auf den Source-Bereich zu vergrößern und so die Aussteuerungsfähigkeit der Vorrichtung zu erhöhen, kann ein Kriechstrom im Sperrzustand verringert und eine Bereitschaftsleistung reduziert werden, da der statische Induktionstransistor mit isoliertem Gate in einer eingeschnittenen Stufe so aufgebaut ist, daß der Drain-Bereich und der Source-Bereich nicht von dem zwischen ihnen sandwichartig angeordneten Kanalbereich überlagert werden. Demzufolge ist es möglich, eine komplementäre integrierte Hochgeschwindigkeits-Metalloxidhalbleiter- Transistorschaltung mit geringer Leistungsaufnahme anzugeben. Man erhält beispielsweise eine Ausbreitungs-Verzögerungszeit von 63 psec bei einer Verlustleistung von 3,9 mW mit Hilfe eines Ringoszillators der komplementären integrierten Metalloxidhalbleiter-Transistorschaltung, die in Fig. 7 gezeigt ist.
Wie es oben erläutert wurde, werden bei der vorliegenden Erfindung die Nachteile überwunden, die bei einem herkömmli chen statischen Induktionstransistor mit isoliertem Gate in einer eingeschnittenen Stufe auftreten, und selbst wenn der kürzere Kanal erreicht wird, um in ausreichendem Maße den statischen Induktionseffekt der Drain-Spannung zu erhalten, kann eine unnötige Spannung zwischen Drain und Source verringert werden. Demzufolge kann ein statischer Induktionstransistor mit isoliertem Gate in einer eingeschnittenen Stufe angeben werden, der eine Hochgeschwindigkeits-Umschaltung durchführen kann und eine geringere Leistungsaufnahme hat, und dieser Transistor kann dazu verwendet werden, eine integrierte Hochgeschwindigkeitsschaltung mit geringer Leistungsaufnahme und einem Transistor mit isoliertem Gate anzugeben, was einen hohen industriellen Wert darstellt.

(Herstellungsverfahren)

Fig. 8 zeigt ein Beispiel für ein Herstellungsverfahren des zuvor beschriebenen statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe.

Fig. 8 (a)

Eine Epitaxialschicht 122, die einen Kanal bildet, wird auf einem Halbleitersubstrat 121 abgeschieden, darin eine Kanalverunreinigung durch thermische Diffusion oder Ionenimplantierung erzeugt und danach eine U-förmige Rille in einem Teil der Hauptoberfläche des Halbleitersubstrates durch anisotropische Plasmaätzung oder dergleichen ausgebildet.

Fig. 8 (b)

Die selektive Oxidation wird angewendet, um einen Feld-Oxidfilm 123 auszubilden, und gleichzeitig wird ein Fenster in einem aktiven Bereich der Hauptoberfläche des Halbleitersubstrates ausgebildet, um einen Gate-Oxidfilm 124 auszubilden.

Fig. 8 (c)

Ein polykristallines Silizium 125, das eine Gate-Elektrode bildet, wird abgeschieden, eine Gate-Elektrode selbsteinstellend nur auf der Seitenwand einer U-förmigen Rille durch anisotropische Plasmaätzung oder dergleichen ausgebildet, und anschließend diese Gate-Elektrode 125 als Maske verwendet, um einen Drain-Bereich 126 und einen Source-Bereich 127 durch thermische Diffusion und Ionenimplantierung auszubilden.

Fig. 8 (d)

Ein Passivierungsfilm 128 wird abgeschieden und ein Kontaktloch geöffnet, um eine Drain-Elektrode 126' und eine Source- Elektrode 127' auszubilden.
In diesem Fall liegt die Verunreinigungskonzentration des Drain-Bereiches 126 und des Source-Bereiches 127 in der Größenordnung von 10¹&sup8; bis 10²¹ cm&supmin;³. Natürlich kann der Leitfähigkeitstyp entweder der P-Typ oder der N-Typ sein und 126 als Source-Bereich und 127 als Drain-Bereich verwendet werden. Die Verunreinigungskonzentration des Kanalbereiches 122 beträgt etwa 10¹² bis 10¹&sup6; cm&supmin;³, der Leitfähigkeitstyp desselben kann derselbe oder der entgegengesetzte des Drain-Bereiches 126 und des Source-Bereiches 127 sein und es kann eben falls ein Mehrschichtaufbau verwendet werden. Bei wenigstens einem Teil des Betriebszustands sind jedoch die Verunreinigungskonzentration und die Tiefe der U-förmigen Rille so bestimmt, daß eine Verarmungsschicht, die sich vom Drain- Bereich ausbreitet, den Source-Bereich erreicht. Die Dicke des Gate-Oxidfilms 124 ist auf 100 bis 1.000 Å oder ähnlich eingestellt und die Dicke der Gate-Elektrode auf etwa 1.000 Å bis 1 um. Es ist beispielsweise sehr vorteilhaft, ein polykristallines Silizium für die Gate-Elektrode einzusetzen. Die anisotropische Ätzung kann durch PCl&sub3;-Plasmaätzen ausgeführt werden, deren Druck im Bereich von 0,03 bis 0,2 Torr (1 Torr = 133,3 Pa) liegt.
In Übereinstimmung mit dem zuvor erwähnten Herstellungsvorgang können ein Gate-Oxidfilm, der in hohem Maße die Charakteristik der Vorrichtung beeinflußt, und eine Gate-Elektrode selbsteinstellbar nur auf der Seitenwand der U-förmigen Rille ausgebildet werden, wodurch ein statischer Induktionstransistor mit isoliertem Gate in einer eingeschnittenen Stufe angegeben wird, der eine gute Reproduzierbarkeit und Verläßlichkeit aufweist und die Drain-Strom-/Drain-Spannungs-Charakteristik hat, die in Fig. 4(a) gezeigt sind.
Fig. 9 zeigt ein Beispiel für einen Schichtaufbau eines statischen Induktionstransistors mit isoliertem Gate in einer eingeschnittenen Stufe, der dem Herstellungsvorgang aus Fig. 8 entspricht. In dieser Zeichnung kennzeichnet 131 eine U- förmige Rille mit Seitenwand, 132 ein Fenster, das man durch selektive Oxidation erhält und einen aktiven Bereich bildet, 133 eine Gate-Elektrode, die aus einem polykristallinen Sili zium 134 ausgebildet wird, 135 und 136 eine Drain-Kontaktöffnung, eine Source-Kontaktöffnung bzw. eine Gate-Kontaktöffnung und 134', 135' sowie 136' eine Drain-Elektrode, eine Source-Elektrode bzw. eine Gate-Elektrode. Bei dieser Zeichnung ist der Schnitt entlang A-A' in Fig. 8(d) gezeigt. Da der aktive Bereich vollständig selbsteinstellbar mit Bezug auf die Seitenwand der U-förmigen Rille ausgebildet ist, kann ein statischer Induktionstransistor mit isoliertem Gate in einer eingeschnittenen Stufe hergestellt werden, der eine gute Reproduzierbarkeit aufweist.
Fig. 10 zeigt ein Beispiel eines Schnittaufbaus eines Gate, bei dem der zuvor genannte statische Induktionstransistor mit isoliertem Gate in einer eingeschnittenen Stufe bei einer komplementären integrierten Metalloxidhalbleiter-Transistorschaltung eingesetzt wird. In dieser Zeichnung kennzeichnet 140 ein Halbleitersubstrat, dessen Hauptoberfläche teilweise mit einer U-förmigen Rille versehen ist. 141 kennzeichnet einen N&spplus;-Drain-Bereich, 142 einen P&spplus;-Drain-Bereich, 143 einen N&spplus;-Source-Bereich und 144 einen P&spplus;-Source-Bereich, wobei diese Bereiche eine Verunreinigungskonzentration in der Größenordnung von 10¹&sup8; bis 10²¹ cm&supmin;³ haben. 145 kennzeichnet einen P- Kanalbereich und 146 einen N-Kanalbereich, wobei diese Bereiche eine Verunreinigungskonzentration in der Größenordnung von 10¹² bis 10¹&sup6; cm&supmin;³ haben. Bei wenigstens einem Teil des Betriebszustandes sind die Verunreinigungskonzentration und die Tiefe der U-förmigen Rille so festgelegt, daß eine Verarmungsschicht, die sich vom Drain-Bereich ausbreitet, den Source-Bereich erreicht. 147 kennzeichnet einen Gate-Isolator, wie etwa einen Oxidfilm, und hat eine Dicke von etwa 100 bis 1.000 Å, 147' eine Gate-Elektrode und 148 einen Feld- Oxidfilm. 149 kennzeichnet eine vergrabene N-Typ-Schicht, die dazu bestimmt ist, den P-Kanal-Transistor vom N-Kanal-Transistor zu trennen. Die Gate-Elektrode 147' bildet einen logischen Eingang und die Drain-Elektrode 141' einen logischen Ausgang, und eine Versorgungsspannung wird zwischen Source- Elektroden 143' und 144' angelegt. Hat der logische Eingang einen hohen Pegel, nimmt der N-Kanal-Transistor einen Durchgangszustand ein, wohingegen der P-Kanal-Transistor einen Sperrzustand einnimmt und somit der logische Ausgang einen geringen Pegel erreicht. Dasselbe gilt für den umgekehrten Fall.
Selbst eine integrierte Schaltung dieser Art kann beinahe mit demselben Herstellungsvorgang gefertigt werden, wie er in Fig. 8 gezeigt ist, mit Ausnahme des Substrataufbaus, wodurch eine komplementäre integrierte Hochgeschwindigkeits-Metalloxidhalbleiter-Transistorschaltung mit geringer Leistungsaufnahme angegeben werden kann. Man erhält beispielsweise eine Ausbreitungs-Verzögerungszeit von 63 psec bei einer Verlustleistung von 3,9 mW mit Hilfe eines Ringoszillators der komplementären integrierten Metalloxidhalbleiter-Transistorschaltung, die in Fig. 10 gezeigt ist.

Claims

1. Verfahren zum Herstellen eines statischen Induktionstransistors mit stufengeschnittenem isoliertem Gatter, gekennzeichnet durch die folgende Folge von Schritten:

anisotropes Ätzen einer Hauptoberfläche eines Halbleitersubstrates (121), um eine U-förmige Nut zu bilden;

Ablagerung von Maskenmaterial zur selektiven Oxidation auf der Hauptoberfläche;

anisotropes Ätzen des Maskenmaterials, um das Maskenmaterial auf einer Fläche der Hauptoberfläche übrig zu lassen, in der Absicht zur eventuellen Bildung des Transistors;

selektive Oxidation, um einen Feldoxidfilm (123) über der Hauptoberfläche zu bilden und Entfernung des Maskenmaterials, um ein Fenster (132) in dem Feldoxidfilm (123) zu schaffen;

Bildung eines Dünngatteroxidfilms (124) in dem Fenster;

Ablagerung von Material, um eine Gatterelektrode (125) zu bilden und anisotropes Ätzen, um das Gatterelektrodenmaterial in einer selbstausgerichteten Weise auf einer Seitenwand der Nut übrigzulassen;

Bildung eines Draingebietes und Sourcegebietes unter Benutzung der Gatterelektrode (125) als Maske.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ablagerung von Material für die Gatterelektrode eine Ablagerung eines polykristallinen Siliciumfilms umfaßt, und das anisotrope Ätzen dieses Films reaktives Ionenätzen unter Benutzung von PCI&sub3; umfaßt.

3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß eine Vielzahl von den Transistoren auf dem Substrat durch das Verfahren integriert und gebildet wird.

4. Ein statischer Induktionstransistor mit stufengeschnittenem isoliertem Gatter, welcher umfaßt:

eine U-förmige Nut in einer Hauptoberfläche eines Halbleitersubstrats (100);

ein Drain- oder Sourcegebiet (101) mit einer hohen Verunreinigungskonzentration, welche an der Spitze einer Seite der Nut vorgesehen ist;

ein Source- bzw. Draingebiet mit einer hohen Verunreinigungskonzentration, welche entlang dem Boden der Nut in einer Position vorgesehen ist, welche von dem Drain- oder Sourcegebiet abgesetzt ist, so daß es keine Überlappung in ihren vertikalen Ausrichtungen gibt;

ein dünner Gatteroxidfilm (104) auf einer Seitenwand der Nut zwischen den Source- und Draingebieten;

eine Gatterelektrode (104') auf dem dünnen Gatteroxidfilm;

ein Kanalgebiet (103) mit einer niedrigen Verunreinigungskonzentation, welche zwischen den Source- und Draingebieten vorgesehen ist, und

einem dicken Feldoxidfilm (105), welcher sich über das Substrat (100) entfernt von Kontaktflächen zu Elektroden für die Gatter-, Drain- und Sourcegebiete erstreckt;

dadurch gekennzeichnet, daß ein Gebiet (106) mit hoher Verunreinigungskonzentration mit einem Leitfähigkeitstyp unterschiedlich von dem Drain- oder Sourcegebiet (101) und dem Source- oder Draingebiet (102) in der Nachbarschaft des Sourcegebietes vorgesehen ist, um dadurch ein Gebiet, durch welches Strom fließt, zu beschränken.

5. Transistor nach Anspruch 4, dadurch gekennzeichnet, daß der Transistor mindestens einen der Bestandteile eines integrierten Halbleiterschaltkreises umfaßt.