[go: up one dir, main page]

DE3687250T2 - Kupfer-chrom-polyimid-verbundwerkstoffe. - Google Patents

Kupfer-chrom-polyimid-verbundwerkstoffe.

Info

Publication number
DE3687250T2
DE3687250T2 DE8686305856T DE3687250T DE3687250T2 DE 3687250 T2 DE3687250 T2 DE 3687250T2 DE 8686305856 T DE8686305856 T DE 8686305856T DE 3687250 T DE3687250 T DE 3687250T DE 3687250 T2 DE3687250 T2 DE 3687250T2
Authority
DE
Germany
Prior art keywords
layer
copper
chromium
polyimide
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8686305856T
Other languages
English (en)
Other versions
DE3687250D1 (de
Inventor
Jerome S Sallo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gould Electronics Inc
Original Assignee
Gould Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gould Inc filed Critical Gould Inc
Publication of DE3687250D1 publication Critical patent/DE3687250D1/de
Application granted granted Critical
Publication of DE3687250T2 publication Critical patent/DE3687250T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C25D5/56—Electroplating of non-metallic surfaces of plastics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

  • In allgemeiner Hinsicht betrifft diese Erfindung ein Verfahrung zur Herstellung eines metallbeschichteten, dielektrischen Schichtmaterials zur Anwendung bei der Erzeugung biegsamer, elektrischer Schaltkreise. Mehr im einzelnen betrifft die Erfindung ein Verfahren, das die Anwendung von Kupfer-beschichteten Polyimid einschließt, wobei die Schwierigkeiten des Hinterschneidens in Gold- oder Zinn- Elektrolysebädern vermieden sind. Metall-beschichtete dielektrische Schichtmaterialien bzw. Folien sind besonders zweckmäßig zur Anwendung bei der Flachleiter-Folienträger- Technologie zum automatischen Bonden von Halbleiterchips an Substrate und bei biegsamen "gedruckten Schaltungen". Ein typischer Flachleiter-Folien-Träger besteht aus einem Dielektrikum (etwa Polyimid), das mit Metall (etwa Kupfer) beschichtet ist. Diese Metallbeschichtung wird geätzt, um eine Anzahl freistehender Leiterbahnen bzw. Flachleiter zurückzulassen, welche direkt mit den Halbleiterchips verbunden (gebondet) werden. Eine der bevorzugten metallurgischen Maßnahmen zum Bonden erfordert, daß die Kupfer-Leiterbahnen mit Gold oder Zinn beschichtet sind. Jedoch verursachen Gold- und Zinn-Elektrolysebäder eine Hinterschneidung an den Kanten der Kupfer-Leiterbahnen und manchmal erfolgt eine vollständige Ablösung der Leiterbahnen von der dielektrischen Folie.
  • Es sind verschiedene Beschichtungen und andere Behandlungen der Kupferfolien vorgeschlagen worden, um ein Hinterschneiden und eine Ablösung der Kupferfolie von der dielektrischen Schicht zu verhindern. Tatsächlich ist ein drei-schichtiges Folienprodukt vorgeschlagen worden, das eine Kupferfolie aufweist, die über ein Epoxy- oder Acryl-Klebemittel am Polyimid gebunden ist. Beim Beschichten dieses drei-schichtigen Produkt mit Gold tritt keine Hinterschneidung auf, weil es keine freiliegende Kupfer/ Polyimid-Oberfläche gibt. Andererseits weisen zwei-schichtige Produkte eine Reihe Vorteile auf gegenüber einem dreischichtigen Produkt; zu diesen Vorteilen gehören die Biegsamkeit bei flexiblen Leiterplatten, geringes Gewicht, keine, auf die Klebemittel zurückführbare Verunreinigung, möglicherweise eine bessere Wärmebeständigkeit, weil eine Klebemittelschicht fehlt, die bei thermischer Beanspruchung beschädigt werden könnte, weiterhin die Möglichkeit, mit dem Kupfer durch die dielektrische Schicht hindurchzudringen, wenn dieses Dielektrikum chemisch geätzt worden ist, und eine Beständigkeit gegenüber Strahlung. Ferner beeinflußt das Klebemittel eine Schallübertragung, wenn zur Schaltung auch Wandler gehören.
  • Das U.S. Patent 3,981,691 (Cuneo) offenbart ein Verfahren zur Verbesserung der Bindung zwischen Kupfer und einem Dielektrikum, wobei auch eine Hinterschneidung in Salzsäurelösung an der Kupfer/Polyimid-Grenzschicht auf ein Minimum herabgesetzt sein soll. Entsprechend diesem Cuneo- Patent wird "schwarzes Chrom" (Chromoxid, das wenigstens 25 Gewichtsprozent Sauerstoff enthält) galvanisch auf der Metallschicht abgeschieden; daraufhin wird die dielektrische Schicht in einem Gießverfahren auf der mit schwarzem Chrom bedeckten Metallschicht aufgebracht. Im Cuneo- Patent wird ausgeführt, daß die Kupfer/Polyimid-Bindung so weit verbessert worden ist, daß die Metall-Leiter von der Polyimidschicht nicht abgelöst werden, wenn dieses Verbundmaterial 5 Minuten lang bei 25ºC in 10-normaler Salzsäurelösung gehalten wird. Obwohl diese Behandlung mit "schwarzem Chrom" die Beständigkeit gegen eine Hinterschneidung bei Polyimid verbessert, das direkt auf die Kupferschicht gegossen worden ist, beseitigt diese Schicht aus schwarzem Chrom nicht vollständig die Gefahr einer Hinterschneidung und Ablösung der Kupfer-Leiterbahnen. Weil dieses "schwarze Chrom" nicht galvanisch auf Polyimid abgeschieden werden kann, ist das Cuneo-Verfahren lediglich bei gegossenen Polyimidfilmen anwendbar; d. h. bei Polyimidfilmen, die dadurch erzeugt worden sind, daß flüssiges Polyimid auf die Metallschicht gegossen wird. Dies beschränkt die Anwendung des Cuneo-Verfahrens auf Kupfer an einer Seite eines Polyimidfilmes und auf flexible Leiterplatten-Anwendungen, die relativ dünne Polyimidschichten aufweisen. Weiterhin ist das Cuneo- Verfahren nicht bei bi-axial gerecktem Polyimid anwendbar, etwa bei dem von Du Pont vertriebenen KAPTON (KAPTON ist ein Warenzeichen von Du Pont für deren Polyimidfilme), weil KAPTON vorgegossen ist und nicht ohne Hilfe eines Klebemittels an Metall gebunden werden kann. (KAPTON ist im Verlauf seiner Herstellung bi-axial gereckt worden, weist deshalb eine gute Dimensionsbeständigkeit auf und ist in Schichtdicken bis zu 0,127 mm (5 mil) verfügbar.) Dimensionsbeständige Polyimidfilme wie etwa KAPTON sind bei der Herstellung flexibler Leiterplatten viel bevorzugter als gegossenes Polyimid.
  • Mit dem U.S. Patent 3,781,596 (Galli et al) wird die Abscheidung einer Schicht aus Chrom oder Nickel auf der Kupferschicht vorgeschlagen, um die Haftung an einer Polyimidschicht zu verbessern, die nachfolgend auf die Kupferschicht aufgegossen oder laminiert wird. Dieses Verfahren weist die gleichen Nachteile auf, wie das vorstehend beschriebene Cuneo-Verfahren, weil das Chrom oder das Nickel auf dem Kupfer abgeschieden wird und nicht auf dem Polyimid, so daß Leiterbahnen nur auf einer Seite des Polyimid möglich sind, und weil auch dieses Verfahren auf gegossene Polyimidfilme beschränkt ist. Weiterhin wird in dem Cuneo-Patent ausgeführt (vgl. Spalte 1, Zeilen 35-49), daß eine Chrom- oder Nickelschicht - wie von Galli vorgeschlagen - eine Hinterschneidung nicht verhindert, wenn das Produkt in ein Bad zur Abscheidung von Gold eingebracht wird.
  • Das U.S. Patent 3,729,814 (Wright et al) offenbart ein Verfahren zur Herstellung von Hybridschaltungsanordnungen, wobei ein dünnes biegsames Substrat wie etwa Polyimid verwendet wird, daraufhin unter Vakuumbedingungen eine Schicht aus Chrom oder Ni-Chrom auf dem Substrat aufgebracht wird, und daraufhin auf der Chrom- oder Ni-Chrom-Schicht unter Vakuumbedingungen eine Goldschicht aufgebracht wird. Die Goldschicht wird daraufhin geätzt, um Widerstände, Leiterbahnen, Flachleiter zur Befestigung von Chips und Verbindungsleitungen zu erzeugen. Obwohl Wright ein Verfahren zur Verbesserung der Haftung von Gold an Polyimid angibt, wird von Wright das Problem der Hinterschneidung an der Kupfer/Polyimid-Grenzfläche beim Einbringen in Bäder zur Abscheidung von Gold oder Zinn nicht angesprochen. Tatsächlich behandelt Wright die galvanische Abscheidung überhaupt nicht, weil nach seinem Verfahren die Abscheidung der Metallschichten unter Vakuumbedingungen durchgeführt wird.
  • Ein Artikel in Journal of Vacuum Science and Technology, Band 1, Nr. 1, Seiten 350-353, beschreibt einen Dünnschichtträger, der ein KAPTON-Substrat aufweist, auf welches eine Chromschicht aufgesprüht ist, gefolgt von einer Kupferschicht. Beim nachfolgenden Ätzen zur Erzeugung elektrischer Schaltkreise bildet die Chromschicht Widerstandselemente, und der Kupferfilm dient als Basis für Leiterbahnen. Der Träger wird keinerlei nachfolgenden Schritten zur galvanischen Metallabscheidung ausgesetzt.
  • Ein anderer Artikel in Solid State Technology, Juli 1973, Seiten 36-40, beschreibt ein Verfahren zur Erzeugung von Substraten, beispielsweise für Hybridschaltkreise, wobei Pyralin als Basis verwendet wird, auf dem unter Vakuumbedingungen eine Chromschicht erzeugt wird. Daraufhin wird
  • - wiederum unter Vakuumbedingungen - eine Schicht aus Kupfer und Chrom auf der Chromschicht erzeugt, und daraufhin wird eine lediglich aus Kupfer bestehende Schicht auf der Chrom/Kupfer-Schicht erzeugt. Daraufhin wird eine Maske aus Fotoresistmaterial aufgebracht, und Kupfer wird auf den nicht von der Maske abgedeckten Bereichen galvanisch abgeschieden, und daraufhin erfolgt eine galvanische Abscheidung von Gold. Weil die Schicht auf Fotoresistmaterial vor den Schritten zur galvanischen Metallabescheidung aufgebracht wird, und diese Fotoresistmaterial-Schicht später nicht entfernt wird, gibt es gegenüber dem Galvanisierbad keine freiliegende Metall/Polyimid-Grenzfläche, und somit kann das Problem einer Delaminierung vermieden werden.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes Verfahren zur Herstellung Metall-beschichteter dielektrischer Träger anzugeben, die mit metallischem Gold oder Zinn beschichtet werden, wobei die oben dargelegten Probleme einer Delaminierung und Hinterschneidung der Metallschicht vermieden werden.
  • Mit der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Trägers bereitgestellt, das nachstehende Verfahrensschritte vorsieht:
  • - Es wird ein dimensionsbeständiges Polyimid-Substrat bereitgestellt,
  • - auf diesem Polyimid-Substrat wird unter Vakuumbedingungen eine Schicht aus metallischem Chrom aufgedampft,
  • - auf dieser Chromschicht wird galvanisch eine Schicht aus Kupfer aufgebracht,
  • - die Chromschicht weist eine Schichtdicke von 5 bis 50 Nanometer (50 bis 500 Angström-Einheiten) auf,
  • - die Kupferschicht wird geätzt, um ein gewünschtes Muster aus Kupferleiterbahnen zu erzeugen, und
  • - daraufhin wird eine Schicht aus Gold oder Zinn oder Lötmittel auf diesen Leiterbahnen aufgebracht.
  • Für bestimmte Anwendungsfälle können die Schichten aus Kupfer und Chrom auf beiden Seiten des Polyimid-Substrates aufgebracht werden.
  • Das erfindungsgemäße Verfahren geht somit aus von einem biegsamen Träger, der eine Schicht aus einem dimensionsbeständigem Polyimidfilm aufweist; eine Schicht bestimmter Schichtdicke aus metallischem Chrom wird unter Vakuumbedingungen auf dem Polyimid aufgedampft; und eine Schicht aus Kupfer wird galvanisch auf der Chromschicht abgeschieden. Dieser bestimmte Träger weist eine verbesserte Beständigkeit gegenüber Hinterschneidung und Delaminieren auf, wenn der Träger in ein Bad zur Abscheidung von Gold oder Zinn eingebracht wird.
  • Obwohl der Erfinder nicht wünscht, auf eine bestimmte Theorie der Wirksamkeit seines Verfahrens festgelegt zu werden, nimmt der Erfinder an, daß die verbesserte Bindung zwischen Kupfer und Polyimid über das Chrom auf die Tatsache zurückzuführen ist, daß es sich beim Aufsprühen oder Sputtern unter Vakuumbedingungen um ein energiereiches Verfahren handelt. Wenn ein Chromtarget mit Ionen oder Elektronen beschossen wird, werden energiereiche, metallische Chromatome abgespalten. Diese Chromatome werden daraufhin auf der Polyimdischicht abgeschieden, wobei eine energiereiche Wechselwirkung stattfindet. Der Erfinder hat festgestellt, daß irgendeine Besonderheit auftritt, bei dieser energiereichen Reaktion zwischen Chrom und Polyimid im Vergleich dazu, wenn Polyimid in einem Gießverfahren auf einer chrombeschichteten Kupferfolie aufgebracht wird. Sofern das Kupfer direkt auf das Polyimid aufgesprüht wird, wird keinerlei Verbesserung hinsichtlich der Beständigkeit zum Hinterschneiden in einem Goldabscheidungsbad festgestellt. Der Erfinder glaubt, daß der Grund, warum Chrom "arbeitet", während Kupfer "nicht arbeitet", mit einer Überspannung und mit der Freisetzung von gasförmigem Wasserstoff im Verlauf des Metallabscheidungsverfahrens zu tun hat. Der Polyimidfilm absorbiert ungefährt 3 Gew.-% Wasser. Wenn dieser Polyimidfilm in eine wäßrige Metallabscheidungslösung eingebracht wird, wirkt der Film wie ein Schwamm, der Elektrolyt absorbiert, und wenn nachfolgend versucht wird, Gold (oder Zinn) galvanisch auf der Rückseite der Kupferschicht abzuscheiden, verursacht dieser absorbierte Elektrolyt eine Delaminierung der Kupferschicht von dem Polyimidfilm.
  • Wegen dieser Eigenschaft von Polyimid erfolgt die galvanische Metallabscheidung unter sehr ungünstigen Bedingungen, weil sich die zu beschichtende Oberfläche auf der Rückseite der Kupferschicht befindet, entfernt zu der Anode. Dies ist sehr uneffizient und begünstigt die Freisetzung von gasförmigem Wasserstoff und es ist tatsächlich dieser gasförmige Wasserstoff, der die Delaminierung der Kupferschicht von dem Polyimidfilm verursacht. Sofern ein Metall wie etwa Chrom zwischen dem Kupfer und dem Polyimid eingebracht wird, zwingt dies dazu, daß Wasserstoff eher an der Chromoberfläche gebildet wird, als an der Kupferoberfläche. An der Chromoberfläche tritt jedoch eine sehr hohe Überspannung auf, die eine Freisetzung von gasförmigem Wasserstoff nicht zuläßt.
  • Nachstehend wird eine beispielhafte Ausführungsform der Erfindung mit Bezugnahme auf die Zeichnungen erläutert; die letzteren zeigen:
  • Fig. 1 eine schematische Querschnittsdarstellung eines Trägers, der eine Chromschicht aufweist, die sich zwischen einer Polyimid- und einer Kupferschicht befindet; und
  • Fig. 2 eine schematische Querschnittsdarstellung eines Leiterbahnen/Folienträger-Produktes, das für automatisiertes Bonden von Folienträgern geeignet ist, und bei welchem die geätzten Kupfer- Leiterbahnen mit Gold beschichtet sind.
  • Ein Träger, der als flexible Leiterplatte oder zum Bonden von Halbleiterchips an ein Substrat verwendet werden kann, wird entsprechend den nachstehenden Verfahrensschritten hergestellt. Es wird eine dimensionsbeständige (bi-axial gereckte) Polyimidschicht wie etwa KAPTON bereitgestellt. Das Polyimid ist typischerweise in Schichtdicken von 0,0127 mm, 0,0508 mm, 0,0762 mm und 0,127 mm (½ mil, 1 mil, 2 mil, 3 mil und 5 mil) erhältlich. Für TAB-Anwendungen (automatisiertes Bonden an Folienträger) werden vorzugsweise Polyimidfolien mit einer Schichtdicke von 2 mil oder 3 mil eingesetzt. Die Polyimidschicht muß sehr sauber und frei von irgendwelchen Staubpartikeln sein, bevor das Aufsprühen oder Aufstäuben der Chromschicht unter Vakuumbedingungen erfolgt. Eine Reinigung kann mit Hilfe verschiedener, unter Vakuum durchführbarer Verfahren, wie etwa Koronaentladung oder Plasmaentladung durchgeführt werden.
  • Das Polyimid wird daraufhin in eine Vakuumkammer eingebracht, in der sich ein Chrom-Target befindet. Mit Hilfe bekannter Maßnahmen wird das Chrom zerstäubt. Anstelle einer Zerstäubung könnte auch eine Verdampfung oder chemische Abscheidung vorgesehen werden, um Chrom auf dem Polyimid abzuscheiden. Vorzugsweise wird eine Chromschicht abgeschieden, die eine Schichtdicke von 5 bis 50 Nanometer (50 bis 500 Angström-Einheiten) aufweist. Anschließend wird die Kupferschicht galvanisch bis zur gewünschten Schichtdicke auf der Chromschicht abgeschieden. Da es manchmal Schwierigkeiten bereitet, galvanisch Kupfer direkt auf dem Chrom abzuscheiden, kann eine Dünnschicht auf Kupfer auf dem Chrom aufgestäubt werden, während sich der Träger noch in der Vakuumkammer befindet. Vorzugsweise weist die auf das Chrom aufgestäubte Kupferschicht eine Schichtdicke von ungefähr 100 Nanometer (1000 Angström-Einheiten) auf.
  • Die galvanische Abscheidung erfolgt in einem Galvanisierbad, das etwa Kupfersulfat oder Kupferpyrosulfat enthält; die galvanische Kupferabscheidung erfolgt unter üblichen Bedingungen für die Herstellung von Leiterplatten für gedruckte Schaltungen; beispielsweise können folgende Bedingungen vorgesehen werden: 25ºC; etwa 645 A pro m² Stromdichte (etwa 60 Ampere pro Quadratfuß), wobei das Bad gerührt wird; Verwendung einer gefilterten Kupfersulfat- Galvanisierlösung mit überwachtem pH, wobei der pH im Bereich von 2 bis 4 gehalten wird. Es kann auch ein von einem gewerblichen Händler erworbenes Galvanisierbad verwendet werden, das üblicherweise organische Zusätze enthält zur Aufhellung oder Nivellierung des Niederschlag. Es ist nicht erforderlich, ganz bestimmte Galvanisierbäder zu verwenden; vielmehr ist eine übliche Kupfersulfat- oder Kupferpyrosulfat-Lösung unter den oben angegebenen Bedingungen ausreichend und zweckmäßig für die galvanische Kupferabscheidung. Üblicherweise wird eine lösliche Kupferanode und entsalztes Wasser verwendet. Die Anoden befinden sich in einem Sack aus inertem Tuchmaterial. Die Kupferschicht wird vorzugsweise galvanisch in einer Schichtdicke von 25 Mikrometer abgeschieden. Anschließend an die galvanische Kupferabscheidung wird der Träger behandelt, um Leiterplatten für TAB-Einsatz (automatisiertes Bonden an Folienträger) zu erzeugen. Typischerweise wird ein trockener Film aus Fotoresistmaterial auf die Kupferoberfläche laminiert; innerhalb des Leiterbahnen- oder Schaltkreismusters wird Strahlung aufgebracht, und daraufhin wird das Fotoresistmaterial entwickelt. Daraufhin erfolgt eine Ätzbehandlung, um unerwünschtes Kupfer zu entfernen, das bei der Bestrahlung nicht geschützt war. Die Ätzbehandlung erfolgt mit Hilfe üblicher Ätzlösungen wie etwa Eisen(III)chlorid, Kupfer- (II)chlorid, einer alkalischen Ätzlösung oder eine Wasserstoffperoxid-Ätzlösung. Es ist möglich, eine sehr feine Linienbreite zu erzielen, weil die galvanisch aufgebrachte Kupferschicht sehr dünn ist. Bei TAB-Anwendungen (automatisiertes Bonden von Folienträgern) kann es erforderlich werden, auch das Polyimid zu ätzen. Dies erfolgt mit einem trockenen Film aus Resistmaterial und mit einer stark ätzenden (kaustischen) Ätzlösung bei hoher Temperatur. Nachdem die gewünschten Kupferleiterbahnen erzeugt worden sind, wird das Verbundmaterial in ein Galvanisierbad zur Abscheidung von Gold (oder Zinn oder Lötmittel) eingebracht, und es erfolgte eine galvanische Abscheidung von Gold auf den Leiterbahnen.
  • Das vorstehend beschriebene Verfahren kann auch zur Herstellung von zur TAB-Anwendung geeigneten Produkten verwendet werden, bei denen sich die Kupferleiterbahnen auf beiden Seiten des Polyimidsubstrates befinden; hierzu wird das Kupfer-Ätzverfahren auf der zweiten Seite wiederholt.
  • Mit Fig. 1 ist ein Träger 10 dargestellt, der eine Polyimidschicht 12 aufweist, auf der sich eine aufgestäubte Chromschicht 14 befindet, auf der sich eine galvanisch abgeschiedene Kupferschicht 16 befindet. In der Darstellung gemäß Fig. 2 ist der Träger 10 geätzt worden, um zwei Kupferleiterbahnen 20 und 22 zu erzeugen, auf denen nachfolgend galvanisch eine Goldschicht 18 aufgebracht worden ist.
  • Nachstehend wird die Erfindung mehr im einzelnen mit Bezugnahme auf die folgenden Beispiele erläutert.
    • Beispiel 1
  • Ein Verbundwerkstoff besteht aus KAPTON mit aufgestäubtem Chrom und Kupfer; die Chromschicht ist 6 Nanometer (60 Angström-Einheiten) dick, und die Kupferschicht ist 150 Nanometer (1500 Angström-Einheiten) dick; auf diesem Verbundwerkstoff wird galvanisch eine 25 Mikrometer-dicke Kupferschicht abgeschieden; die galvanische Kupferabscheidung erfolgt mit einem Galvanisierbad der nachstehenden Zusammensetzung:
  • Kupfersulfat 623,6 g/m³ (10 oz./gal.)
  • Schwefelsäure 1559 g/m³ (25 oz./gal.)
  • Chloride 75 PPM
  • Zusatz ("Copper Gleym PC (von Lea Ronall)) 0,5 Vol-%
  • Das Galvanisierbad wird unter nachstehenden Bedingungen betrieben: Raumtemperatur, Luftagitation, Kathodenstromdichte etwa 215 A/m² (20 Ampere pro Quadratfuß) mit Kupferanoden.
  • Im Anschluß an die galvanische Kupferabscheidung wird in die Kupferschicht ein feine Linien aufweisender Schaltkreis geätzt; als Ätzmittel dient Eisen(III)chlorid-Lösung. Die verbleibende Dünnschicht aus Chrom wird mit 10%-iger Salzsäure bei Raumtemperatur aufgelöst.
  • Der Verbundwerkstoff wird daraufhin in einem Galvanisierbad mit der nachstehenden Zusammensetzung mit Gold beschichtet:
  • - Bei dem Bad handelt es sich um ein von Englehard käuflich erworbenes Bad Typ ECF-61 (das geschützte Zusätze enthält),
  • - das Bad weist einen Gehalt an metallischem Gold von 81,77 g/m³ (1.2 Troy ozs. per gallon) auf und wird bei einem pH von 9,0 und bei einer Temperatur von 49ºC (120ºF) gehalten,
  • - die Stromdichte beträgt etwa 54 A/m² (5 Ampere pro Quadratfuß),
  • - die Anoden bestehen aus beschichtetem Titan.
  • Im Anschluß an die galvanische Abscheidung einer 0,00254 mm (100 Mikro-Zoll) Goldschicht wurde keine Hinterschneidung oder Delaminierung an der KAPTON-Folie festgestellt.
    • Beispiel 2
  • Der Verbundwerkstoff besteht aus KAPTON und weist eine 150 Nanometer (1500 Angström-Einheiten) dicke Kupferschicht auf, die direkt auf der KAPTON-Folie aufgebracht ist. Auf diesem Material wird galvanisch eine 0,0254 mm (1 mil) dicke Kupferschicht aufgebracht; anschließend erfolgt eine Behandlung zum Aufdrucken des Leiterbahnenmusters und eine Ätzbehandlung wie in Beispiel 1 angegeben. Das Material wird daraufhin galvanisch mit Gold beschichtet wie in Beispiel 1 angegeben. Es wird eine fast vollständige Delaminierung des Kupfers von der KAPTON-Folie festgestellt.
    • Beispiel 3
  • Ein Verbundwerkstoff wird galvanisch mit Kupfer beschichtet, mit einem aufgedruckten Leiterbahnenmuster versehen und geätzt, genauso wie das in Beispiel 1 beschrieben ist. An diesem Verbundwerkstoff wird daraufhin stromlos Zinn abgeschieden; die Zinnabscheidung erfolgt in einem Bad Typ ST-240, das von Cutech erhältlich ist. Dieses Cutech-Bad enthält 155,9 bis 187,08 g/m³ (2 ½ bis 3 ozs. per gallon) Zinn und wird bei einem pH von 2,0 bei Raumtemperatur gehalten. Vor der Zinnabscheidung erfolgte eine 10 min lange Vorreinigung in einem Bad, das 30 Gew.-% Cutech HL-16 in Wasser enthält. Es wird keine Delaminierung oder Hinterschneidung des Kupfers an der KAPTON-Folie festgestellt.
    • Bespiel 4
  • Exakt analog zu Beispiel 2 wird eine Probe hergestellt und exakt analog zu Beispiel 3 mit Zinn beschichtet, wozu ein Cutech-Zinnbad dient. Es wird nahezu eine völlige Delaminierung des Kupfers von der KAPTON-Folie festgestellt.

Claims (5)

1. Ein Verfahren zur Herstellung eines Trägers, wobei ein dimensionsbeständiges Polyimid-Substrat (12) bereitgestellt wird, auf diesem Polyimid-Substrat unter Vakuumbedingungen eine Schicht (14) aus metallischem Chrom aufgedampft wird, und auf dieser Chromschicht (14) galvanisch eine Schicht (16) aus Kupfer aufgebracht wird, dadurch gekennzeichnet, daß
die Chromschicht (14) eine Schichtdicke von 5 bis 50 Nanometer (50 bis 500 Angström-Einheiten) aufweist;
die Kupferschicht (16) geätzt wird, um ein gewünschtes Muster aus Kupfer-Leiterbahnen (20) zu erzeugen; und
nachfolgend auf diesen Leiterbahnen (20) eine Schicht (18) aus Gold oder Zinn oder Lötmittel aufgebracht wird.
2. Das Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf der Chromschicht (14) unter Vakuumbedingungen eine Schicht aus Kupfer aufgedampft wird, bevor die galvanische Abscheidung der Kupferschicht (16) erfolgt.
3. Das Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die unter Vakuumbedingungen aufgedampfte Kupferschicht eine Schichtdicke von etwa 100 Nanometer (1000 Angström-Einheiten) aufweist.
4. Das Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die galvanisch aufgebrachte Kupferschicht (16) eine Schichtdicke von etwa 25 Mikrometer aufweist.
5. Das Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Schicht aus metallischem Chrom unter Vakuumbedingungen auf beiden Hauptflächen des Polyimid-Substrates (12) aufgedampft wird; und auf jeder Chromschicht galvanisch je eine Kupferschicht aufgebracht wird.
DE8686305856T 1985-09-13 1986-07-30 Kupfer-chrom-polyimid-verbundwerkstoffe. Expired - Lifetime DE3687250T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US77591885A 1985-09-13 1985-09-13

Publications (2)

Publication Number Publication Date
DE3687250D1 DE3687250D1 (de) 1993-01-21
DE3687250T2 true DE3687250T2 (de) 1993-05-27

Family

ID=25105948

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8686305856T Expired - Lifetime DE3687250T2 (de) 1985-09-13 1986-07-30 Kupfer-chrom-polyimid-verbundwerkstoffe.

Country Status (8)

Country Link
EP (1) EP0215557B1 (de)
JP (1) JPS6262551A (de)
KR (1) KR900000865B1 (de)
CA (1) CA1302947C (de)
DE (1) DE3687250T2 (de)
HK (1) HK118693A (de)
MY (1) MY101626A (de)
SG (1) SG94193G (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002031214A1 (de) 2000-10-09 2002-04-18 Hueck Folien Metallisierte folie und verfahren zu deren herstellung sowie deren anwendung

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6486527A (en) * 1987-09-29 1989-03-31 Hitachi Cable Ccb tape carrier
JPH069308B2 (ja) * 1988-06-22 1994-02-02 東洋メタライジング株式会社 フレキシブルプリント配線用基板
DE3907004A1 (de) * 1989-03-04 1990-09-06 Contraves Ag Verfahren zum herstellen von duennschichtschaltungen
EP0386458A1 (de) * 1989-03-04 1990-09-12 Oerlikon-Contraves AG Verfahren zum Herstellen von Dünnschichtschaltungen mit Zinnstrukturen
US4962004A (en) * 1989-09-13 1990-10-09 Digital Equipment Corporation Method of inhibiting electrochemical reduction of polyimide during electroplating and articles formed thereby
DE69012271T2 (de) * 1989-09-22 1995-03-16 Minnesota Mining & Mfg Verfahren zur Elektroplattierung von elektroaktiven Polymeren und damit erhaltene Gegenstände.
JP2775647B2 (ja) * 1989-11-17 1998-07-16 宇部興産株式会社 メタライズドポリイミドフィルムの製法
US5038195A (en) * 1990-02-09 1991-08-06 Ibm Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate
WO1992002040A1 (en) * 1990-07-25 1992-02-06 Dsm N.V. Package for incorporating an integrated circuit and a process for the production of the package
US5176811A (en) * 1991-02-01 1993-01-05 International Business Machines Corporation Gold plating bath additives for copper circuitization on polyimide printed circuit boards
US5461203A (en) * 1991-05-06 1995-10-24 International Business Machines Corporation Electronic package including lower water content polyimide film
CA2051611C (fr) * 1991-09-17 1996-01-23 Michel Gauthier Procede de preparation d'ensembles collecteurs-electrodes pour generateurs de films minces, ensembles collecteurs- electrodes et generateurs obtenus
CA2051604A1 (fr) * 1991-09-17 1993-03-18 Guy St-Amant Feuillards metalliques supportes sur plastique obtenu par metallisation-placage
JP2765673B2 (ja) * 1992-06-04 1998-06-18 インターナショナル・ビジネス・マシーンズ・コーポレイション メタライゼーション層及びその形成方法
US5427983A (en) * 1992-12-29 1995-06-27 International Business Machines Corporation Process for corrosion free multi-layer metal conductors
US5543222A (en) * 1994-04-29 1996-08-06 E. I. Du Pont De Nemours And Company Metallized polyimide film containing a hydrocarbyl tin compound
JPH08330728A (ja) * 1995-05-26 1996-12-13 Toyo Metaraijingu Kk フレキシブルプリント配線用基板
US6424630B1 (en) 1998-10-30 2002-07-23 Advanced Micro Devices, Inc. Apparatus and method for calibrating a home networking station receiving network signals on a telephone line medium
KR100788011B1 (ko) * 1999-12-21 2007-12-21 어드밴스드 마이크로 디바이시즈, 인코포레이티드 플립 칩 접속부를 신뢰성 있게 하기 위해 솔더를 사용한유기 패키지
CA2327801A1 (en) * 2000-03-21 2001-09-21 Rocky L. Hilburn Copper on polymer component having improved adhesion
DE102004054597B4 (de) * 2004-11-11 2019-07-25 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
SG126776A1 (en) * 2005-04-08 2006-11-29 3M Innovative Properties Co Flexible circuit substrate
KR100796463B1 (ko) * 2005-11-16 2008-01-23 마이크로코즘 테크놀리지 씨오.,엘티디 가요성 인쇄 회로 및 그의 제조 방법
KR101159514B1 (ko) * 2007-05-24 2012-06-26 프린코 코포레이션 다층기판 금속배선 제조방법 및 그 구조
TWI411373B (zh) * 2007-05-25 2013-10-01 Princo Corp 多層基板金屬線路結構
TWI354523B (en) 2007-05-25 2011-12-11 Princo Corp Method for manufacturing metal lines in multi-laye
US8815333B2 (en) 2007-12-05 2014-08-26 Princo Middle East Fze Manufacturing method of metal structure in multi-layer substrate
CN114188543A (zh) * 2021-11-15 2022-03-15 深圳市宝明科技股份有限公司 一种复合导电铜箔及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3729814A (en) 1967-04-04 1973-05-01 Gen Electric Method for making a composite
US3781596A (en) 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US3981691A (en) 1974-07-01 1976-09-21 Minnesota Mining And Manufacturing Company Metal-clad dielectric sheeting having an improved bond between the metal and dielectric layers
US4444848A (en) * 1982-01-04 1984-04-24 Western Electric Co., Inc. Adherent metal coatings on rubber-modified epoxy resin surfaces

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002031214A1 (de) 2000-10-09 2002-04-18 Hueck Folien Metallisierte folie und verfahren zu deren herstellung sowie deren anwendung
US7374794B2 (en) 2000-10-09 2008-05-20 Hueck Folien Gesellschaft M.B.H. Metallized film, method for the production thereof, and use thereof
EP2034039A1 (de) 2000-10-09 2009-03-11 Hueck Folien Ges.m.b.H. Metallisierte Folie und Verfahren zu deren Herstellung sowie deren Anwendung

Also Published As

Publication number Publication date
JPH0255943B2 (de) 1990-11-28
JPS6262551A (ja) 1987-03-19
CA1302947C (en) 1992-06-09
EP0215557A3 (en) 1988-07-20
SG94193G (en) 1994-02-25
KR900000865B1 (ko) 1990-02-17
MY101626A (en) 1991-12-31
HK118693A (en) 1993-11-12
DE3687250D1 (de) 1993-01-21
EP0215557A2 (de) 1987-03-25
KR870002941A (ko) 1987-04-14
EP0215557B1 (de) 1992-12-09

Similar Documents

Publication Publication Date Title
DE3687250T2 (de) Kupfer-chrom-polyimid-verbundwerkstoffe.
DE3525416C2 (de)
DE2810523C2 (de) Verfahren zur Herstellung eines Basismaterials für gedruckte Schaltkreise
DE3885295T2 (de) SCHALTUNGSPLATTENMATERIAL UND ELEKTROPLATTIERUNGSBAD FüR SEINE HERSTELLUNG.
DE10165046B4 (de) Verfahren zum Herstellen einer Schaltungsplatte unter Anwendung einer Zusammensetzung zum Mikroätzen
DE69312049T2 (de) Kupferkaschiertes Laminat und Leiterplatte
DE69228781T2 (de) Metallische Widerstandsschichten und Verfahren zu ihrer Herstellung
DE69022775T2 (de) Dünne Kupferfolie für eine gedruckte Schaltungsplatte sowie Verfahren zu ihrer Herstellung.
DE69301941T2 (de) Kupferfolie für Leiterplatten und Verfahren zu ihrer Herstellung
DE69613286T2 (de) Elektroplattierungsverfahren
DE2610470C3 (de) Verfahren zur stromlosen Abscheidung von Kupferschichten
DE69025500T2 (de) Verfahren zur Herstellung eines kupferkaschierten Laminats
DE2856682C2 (de) Verfahren zur galvanischen Erzeugung von Kupferfolien mit dendritischer Oberfläche
DE3112217C2 (de)
DE69005214T2 (de) Polyimidsubstrat mit texturierter Oberfläche und Metallbeschichtung solch eines Substrates.
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE1934934A1 (de) Leitelement fuer Druckschaltung und Verfahren zu seiner Herstellung
DE3045281T1 (de) Solution for activation of dielectric surface and obtaining conducting layer thereon
DE2854588A1 (de) Metallverbund, insbesondere gedruckte schaltungen, und verfahren zur herstellung
EP0227857A1 (de) Verfahren zum Herstellen von gedruckten Schaltungen
DE69934379T2 (de) Verbundmaterial zur Verwendung in der Herstellung von gedruckten Leiterplatten
DE69935333T2 (de) Verbessertes verfahren zur herstellung leitender spuren und so hergestellte gedruckte leiterplatten
DE60131338T2 (de) Oberflächenbehandelte kupferfolie und ihre herstellung und kupferkaschiertes laminat daraus
DE19732419A1 (de) Ätzmittel, Verfahren zum Aufrauhen von Kupferoberflächen und Verfahren zum Herstellen von Leiterplatten
DE4140171C2 (de) Verfahren zur Oberflächenbehandlung von Kupferfolien für Leiterplatten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GOULD ELECTRONICS INC., EASTLAKE, OHIO, US

8328 Change in the person/name/address of the agent

Free format text: DERZEIT KEIN VERTRETER BESTELLT

8327 Change in the person/name/address of the patent owner

Owner name: GA-TEK,INC, EASTLAKE, OHIO, US

8328 Change in the person/name/address of the agent

Representative=s name: HANSMANN & VOGESER, 81369 MUENCHEN

8327 Change in the person/name/address of the patent owner

Owner name: NIKKO MATERIALS USA INC., CHANDLER, ARIZ., US